├── .clang-format ├── .git-blame-ignore-revs ├── .gitattributes ├── .github ├── ISSUE_TEMPLATE │ ├── bug_report.md │ ├── feature_request.md │ └── vtr-change.md ├── PULL_REQUEST_TEMPLATE.md ├── PULL_REQUEST_TEMPLATE │ ├── bug_fix.md │ └── feature_enhancement.md ├── kokoro │ ├── continuous │ │ ├── nightly.cfg │ │ ├── strong.cfg │ │ ├── strong_sanitized.cfg │ │ └── weekly.cfg │ ├── presubmit │ │ ├── nightly.cfg │ │ ├── strong.cfg │ │ └── strong_sanitized.cfg │ ├── run-vtr.sh │ └── steps │ │ ├── git.sh │ │ ├── hostinfo.sh │ │ ├── hostsetup.sh │ │ ├── vtr-build.sh │ │ ├── vtr-full-setup.sh │ │ ├── vtr-min-setup.sh │ │ └── vtr-test.sh ├── labeler.yml ├── travis │ ├── after_failure.sh │ ├── after_script.sh │ ├── after_success.sh │ ├── build.sh │ ├── common.sh │ ├── cron_build.sh │ ├── install.sh │ ├── setup.sh │ └── unittest.sh └── workflows │ └── labeler.yml ├── .gitignore ├── .readthedocs.yaml ├── .travis.yml ├── BUILDING.md ├── CHANGELOG.md ├── CMakeLists.txt ├── CONTRIBUTING.md ├── Dockerfile ├── LICENSE.md ├── Makefile ├── ODIN_II ├── .gitignore ├── CMakeLists.txt ├── Makefile ├── README.md ├── SRC │ ├── HardSoftLogicMixer.cpp │ ├── Hashtable.cpp │ ├── MixingOptimization.cpp │ ├── adders.cpp │ ├── ast_elaborate.cpp │ ├── ast_loop_unroll.cpp │ ├── ast_util.cpp │ ├── enum_str.cpp │ ├── hard_blocks.cpp │ ├── hierarchy_util.cpp │ ├── implicit_memory.cpp │ ├── include │ │ ├── AtomicBuffer.hpp │ │ ├── HardSoftLogicMixer.hpp │ │ ├── Hashtable.hpp │ │ ├── MixingOptimization.hpp │ │ ├── adders.h │ │ ├── ast_elaborate.h │ │ ├── ast_loop_unroll.h │ │ ├── ast_util.h │ │ ├── config_t.h │ │ ├── hard_blocks.h │ │ ├── hierarchy_util.h │ │ ├── implicit_memory.h │ │ ├── memories.h │ │ ├── multipliers.h │ │ ├── netlist_check.h │ │ ├── netlist_cleanup.h │ │ ├── netlist_create_from_ast.h │ │ ├── netlist_statistic.h │ │ ├── netlist_utils.h │ │ ├── netlist_visualizer.h │ │ ├── node_creation_library.h │ │ ├── odin_buffer.hpp │ │ ├── odin_error.h │ │ ├── odin_globals.h │ │ ├── odin_ii.h │ │ ├── odin_memory.hpp │ │ ├── odin_types.h │ │ ├── odin_util.h │ │ ├── output_blif.h │ │ ├── parse_making_ast.h │ │ ├── partial_map.h │ │ ├── read_blif.h │ │ ├── read_xml_config_file.h │ │ ├── scope_util.h │ │ ├── sim_block.h │ │ ├── simulate_blif.h │ │ ├── string_cache.h │ │ ├── subtractions.h │ │ └── verilog_bison_user_defined.h │ ├── memories.cpp │ ├── multipliers.cpp │ ├── netlist_check.cpp │ ├── netlist_cleanup.cpp │ ├── netlist_create_from_ast.cpp │ ├── netlist_statistic.cpp │ ├── netlist_utils.cpp │ ├── netlist_visualizer.cpp │ ├── node_creation_library.cpp │ ├── odin_error.cpp │ ├── odin_ii.cpp │ ├── odin_memory.cpp │ ├── odin_util.cpp │ ├── output_blif.cpp │ ├── parse_making_ast.cpp │ ├── partial_map.cpp │ ├── read_blif.cpp │ ├── read_xml_config_file.cpp │ ├── scope_util.cpp │ ├── simulate_blif.cpp │ ├── string_cache.cpp │ ├── subtractions.cpp │ ├── verilog_bison.y │ └── verilog_flex.l ├── exec_wrapper.sh ├── main.cpp ├── odin_II ├── regression_test │ ├── .library │ │ ├── conf_generate.sh │ │ ├── handle_exit.sh │ │ ├── helper.sh │ │ ├── no_tool.conf │ │ ├── output_on_error.conf │ │ ├── regenerate_vectors.conf │ │ ├── threaded_sim.conf │ │ ├── time_format.sh │ │ ├── valgrind_simulation.conf │ │ └── valgrind_synthesis.conf │ ├── benchmark │ │ ├── suite │ │ │ ├── complex_synthesis_suite │ │ │ │ └── task_list.conf │ │ │ ├── full_suite │ │ │ │ └── task_list.conf │ │ │ ├── heavy_suite │ │ │ │ └── task_list.conf │ │ │ ├── keyword_suite │ │ │ │ └── task_list.conf │ │ │ ├── light_suite │ │ │ │ └── task_list.conf │ │ │ └── vtr_light_suite │ │ │ │ └── task_list.conf │ │ ├── task │ │ │ ├── FIR │ │ │ │ ├── simulation_result.json │ │ │ │ ├── synthesis_result.json │ │ │ │ └── task.conf │ │ │ ├── arch_sweep │ │ │ │ ├── synthesis_result.json │ │ │ │ └── task.conf │ │ │ ├── c_functions │ │ │ │ └── $clog2 │ │ │ │ │ └── task.conf │ │ │ ├── cmd_line_args │ │ │ │ ├── batch_simulation │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── best_coverage │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── coverage │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── graphviz_ast │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── graphviz_netlist │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ └── parallel_simulation │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ ├── fpu │ │ │ │ └── hard_logic │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ ├── full │ │ │ │ ├── simulation_result.json │ │ │ │ ├── synthesis_result.json │ │ │ │ └── task.conf │ │ │ ├── keywords │ │ │ │ ├── always │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── and │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── assign │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── automatic │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── begin_end │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── buf │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── case_endcase │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── default │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── defparam │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── else │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── for │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── function_endfunction │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── generate_endgenerate │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── genvar │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── if │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── initial │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── inout │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── input │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── integer │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── localparam │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── macromodule │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── module_endmodule │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── nand │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── negedge │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── nor │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── not │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── or │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── output │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── parameter │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── posedge │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── reg │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── signed_unsigned │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── specify_endspecify │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── specparam │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── task_endtask │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── while │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── wire │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── xnor │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ └── xor │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ ├── large │ │ │ │ ├── synthesis_result.json │ │ │ │ └── task.conf │ │ │ ├── micro │ │ │ │ ├── simulation_result.json │ │ │ │ ├── synthesis_result.json │ │ │ │ └── task.conf │ │ │ ├── mixing_optimization │ │ │ │ ├── mults_auto_full │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ ├── mults_auto_half │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ │ └── mults_auto_none │ │ │ │ │ ├── simulation_result.json │ │ │ │ │ ├── synthesis_result.json │ │ │ │ │ └── task.conf │ │ │ ├── operators │ │ │ │ ├── simulation_result.json │ │ │ │ ├── synthesis_result.json │ │ │ │ └── task.conf │ │ │ ├── preprocessor │ │ │ │ ├── simulation_result.json │ │ │ │ ├── synthesis_result.json │ │ │ │ └── task.conf │ │ │ ├── syntax │ │ │ │ ├── simulation_result.json │ │ │ │ ├── synthesis_result.json │ │ │ │ └── task.conf │ │ │ └── vtr │ │ │ │ └── task.conf │ │ ├── third_party │ │ │ ├── .gitignore │ │ │ └── SymbiFlow │ │ │ │ ├── build.sh │ │ │ │ └── task.mk │ │ └── verilog │ │ │ ├── FIR │ │ │ ├── SOURCE.txt │ │ │ ├── ex1BT16_fir_20.v │ │ │ ├── ex1BT16_fir_20_input │ │ │ ├── ex1BT16_fir_20_output │ │ │ ├── ex1EP16_fir_6.v │ │ │ ├── ex1EP16_fir_6_input │ │ │ ├── ex1EP16_fir_6_output │ │ │ ├── ex1LS16_fir_41.v │ │ │ ├── ex1LS16_fir_41_input │ │ │ ├── ex1LS16_fir_41_output │ │ │ ├── ex1PM16_fir_28.v │ │ │ ├── ex1PM16_fir_28_input │ │ │ ├── ex1PM16_fir_28_output │ │ │ ├── ex2BT16_fir_71.v │ │ │ ├── ex2BT16_fir_71_input │ │ │ ├── ex2BT16_fir_71_output │ │ │ ├── ex2EP16_fir_13.v │ │ │ ├── ex2EP16_fir_13_input │ │ │ ├── ex2EP16_fir_13_output │ │ │ ├── ex2PM16_fir_119.v │ │ │ ├── ex2PM16_fir_119_input │ │ │ ├── ex2PM16_fir_119_output │ │ │ ├── ex3PM16_fir_61.v │ │ │ ├── ex3PM16_fir_61_input │ │ │ ├── ex3PM16_fir_61_output │ │ │ ├── ex4EP16_fir_10.v │ │ │ ├── ex4EP16_fir_10_input │ │ │ ├── ex4EP16_fir_10_output │ │ │ ├── ex4LS16_fir.v │ │ │ ├── ex4LS16_fir_input │ │ │ ├── ex4LS16_fir_output │ │ │ ├── ex4PM16_fir_152.v │ │ │ ├── ex4PM16_fir_152_input │ │ │ └── ex4PM16_fir_152_output │ │ │ ├── c_functions │ │ │ └── $clog2 │ │ │ │ ├── clog2_test.v │ │ │ │ ├── clog2_test_input │ │ │ │ └── clog2_test_output │ │ │ ├── full │ │ │ ├── CRC33_D264.v │ │ │ ├── CRC33_D264_input │ │ │ ├── CRC33_D264_output │ │ │ ├── LU8PEEng.v │ │ │ ├── LU8PEEng_input │ │ │ ├── LU8PEEng_output │ │ │ ├── ansiportlist.v │ │ │ ├── ansiportlist_2.v │ │ │ ├── ansiportlist_2_input │ │ │ ├── ansiportlist_2_output │ │ │ ├── ansiportlist_input │ │ │ ├── ansiportlist_output │ │ │ ├── binops.v │ │ │ ├── binops_input │ │ │ ├── binops_output │ │ │ ├── blob_merge.v │ │ │ ├── blob_merge_input │ │ │ ├── blob_merge_output │ │ │ ├── bm_DL_four_bit_adder_continuous_assign_using_vectors.v │ │ │ ├── bm_DL_four_bit_adder_continuous_assign_using_vectors_input │ │ │ ├── bm_DL_four_bit_adder_continuous_assign_using_vectors_output │ │ │ ├── bm_base_memory.v │ │ │ ├── bm_base_memory_input │ │ │ ├── bm_base_memory_output │ │ │ ├── bm_sfifo_rtl.v │ │ │ ├── bm_sfifo_rtl_input │ │ │ ├── bm_sfifo_rtl_output │ │ │ ├── cf_cordic_v_18_18_18.v │ │ │ ├── cf_cordic_v_18_18_18_input │ │ │ ├── cf_cordic_v_18_18_18_output │ │ │ ├── cf_cordic_v_8_8_8.v │ │ │ ├── cf_cordic_v_8_8_8_input │ │ │ ├── cf_cordic_v_8_8_8_output │ │ │ ├── cf_fft_256_8.v │ │ │ ├── cf_fft_256_8_input │ │ │ ├── cf_fft_256_8_output │ │ │ ├── cf_fir_24_16_16.v │ │ │ ├── cf_fir_24_16_16_input │ │ │ ├── cf_fir_24_16_16_output │ │ │ ├── cf_fir_3_8_8.v │ │ │ ├── cf_fir_3_8_8_input │ │ │ ├── cf_fir_3_8_8_output │ │ │ ├── ch_intrinsics.v │ │ │ ├── ch_intrinsics_input │ │ │ ├── ch_intrinsics_output │ │ │ ├── diffeq1.v │ │ │ ├── diffeq1_input │ │ │ ├── diffeq1_output │ │ │ ├── diffeq2.v │ │ │ ├── diffeq2_input │ │ │ ├── diffeq2_output │ │ │ ├── fir_scu_rtl_restructured_for_cmm_exp.v │ │ │ ├── fir_scu_rtl_restructured_for_cmm_exp_input │ │ │ ├── fir_scu_rtl_restructured_for_cmm_exp_output │ │ │ ├── iir1.v │ │ │ ├── iir1_input │ │ │ ├── iir1_output │ │ │ ├── iir_no_combinational.v │ │ │ ├── iir_no_combinational_input │ │ │ ├── iir_no_combinational_output │ │ │ ├── matmul.v │ │ │ ├── matmul_input │ │ │ ├── matmul_output │ │ │ ├── mcml.v │ │ │ ├── mcml_input │ │ │ ├── mcml_output │ │ │ ├── memory_controller.v │ │ │ ├── memory_controller_input │ │ │ ├── memory_controller_output │ │ │ ├── mkPktMerge.v │ │ │ ├── mkPktMerge_input │ │ │ ├── mkPktMerge_output │ │ │ ├── oc54_cpu.v │ │ │ ├── oc54_cpu_input │ │ │ ├── oc54_cpu_output │ │ │ ├── paj_framebuftop_hierarchy_no_mem_no_combinational.v │ │ │ ├── paj_framebuftop_hierarchy_no_mem_no_combinational_input │ │ │ ├── paj_framebuftop_hierarchy_no_mem_no_combinational_output │ │ │ ├── sha.v │ │ │ ├── sha_input │ │ │ ├── sha_output │ │ │ ├── stereovision0.v │ │ │ ├── stereovision0_input │ │ │ ├── stereovision0_output │ │ │ ├── stereovision1.v │ │ │ ├── stereovision1_input │ │ │ ├── stereovision1_output │ │ │ ├── stereovision2.v │ │ │ ├── stereovision2_input │ │ │ ├── stereovision2_output │ │ │ ├── stereovision3.v │ │ │ ├── stereovision3_input │ │ │ └── stereovision3_output │ │ │ ├── keywords │ │ │ ├── .generic │ │ │ │ ├── range_any_width_binary_test.v │ │ │ │ ├── range_any_width_unary_test.v │ │ │ │ ├── replicate_any_width_binary_test.v │ │ │ │ ├── replicate_any_width_unary_test.v │ │ │ │ └── wire_test.v │ │ │ ├── always │ │ │ │ ├── always_asterisk_event.v │ │ │ │ ├── always_asterisk_event_input │ │ │ │ ├── always_asterisk_event_output │ │ │ │ ├── always_clk.v │ │ │ │ ├── always_clk_input │ │ │ │ ├── always_clk_output │ │ │ │ ├── always_lone_asterisk.v │ │ │ │ ├── always_lone_asterisk_input │ │ │ │ ├── always_lone_asterisk_output │ │ │ │ ├── always_or_event.v │ │ │ │ ├── always_or_event_input │ │ │ │ ├── always_or_event_output │ │ │ │ ├── always_posedge_negedge.v │ │ │ │ ├── always_posedge_negedge_input │ │ │ │ ├── always_posedge_negedge_output │ │ │ │ ├── case_default.v │ │ │ │ ├── case_default_input │ │ │ │ ├── case_default_output │ │ │ │ ├── posedge.v │ │ │ │ ├── posedge_input │ │ │ │ └── posedge_output │ │ │ ├── and │ │ │ │ ├── and_indexed_port.vh │ │ │ │ ├── and_indexed_port_input │ │ │ │ ├── and_indexed_port_output │ │ │ │ ├── and_wire.vh │ │ │ │ ├── and_wire_input │ │ │ │ ├── and_wire_output │ │ │ │ ├── range_and_int_wide.vh │ │ │ │ ├── range_and_int_wide_input │ │ │ │ ├── range_and_int_wide_output │ │ │ │ ├── range_and_ultra_wide.vh │ │ │ │ ├── range_and_ultra_wide_input │ │ │ │ ├── range_and_ultra_wide_output │ │ │ │ ├── range_and_wide.vh │ │ │ │ ├── range_and_wide_input │ │ │ │ ├── range_and_wide_output │ │ │ │ ├── replicate_and_int_wide.vh │ │ │ │ ├── replicate_and_int_wide_input │ │ │ │ ├── replicate_and_int_wide_output │ │ │ │ ├── replicate_and_ultra_wide.vh │ │ │ │ ├── replicate_and_ultra_wide_input │ │ │ │ ├── replicate_and_ultra_wide_output │ │ │ │ ├── replicate_and_wide.vh │ │ │ │ ├── replicate_and_wide_input │ │ │ │ └── replicate_and_wide_output │ │ │ ├── assign │ │ │ │ ├── assign.vh │ │ │ │ ├── assign_int_wide.v │ │ │ │ ├── assign_int_wide_input │ │ │ │ ├── assign_int_wide_output │ │ │ │ ├── assign_ultra_wide.v │ │ │ │ ├── assign_ultra_wide_input │ │ │ │ ├── assign_ultra_wide_output │ │ │ │ ├── assign_wide.v │ │ │ │ ├── assign_wide_input │ │ │ │ ├── assign_wide_output │ │ │ │ ├── assign_wire.v │ │ │ │ ├── assign_wire_input │ │ │ │ └── assign_wire_output │ │ │ ├── automatic │ │ │ │ ├── recursive_function.v │ │ │ │ ├── recursive_function_input │ │ │ │ ├── recursive_function_output │ │ │ │ ├── recursive_task.v │ │ │ │ ├── recursive_task_input │ │ │ │ └── recursive_task_output │ │ │ ├── begin_end │ │ │ │ ├── case_default.v │ │ │ │ ├── case_default_input │ │ │ │ ├── case_default_output │ │ │ │ ├── negedge.v │ │ │ │ ├── negedge_input │ │ │ │ ├── negedge_output │ │ │ │ ├── posedge.v │ │ │ │ ├── posedge_input │ │ │ │ └── posedge_output │ │ │ ├── buf │ │ │ │ ├── buf_indexed_port.vh │ │ │ │ ├── buf_indexed_port_input │ │ │ │ ├── buf_indexed_port_output │ │ │ │ ├── buf_wire.vh │ │ │ │ ├── buf_wire_input │ │ │ │ ├── buf_wire_output │ │ │ │ ├── range_buf_int_wide.vh │ │ │ │ ├── range_buf_int_wide_input │ │ │ │ ├── range_buf_int_wide_output │ │ │ │ ├── range_buf_ultra_wide.vh │ │ │ │ ├── range_buf_ultra_wide_input │ │ │ │ ├── range_buf_ultra_wide_output │ │ │ │ ├── range_buf_wide.vh │ │ │ │ ├── range_buf_wide_input │ │ │ │ ├── range_buf_wide_output │ │ │ │ ├── replicate_buf_int_wide.vh │ │ │ │ ├── replicate_buf_int_wide_input │ │ │ │ ├── replicate_buf_int_wide_output │ │ │ │ ├── replicate_buf_ultra_wide.vh │ │ │ │ ├── replicate_buf_ultra_wide_input │ │ │ │ ├── replicate_buf_ultra_wide_output │ │ │ │ ├── replicate_buf_wide.vh │ │ │ │ ├── replicate_buf_wide_input │ │ │ │ └── replicate_buf_wide_output │ │ │ ├── case_endcase │ │ │ │ ├── case.v │ │ │ │ ├── case_input │ │ │ │ └── case_output │ │ │ ├── default │ │ │ │ ├── case_default.v │ │ │ │ ├── case_default_input │ │ │ │ ├── case_default_output │ │ │ │ └── multiple_defaults_failure.v │ │ │ ├── defparam │ │ │ │ ├── defparam.v │ │ │ │ ├── defparam_depth_1.v │ │ │ │ ├── defparam_depth_1_failure.v │ │ │ │ ├── defparam_depth_1_failure_input │ │ │ │ ├── defparam_depth_1_failure_output │ │ │ │ ├── defparam_depth_1_input │ │ │ │ ├── defparam_depth_1_output │ │ │ │ ├── defparam_depth_2.v │ │ │ │ ├── defparam_depth_2_input │ │ │ │ ├── defparam_depth_2_output │ │ │ │ ├── defparam_failure.v │ │ │ │ ├── defparam_input │ │ │ │ ├── defparam_output │ │ │ │ ├── defparam_simple_failure.v │ │ │ │ ├── defparam_string.v │ │ │ │ ├── defparam_string_input │ │ │ │ ├── defparam_string_output │ │ │ │ ├── override_same_param_name.v │ │ │ │ ├── override_same_param_name_input │ │ │ │ └── override_same_param_name_output │ │ │ ├── else │ │ │ │ ├── else_if.v │ │ │ │ ├── else_if_input │ │ │ │ ├── else_if_output │ │ │ │ ├── if_else.v │ │ │ │ ├── if_else_input │ │ │ │ └── if_else_output │ │ │ ├── for │ │ │ │ ├── generate_for.vh │ │ │ │ ├── generate_for_int.v │ │ │ │ ├── generate_for_int_input │ │ │ │ ├── generate_for_int_output │ │ │ │ ├── generate_for_ultra_wide.v │ │ │ │ ├── generate_for_ultra_wide_input │ │ │ │ ├── generate_for_ultra_wide_output │ │ │ │ ├── generate_for_wide.v │ │ │ │ ├── generate_for_wide_input │ │ │ │ └── generate_for_wide_output │ │ │ ├── function_endfunction │ │ │ │ ├── function_call_function.v │ │ │ │ ├── function_call_function_input │ │ │ │ ├── function_call_function_output │ │ │ │ ├── function_call_task_failure.v │ │ │ │ ├── function_input_failure.v │ │ │ │ ├── inside_port.v │ │ │ │ ├── inside_port_input │ │ │ │ ├── inside_port_output │ │ │ │ ├── multiple_inputs.v │ │ │ │ ├── multiple_inputs_input │ │ │ │ ├── multiple_inputs_output │ │ │ │ ├── outside_port.v │ │ │ │ ├── outside_port_input │ │ │ │ ├── outside_port_output │ │ │ │ └── time_control_failure.v │ │ │ ├── generate_endgenerate │ │ │ │ ├── generate_case.vh │ │ │ │ ├── generate_case_00.v │ │ │ │ ├── generate_case_00_input │ │ │ │ ├── generate_case_00_output │ │ │ │ ├── generate_case_01.v │ │ │ │ ├── generate_case_01_input │ │ │ │ ├── generate_case_01_output │ │ │ │ ├── generate_case_10.v │ │ │ │ ├── generate_case_10_input │ │ │ │ ├── generate_case_10_output │ │ │ │ ├── generate_case_11.v │ │ │ │ ├── generate_case_11_input │ │ │ │ ├── generate_case_11_output │ │ │ │ ├── generate_else_if.vh │ │ │ │ ├── generate_else_if_0.v │ │ │ │ ├── generate_else_if_0_input │ │ │ │ ├── generate_else_if_0_output │ │ │ │ ├── generate_else_if_1.v │ │ │ │ ├── generate_else_if_1_input │ │ │ │ ├── generate_else_if_1_output │ │ │ │ ├── generate_if_else.vh │ │ │ │ ├── generate_if_else_0.v │ │ │ │ ├── generate_if_else_0_input │ │ │ │ ├── generate_if_else_0_output │ │ │ │ ├── generate_if_else_1.v │ │ │ │ ├── generate_if_else_1_input │ │ │ │ └── generate_if_else_1_output │ │ │ ├── genvar │ │ │ │ ├── generate_for.v │ │ │ │ ├── generate_for_input │ │ │ │ └── generate_for_output │ │ │ ├── if │ │ │ │ ├── if_statement.v │ │ │ │ ├── if_statement_input │ │ │ │ └── if_statement_output │ │ │ ├── initial │ │ │ │ ├── initial_delays.v │ │ │ │ ├── initial_delays_input │ │ │ │ ├── initial_delays_output │ │ │ │ ├── initial_multiple_blocks.v │ │ │ │ ├── initial_multiple_blocks_input │ │ │ │ ├── initial_multiple_blocks_output │ │ │ │ ├── initial_multiple_statements.v │ │ │ │ ├── initial_multiple_statements_input │ │ │ │ └── initial_multiple_statements_output │ │ │ ├── inout │ │ │ │ ├── double_assign_inout.v │ │ │ │ ├── double_assign_inout_input │ │ │ │ ├── double_assign_inout_output │ │ │ │ ├── inout_failure.v │ │ │ │ ├── simple_inout.v │ │ │ │ ├── simple_inout_input │ │ │ │ └── simple_inout_output │ │ │ ├── input │ │ │ │ ├── input_port_failure.v │ │ │ │ ├── multiple_declarations.v │ │ │ │ ├── multiple_declarations_input │ │ │ │ └── multiple_declarations_output │ │ │ ├── integer │ │ │ │ ├── integer_failure.v │ │ │ │ ├── integer_outside.v │ │ │ │ ├── integer_outside_input │ │ │ │ ├── integer_outside_output │ │ │ │ ├── integer_port.v │ │ │ │ ├── integer_port_input │ │ │ │ └── integer_port_output │ │ │ ├── localparam │ │ │ │ ├── localparam.v │ │ │ │ ├── localparam_input │ │ │ │ ├── localparam_output │ │ │ │ ├── parameter_define_localparam.v │ │ │ │ ├── parameter_define_localparam_input │ │ │ │ └── parameter_define_localparam_output │ │ │ ├── macromodule │ │ │ │ ├── macromodules_modules.v │ │ │ │ ├── macromodules_modules_input │ │ │ │ ├── macromodules_modules_output │ │ │ │ ├── missing_endmodule_failure.v │ │ │ │ ├── multiple_macromodules.v │ │ │ │ ├── multiple_macromodules_input │ │ │ │ ├── multiple_macromodules_output │ │ │ │ ├── multiple_topmodules.v │ │ │ │ ├── multiple_topmodules_input │ │ │ │ ├── multiple_topmodules_output │ │ │ │ └── repeated_macromodule_failure.v │ │ │ ├── module_endmodule │ │ │ │ ├── missing_endmodule_failure.v │ │ │ │ ├── multiple_modules.v │ │ │ │ ├── multiple_modules_input │ │ │ │ ├── multiple_modules_output │ │ │ │ ├── multiple_topmodules.v │ │ │ │ ├── multiple_topmodules_input │ │ │ │ ├── multiple_topmodules_output │ │ │ │ └── repeated_module_failure.v │ │ │ ├── nand │ │ │ │ ├── nand_indexed_port.vh │ │ │ │ ├── nand_indexed_port_input │ │ │ │ ├── nand_indexed_port_output │ │ │ │ ├── nand_wire.vh │ │ │ │ ├── nand_wire_input │ │ │ │ ├── nand_wire_output │ │ │ │ ├── range_nand_int_wide.vh │ │ │ │ ├── range_nand_int_wide_input │ │ │ │ ├── range_nand_int_wide_output │ │ │ │ ├── range_nand_ultra_wide.vh │ │ │ │ ├── range_nand_ultra_wide_input │ │ │ │ ├── range_nand_ultra_wide_output │ │ │ │ ├── range_nand_wide.vh │ │ │ │ ├── range_nand_wide_input │ │ │ │ ├── range_nand_wide_output │ │ │ │ ├── replicate_nand_int_wide.vh │ │ │ │ ├── replicate_nand_int_wide_input │ │ │ │ ├── replicate_nand_int_wide_output │ │ │ │ ├── replicate_nand_ultra_wide.vh │ │ │ │ ├── replicate_nand_ultra_wide_input │ │ │ │ ├── replicate_nand_ultra_wide_output │ │ │ │ ├── replicate_nand_wide.vh │ │ │ │ ├── replicate_nand_wide_input │ │ │ │ └── replicate_nand_wide_output │ │ │ ├── negedge │ │ │ │ ├── negedge.v │ │ │ │ ├── negedge_input │ │ │ │ └── negedge_output │ │ │ ├── nor │ │ │ │ ├── nor_indexed_port.vh │ │ │ │ ├── nor_indexed_port_input │ │ │ │ ├── nor_indexed_port_output │ │ │ │ ├── nor_wire.vh │ │ │ │ ├── nor_wire_input │ │ │ │ ├── nor_wire_output │ │ │ │ ├── range_nor_int_wide.vh │ │ │ │ ├── range_nor_int_wide_input │ │ │ │ ├── range_nor_int_wide_output │ │ │ │ ├── range_nor_ultra_wide.vh │ │ │ │ ├── range_nor_ultra_wide_input │ │ │ │ ├── range_nor_ultra_wide_output │ │ │ │ ├── range_nor_wide.vh │ │ │ │ ├── range_nor_wide_input │ │ │ │ ├── range_nor_wide_output │ │ │ │ ├── replicate_nor_int_wide.vh │ │ │ │ ├── replicate_nor_int_wide_input │ │ │ │ ├── replicate_nor_int_wide_output │ │ │ │ ├── replicate_nor_ultra_wide.vh │ │ │ │ ├── replicate_nor_ultra_wide_input │ │ │ │ ├── replicate_nor_ultra_wide_output │ │ │ │ ├── replicate_nor_wide.vh │ │ │ │ ├── replicate_nor_wide_input │ │ │ │ └── replicate_nor_wide_output │ │ │ ├── not │ │ │ │ ├── not_indexed_port.vh │ │ │ │ ├── not_indexed_port_input │ │ │ │ ├── not_indexed_port_output │ │ │ │ ├── not_wire.vh │ │ │ │ ├── not_wire_input │ │ │ │ ├── not_wire_output │ │ │ │ ├── range_not_int_wide.vh │ │ │ │ ├── range_not_int_wide_input │ │ │ │ ├── range_not_int_wide_output │ │ │ │ ├── range_not_ultra_wide.vh │ │ │ │ ├── range_not_ultra_wide_input │ │ │ │ ├── range_not_ultra_wide_output │ │ │ │ ├── range_not_wide.vh │ │ │ │ ├── range_not_wide_input │ │ │ │ ├── range_not_wide_output │ │ │ │ ├── replicate_not_int_wide.vh │ │ │ │ ├── replicate_not_int_wide_input │ │ │ │ ├── replicate_not_int_wide_output │ │ │ │ ├── replicate_not_ultra_wide.vh │ │ │ │ ├── replicate_not_ultra_wide_input │ │ │ │ ├── replicate_not_ultra_wide_output │ │ │ │ ├── replicate_not_wide.vh │ │ │ │ ├── replicate_not_wide_input │ │ │ │ └── replicate_not_wide_output │ │ │ ├── or │ │ │ │ ├── or_indexed_port.vh │ │ │ │ ├── or_indexed_port_input │ │ │ │ ├── or_indexed_port_output │ │ │ │ ├── or_wire.vh │ │ │ │ ├── or_wire_input │ │ │ │ ├── or_wire_output │ │ │ │ ├── range_or_int_wide.vh │ │ │ │ ├── range_or_int_wide_input │ │ │ │ ├── range_or_int_wide_output │ │ │ │ ├── range_or_ultra_wide.vh │ │ │ │ ├── range_or_ultra_wide_input │ │ │ │ ├── range_or_ultra_wide_output │ │ │ │ ├── range_or_wide.vh │ │ │ │ ├── range_or_wide_input │ │ │ │ ├── range_or_wide_output │ │ │ │ ├── replicate_or_int_wide.vh │ │ │ │ ├── replicate_or_int_wide_input │ │ │ │ ├── replicate_or_int_wide_output │ │ │ │ ├── replicate_or_ultra_wide.vh │ │ │ │ ├── replicate_or_ultra_wide_input │ │ │ │ ├── replicate_or_ultra_wide_output │ │ │ │ ├── replicate_or_wide.vh │ │ │ │ ├── replicate_or_wide_input │ │ │ │ └── replicate_or_wide_output │ │ │ ├── output │ │ │ │ ├── multiple_declarations.v │ │ │ │ ├── multiple_declarations_input │ │ │ │ ├── multiple_declarations_output │ │ │ │ └── output_port_failure.v │ │ │ ├── parameter │ │ │ │ ├── multiple_parameter.v │ │ │ │ ├── multiple_parameter_input │ │ │ │ ├── multiple_parameter_output │ │ │ │ ├── parameter_define.v │ │ │ │ ├── parameter_define_input │ │ │ │ ├── parameter_define_output │ │ │ │ ├── parameter_override.v │ │ │ │ ├── parameter_override_input │ │ │ │ └── parameter_override_output │ │ │ ├── posedge │ │ │ │ ├── posedge.v │ │ │ │ ├── posedge_input │ │ │ │ └── posedge_output │ │ │ ├── reg │ │ │ │ ├── reg.v │ │ │ │ ├── reg_failure.v │ │ │ │ ├── reg_input │ │ │ │ ├── reg_output │ │ │ │ ├── reg_port.v │ │ │ │ ├── reg_port_input │ │ │ │ └── reg_port_output │ │ │ ├── signed_unsigned │ │ │ │ ├── signed_to_signed.v │ │ │ │ ├── signed_to_signed_input │ │ │ │ ├── signed_to_signed_output │ │ │ │ ├── signed_to_unsigned.v │ │ │ │ ├── signed_to_unsigned_input │ │ │ │ ├── signed_to_unsigned_output │ │ │ │ ├── unsigned_to_signed.v │ │ │ │ ├── unsigned_to_signed_input │ │ │ │ ├── unsigned_to_signed_output │ │ │ │ ├── unsigned_to_unsigned.v │ │ │ │ ├── unsigned_to_unsigned_input │ │ │ │ └── unsigned_to_unsigned_output │ │ │ ├── specify_endspecify │ │ │ │ ├── specify_conditional.v │ │ │ │ ├── specify_conditional_input │ │ │ │ ├── specify_conditional_output │ │ │ │ ├── specify_edge_sensitive.v │ │ │ │ ├── specify_edge_sensitive_input │ │ │ │ ├── specify_edge_sensitive_output │ │ │ │ ├── specify_edge_sensitive_vector.v │ │ │ │ ├── specify_edge_sensitive_vector_input │ │ │ │ └── specify_edge_sensitive_vector_output │ │ │ ├── specparam │ │ │ │ ├── specparam_define_check.v │ │ │ │ ├── specparam_define_check_input │ │ │ │ ├── specparam_define_check_output │ │ │ │ ├── specparam_failure.v │ │ │ │ ├── specparam_inside.v │ │ │ │ ├── specparam_inside_input │ │ │ │ ├── specparam_inside_output │ │ │ │ ├── specparam_outside.v │ │ │ │ ├── specparam_outside_input │ │ │ │ └── specparam_outside_output │ │ │ ├── task_endtask │ │ │ │ ├── inside_port.v │ │ │ │ ├── inside_port_input │ │ │ │ ├── inside_port_output │ │ │ │ ├── outside_port.v │ │ │ │ ├── outside_port_input │ │ │ │ ├── outside_port_output │ │ │ │ ├── task_call_function.v │ │ │ │ ├── task_call_function_input │ │ │ │ ├── task_call_function_output │ │ │ │ ├── task_call_task.v │ │ │ │ ├── task_call_task_input │ │ │ │ └── task_call_task_output │ │ │ ├── while │ │ │ │ ├── while_loop.v │ │ │ │ ├── while_loop_input │ │ │ │ └── while_loop_output │ │ │ ├── wire │ │ │ │ ├── input_wire.v │ │ │ │ ├── input_wire_input │ │ │ │ ├── input_wire_output │ │ │ │ ├── wire.v │ │ │ │ ├── wire_failure.v │ │ │ │ ├── wire_input │ │ │ │ └── wire_output │ │ │ ├── xnor │ │ │ │ ├── range_xnor_int_wide.vh │ │ │ │ ├── range_xnor_int_wide_input │ │ │ │ ├── range_xnor_int_wide_output │ │ │ │ ├── range_xnor_ultra_wide.vh │ │ │ │ ├── range_xnor_ultra_wide_input │ │ │ │ ├── range_xnor_ultra_wide_output │ │ │ │ ├── range_xnor_wide.vh │ │ │ │ ├── range_xnor_wide_input │ │ │ │ ├── range_xnor_wide_output │ │ │ │ ├── replicate_xnor_int_wide.vh │ │ │ │ ├── replicate_xnor_int_wide_input │ │ │ │ ├── replicate_xnor_int_wide_output │ │ │ │ ├── replicate_xnor_ultra_wide.vh │ │ │ │ ├── replicate_xnor_ultra_wide_input │ │ │ │ ├── replicate_xnor_ultra_wide_output │ │ │ │ ├── replicate_xnor_wide.vh │ │ │ │ ├── replicate_xnor_wide_input │ │ │ │ ├── replicate_xnor_wide_output │ │ │ │ ├── xnor_indexed_port.vh │ │ │ │ ├── xnor_indexed_port_input │ │ │ │ ├── xnor_indexed_port_output │ │ │ │ ├── xnor_wire.vh │ │ │ │ ├── xnor_wire_input │ │ │ │ └── xnor_wire_output │ │ │ └── xor │ │ │ │ ├── range_xor_int_wide.vh │ │ │ │ ├── range_xor_int_wide_input │ │ │ │ ├── range_xor_int_wide_output │ │ │ │ ├── range_xor_ultra_wide.vh │ │ │ │ ├── range_xor_ultra_wide_input │ │ │ │ ├── range_xor_ultra_wide_output │ │ │ │ ├── range_xor_wide.vh │ │ │ │ ├── range_xor_wide_input │ │ │ │ ├── range_xor_wide_output │ │ │ │ ├── replicate_xor_int_wide.vh │ │ │ │ ├── replicate_xor_int_wide_input │ │ │ │ ├── replicate_xor_int_wide_output │ │ │ │ ├── replicate_xor_ultra_wide.vh │ │ │ │ ├── replicate_xor_ultra_wide_input │ │ │ │ ├── replicate_xor_ultra_wide_output │ │ │ │ ├── replicate_xor_wide.vh │ │ │ │ ├── replicate_xor_wide_input │ │ │ │ ├── replicate_xor_wide_output │ │ │ │ ├── xor_indexed_port.vh │ │ │ │ ├── xor_indexed_port_input │ │ │ │ ├── xor_indexed_port_output │ │ │ │ ├── xor_wire.vh │ │ │ │ ├── xor_wire_input │ │ │ │ └── xor_wire_output │ │ │ ├── large │ │ │ ├── LU32PEEng.v │ │ │ ├── LU64PEEng.v │ │ │ ├── LargeRam.v │ │ │ ├── arm_core.v │ │ │ ├── bgm.v │ │ │ ├── boundtop.v │ │ │ ├── des_area.v │ │ │ ├── des_perf.v │ │ │ ├── iir.v │ │ │ ├── mac1.v │ │ │ ├── mac2.v │ │ │ ├── mkDelayWorker32B.v │ │ │ ├── mkSMAdapter4B.v │ │ │ ├── or1200.v │ │ │ ├── paj_boundtop_hierarchy_no_mem.v │ │ │ ├── paj_framebuftop_hierarchy_no_mem.v │ │ │ ├── paj_raygentop_hierarchy_no_mem.v │ │ │ ├── paj_top_hierarchy_no_mem.v │ │ │ ├── raygentop.v │ │ │ ├── spree.v │ │ │ ├── sv_chip0_hierarchy_no_mem.v │ │ │ ├── sv_chip1_hierarchy_no_mem.v │ │ │ ├── sv_chip2_hierarchy_no_mem.v │ │ │ └── sv_chip3_hierarchy_no_mem.v │ │ │ ├── micro │ │ │ ├── adder_hard_block.v │ │ │ ├── adder_hard_block_input │ │ │ ├── adder_hard_block_output │ │ │ ├── bm_DL_16_1_mux.v │ │ │ ├── bm_DL_16_1_mux_input │ │ │ ├── bm_DL_16_1_mux_output │ │ │ ├── bm_DL_2_1_mux.v │ │ │ ├── bm_DL_2_1_mux_input │ │ │ ├── bm_DL_2_1_mux_output │ │ │ ├── bm_DL_2_4_encoder.v │ │ │ ├── bm_DL_2_4_encoder_input │ │ │ ├── bm_DL_2_4_encoder_output │ │ │ ├── bm_DL_2_cascaded_flip_flops.v │ │ │ ├── bm_DL_2_cascaded_flip_flops_input │ │ │ ├── bm_DL_2_cascaded_flip_flops_output │ │ │ ├── bm_DL_4_16_encoder.v │ │ │ ├── bm_DL_4_16_encoder_input │ │ │ ├── bm_DL_4_16_encoder_output │ │ │ ├── bm_DL_4_1_mux.v │ │ │ ├── bm_DL_4_1_mux_input │ │ │ ├── bm_DL_4_1_mux_output │ │ │ ├── bm_DL_4_bit_comparator.v │ │ │ ├── bm_DL_4_bit_comparator_input │ │ │ ├── bm_DL_4_bit_comparator_output │ │ │ ├── bm_DL_4_bit_shift_register.v │ │ │ ├── bm_DL_4_bit_shift_register_input │ │ │ ├── bm_DL_4_bit_shift_register_output │ │ │ ├── bm_DL_74381_ALU.v │ │ │ ├── bm_DL_74381_ALU_input │ │ │ ├── bm_DL_74381_ALU_output │ │ │ ├── bm_DL_BCD_7_segment_without_x.v │ │ │ ├── bm_DL_BCD_7_segment_without_x_input │ │ │ ├── bm_DL_BCD_7_segment_without_x_output │ │ │ ├── bm_DL_BCD_adder.v │ │ │ ├── bm_DL_BCD_adder_input │ │ │ ├── bm_DL_BCD_adder_output │ │ │ ├── bm_DL_D_flipflop.v │ │ │ ├── bm_DL_D_flipflop_input │ │ │ ├── bm_DL_D_flipflop_output │ │ │ ├── bm_DL_Dff_w_synch_reset.v │ │ │ ├── bm_DL_Dff_w_synch_reset_input │ │ │ ├── bm_DL_Dff_w_synch_reset_output │ │ │ ├── bm_DL_behavioural_full_adder.v │ │ │ ├── bm_DL_behavioural_full_adder_input │ │ │ ├── bm_DL_behavioural_full_adder_output │ │ │ ├── bm_DL_four_bit_adder_continuous_assign.v │ │ │ ├── bm_DL_four_bit_adder_continuous_assign_input │ │ │ ├── bm_DL_four_bit_adder_continuous_assign_output │ │ │ ├── bm_DL_logic_w_Dff.v │ │ │ ├── bm_DL_logic_w_Dff2.v │ │ │ ├── bm_DL_logic_w_Dff2_input │ │ │ ├── bm_DL_logic_w_Dff2_output │ │ │ ├── bm_DL_logic_w_Dff_input │ │ │ ├── bm_DL_logic_w_Dff_output │ │ │ ├── bm_DL_structural_logic.v │ │ │ ├── bm_DL_structural_logic2.v │ │ │ ├── bm_DL_structural_logic2_input │ │ │ ├── bm_DL_structural_logic2_output │ │ │ ├── bm_DL_structural_logic_input │ │ │ ├── bm_DL_structural_logic_output │ │ │ ├── bm_add_lpm.v │ │ │ ├── bm_add_lpm_input │ │ │ ├── bm_add_lpm_output │ │ │ ├── bm_and_log.v │ │ │ ├── bm_and_log_input │ │ │ ├── bm_and_log_output │ │ │ ├── bm_arithmetic_unused_bits.v │ │ │ ├── bm_arithmetic_unused_bits_input │ │ │ ├── bm_arithmetic_unused_bits_output │ │ │ ├── bm_base_multiply.v │ │ │ ├── bm_base_multiply_input │ │ │ ├── bm_base_multiply_output │ │ │ ├── bm_dag1_log.v │ │ │ ├── bm_dag1_log_input │ │ │ ├── bm_dag1_log_mod.v │ │ │ ├── bm_dag1_log_mod_input │ │ │ ├── bm_dag1_log_mod_output │ │ │ ├── bm_dag1_log_output │ │ │ ├── bm_dag1_lpm.v │ │ │ ├── bm_dag1_lpm_input │ │ │ ├── bm_dag1_lpm_output │ │ │ ├── bm_dag1_mod.v │ │ │ ├── bm_dag1_mod_input │ │ │ ├── bm_dag1_mod_output │ │ │ ├── bm_dag2_log.v │ │ │ ├── bm_dag2_log_input │ │ │ ├── bm_dag2_log_mod.v │ │ │ ├── bm_dag2_log_mod_input │ │ │ ├── bm_dag2_log_mod_output │ │ │ ├── bm_dag2_log_output │ │ │ ├── bm_dag2_lpm.v │ │ │ ├── bm_dag2_lpm_input │ │ │ ├── bm_dag2_lpm_output │ │ │ ├── bm_dag2_mod.v │ │ │ ├── bm_dag2_mod_input │ │ │ ├── bm_dag2_mod_output │ │ │ ├── bm_dag3_log.v │ │ │ ├── bm_dag3_log_input │ │ │ ├── bm_dag3_log_mod.v │ │ │ ├── bm_dag3_log_mod_input │ │ │ ├── bm_dag3_log_mod_output │ │ │ ├── bm_dag3_log_output │ │ │ ├── bm_dag3_lpm.v │ │ │ ├── bm_dag3_lpm_input │ │ │ ├── bm_dag3_lpm_log.v │ │ │ ├── bm_dag3_lpm_log_input │ │ │ ├── bm_dag3_lpm_log_mod.v │ │ │ ├── bm_dag3_lpm_log_mod_input │ │ │ ├── bm_dag3_lpm_log_mod_output │ │ │ ├── bm_dag3_lpm_log_output │ │ │ ├── bm_dag3_lpm_mod.v │ │ │ ├── bm_dag3_lpm_mod_input │ │ │ ├── bm_dag3_lpm_mod_output │ │ │ ├── bm_dag3_lpm_output │ │ │ ├── bm_dag3_mod.v │ │ │ ├── bm_dag3_mod_input │ │ │ ├── bm_dag3_mod_output │ │ │ ├── bm_dag4_mod.v │ │ │ ├── bm_dag4_mod_input │ │ │ ├── bm_dag4_mod_output │ │ │ ├── bm_expr_all_mod.v │ │ │ ├── bm_expr_all_mod_input │ │ │ ├── bm_expr_all_mod_output │ │ │ ├── bm_functional_test.v │ │ │ ├── bm_functional_test_input │ │ │ ├── bm_functional_test_output │ │ │ ├── bm_if_collapse.v │ │ │ ├── bm_if_collapse_input │ │ │ ├── bm_if_collapse_output │ │ │ ├── bm_if_common.v │ │ │ ├── bm_if_common_input │ │ │ ├── bm_if_common_output │ │ │ ├── bm_if_reset.v │ │ │ ├── bm_if_reset_input │ │ │ ├── bm_if_reset_output │ │ │ ├── bm_lpm_all.v │ │ │ ├── bm_lpm_all_input │ │ │ ├── bm_lpm_all_output │ │ │ ├── bm_lpm_concat.v │ │ │ ├── bm_lpm_concat_input │ │ │ ├── bm_lpm_concat_output │ │ │ ├── bm_match1_str_arch.v │ │ │ ├── bm_match1_str_arch_input │ │ │ ├── bm_match1_str_arch_output │ │ │ ├── bm_match2_str_arch.v │ │ │ ├── bm_match2_str_arch_input │ │ │ ├── bm_match2_str_arch_output │ │ │ ├── bm_match3_str_arch.v │ │ │ ├── bm_match3_str_arch_input │ │ │ ├── bm_match3_str_arch_output │ │ │ ├── bm_match4_str_arch.v │ │ │ ├── bm_match4_str_arch_input │ │ │ ├── bm_match4_str_arch_output │ │ │ ├── bm_match5_str_arch.v │ │ │ ├── bm_match5_str_arch_input │ │ │ ├── bm_match5_str_arch_output │ │ │ ├── bm_match6_str_arch.v │ │ │ ├── bm_match6_str_arch_input │ │ │ ├── bm_match6_str_arch_output │ │ │ ├── bm_mod.v │ │ │ ├── bm_mod_input │ │ │ ├── bm_mod_output │ │ │ ├── bm_my_D_latch1.v │ │ │ ├── bm_my_D_latch1_input │ │ │ ├── bm_my_D_latch1_output │ │ │ ├── bm_my_D_latch2.v │ │ │ ├── bm_my_D_latch2_input │ │ │ ├── bm_my_D_latch2_output │ │ │ ├── bm_stmt_all_mod.v │ │ │ ├── bm_stmt_all_mod_input │ │ │ ├── bm_stmt_all_mod_output │ │ │ ├── bm_stmt_compare_padding.v │ │ │ ├── bm_stmt_compare_padding_input │ │ │ ├── bm_stmt_compare_padding_output │ │ │ ├── bm_tester.v │ │ │ ├── bm_tester_input │ │ │ ├── bm_tester_output │ │ │ ├── case_generate.v │ │ │ ├── case_generate_input │ │ │ ├── case_generate_output │ │ │ ├── ff.v │ │ │ ├── generate.v │ │ │ ├── generate_input │ │ │ ├── generate_output │ │ │ ├── hard_adder_cin_propagation.v │ │ │ ├── hard_adder_cin_propagation_input │ │ │ ├── hard_adder_cin_propagation_output │ │ │ ├── if_generate.v │ │ │ ├── if_generate_input │ │ │ ├── if_generate_output │ │ │ ├── multiply_hard_block.v │ │ │ ├── multiply_hard_block_input │ │ │ ├── multiply_hard_block_output │ │ │ ├── param_override.v │ │ │ ├── param_override_input │ │ │ ├── param_override_output │ │ │ ├── parameter.v │ │ │ ├── parameter_2.v │ │ │ ├── parameter_2_input │ │ │ ├── parameter_2_output │ │ │ ├── parameter_input │ │ │ └── parameter_output │ │ │ ├── operators │ │ │ ├── binary_and.v │ │ │ ├── binary_and_input │ │ │ ├── binary_and_output │ │ │ ├── binary_equal.v │ │ │ ├── binary_equal_input │ │ │ ├── binary_logical_and.v │ │ │ ├── binary_logical_and_input │ │ │ ├── binary_logical_and_output │ │ │ ├── binary_logical_equal.v │ │ │ ├── binary_logical_equal_input │ │ │ ├── binary_logical_equal_output │ │ │ ├── binary_logical_greater_equal_than.v │ │ │ ├── binary_logical_greater_equal_than_input │ │ │ ├── binary_logical_greater_equal_than_output │ │ │ ├── binary_logical_greater_than.v │ │ │ ├── binary_logical_greater_than_input │ │ │ ├── binary_logical_greater_than_output │ │ │ ├── binary_logical_less_equal_than.v │ │ │ ├── binary_logical_less_equal_than_input │ │ │ ├── binary_logical_less_equal_than_output │ │ │ ├── binary_logical_less_than.v │ │ │ ├── binary_logical_less_than_input │ │ │ ├── binary_logical_less_than_output │ │ │ ├── binary_logical_not_equal.v │ │ │ ├── binary_logical_not_equal_input │ │ │ ├── binary_logical_not_equal_output │ │ │ ├── binary_logical_or.v │ │ │ ├── binary_logical_or_input │ │ │ ├── binary_logical_or_output │ │ │ ├── binary_nand.v │ │ │ ├── binary_nand_input │ │ │ ├── binary_nand_output │ │ │ ├── binary_nor.v │ │ │ ├── binary_nor_input │ │ │ ├── binary_nor_output │ │ │ ├── binary_not_equal.v │ │ │ ├── binary_not_equal_input │ │ │ ├── binary_or.v │ │ │ ├── binary_or_input │ │ │ ├── binary_or_output │ │ │ ├── binary_xnor.v │ │ │ ├── binary_xnor_input │ │ │ ├── binary_xnor_output │ │ │ ├── binary_xor.v │ │ │ ├── binary_xor_input │ │ │ ├── binary_xor_output │ │ │ ├── clog2.v │ │ │ ├── clog2_input │ │ │ ├── clog2_output │ │ │ ├── concat.v │ │ │ ├── concat_input │ │ │ ├── concat_output │ │ │ ├── config.txt │ │ │ ├── eightbit_arithmetic_power.v │ │ │ ├── eightbit_arithmetic_power_input │ │ │ ├── eightbit_arithmetic_power_output │ │ │ ├── macromudule_test.v │ │ │ ├── minuscolon_6_bit.v │ │ │ ├── minuscolon_6_bit_input │ │ │ ├── minuscolon_6_bit_output │ │ │ ├── pluscolon_6_bit.v │ │ │ ├── pluscolon_6_bit_input │ │ │ ├── pluscolon_6_bit_output │ │ │ ├── pluscolon_8_bit.v │ │ │ ├── pluscolon_8_bit_input │ │ │ ├── pluscolon_8_bit_output │ │ │ ├── signed_16bits_asl_int_wide.v │ │ │ ├── signed_16bits_asl_int_wide_input │ │ │ ├── signed_16bits_asl_int_wide_output │ │ │ ├── signed_16bits_asr_int_wide.v │ │ │ ├── signed_16bits_asr_int_wide_input │ │ │ ├── signed_16bits_asr_int_wide_output │ │ │ ├── signed_16bits_sl_int_wide.v │ │ │ ├── signed_16bits_sl_int_wide_input │ │ │ ├── signed_16bits_sl_int_wide_output │ │ │ ├── signed_16bits_sr_int_wide.v │ │ │ ├── signed_16bits_sr_int_wide_input │ │ │ ├── signed_16bits_sr_int_wide_output │ │ │ ├── signed_1bit_asl_indexed.v │ │ │ ├── signed_1bit_asl_indexed_input │ │ │ ├── signed_1bit_asl_indexed_output │ │ │ ├── signed_1bit_asl_wire.v │ │ │ ├── signed_1bit_asl_wire_input │ │ │ ├── signed_1bit_asl_wire_output │ │ │ ├── signed_1bit_asr_indexed.v │ │ │ ├── signed_1bit_asr_indexed_input │ │ │ ├── signed_1bit_asr_indexed_output │ │ │ ├── signed_1bit_asr_wire.v │ │ │ ├── signed_1bit_asr_wire_input │ │ │ ├── signed_1bit_asr_wire_output │ │ │ ├── signed_1bit_sl_indexed.v │ │ │ ├── signed_1bit_sl_indexed_input │ │ │ ├── signed_1bit_sl_indexed_output │ │ │ ├── signed_1bit_sl_wire.v │ │ │ ├── signed_1bit_sl_wire_input │ │ │ ├── signed_1bit_sl_wire_output │ │ │ ├── signed_1bit_sr_indexed.v │ │ │ ├── signed_1bit_sr_indexed_input │ │ │ ├── signed_1bit_sr_indexed_output │ │ │ ├── signed_1bit_sr_wire.v │ │ │ ├── signed_1bit_sr_wire_input │ │ │ ├── signed_1bit_sr_wire_output │ │ │ ├── signed_2bits_asl_wide.v │ │ │ ├── signed_2bits_asl_wide_input │ │ │ ├── signed_2bits_asl_wide_output │ │ │ ├── signed_2bits_asr_wide.v │ │ │ ├── signed_2bits_asr_wide_input │ │ │ ├── signed_2bits_asr_wide_output │ │ │ ├── signed_2bits_sl_wide.v │ │ │ ├── signed_2bits_sl_wide_input │ │ │ ├── signed_2bits_sl_wide_output │ │ │ ├── signed_2bits_sr_wide.v │ │ │ ├── signed_2bits_sr_wide_input │ │ │ ├── signed_2bits_sr_wide_output │ │ │ ├── signed_64bits_asl_ultra_wide.v │ │ │ ├── signed_64bits_asl_ultra_wide_input │ │ │ ├── signed_64bits_asl_ultra_wide_output │ │ │ ├── signed_64bits_asr_ultra_wide.v │ │ │ ├── signed_64bits_asr_ultra_wide_input │ │ │ ├── signed_64bits_asr_ultra_wide_output │ │ │ ├── signed_64bits_sl_ultra_wide.v │ │ │ ├── signed_64bits_sl_ultra_wide_input │ │ │ ├── signed_64bits_sl_ultra_wide_output │ │ │ ├── signed_64bits_sr_ultra_wide.v │ │ │ ├── signed_64bits_sr_ultra_wide_input │ │ │ ├── signed_64bits_sr_ultra_wide_output │ │ │ ├── signed_to_unsigned.v │ │ │ ├── signed_to_unsigned_input │ │ │ ├── signed_to_unsigned_output │ │ │ ├── signed_variable_asl_indexed.v │ │ │ ├── signed_variable_asl_indexed_input │ │ │ ├── signed_variable_asl_indexed_output │ │ │ ├── signed_variable_asl_int_wide.v │ │ │ ├── signed_variable_asl_int_wide_input │ │ │ ├── signed_variable_asl_int_wide_output │ │ │ ├── signed_variable_asl_ultra_wide.v │ │ │ ├── signed_variable_asl_ultra_wide_input │ │ │ ├── signed_variable_asl_ultra_wide_output │ │ │ ├── signed_variable_asl_wide.v │ │ │ ├── signed_variable_asl_wide_input │ │ │ ├── signed_variable_asl_wide_output │ │ │ ├── signed_variable_asl_wire.v │ │ │ ├── signed_variable_asl_wire_input │ │ │ ├── signed_variable_asl_wire_output │ │ │ ├── signed_variable_asr_indexed.v │ │ │ ├── signed_variable_asr_indexed_input │ │ │ ├── signed_variable_asr_indexed_output │ │ │ ├── signed_variable_asr_int_wide.v │ │ │ ├── signed_variable_asr_int_wide_input │ │ │ ├── signed_variable_asr_int_wide_output │ │ │ ├── signed_variable_asr_ultra_wide.v │ │ │ ├── signed_variable_asr_ultra_wide_input │ │ │ ├── signed_variable_asr_ultra_wide_output │ │ │ ├── signed_variable_asr_wide.v │ │ │ ├── signed_variable_asr_wide_input │ │ │ ├── signed_variable_asr_wide_output │ │ │ ├── signed_variable_asr_wire.v │ │ │ ├── signed_variable_asr_wire_input │ │ │ ├── signed_variable_asr_wire_output │ │ │ ├── signed_variable_sl_indexed.v │ │ │ ├── signed_variable_sl_indexed_input │ │ │ ├── signed_variable_sl_indexed_output │ │ │ ├── signed_variable_sl_int_wide.v │ │ │ ├── signed_variable_sl_int_wide_input │ │ │ ├── signed_variable_sl_int_wide_output │ │ │ ├── signed_variable_sl_ultra_wide.v │ │ │ ├── signed_variable_sl_ultra_wide_input │ │ │ ├── signed_variable_sl_ultra_wide_output │ │ │ ├── signed_variable_sl_wide.v │ │ │ ├── signed_variable_sl_wide_input │ │ │ ├── signed_variable_sl_wide_output │ │ │ ├── signed_variable_sl_wire.v │ │ │ ├── signed_variable_sl_wire_input │ │ │ ├── signed_variable_sl_wire_output │ │ │ ├── signed_variable_sr_indexed.v │ │ │ ├── signed_variable_sr_indexed_input │ │ │ ├── signed_variable_sr_indexed_output │ │ │ ├── signed_variable_sr_int_wide.v │ │ │ ├── signed_variable_sr_int_wide_input │ │ │ ├── signed_variable_sr_int_wide_output │ │ │ ├── signed_variable_sr_ultra_wide.v │ │ │ ├── signed_variable_sr_ultra_wide_input │ │ │ ├── signed_variable_sr_ultra_wide_output │ │ │ ├── signed_variable_sr_wide.v │ │ │ ├── signed_variable_sr_wide_input │ │ │ ├── signed_variable_sr_wide_output │ │ │ ├── signed_variable_sr_wire.v │ │ │ ├── signed_variable_sr_wire_input │ │ │ ├── signed_variable_sr_wire_output │ │ │ ├── specifyBlock.v │ │ │ ├── specifyBlock_input │ │ │ ├── specifyBlock_output │ │ │ ├── specparam.v │ │ │ ├── string_test.v │ │ │ ├── string_test_concat.v │ │ │ ├── string_test_concat_input │ │ │ ├── string_test_concat_output │ │ │ ├── string_test_concat_replicate.v │ │ │ ├── string_test_concat_replicate_input │ │ │ ├── string_test_concat_replicate_output │ │ │ ├── string_test_input │ │ │ ├── string_test_output │ │ │ ├── twobits_arithmetic_div.v │ │ │ ├── twobits_arithmetic_div_input │ │ │ ├── twobits_arithmetic_minus.v │ │ │ ├── twobits_arithmetic_minus_input │ │ │ ├── twobits_arithmetic_minus_output │ │ │ ├── twobits_arithmetic_mod.v │ │ │ ├── twobits_arithmetic_mod_input │ │ │ ├── twobits_arithmetic_multiply.v │ │ │ ├── twobits_arithmetic_multiply_input │ │ │ ├── twobits_arithmetic_multiply_output │ │ │ ├── twobits_arithmetic_plus.v │ │ │ ├── twobits_arithmetic_plus_input │ │ │ ├── twobits_arithmetic_plus_output │ │ │ ├── twobits_arithmetic_power.v │ │ │ ├── twobits_arithmetic_power_input │ │ │ ├── twobits_arithmetic_uminus.v │ │ │ ├── twobits_arithmetic_uminus_input │ │ │ ├── twobits_arithmetic_uminus_output │ │ │ ├── twobits_logical_greater_equal_than.v │ │ │ ├── twobits_logical_greater_equal_than_input │ │ │ ├── twobits_logical_greater_equal_than_output │ │ │ ├── twobits_logical_greater_than.v │ │ │ ├── twobits_logical_greater_than_input │ │ │ ├── twobits_logical_greater_than_output │ │ │ ├── twobits_logical_less_equal_than.v │ │ │ ├── twobits_logical_less_equal_than_input │ │ │ ├── twobits_logical_less_equal_than_output │ │ │ ├── twobits_logical_less_than.v │ │ │ ├── twobits_logical_less_than_input │ │ │ ├── twobits_logical_less_than_output │ │ │ ├── unary_bitwise_bufnode.v │ │ │ ├── unary_bitwise_bufnode_input │ │ │ ├── unary_bitwise_bufnode_output │ │ │ ├── unary_bitwise_not.v │ │ │ ├── unary_bitwise_not_input │ │ │ ├── unary_bitwise_not_output │ │ │ ├── unsigned_16bits_asl_int_wide.v │ │ │ ├── unsigned_16bits_asl_int_wide_input │ │ │ ├── unsigned_16bits_asl_int_wide_output │ │ │ ├── unsigned_16bits_asr_int_wide.v │ │ │ ├── unsigned_16bits_asr_int_wide_input │ │ │ ├── unsigned_16bits_asr_int_wide_output │ │ │ ├── unsigned_16bits_sl_int_wide.v │ │ │ ├── unsigned_16bits_sl_int_wide_input │ │ │ ├── unsigned_16bits_sl_int_wide_output │ │ │ ├── unsigned_16bits_sr_int_wide.v │ │ │ ├── unsigned_16bits_sr_int_wide_input │ │ │ ├── unsigned_16bits_sr_int_wide_output │ │ │ ├── unsigned_1bit_asl_indexed.v │ │ │ ├── unsigned_1bit_asl_indexed_input │ │ │ ├── unsigned_1bit_asl_indexed_output │ │ │ ├── unsigned_1bit_asl_wire.v │ │ │ ├── unsigned_1bit_asl_wire_input │ │ │ ├── unsigned_1bit_asl_wire_output │ │ │ ├── unsigned_1bit_asr_indexed.v │ │ │ ├── unsigned_1bit_asr_indexed_input │ │ │ ├── unsigned_1bit_asr_indexed_output │ │ │ ├── unsigned_1bit_asr_wire.v │ │ │ ├── unsigned_1bit_asr_wire_input │ │ │ ├── unsigned_1bit_asr_wire_output │ │ │ ├── unsigned_1bit_sl_indexed.v │ │ │ ├── unsigned_1bit_sl_indexed_input │ │ │ ├── unsigned_1bit_sl_indexed_output │ │ │ ├── unsigned_1bit_sl_wire.v │ │ │ ├── unsigned_1bit_sl_wire_input │ │ │ ├── unsigned_1bit_sl_wire_output │ │ │ ├── unsigned_1bit_sr_indexed.v │ │ │ ├── unsigned_1bit_sr_indexed_input │ │ │ ├── unsigned_1bit_sr_indexed_output │ │ │ ├── unsigned_1bit_sr_wire.v │ │ │ ├── unsigned_1bit_sr_wire_input │ │ │ ├── unsigned_1bit_sr_wire_output │ │ │ ├── unsigned_2bits_asl_wide.v │ │ │ ├── unsigned_2bits_asl_wide_input │ │ │ ├── unsigned_2bits_asl_wide_output │ │ │ ├── unsigned_2bits_asr_wide.v │ │ │ ├── unsigned_2bits_asr_wide_input │ │ │ ├── unsigned_2bits_asr_wide_output │ │ │ ├── unsigned_2bits_sl_wide.v │ │ │ ├── unsigned_2bits_sl_wide_input │ │ │ ├── unsigned_2bits_sl_wide_output │ │ │ ├── unsigned_2bits_sr_wide.v │ │ │ ├── unsigned_2bits_sr_wide_input │ │ │ ├── unsigned_2bits_sr_wide_output │ │ │ ├── unsigned_64bits_asl_ultra_wide.v │ │ │ ├── unsigned_64bits_asl_ultra_wide_input │ │ │ ├── unsigned_64bits_asl_ultra_wide_output │ │ │ ├── unsigned_64bits_asr_ultra_wide.v │ │ │ ├── unsigned_64bits_asr_ultra_wide_input │ │ │ ├── unsigned_64bits_asr_ultra_wide_output │ │ │ ├── unsigned_64bits_sl_ultra_wide.v │ │ │ ├── unsigned_64bits_sl_ultra_wide_input │ │ │ ├── unsigned_64bits_sl_ultra_wide_output │ │ │ ├── unsigned_64bits_sr_ultra_wide.v │ │ │ ├── unsigned_64bits_sr_ultra_wide_input │ │ │ ├── unsigned_64bits_sr_ultra_wide_output │ │ │ ├── unsigned_variable_asl_indexed.v │ │ │ ├── unsigned_variable_asl_indexed_input │ │ │ ├── unsigned_variable_asl_indexed_output │ │ │ ├── unsigned_variable_asl_int_wide.v │ │ │ ├── unsigned_variable_asl_int_wide_input │ │ │ ├── unsigned_variable_asl_int_wide_output │ │ │ ├── unsigned_variable_asl_ultra_wide.v │ │ │ ├── unsigned_variable_asl_ultra_wide_input │ │ │ ├── unsigned_variable_asl_ultra_wide_output │ │ │ ├── unsigned_variable_asl_wide.v │ │ │ ├── unsigned_variable_asl_wide_input │ │ │ ├── unsigned_variable_asl_wide_output │ │ │ ├── unsigned_variable_asl_wire.v │ │ │ ├── unsigned_variable_asl_wire_input │ │ │ ├── unsigned_variable_asl_wire_output │ │ │ ├── unsigned_variable_asr_indexed.v │ │ │ ├── unsigned_variable_asr_indexed_input │ │ │ ├── unsigned_variable_asr_indexed_output │ │ │ ├── unsigned_variable_asr_int_wide.v │ │ │ ├── unsigned_variable_asr_int_wide_input │ │ │ ├── unsigned_variable_asr_int_wide_output │ │ │ ├── unsigned_variable_asr_ultra_wide.v │ │ │ ├── unsigned_variable_asr_ultra_wide_input │ │ │ ├── unsigned_variable_asr_ultra_wide_output │ │ │ ├── unsigned_variable_asr_wide.v │ │ │ ├── unsigned_variable_asr_wide_input │ │ │ ├── unsigned_variable_asr_wide_output │ │ │ ├── unsigned_variable_asr_wire.v │ │ │ ├── unsigned_variable_asr_wire_input │ │ │ ├── unsigned_variable_asr_wire_output │ │ │ ├── unsigned_variable_sl_indexed.v │ │ │ ├── unsigned_variable_sl_indexed_input │ │ │ ├── unsigned_variable_sl_indexed_output │ │ │ ├── unsigned_variable_sl_int_wide.v │ │ │ ├── unsigned_variable_sl_int_wide_input │ │ │ ├── unsigned_variable_sl_int_wide_output │ │ │ ├── unsigned_variable_sl_ultra_wide.v │ │ │ ├── unsigned_variable_sl_ultra_wide_input │ │ │ ├── unsigned_variable_sl_ultra_wide_output │ │ │ ├── unsigned_variable_sl_wide.v │ │ │ ├── unsigned_variable_sl_wide_input │ │ │ ├── unsigned_variable_sl_wide_output │ │ │ ├── unsigned_variable_sl_wire.v │ │ │ ├── unsigned_variable_sl_wire_input │ │ │ ├── unsigned_variable_sl_wire_output │ │ │ ├── unsigned_variable_sr_indexed.v │ │ │ ├── unsigned_variable_sr_indexed_input │ │ │ ├── unsigned_variable_sr_indexed_output │ │ │ ├── unsigned_variable_sr_int_wide.v │ │ │ ├── unsigned_variable_sr_int_wide_input │ │ │ ├── unsigned_variable_sr_int_wide_output │ │ │ ├── unsigned_variable_sr_ultra_wide.v │ │ │ ├── unsigned_variable_sr_ultra_wide_input │ │ │ ├── unsigned_variable_sr_ultra_wide_output │ │ │ ├── unsigned_variable_sr_wide.v │ │ │ ├── unsigned_variable_sr_wide_input │ │ │ ├── unsigned_variable_sr_wide_output │ │ │ ├── unsigned_variable_sr_wire.v │ │ │ ├── unsigned_variable_sr_wire_input │ │ │ └── unsigned_variable_sr_wire_output │ │ │ ├── preprocessor │ │ │ ├── default_net.v │ │ │ ├── default_net_input │ │ │ ├── default_net_output │ │ │ ├── elsif_both_defined.v │ │ │ ├── elsif_both_defined_input │ │ │ ├── elsif_both_defined_output │ │ │ ├── elsif_defined.v │ │ │ ├── elsif_defined_input │ │ │ ├── elsif_defined_output │ │ │ ├── ifdef_defined.v │ │ │ ├── ifdef_defined_input │ │ │ ├── ifdef_defined_output │ │ │ ├── ifdef_else_defined.v │ │ │ ├── ifdef_else_defined_input │ │ │ ├── ifdef_else_defined_output │ │ │ ├── ifdef_else_undefined.v │ │ │ ├── ifdef_else_undefined_input │ │ │ ├── ifdef_else_undefined_output │ │ │ ├── ifdef_undefined.v │ │ │ ├── ifdef_undefined_input │ │ │ ├── ifdef_undefined_output │ │ │ ├── ifndef_defined.v │ │ │ ├── ifndef_defined_input │ │ │ ├── ifndef_defined_output │ │ │ ├── ifndef_else_defined.v │ │ │ ├── ifndef_else_defined_input │ │ │ ├── ifndef_else_defined_output │ │ │ ├── ifndef_else_undefined.v │ │ │ ├── ifndef_else_undefined_input │ │ │ ├── ifndef_else_undefined_output │ │ │ ├── ifndef_undefined.v │ │ │ ├── ifndef_undefined_input │ │ │ ├── ifndef_undefined_output │ │ │ ├── multiple_nested_define.v │ │ │ ├── multiple_nested_define_input │ │ │ ├── multiple_nested_define_output │ │ │ ├── nested_define.v │ │ │ ├── nested_define_input │ │ │ ├── nested_define_output │ │ │ ├── nested_ifdef.vh │ │ │ ├── nested_ifdef_alldef.v │ │ │ ├── nested_ifdef_alldef_input │ │ │ ├── nested_ifdef_alldef_output │ │ │ ├── nested_ifdef_middef.v │ │ │ ├── nested_ifdef_middef_input │ │ │ ├── nested_ifdef_middef_output │ │ │ ├── nested_ifdef_nonedef.v │ │ │ ├── nested_ifdef_nonedef_input │ │ │ ├── nested_ifdef_nonedef_output │ │ │ ├── nested_ifdef_outsidedef.v │ │ │ ├── nested_ifdef_outsidedef_input │ │ │ ├── nested_ifdef_outsidedef_output │ │ │ ├── nested_ifdef_twodef.v │ │ │ ├── nested_ifdef_twodef_input │ │ │ ├── nested_ifdef_twodef_output │ │ │ ├── nested_operation_define.v │ │ │ ├── nested_operation_define_input │ │ │ ├── nested_operation_define_output │ │ │ ├── operation_define.v │ │ │ ├── operation_define_input │ │ │ ├── operation_define_output │ │ │ ├── undef.v │ │ │ ├── undef_input │ │ │ └── undef_output │ │ │ └── syntax │ │ │ ├── 8_bit_for_pass_through.v │ │ │ ├── 8_bit_for_pass_through_input │ │ │ ├── 8_bit_for_pass_through_module.v │ │ │ ├── 8_bit_for_pass_through_module_input │ │ │ ├── 8_bit_for_pass_through_module_output │ │ │ ├── 8_bit_for_pass_through_off_by_1.v │ │ │ ├── 8_bit_for_pass_through_off_by_1_input │ │ │ ├── 8_bit_for_pass_through_off_by_1_output │ │ │ ├── 8_bit_for_pass_through_output │ │ │ ├── 8_bit_pass_through_module.v │ │ │ ├── 8_bit_pass_through_module_input │ │ │ ├── 8_bit_pass_through_module_output │ │ │ ├── README │ │ │ ├── and_primitive.v │ │ │ ├── bm_DL_4_bit_updown_counter.v │ │ │ ├── bm_DL_nbit_adder_with_carryout_and_overflow.v │ │ │ ├── bm_DL_nbit_adder_with_carryout_and_overflow_simplified.v │ │ │ ├── bm_DL_simple_fsm.v │ │ │ ├── bm_dag5_mod.v │ │ │ ├── bm_dag6_mod_log.v │ │ │ ├── bm_dag7_mod_log.v │ │ │ ├── bm_function_1.v │ │ │ ├── bm_function_2.v │ │ │ ├── bm_jk_rtl.v │ │ │ ├── bm_log_all.v │ │ │ ├── bm_simple_memory.v │ │ │ ├── bm_unused_input_pins.v │ │ │ ├── bm_unused_input_pins_input │ │ │ ├── bm_unused_input_pins_output │ │ │ ├── both_ram.v │ │ │ ├── both_ram_input │ │ │ ├── both_ram_output │ │ │ ├── cf_fft_1024_16.v │ │ │ ├── complex_post_for_loop.v │ │ │ ├── complex_post_for_loop_input │ │ │ ├── complex_post_for_loop_output │ │ │ ├── config.txt │ │ │ ├── constant_module_inst.v │ │ │ ├── deassign.v │ │ │ ├── delay_syntax.v │ │ │ ├── diffeq_f_systemC.v │ │ │ ├── diffeq_paj_convert.v │ │ │ ├── fir_scu_rtl_restructured_for_cmm_exp.v │ │ │ ├── flip_flop_enable.v │ │ │ ├── flip_flop_enable_w_begin_label.v │ │ │ ├── for_loop_adv_post.v │ │ │ ├── for_loop_adv_pre.v │ │ │ ├── freq_division.v │ │ │ ├── function_automatic.v │ │ │ ├── function_hdr.v │ │ │ ├── function_hdr.vh │ │ │ ├── function_syntax.v │ │ │ ├── h7_of_8_bit_for_pass_through.v │ │ │ ├── h7_of_8_bit_for_pass_through_input │ │ │ ├── h7_of_8_bit_for_pass_through_output │ │ │ ├── ifdef-else-syntax.v │ │ │ ├── ifdef-else-syntax │ │ │ ├── module_a_and.v │ │ │ ├── module_a_or.v │ │ │ └── module_b.v │ │ │ ├── ifndef-else-syntax.v │ │ │ ├── ifndef-else-syntax │ │ │ ├── module_a_and.v │ │ │ ├── module_a_or.v │ │ │ └── module_b.v │ │ │ ├── include-syntax.v │ │ │ ├── include-syntax │ │ │ ├── module_a.v │ │ │ └── module_b.v │ │ │ ├── inferred_DPram.v │ │ │ ├── inferred_SPram.v │ │ │ ├── inferred_ram_w_clog2.v │ │ │ ├── instantiated_by_name_function_invalid.v │ │ │ ├── instantiated_by_name_function_invalid_1.v │ │ │ ├── instantiated_by_name_function_valid.v │ │ │ ├── instantiated_by_name_task_invalid.v │ │ │ ├── instantiated_by_name_task_invalid_1.v │ │ │ ├── instantiated_by_name_task_valid.v │ │ │ ├── instantiating_by_name_invalid.v │ │ │ ├── instantiating_by_name_invalid_1.v │ │ │ ├── instantiating_by_name_invalid_mix_ports.v │ │ │ ├── instantiating_by_name_valid.v │ │ │ ├── l2_and_h2_of_8_bit_for_pass_through.v │ │ │ ├── l2_and_h2_of_8_bit_for_pass_through_input │ │ │ ├── l2_and_h2_of_8_bit_for_pass_through_output │ │ │ ├── macro_in_module_declaration.v │ │ │ ├── matrix_multiplication.v │ │ │ ├── memlooptesting.v │ │ │ ├── memory_combinational.v │ │ │ ├── multi_assignment.v │ │ │ ├── multi_assignment_input │ │ │ ├── multi_assignment_output │ │ │ ├── multi_clock_reader_writer.v │ │ │ ├── multi_edge_reader_writer.v │ │ │ ├── multi_module.v │ │ │ ├── multi_module_io_data_types.v │ │ │ ├── nested-ifdef-syntax.v │ │ │ ├── nested-ifdef-syntax │ │ │ └── module_b.v │ │ │ ├── no_input.v │ │ │ ├── no_output.v │ │ │ ├── no_port.v │ │ │ ├── not_enough_wires.v │ │ │ ├── part_select.v │ │ │ ├── preprocessor_complex_define.v │ │ │ ├── preprocessor_complex_define_input │ │ │ ├── preprocessor_complex_define_output │ │ │ ├── preprocessor_define.v │ │ │ ├── preprocessor_define_input │ │ │ ├── preprocessor_define_output │ │ │ ├── preprocessor_define_with_comment.v │ │ │ ├── preprocessor_define_with_comment_input │ │ │ ├── preprocessor_define_with_comment_output │ │ │ ├── ram_bug.txt │ │ │ ├── rs_decoder_1.v │ │ │ ├── rs_decoder_2.v │ │ │ ├── sign_extend_nomem.v │ │ │ ├── simple_function.v │ │ │ ├── simple_module.v │ │ │ ├── simple_task.v │ │ │ ├── spram_big.v │ │ │ ├── task_automatic.v │ │ │ ├── task_multiple_instances.v │ │ │ ├── timescale_syntax.v │ │ │ ├── top_and.v │ │ │ ├── unconnected_input.v │ │ │ ├── undeclared_signal.v │ │ │ ├── vector_and.v │ │ │ ├── vector_and_input │ │ │ ├── vector_and_ouput │ │ │ ├── vector_buf.v │ │ │ ├── vector_buf_input │ │ │ └── vector_buf_output │ ├── parse_result │ │ ├── conf │ │ │ ├── basic.toml │ │ │ ├── hard_blocks.toml │ │ │ ├── head.toml │ │ │ ├── hooks.py │ │ │ ├── net.toml │ │ │ ├── node.toml │ │ │ ├── sim.toml │ │ │ └── synth.toml │ │ └── parse_result.py │ └── tools │ │ ├── 8_bit_arithmetic_power_output.py │ │ ├── 8_bit_input.py │ │ ├── ODIN_CONFIG.py │ │ ├── asr_vector_maker.py │ │ ├── benchmark_multithreaded_simulation.sh │ │ ├── coallesce_result.sh │ │ ├── config_basic_arch.xml │ │ ├── odin_bench_configs.sh │ │ ├── odin_config_maker.py │ │ ├── odin_script_util.py │ │ ├── parse_odin_result.py │ │ ├── recurse_sub_dir.sh │ │ ├── regression_test_arch.pl │ │ ├── regression_test_no_args.pl │ │ ├── synth_using_odin.py │ │ ├── synth_using_quartus.py │ │ └── synth_using_vl2mv.py ├── usefull_tools │ ├── Developper_Api.pdf │ ├── download.sh │ ├── generate_custom_config.sh │ ├── nuke_temporary_files.sh │ ├── restore_blackboxed_latches_from_blif_file.py │ └── split_up_verilog_file_into_modules.pl └── verify_odin.sh ├── README.developers.md ├── README.md ├── SUPPORT.md ├── abc ├── .appveyor.yml ├── .gitattributes ├── .gitignore ├── .hgignore ├── .travis.yml ├── CMakeLists.txt ├── Makefile ├── README.md ├── abc ├── abc.rc ├── abcexe.dsp ├── abclib.dsp ├── abcspace.dsw ├── arch_flags.c ├── copyright.txt ├── depends.sh ├── i10.aig ├── lib │ ├── pthread.h │ ├── sched.h │ ├── semaphore.h │ ├── x64 │ │ ├── pthreadVC2.dll │ │ └── pthreadVC2.lib │ └── x86 │ │ ├── pthreadVC2.dll │ │ └── pthreadVC2.lib ├── readmeaig └── src │ ├── aig │ ├── aig │ │ ├── aig.h │ │ ├── aigCanon.c │ │ ├── aigCheck.c │ │ ├── aigCuts.c │ │ ├── aigDfs.c │ │ ├── aigDoms.c │ │ ├── aigDup.c │ │ ├── aigFact.c │ │ ├── aigFanout.c │ │ ├── aigFrames.c │ │ ├── aigInter.c │ │ ├── aigJust.c │ │ ├── aigMan.c │ │ ├── aigMem.c │ │ ├── aigMffc.c │ │ ├── aigObj.c │ │ ├── aigOper.c │ │ ├── aigOrder.c │ │ ├── aigPack.c │ │ ├── aigPart.c │ │ ├── aigPartReg.c │ │ ├── aigPartSat.c │ │ ├── aigRepar.c │ │ ├── aigRepr.c │ │ ├── aigRet.c │ │ ├── aigRetF.c │ │ ├── aigScl.c │ │ ├── aigShow.c │ │ ├── aigSplit.c │ │ ├── aigTable.c │ │ ├── aigTest.c │ │ ├── aigTiming.c │ │ ├── aigTruth.c │ │ ├── aigTsim.c │ │ ├── aigUtil.c │ │ ├── aigWin.c │ │ ├── aig_.c │ │ └── module.make │ ├── gia │ │ ├── gia.c │ │ ├── gia.h │ │ ├── giaAgi.c │ │ ├── giaAig.c │ │ ├── giaAig.h │ │ ├── giaAiger.c │ │ ├── giaAigerExt.c │ │ ├── giaBalAig.c │ │ ├── giaBalLut.c │ │ ├── giaBalMap.c │ │ ├── giaBidec.c │ │ ├── giaCCof.c │ │ ├── giaCSat.c │ │ ├── giaCSat2.c │ │ ├── giaCSatOld.c │ │ ├── giaCTas.c │ │ ├── giaCTas2.c │ │ ├── giaCex.c │ │ ├── giaClp.c │ │ ├── giaCof.c │ │ ├── giaCone.c │ │ ├── giaConstr.c │ │ ├── giaCut.c │ │ ├── giaDfs.c │ │ ├── giaDup.c │ │ ├── giaEdge.c │ │ ├── giaEmbed.c │ │ ├── giaEnable.c │ │ ├── giaEquiv.c │ │ ├── giaEra.c │ │ ├── giaEra2.c │ │ ├── giaEsop.c │ │ ├── giaExist.c │ │ ├── giaFalse.c │ │ ├── giaFanout.c │ │ ├── giaForce.c │ │ ├── giaFrames.c │ │ ├── giaFront.c │ │ ├── giaFx.c │ │ ├── giaGiarf.c │ │ ├── giaGig.c │ │ ├── giaGlitch.c │ │ ├── giaHash.c │ │ ├── giaHcd.c │ │ ├── giaIf.c │ │ ├── giaIff.c │ │ ├── giaIiff.c │ │ ├── giaIiff.h │ │ ├── giaIso.c │ │ ├── giaIso2.c │ │ ├── giaIso3.c │ │ ├── giaJf.c │ │ ├── giaKf.c │ │ ├── giaLf.c │ │ ├── giaMan.c │ │ ├── giaMem.c │ │ ├── giaMf.c │ │ ├── giaMffc.c │ │ ├── giaMfs.c │ │ ├── giaMini.c │ │ ├── giaMuxes.c │ │ ├── giaNf.c │ │ ├── giaOf.c │ │ ├── giaPack.c │ │ ├── giaPat.c │ │ ├── giaPf.c │ │ ├── giaProp.c │ │ ├── giaQbf.c │ │ ├── giaResub.c │ │ ├── giaRetime.c │ │ ├── giaRex.c │ │ ├── giaSat.c │ │ ├── giaSat3.c │ │ ├── giaSatEdge.c │ │ ├── giaSatLE.c │ │ ├── giaSatLut.c │ │ ├── giaSatMap.c │ │ ├── giaSatoko.c │ │ ├── giaScl.c │ │ ├── giaScript.c │ │ ├── giaShow.c │ │ ├── giaShrink.c │ │ ├── giaShrink6.c │ │ ├── giaShrink7.c │ │ ├── giaSim.c │ │ ├── giaSim2.c │ │ ├── giaSort.c │ │ ├── giaSpeedup.c │ │ ├── giaSplit.c │ │ ├── giaStg.c │ │ ├── giaStr.c │ │ ├── giaSupMin.c │ │ ├── giaSupp.c │ │ ├── giaSweep.c │ │ ├── giaSweeper.c │ │ ├── giaSwitch.c │ │ ├── giaTim.c │ │ ├── giaTis.c │ │ ├── giaTruth.c │ │ ├── giaTsim.c │ │ ├── giaUnate.c │ │ ├── giaUtil.c │ │ └── module.make │ ├── hop │ │ ├── cudd2.c │ │ ├── cudd2.h │ │ ├── hop.h │ │ ├── hopBalance.c │ │ ├── hopCheck.c │ │ ├── hopDfs.c │ │ ├── hopMan.c │ │ ├── hopMem.c │ │ ├── hopObj.c │ │ ├── hopOper.c │ │ ├── hopTable.c │ │ ├── hopTruth.c │ │ ├── hopUtil.c │ │ ├── hop_.c │ │ └── module.make │ ├── ioa │ │ ├── ioa.h │ │ ├── ioaReadAig.c │ │ ├── ioaUtil.c │ │ ├── ioaWriteAig.c │ │ └── module.make │ ├── ivy │ │ ├── attr.h │ │ ├── ivy.h │ │ ├── ivyBalance.c │ │ ├── ivyCanon.c │ │ ├── ivyCheck.c │ │ ├── ivyCut.c │ │ ├── ivyCutTrav.c │ │ ├── ivyDfs.c │ │ ├── ivyDsd.c │ │ ├── ivyFanout.c │ │ ├── ivyFastMap.c │ │ ├── ivyFraig.c │ │ ├── ivyHaig.c │ │ ├── ivyMan.c │ │ ├── ivyMem.c │ │ ├── ivyMulti.c │ │ ├── ivyMulti8.c │ │ ├── ivyObj.c │ │ ├── ivyOper.c │ │ ├── ivyResyn.c │ │ ├── ivyRwr.c │ │ ├── ivyRwrAlg.c │ │ ├── ivySeq.c │ │ ├── ivyShow.c │ │ ├── ivyTable.c │ │ ├── ivyUtil.c │ │ ├── ivy_.c │ │ └── module.make │ ├── miniaig │ │ ├── abcOper.h │ │ ├── miniaig.h │ │ ├── minilut.h │ │ ├── module.make │ │ └── ndr.h │ └── saig │ │ ├── module.make │ │ ├── saig.h │ │ ├── saigCone.c │ │ ├── saigConstr.c │ │ ├── saigConstr2.c │ │ ├── saigDual.c │ │ ├── saigDup.c │ │ ├── saigGlaCba.c │ │ ├── saigGlaPba.c │ │ ├── saigGlaPba2.c │ │ ├── saigInd.c │ │ ├── saigIoa.c │ │ ├── saigIso.c │ │ ├── saigIsoFast.c │ │ ├── saigIsoSlow.c │ │ ├── saigMiter.c │ │ ├── saigOutDec.c │ │ ├── saigPhase.c │ │ ├── saigRefSat.c │ │ ├── saigRetFwd.c │ │ ├── saigRetMin.c │ │ ├── saigRetStep.c │ │ ├── saigScl.c │ │ ├── saigSimFast.c │ │ ├── saigSimMv.c │ │ ├── saigSimSeq.c │ │ ├── saigStrSim.c │ │ ├── saigSwitch.c │ │ ├── saigSynch.c │ │ ├── saigTempor.c │ │ ├── saigTrans.c │ │ ├── saigUnfold2.c │ │ ├── saigWnd.c │ │ └── saig_.c │ ├── base │ ├── abc │ │ ├── abc.h │ │ ├── abcAig.c │ │ ├── abcBarBuf.c │ │ ├── abcBlifMv.c │ │ ├── abcCheck.c │ │ ├── abcDfs.c │ │ ├── abcFanOrder.c │ │ ├── abcFanio.c │ │ ├── abcFunc.c │ │ ├── abcHie.c │ │ ├── abcHieCec.c │ │ ├── abcHieGia.c │ │ ├── abcHieNew.c │ │ ├── abcInt.h │ │ ├── abcLatch.c │ │ ├── abcLib.c │ │ ├── abcMinBase.c │ │ ├── abcNames.c │ │ ├── abcNetlist.c │ │ ├── abcNtk.c │ │ ├── abcObj.c │ │ ├── abcRefs.c │ │ ├── abcShow.c │ │ ├── abcSop.c │ │ ├── abcUtil.c │ │ ├── abc_.c │ │ └── module.make │ ├── abci │ │ ├── abc.c │ │ ├── abcAttach.c │ │ ├── abcAuto.c │ │ ├── abcBalance.c │ │ ├── abcBidec.c │ │ ├── abcBm.c │ │ ├── abcBmc.c │ │ ├── abcCas.c │ │ ├── abcCascade.c │ │ ├── abcCollapse.c │ │ ├── abcCut.c │ │ ├── abcDar.c │ │ ├── abcDarUnfold2.c │ │ ├── abcDebug.c │ │ ├── abcDec.c │ │ ├── abcDetect.c │ │ ├── abcDress.c │ │ ├── abcDress2.c │ │ ├── abcDress3.c │ │ ├── abcDsd.c │ │ ├── abcEco.c │ │ ├── abcEspresso.c │ │ ├── abcExact.c │ │ ├── abcExtract.c │ │ ├── abcFlop.c │ │ ├── abcFpga.c │ │ ├── abcFpgaFast.c │ │ ├── abcFraig.c │ │ ├── abcFx.c │ │ ├── abcFxu.c │ │ ├── abcGen.c │ │ ├── abcHaig.c │ │ ├── abcIf.c │ │ ├── abcIfMux.c │ │ ├── abcIfif.c │ │ ├── abcIvy.c │ │ ├── abcLog.c │ │ ├── abcLut.c │ │ ├── abcLutmin.c │ │ ├── abcMap.c │ │ ├── abcMeasure.c │ │ ├── abcMerge.c │ │ ├── abcMffc.c │ │ ├── abcMfs.c │ │ ├── abcMini.c │ │ ├── abcMiter.c │ │ ├── abcMulti.c │ │ ├── abcMv.c │ │ ├── abcNpn.c │ │ ├── abcNpnSave.c │ │ ├── abcNtbdd.c │ │ ├── abcOdc.c │ │ ├── abcOrder.c │ │ ├── abcPart.c │ │ ├── abcPlace.c │ │ ├── abcPrint.c │ │ ├── abcProve.c │ │ ├── abcQbf.c │ │ ├── abcQuant.c │ │ ├── abcReach.c │ │ ├── abcRec3.c │ │ ├── abcReconv.c │ │ ├── abcRefactor.c │ │ ├── abcRenode.c │ │ ├── abcReorder.c │ │ ├── abcRestruct.c │ │ ├── abcResub.c │ │ ├── abcRewrite.c │ │ ├── abcRpo.c │ │ ├── abcRr.c │ │ ├── abcSat.c │ │ ├── abcSaucy.c │ │ ├── abcScorr.c │ │ ├── abcSense.c │ │ ├── abcSpeedup.c │ │ ├── abcStrash.c │ │ ├── abcSweep.c │ │ ├── abcSymm.c │ │ ├── abcTim.c │ │ ├── abcTiming.c │ │ ├── abcUnate.c │ │ ├── abcUnreach.c │ │ ├── abcVerify.c │ │ ├── abcXsim.c │ │ ├── abciUnfold2.c │ │ ├── fahout_cut.c │ │ └── module.make │ ├── acb │ │ ├── acb.c │ │ ├── acb.h │ │ ├── acbAbc.c │ │ ├── acbAig.c │ │ ├── acbCom.c │ │ ├── acbFunc.c │ │ ├── acbMfs.c │ │ ├── acbPar.h │ │ ├── acbPush.c │ │ ├── acbSets.c │ │ ├── acbSets.h │ │ ├── acbUtil.c │ │ └── module.make │ ├── bac │ │ ├── bac.c │ │ ├── bac.h │ │ ├── bacBac.c │ │ ├── bacBlast.c │ │ ├── bacCom.c │ │ ├── bacLib.c │ │ ├── bacNtk.c │ │ ├── bacOper.c │ │ ├── bacPrs.h │ │ ├── bacPrsBuild.c │ │ ├── bacPrsTrans.c │ │ ├── bacPtr.c │ │ ├── bacPtrAbc.c │ │ ├── bacReadBlif.c │ │ ├── bacReadSmt.c │ │ ├── bacReadVer.c │ │ ├── bacWriteBlif.c │ │ ├── bacWriteSmt.c │ │ ├── bacWriteVer.c │ │ └── module.make │ ├── cba │ │ ├── cba.c │ │ ├── cba.h │ │ ├── cbaBlast.c │ │ ├── cbaCba.c │ │ ├── cbaCom.c │ │ ├── cbaNtk.c │ │ ├── cbaPrs.h │ │ ├── cbaReadBlif.c │ │ ├── cbaReadVer.c │ │ ├── cbaTypes.h │ │ ├── cbaWriteBlif.c │ │ ├── cbaWriteVer.c │ │ └── module.make │ ├── cmd │ │ ├── cmd.c │ │ ├── cmd.h │ │ ├── cmdAlias.c │ │ ├── cmdApi.c │ │ ├── cmdAuto.c │ │ ├── cmdFlag.c │ │ ├── cmdHist.c │ │ ├── cmdInt.h │ │ ├── cmdLoad.c │ │ ├── cmdPlugin.c │ │ ├── cmdStarter.c │ │ ├── cmdUtils.c │ │ └── module.make │ ├── exor │ │ ├── exor.c │ │ ├── exor.h │ │ ├── exorBits.c │ │ ├── exorCubes.c │ │ ├── exorLink.c │ │ ├── exorList.c │ │ ├── exorUtil.c │ │ └── module.make │ ├── io │ │ ├── io.c │ │ ├── ioAbc.h │ │ ├── ioInt.h │ │ ├── ioJson.c │ │ ├── ioReadAiger.c │ │ ├── ioReadBaf.c │ │ ├── ioReadBblif.c │ │ ├── ioReadBench.c │ │ ├── ioReadBlif.c │ │ ├── ioReadBlifAig.c │ │ ├── ioReadBlifMv.c │ │ ├── ioReadDsd.c │ │ ├── ioReadEdif.c │ │ ├── ioReadEqn.c │ │ ├── ioReadPla.c │ │ ├── ioReadPlaMo.c │ │ ├── ioReadVerilog.c │ │ ├── ioUtil.c │ │ ├── ioWriteAiger.c │ │ ├── ioWriteBaf.c │ │ ├── ioWriteBblif.c │ │ ├── ioWriteBench.c │ │ ├── ioWriteBlif.c │ │ ├── ioWriteBlifMv.c │ │ ├── ioWriteBook.c │ │ ├── ioWriteCnf.c │ │ ├── ioWriteDot.c │ │ ├── ioWriteEqn.c │ │ ├── ioWriteGml.c │ │ ├── ioWriteList.c │ │ ├── ioWritePla.c │ │ ├── ioWriteSmv.c │ │ ├── ioWriteVerilog.c │ │ └── module.make │ ├── main │ │ ├── abcapis.h │ │ ├── abcapis_old.h │ │ ├── libSupport.c │ │ ├── main.c │ │ ├── main.h │ │ ├── mainFrame.c │ │ ├── mainInit.c │ │ ├── mainInt.h │ │ ├── mainLib.c │ │ ├── mainMC.c │ │ ├── mainReal.c │ │ ├── mainUtils.c │ │ └── module.make │ ├── pla │ │ ├── module.make │ │ ├── pla.c │ │ ├── pla.h │ │ ├── plaCom.c │ │ ├── plaFxch.c │ │ ├── plaHash.c │ │ ├── plaMan.c │ │ ├── plaMerge.c │ │ ├── plaRead.c │ │ ├── plaSimple.c │ │ └── plaWrite.c │ ├── test │ │ ├── module.make │ │ └── test.c │ ├── ver │ │ ├── module.make │ │ ├── ver.h │ │ ├── verCore.c │ │ ├── verFormula.c │ │ ├── verParse.c │ │ ├── verStream.c │ │ ├── verWords.c │ │ └── ver_.c │ └── wlc │ │ ├── module.make │ │ ├── wlc.c │ │ ├── wlc.h │ │ ├── wlcAbc.c │ │ ├── wlcAbs.c │ │ ├── wlcAbs2.c │ │ ├── wlcBlast.c │ │ ├── wlcCom.c │ │ ├── wlcGraft.c │ │ ├── wlcJson.c │ │ ├── wlcNdr.c │ │ ├── wlcNtk.c │ │ ├── wlcPth.c │ │ ├── wlcReadSmt.c │ │ ├── wlcReadVer.c │ │ ├── wlcShow.c │ │ ├── wlcSim.c │ │ ├── wlcStdin.c │ │ ├── wlcUif.c │ │ ├── wlcWin.c │ │ └── wlcWriteVer.c │ ├── bdd │ ├── bbr │ │ ├── bbr.h │ │ ├── bbrCex.c │ │ ├── bbrImage.c │ │ ├── bbrNtbdd.c │ │ ├── bbrReach.c │ │ ├── bbr_.c │ │ └── module.make │ ├── cas │ │ ├── cas.h │ │ ├── casCore.c │ │ ├── casDec.c │ │ └── module.make │ ├── cudd │ │ ├── Makefile │ │ ├── cuBdd.make │ │ ├── cudd.h │ │ ├── cudd.make │ │ ├── cuddAPI.c │ │ ├── cuddAddAbs.c │ │ ├── cuddAddApply.c │ │ ├── cuddAddFind.c │ │ ├── cuddAddInv.c │ │ ├── cuddAddIte.c │ │ ├── cuddAddNeg.c │ │ ├── cuddAddWalsh.c │ │ ├── cuddAndAbs.c │ │ ├── cuddAnneal.c │ │ ├── cuddApa.c │ │ ├── cuddApprox.c │ │ ├── cuddBddAbs.c │ │ ├── cuddBddCorr.c │ │ ├── cuddBddIte.c │ │ ├── cuddBridge.c │ │ ├── cuddCache.c │ │ ├── cuddCheck.c │ │ ├── cuddClip.c │ │ ├── cuddCof.c │ │ ├── cuddCompose.c │ │ ├── cuddDecomp.c │ │ ├── cuddEssent.c │ │ ├── cuddExact.c │ │ ├── cuddExport.c │ │ ├── cuddGenCof.c │ │ ├── cuddGenetic.c │ │ ├── cuddGroup.c │ │ ├── cuddHarwell.c │ │ ├── cuddInit.c │ │ ├── cuddInt.h │ │ ├── cuddInteract.c │ │ ├── cuddLCache.c │ │ ├── cuddLevelQ.c │ │ ├── cuddLinear.c │ │ ├── cuddLiteral.c │ │ ├── cuddMatMult.c │ │ ├── cuddPriority.c │ │ ├── cuddRead.c │ │ ├── cuddRef.c │ │ ├── cuddReorder.c │ │ ├── cuddSat.c │ │ ├── cuddSign.c │ │ ├── cuddSolve.c │ │ ├── cuddSplit.c │ │ ├── cuddSubsetHB.c │ │ ├── cuddSubsetSP.c │ │ ├── cuddSymmetry.c │ │ ├── cuddTable.c │ │ ├── cuddUtil.c │ │ ├── cuddWindow.c │ │ ├── cuddZddCount.c │ │ ├── cuddZddFuncs.c │ │ ├── cuddZddGroup.c │ │ ├── cuddZddIsop.c │ │ ├── cuddZddLin.c │ │ ├── cuddZddMisc.c │ │ ├── cuddZddPort.c │ │ ├── cuddZddReord.c │ │ ├── cuddZddSetop.c │ │ ├── cuddZddSymm.c │ │ ├── cuddZddUtil.c │ │ ├── license │ │ ├── module.make │ │ ├── r7x8.1.mat │ │ ├── r7x8.1.out │ │ └── testcudd.c │ ├── dsd │ │ ├── dsd.h │ │ ├── dsdApi.c │ │ ├── dsdCheck.c │ │ ├── dsdInt.h │ │ ├── dsdLocal.c │ │ ├── dsdMan.c │ │ ├── dsdProc.c │ │ ├── dsdTree.c │ │ └── module.make │ ├── epd │ │ ├── epd.c │ │ ├── epd.h │ │ └── module.make │ ├── extrab │ │ ├── extraBdd.h │ │ ├── extraBddAuto.c │ │ ├── extraBddCas.c │ │ ├── extraBddImage.c │ │ ├── extraBddKmap.c │ │ ├── extraBddMisc.c │ │ ├── extraBddSymm.c │ │ ├── extraBddThresh.c │ │ ├── extraBddTime.c │ │ ├── extraBddUnate.c │ │ └── module.make │ ├── llb │ │ ├── llb.c │ │ ├── llb.h │ │ ├── llb1Cluster.c │ │ ├── llb1Constr.c │ │ ├── llb1Core.c │ │ ├── llb1Group.c │ │ ├── llb1Hint.c │ │ ├── llb1Man.c │ │ ├── llb1Matrix.c │ │ ├── llb1Pivot.c │ │ ├── llb1Reach.c │ │ ├── llb1Sched.c │ │ ├── llb2Bad.c │ │ ├── llb2Core.c │ │ ├── llb2Driver.c │ │ ├── llb2Dump.c │ │ ├── llb2Flow.c │ │ ├── llb2Image.c │ │ ├── llb3Image.c │ │ ├── llb3Nonlin.c │ │ ├── llb4Cex.c │ │ ├── llb4Cluster.c │ │ ├── llb4Image.c │ │ ├── llb4Map.c │ │ ├── llb4Nonlin.c │ │ ├── llb4Sweep.c │ │ ├── llbInt.h │ │ └── module.make │ ├── mtr │ │ ├── module.make │ │ ├── mtr.h │ │ ├── mtrBasic.c │ │ ├── mtrGroup.c │ │ └── mtrInt.h │ └── reo │ │ ├── module.make │ │ ├── reo.h │ │ ├── reoApi.c │ │ ├── reoCore.c │ │ ├── reoProfile.c │ │ ├── reoShuffle.c │ │ ├── reoSift.c │ │ ├── reoSwap.c │ │ ├── reoTest.c │ │ ├── reoTransfer.c │ │ └── reoUnits.c │ ├── bool │ ├── bdc │ │ ├── bdc.h │ │ ├── bdcCore.c │ │ ├── bdcDec.c │ │ ├── bdcInt.h │ │ ├── bdcSpfd.c │ │ ├── bdcTable.c │ │ ├── bdc_.c │ │ └── module.make │ ├── dec │ │ ├── dec.h │ │ ├── decAbc.c │ │ ├── decFactor.c │ │ ├── decMan.c │ │ ├── decPrint.c │ │ ├── decUtil.c │ │ └── module.make │ ├── deco │ │ ├── deco.h │ │ └── module.make │ ├── kit │ │ ├── cloud.c │ │ ├── cloud.h │ │ ├── kit.h │ │ ├── kitAig.c │ │ ├── kitBdd.c │ │ ├── kitCloud.c │ │ ├── kitDec.c │ │ ├── kitDsd.c │ │ ├── kitFactor.c │ │ ├── kitGraph.c │ │ ├── kitHop.c │ │ ├── kitIsop.c │ │ ├── kitPerm.c │ │ ├── kitPla.c │ │ ├── kitSop.c │ │ ├── kitTruth.c │ │ ├── kit_.c │ │ └── module.make │ ├── lucky │ │ ├── lucky.c │ │ ├── lucky.h │ │ ├── luckyFast16.c │ │ ├── luckyFast6.c │ │ ├── luckyInt.h │ │ ├── luckyRead.c │ │ ├── luckySimple.c │ │ ├── luckySwap.c │ │ ├── luckySwapIJ.c │ │ └── module.make │ ├── rpo │ │ ├── literal.h │ │ ├── module.make │ │ ├── rpo.c │ │ └── rpo.h │ └── rsb │ │ ├── module.make │ │ ├── rsb.h │ │ ├── rsbDec6.c │ │ ├── rsbInt.h │ │ └── rsbMan.c │ ├── demo.c │ ├── generic.c │ ├── generic.h │ ├── map │ ├── amap │ │ ├── amap.h │ │ ├── amapCore.c │ │ ├── amapGraph.c │ │ ├── amapInt.h │ │ ├── amapLib.c │ │ ├── amapLiberty.c │ │ ├── amapMan.c │ │ ├── amapMatch.c │ │ ├── amapMerge.c │ │ ├── amapOutput.c │ │ ├── amapParse.c │ │ ├── amapPerm.c │ │ ├── amapRead.c │ │ ├── amapRule.c │ │ ├── amapUniq.c │ │ └── module.make │ ├── cov │ │ ├── cov.h │ │ ├── covBuild.c │ │ ├── covCore.c │ │ ├── covInt.h │ │ ├── covMan.c │ │ ├── covMinEsop.c │ │ ├── covMinMan.c │ │ ├── covMinSop.c │ │ ├── covMinUtil.c │ │ ├── covTest.c │ │ └── module.make │ ├── fpga │ │ ├── fpga.c │ │ ├── fpga.h │ │ ├── fpgaCore.c │ │ ├── fpgaCreate.c │ │ ├── fpgaCut.c │ │ ├── fpgaCutUtils.c │ │ ├── fpgaFanout.c │ │ ├── fpgaGENERIC.c │ │ ├── fpgaInt.h │ │ ├── fpgaLib.c │ │ ├── fpgaMatch.c │ │ ├── fpgaSwitch.c │ │ ├── fpgaTime.c │ │ ├── fpgaTruth.c │ │ ├── fpgaUtils.c │ │ ├── fpgaVec.c │ │ └── module.make │ ├── if │ │ ├── if.h │ │ ├── ifCache.c │ │ ├── ifCheck.c │ │ ├── ifCom.c │ │ ├── ifCore.c │ │ ├── ifCount.h │ │ ├── ifCut.c │ │ ├── ifData2.c │ │ ├── ifDec07.c │ │ ├── ifDec08.c │ │ ├── ifDec10.c │ │ ├── ifDec16.c │ │ ├── ifDec75.c │ │ ├── ifDelay.c │ │ ├── ifDsd.c │ │ ├── ifLibBox.c │ │ ├── ifLibLut.c │ │ ├── ifMan.c │ │ ├── ifMap.c │ │ ├── ifMatch2.c │ │ ├── ifReduce.c │ │ ├── ifSat.c │ │ ├── ifSelect.c │ │ ├── ifSeq.c │ │ ├── ifTest.c │ │ ├── ifTime.c │ │ ├── ifTruth.c │ │ ├── ifTune.c │ │ ├── ifUtil.c │ │ ├── if_.c │ │ └── module.make │ ├── mapper │ │ ├── mapper.c │ │ ├── mapper.h │ │ ├── mapperCanon.c │ │ ├── mapperCore.c │ │ ├── mapperCreate.c │ │ ├── mapperCut.c │ │ ├── mapperCutUtils.c │ │ ├── mapperFanout.c │ │ ├── mapperInt.h │ │ ├── mapperLib.c │ │ ├── mapperMatch.c │ │ ├── mapperRefs.c │ │ ├── mapperSuper.c │ │ ├── mapperSwitch.c │ │ ├── mapperTable.c │ │ ├── mapperTime.c │ │ ├── mapperTree.c │ │ ├── mapperTruth.c │ │ ├── mapperUtils.c │ │ ├── mapperVec.c │ │ └── module.make │ ├── mio │ │ ├── exp.h │ │ ├── mio.c │ │ ├── mio.h │ │ ├── mioApi.c │ │ ├── mioForm.c │ │ ├── mioFunc.c │ │ ├── mioInt.h │ │ ├── mioParse.c │ │ ├── mioRead.c │ │ ├── mioSop.c │ │ ├── mioUtils.c │ │ └── module.make │ ├── mpm │ │ ├── module.make │ │ ├── mpm.c │ │ ├── mpm.h │ │ ├── mpmAbc.c │ │ ├── mpmCore.c │ │ ├── mpmDsd.c │ │ ├── mpmGates.c │ │ ├── mpmInt.h │ │ ├── mpmLib.c │ │ ├── mpmMan.c │ │ ├── mpmMap.c │ │ ├── mpmMig.c │ │ ├── mpmMig.h │ │ ├── mpmPre.c │ │ ├── mpmTruth.c │ │ └── mpmUtil.c │ ├── scl │ │ ├── module.make │ │ ├── scl.c │ │ ├── scl.h │ │ ├── sclBufSize.c │ │ ├── sclBuffer.c │ │ ├── sclCon.h │ │ ├── sclDnsize.c │ │ ├── sclLib.h │ │ ├── sclLibScl.c │ │ ├── sclLibUtil.c │ │ ├── sclLiberty.c │ │ ├── sclLoad.c │ │ ├── sclSize.c │ │ ├── sclSize.h │ │ ├── sclTime.h │ │ ├── sclUpsize.c │ │ └── sclUtil.c │ └── super │ │ ├── module.make │ │ ├── super.c │ │ ├── super.h │ │ ├── superAnd.c │ │ ├── superGENERIC.c │ │ ├── superGate.c │ │ ├── superInt.h │ │ └── superWrite.c │ ├── misc │ ├── avl │ │ ├── avl.c │ │ ├── avl.doc │ │ └── avl.h │ ├── bar │ │ ├── bar.c │ │ ├── bar.h │ │ └── module.make │ ├── bbl │ │ ├── bblif.c │ │ ├── bblif.h │ │ └── module.make │ ├── bzlib │ │ ├── CHANGES │ │ ├── LICENSE │ │ ├── blocksort.c │ │ ├── bzip2.txt │ │ ├── bzlib.c │ │ ├── bzlib.h │ │ ├── bzlib_private.h │ │ ├── compress.c │ │ ├── crctable.c │ │ ├── decompress.c │ │ ├── huffman.c │ │ ├── link.txt │ │ ├── manual.html │ │ ├── module.make │ │ └── randtable.c │ ├── espresso │ │ ├── cofactor.c │ │ ├── cols.c │ │ ├── compl.c │ │ ├── contain.c │ │ ├── cubehack.c │ │ ├── cubestr.c │ │ ├── cvrin.c │ │ ├── cvrm.c │ │ ├── cvrmisc.c │ │ ├── cvrout.c │ │ ├── dominate.c │ │ ├── equiv.c │ │ ├── espresso.c │ │ ├── espresso.h │ │ ├── essen.c │ │ ├── exact.c │ │ ├── expand.c │ │ ├── gasp.c │ │ ├── gimpel.c │ │ ├── globals.c │ │ ├── hack.c │ │ ├── indep.c │ │ ├── irred.c │ │ ├── main.c │ │ ├── main.h │ │ ├── map.c │ │ ├── matrix.c │ │ ├── mincov.c │ │ ├── mincov.h │ │ ├── mincov_int.h │ │ ├── module.make │ │ ├── opo.c │ │ ├── pair.c │ │ ├── part.c │ │ ├── primes.c │ │ ├── reduce.c │ │ ├── rows.c │ │ ├── set.c │ │ ├── setc.c │ │ ├── sharp.c │ │ ├── sminterf.c │ │ ├── solution.c │ │ ├── sparse.c │ │ ├── sparse.h │ │ ├── sparse_int.h │ │ ├── unate.c │ │ ├── util_old.h │ │ └── verify.c │ ├── extra │ │ ├── extra.h │ │ ├── extraUtilBitMatrix.c │ │ ├── extraUtilCanon.c │ │ ├── extraUtilCube.c │ │ ├── extraUtilDsd.c │ │ ├── extraUtilEnum.c │ │ ├── extraUtilFile.c │ │ ├── extraUtilMemory.c │ │ ├── extraUtilMisc.c │ │ ├── extraUtilPerm.c │ │ ├── extraUtilPrime.c │ │ ├── extraUtilProgress.c │ │ ├── extraUtilReader.c │ │ ├── extraUtilSupp.c │ │ ├── extraUtilTruth.c │ │ ├── extraUtilUtil.c │ │ ├── extraZddTrunc.c │ │ └── module.make │ ├── hash │ │ ├── hash.h │ │ ├── hashFlt.h │ │ ├── hashGen.h │ │ ├── hashInt.h │ │ ├── hashPtr.h │ │ └── module.make │ ├── mem │ │ ├── mem.c │ │ ├── mem.h │ │ ├── mem2.h │ │ └── module.make │ ├── mvc │ │ ├── module.make │ │ ├── mvc.c │ │ ├── mvc.h │ │ ├── mvcApi.c │ │ ├── mvcCompare.c │ │ ├── mvcContain.c │ │ ├── mvcCover.c │ │ ├── mvcCube.c │ │ ├── mvcDivide.c │ │ ├── mvcDivisor.c │ │ ├── mvcList.c │ │ ├── mvcLits.c │ │ ├── mvcMan.c │ │ ├── mvcOpAlg.c │ │ ├── mvcOpBool.c │ │ ├── mvcPrint.c │ │ ├── mvcSort.c │ │ └── mvcUtils.c │ ├── nm │ │ ├── module.make │ │ ├── nm.h │ │ ├── nmApi.c │ │ ├── nmInt.h │ │ └── nmTable.c │ ├── parse │ │ ├── module.make │ │ ├── parse.h │ │ ├── parseCore.c │ │ ├── parseEqn.c │ │ ├── parseInt.h │ │ └── parseStack.c │ ├── st │ │ ├── module.make │ │ ├── st.c │ │ ├── st.h │ │ ├── stmm.c │ │ └── stmm.h │ ├── tim │ │ ├── module.make │ │ ├── tim.c │ │ ├── tim.h │ │ ├── timBox.c │ │ ├── timDump.c │ │ ├── timInt.h │ │ ├── timMan.c │ │ ├── timTime.c │ │ └── timTrav.c │ ├── util │ │ ├── abc_global.h │ │ ├── abc_namespaces.h │ │ ├── module.make │ │ ├── utilBridge.c │ │ ├── utilCex.c │ │ ├── utilCex.h │ │ ├── utilColor.c │ │ ├── utilDouble.h │ │ ├── utilFile.c │ │ ├── utilFloat.h │ │ ├── utilIsop.c │ │ ├── utilMem.c │ │ ├── utilMem.h │ │ ├── utilNam.c │ │ ├── utilNam.h │ │ ├── utilSignal.c │ │ ├── utilSignal.h │ │ ├── utilSort.c │ │ ├── utilTruth.h │ │ └── util_hack.h │ ├── vec │ │ ├── module.make │ │ ├── vec.h │ │ ├── vecAtt.h │ │ ├── vecBit.h │ │ ├── vecFlt.h │ │ ├── vecHash.h │ │ ├── vecHsh.h │ │ ├── vecInt.h │ │ ├── vecMem.h │ │ ├── vecPtr.h │ │ ├── vecQue.h │ │ ├── vecSet.h │ │ ├── vecStr.h │ │ ├── vecVec.h │ │ ├── vecWec.h │ │ └── vecWrd.h │ └── zlib │ │ ├── README │ │ ├── adler32.c │ │ ├── algorithm.txt │ │ ├── compress_.c │ │ ├── crc32.c │ │ ├── crc32.h │ │ ├── deflate.c │ │ ├── deflate.h │ │ ├── gzclose.c │ │ ├── gzguts.h │ │ ├── gzlib.c │ │ ├── gzread.c │ │ ├── gzwrite.c │ │ ├── infback.c │ │ ├── inffast.c │ │ ├── inffast.h │ │ ├── inffixed.h │ │ ├── inflate.c │ │ ├── inflate.h │ │ ├── inftrees.c │ │ ├── inftrees.h │ │ ├── license │ │ ├── link.txt │ │ ├── module.make │ │ ├── trees.c │ │ ├── trees.h │ │ ├── uncompr.c │ │ ├── zconf.h │ │ ├── zlib.h │ │ ├── zutil.c │ │ └── zutil.h │ ├── opt │ ├── cgt │ │ ├── cgt.h │ │ ├── cgtAig.c │ │ ├── cgtCore.c │ │ ├── cgtDecide.c │ │ ├── cgtInt.h │ │ ├── cgtMan.c │ │ ├── cgtSat.c │ │ └── module.make │ ├── csw │ │ ├── csw.h │ │ ├── cswCore.c │ │ ├── cswCut.c │ │ ├── cswInt.h │ │ ├── cswMan.c │ │ ├── cswTable.c │ │ ├── csw_.c │ │ └── module.make │ ├── cut │ │ ├── abcCut.c │ │ ├── cut.h │ │ ├── cutApi.c │ │ ├── cutCut.c │ │ ├── cutExpand.c │ │ ├── cutInt.h │ │ ├── cutList.h │ │ ├── cutMan.c │ │ ├── cutMerge.c │ │ ├── cutNode.c │ │ ├── cutOracle.c │ │ ├── cutPre22.c │ │ ├── cutSeq.c │ │ ├── cutTruth.c │ │ └── module.make │ ├── dar │ │ ├── dar.h │ │ ├── darBalance.c │ │ ├── darCore.c │ │ ├── darCut.c │ │ ├── darData.c │ │ ├── darInt.h │ │ ├── darLib.c │ │ ├── darMan.c │ │ ├── darPrec.c │ │ ├── darRefact.c │ │ ├── darResub.c │ │ ├── darScript.c │ │ ├── dar_.c │ │ └── module.make │ ├── dau │ │ ├── dau.c │ │ ├── dau.h │ │ ├── dauArray.c │ │ ├── dauCanon.c │ │ ├── dauCore.c │ │ ├── dauDivs.c │ │ ├── dauDsd.c │ │ ├── dauDsd2.c │ │ ├── dauEnum.c │ │ ├── dauGia.c │ │ ├── dauInt.h │ │ ├── dauMerge.c │ │ ├── dauNonDsd.c │ │ ├── dauTree.c │ │ └── module.make │ ├── dsc │ │ ├── dsc.c │ │ ├── dsc.h │ │ └── module.make │ ├── fret │ │ ├── fretFlow.c │ │ ├── fretInit.c │ │ ├── fretMain.c │ │ ├── fretTime.c │ │ ├── fretime.h │ │ └── module.make │ ├── fsim │ │ ├── fsim.h │ │ ├── fsimCore.c │ │ ├── fsimFront.c │ │ ├── fsimInt.h │ │ ├── fsimMan.c │ │ ├── fsimSim.c │ │ ├── fsimSwitch.c │ │ ├── fsimTsim.c │ │ └── module.make │ ├── fxch │ │ ├── Fxch.c │ │ ├── Fxch.h │ │ ├── FxchDiv.c │ │ ├── FxchMan.c │ │ ├── FxchSCHashTable.c │ │ └── module.make │ ├── fxu │ │ ├── fxu.c │ │ ├── fxu.h │ │ ├── fxuCreate.c │ │ ├── fxuHeapD.c │ │ ├── fxuHeapS.c │ │ ├── fxuInt.h │ │ ├── fxuList.c │ │ ├── fxuMatrix.c │ │ ├── fxuPair.c │ │ ├── fxuPrint.c │ │ ├── fxuReduce.c │ │ ├── fxuSelect.c │ │ ├── fxuSingle.c │ │ ├── fxuUpdate.c │ │ └── module.make │ ├── lpk │ │ ├── lpk.h │ │ ├── lpkAbcDec.c │ │ ├── lpkAbcDsd.c │ │ ├── lpkAbcMux.c │ │ ├── lpkAbcUtil.c │ │ ├── lpkCore.c │ │ ├── lpkCut.c │ │ ├── lpkInt.h │ │ ├── lpkMan.c │ │ ├── lpkMap.c │ │ ├── lpkMulti.c │ │ ├── lpkMux.c │ │ ├── lpkSets.c │ │ ├── lpk_.c │ │ └── module.make │ ├── mfs │ │ ├── mfs.h │ │ ├── mfsCore.c │ │ ├── mfsCore_.c │ │ ├── mfsDiv.c │ │ ├── mfsGia.c │ │ ├── mfsInt.h │ │ ├── mfsInter.c │ │ ├── mfsMan.c │ │ ├── mfsResub.c │ │ ├── mfsResub_.c │ │ ├── mfsSat.c │ │ ├── mfsStrash.c │ │ ├── mfsWin.c │ │ ├── mfs_.c │ │ └── module.make │ ├── nwk │ │ ├── module.make │ │ ├── ntlnwk.h │ │ ├── nwk.h │ │ ├── nwkAig.c │ │ ├── nwkBidec.c │ │ ├── nwkCheck.c │ │ ├── nwkDfs.c │ │ ├── nwkFanio.c │ │ ├── nwkFlow.c │ │ ├── nwkFlow_depth.c │ │ ├── nwkMan.c │ │ ├── nwkMap.c │ │ ├── nwkMerge.c │ │ ├── nwkMerge.h │ │ ├── nwkObj.c │ │ ├── nwkSpeedup.c │ │ ├── nwkStrash.c │ │ ├── nwkTiming.c │ │ ├── nwkUtil.c │ │ └── nwk_.c │ ├── res │ │ ├── module.make │ │ ├── res.h │ │ ├── resCore.c │ │ ├── resDivs.c │ │ ├── resFilter.c │ │ ├── resInt.h │ │ ├── resSat.c │ │ ├── resSim.c │ │ ├── resSim_old.c │ │ ├── resStrash.c │ │ ├── resWin.c │ │ └── res_.c │ ├── ret │ │ ├── module.make │ │ ├── retArea.c │ │ ├── retCore.c │ │ ├── retDelay.c │ │ ├── retFlow.c │ │ ├── retIncrem.c │ │ ├── retInit.c │ │ ├── retInt.h │ │ ├── retLvalue.c │ │ └── ret_.c │ ├── rwr │ │ ├── module.make │ │ ├── rwr.h │ │ ├── rwrDec.c │ │ ├── rwrEva.c │ │ ├── rwrExp.c │ │ ├── rwrLib.c │ │ ├── rwrMan.c │ │ ├── rwrPrint.c │ │ ├── rwrTemp.c │ │ └── rwrUtil.c │ ├── rwt │ │ ├── module.make │ │ ├── rwt.h │ │ ├── rwtDec.c │ │ ├── rwtMan.c │ │ └── rwtUtil.c │ ├── sbd │ │ ├── module.make │ │ ├── sbd.c │ │ ├── sbd.h │ │ ├── sbdCnf.c │ │ ├── sbdCore.c │ │ ├── sbdCut.c │ │ ├── sbdCut2.c │ │ ├── sbdInt.h │ │ ├── sbdLut.c │ │ ├── sbdPath.c │ │ ├── sbdSat.c │ │ ├── sbdSim.c │ │ └── sbdWin.c │ ├── sfm │ │ ├── module.make │ │ ├── sfm.h │ │ ├── sfmArea.c │ │ ├── sfmCnf.c │ │ ├── sfmCore.c │ │ ├── sfmDec.c │ │ ├── sfmInt.h │ │ ├── sfmLib.c │ │ ├── sfmMit.c │ │ ├── sfmNtk.c │ │ ├── sfmSat.c │ │ ├── sfmTim.c │ │ └── sfmWin.c │ └── sim │ │ ├── module.make │ │ ├── sim.h │ │ ├── simMan.c │ │ ├── simSat.c │ │ ├── simSeq.c │ │ ├── simSupp.c │ │ ├── simSwitch.c │ │ ├── simSym.c │ │ ├── simSymSat.c │ │ ├── simSymSim.c │ │ ├── simSymStr.c │ │ └── simUtils.c │ ├── phys │ └── place │ │ ├── Makefile │ │ ├── README │ │ ├── hpwl │ │ ├── libhmetis.h │ │ ├── module.make │ │ ├── place_base.c │ │ ├── place_base.h │ │ ├── place_bin.c │ │ ├── place_genqp.c │ │ ├── place_gordian.c │ │ ├── place_gordian.h │ │ ├── place_inc.c │ │ ├── place_io.c │ │ ├── place_legalize.c │ │ ├── place_pads.c │ │ ├── place_partition.c │ │ ├── place_qpsolver.c │ │ ├── place_qpsolver.h │ │ └── place_test.c │ ├── proof │ ├── abs │ │ ├── abs.c │ │ ├── abs.h │ │ ├── absDup.c │ │ ├── absGla.c │ │ ├── absGlaOld.c │ │ ├── absIter.c │ │ ├── absOldCex.c │ │ ├── absOldRef.c │ │ ├── absOldSat.c │ │ ├── absOldSim.c │ │ ├── absOut.c │ │ ├── absPth.c │ │ ├── absRef.c │ │ ├── absRef.h │ │ ├── absRefJ.c │ │ ├── absRefJ.h │ │ ├── absRefSelect.c │ │ ├── absRpm.c │ │ ├── absRpmOld.c │ │ ├── absUtil.c │ │ ├── absVta.c │ │ └── module.make │ ├── acec │ │ ├── acec.c │ │ ├── acec.h │ │ ├── acec2Mult.c │ │ ├── acecBo.c │ │ ├── acecCl.c │ │ ├── acecCo.c │ │ ├── acecCore.c │ │ ├── acecCover.c │ │ ├── acecFadds.c │ │ ├── acecInt.h │ │ ├── acecMult.c │ │ ├── acecNorm.c │ │ ├── acecOrder.c │ │ ├── acecPa.c │ │ ├── acecPo.c │ │ ├── acecPolyn.c │ │ ├── acecPool.c │ │ ├── acecRe.c │ │ ├── acecSt.c │ │ ├── acecStruct.c │ │ ├── acecTree.c │ │ ├── acecUtil.c │ │ ├── acecXor.c │ │ └── module.make │ ├── cec │ │ ├── cec.c │ │ ├── cec.h │ │ ├── cecCec.c │ │ ├── cecChoice.c │ │ ├── cecClass.c │ │ ├── cecCore.c │ │ ├── cecCorr.c │ │ ├── cecInt.h │ │ ├── cecIso.c │ │ ├── cecMan.c │ │ ├── cecPat.c │ │ ├── cecSat.c │ │ ├── cecSatG.c │ │ ├── cecSeq.c │ │ ├── cecSim.c │ │ ├── cecSimBack.c │ │ ├── cecSolve.c │ │ ├── cecSplit.c │ │ ├── cecSweep.c │ │ ├── cecSynth.c │ │ └── module.make │ ├── dch │ │ ├── dch.h │ │ ├── dchAig.c │ │ ├── dchChoice.c │ │ ├── dchClass.c │ │ ├── dchCnf.c │ │ ├── dchCore.c │ │ ├── dchInt.h │ │ ├── dchMan.c │ │ ├── dchSat.c │ │ ├── dchSim.c │ │ ├── dchSimSat.c │ │ ├── dchSweep.c │ │ └── module.make │ ├── fra │ │ ├── fra.h │ │ ├── fraBmc.c │ │ ├── fraCec.c │ │ ├── fraClass.c │ │ ├── fraClau.c │ │ ├── fraClaus.c │ │ ├── fraCnf.c │ │ ├── fraCore.c │ │ ├── fraHot.c │ │ ├── fraImp.c │ │ ├── fraInd.c │ │ ├── fraIndVer.c │ │ ├── fraLcr.c │ │ ├── fraMan.c │ │ ├── fraPart.c │ │ ├── fraSat.c │ │ ├── fraSec.c │ │ ├── fraSim.c │ │ ├── fra_.c │ │ └── module.make │ ├── fraig │ │ ├── fraig.h │ │ ├── fraigApi.c │ │ ├── fraigCanon.c │ │ ├── fraigChoice.c │ │ ├── fraigFanout.c │ │ ├── fraigFeed.c │ │ ├── fraigInt.h │ │ ├── fraigMan.c │ │ ├── fraigMem.c │ │ ├── fraigNode.c │ │ ├── fraigPrime.c │ │ ├── fraigSat.c │ │ ├── fraigTable.c │ │ ├── fraigUtil.c │ │ ├── fraigVec.c │ │ └── module.make │ ├── int │ │ ├── int.h │ │ ├── intCheck.c │ │ ├── intContain.c │ │ ├── intCore.c │ │ ├── intCtrex.c │ │ ├── intDup.c │ │ ├── intFrames.c │ │ ├── intInt.h │ │ ├── intInter.c │ │ ├── intM114.c │ │ ├── intM114p.c │ │ ├── intMan.c │ │ ├── intUtil.c │ │ └── module.make │ ├── int2 │ │ ├── int2.h │ │ ├── int2Bmc.c │ │ ├── int2Core.c │ │ ├── int2Int.h │ │ ├── int2Refine.c │ │ ├── int2Util.c │ │ └── module.make │ ├── live │ │ ├── arenaViolation.c │ │ ├── combination.c │ │ ├── disjunctiveMonotone.c │ │ ├── kLiveConstraints.c │ │ ├── kliveness.c │ │ ├── liveness.c │ │ ├── liveness_sim.c │ │ ├── ltl_parser.c │ │ ├── module.make │ │ └── monotone.c │ ├── pdr │ │ ├── module.make │ │ ├── pdr.c │ │ ├── pdr.h │ │ ├── pdrClass.c │ │ ├── pdrCnf.c │ │ ├── pdrCore.c │ │ ├── pdrIncr.c │ │ ├── pdrInt.h │ │ ├── pdrInv.c │ │ ├── pdrMan.c │ │ ├── pdrSat.c │ │ ├── pdrTsim.c │ │ ├── pdrTsim2.c │ │ ├── pdrTsim3.c │ │ └── pdrUtil.c │ ├── ssc │ │ ├── module.make │ │ ├── ssc.h │ │ ├── sscClass.c │ │ ├── sscCore.c │ │ ├── sscInt.h │ │ ├── sscSat.c │ │ ├── sscSim.c │ │ └── sscUtil.c │ └── ssw │ │ ├── module.make │ │ ├── ssw.h │ │ ├── sswAig.c │ │ ├── sswBmc.c │ │ ├── sswClass.c │ │ ├── sswCnf.c │ │ ├── sswConstr.c │ │ ├── sswCore.c │ │ ├── sswDyn.c │ │ ├── sswFilter.c │ │ ├── sswInt.h │ │ ├── sswIslands.c │ │ ├── sswLcorr.c │ │ ├── sswMan.c │ │ ├── sswPairs.c │ │ ├── sswPart.c │ │ ├── sswRarity.c │ │ ├── sswRarity2.c │ │ ├── sswSat.c │ │ ├── sswSemi.c │ │ ├── sswSim.c │ │ ├── sswSimSat.c │ │ ├── sswSweep.c │ │ └── sswUnique.c │ ├── sat │ ├── bmc │ │ ├── bmc.c │ │ ├── bmc.h │ │ ├── bmcBCore.c │ │ ├── bmcBmc.c │ │ ├── bmcBmc2.c │ │ ├── bmcBmc3.c │ │ ├── bmcBmcAnd.c │ │ ├── bmcBmcG.c │ │ ├── bmcBmcS.c │ │ ├── bmcBmci.c │ │ ├── bmcCexCare.c │ │ ├── bmcCexCut.c │ │ ├── bmcCexDepth.c │ │ ├── bmcCexMin1.c │ │ ├── bmcCexMin2.c │ │ ├── bmcCexTools.c │ │ ├── bmcChain.c │ │ ├── bmcClp.c │ │ ├── bmcEco.c │ │ ├── bmcEnum.c │ │ ├── bmcExpand.c │ │ ├── bmcFault.c │ │ ├── bmcFx.c │ │ ├── bmcGen.c │ │ ├── bmcICheck.c │ │ ├── bmcInse.c │ │ ├── bmcLoad.c │ │ ├── bmcMaj.c │ │ ├── bmcMaj2.c │ │ ├── bmcMaj3.c │ │ ├── bmcMaxi.c │ │ ├── bmcMesh.c │ │ ├── bmcMesh2.c │ │ ├── bmcMulti.c │ │ ├── bmcUnroll.c │ │ └── module.make │ ├── bsat │ │ ├── license │ │ ├── module.make │ │ ├── satChecker.c │ │ ├── satClause.h │ │ ├── satInter.c │ │ ├── satInterA.c │ │ ├── satInterB.c │ │ ├── satInterP.c │ │ ├── satMem.c │ │ ├── satMem.h │ │ ├── satProof.c │ │ ├── satProof2.h │ │ ├── satSolver.c │ │ ├── satSolver.h │ │ ├── satSolver2.c │ │ ├── satSolver2.h │ │ ├── satSolver2i.c │ │ ├── satSolver3.c │ │ ├── satSolver3.h │ │ ├── satStore.c │ │ ├── satStore.h │ │ ├── satTrace.c │ │ ├── satTruth.c │ │ ├── satTruth.h │ │ ├── satUtil.c │ │ └── satVec.h │ ├── bsat2 │ │ ├── AbcApi.cpp │ │ ├── Alg.h │ │ ├── Alloc.h │ │ ├── Dimacs.h │ │ ├── Heap.h │ │ ├── IntTypes.h │ │ ├── LICENSE │ │ ├── MainSat.cpp │ │ ├── MainSimp.cpp │ │ ├── Map.h │ │ ├── Options.cpp │ │ ├── Options.h │ │ ├── ParseUtils.h │ │ ├── Queue.h │ │ ├── README │ │ ├── ReleaseNotes-2.2.0.txt │ │ ├── SimpSolver.cpp │ │ ├── SimpSolver.h │ │ ├── Solver.cpp │ │ ├── Solver.h │ │ ├── SolverTypes.h │ │ ├── Sort.h │ │ ├── System.cpp │ │ ├── System.h │ │ ├── Vec.h │ │ ├── XAlloc.h │ │ ├── module.make │ │ └── pstdint.h │ ├── cnf │ │ ├── cnf.h │ │ ├── cnfCore.c │ │ ├── cnfCut.c │ │ ├── cnfData.c │ │ ├── cnfFast.c │ │ ├── cnfMan.c │ │ ├── cnfMap.c │ │ ├── cnfPost.c │ │ ├── cnfUtil.c │ │ ├── cnfWrite.c │ │ ├── cnf_.c │ │ └── module.make │ ├── csat │ │ ├── csat_apis.c │ │ ├── csat_apis.h │ │ └── module.make │ ├── glucose │ │ ├── AbcGlucose.cpp │ │ ├── AbcGlucose.h │ │ ├── AbcGlucoseCmd.cpp │ │ ├── Alg.h │ │ ├── Alloc.h │ │ ├── BoundedQueue.h │ │ ├── Constants.h │ │ ├── Dimacs.h │ │ ├── Glucose.cpp │ │ ├── Heap.h │ │ ├── IntTypes.h │ │ ├── Map.h │ │ ├── Options.cpp │ │ ├── Options.h │ │ ├── ParseUtils.h │ │ ├── Queue.h │ │ ├── SimpSolver.cpp │ │ ├── SimpSolver.h │ │ ├── Solver.h │ │ ├── SolverTypes.h │ │ ├── Sort.h │ │ ├── System.cpp │ │ ├── System.h │ │ ├── Vec.h │ │ ├── XAlloc.h │ │ ├── module.make │ │ ├── pstdint.h │ │ └── stdint.h │ ├── lsat │ │ └── solver.h │ ├── msat │ │ ├── module.make │ │ ├── msat.h │ │ ├── msatActivity.c │ │ ├── msatClause.c │ │ ├── msatClauseVec.c │ │ ├── msatInt.h │ │ ├── msatMem.c │ │ ├── msatOrderH.c │ │ ├── msatOrderJ.c │ │ ├── msatQueue.c │ │ ├── msatRead.c │ │ ├── msatSolverApi.c │ │ ├── msatSolverCore.c │ │ ├── msatSolverIo.c │ │ ├── msatSolverSearch.c │ │ ├── msatSort.c │ │ └── msatVec.c │ ├── proof │ │ ├── pr.c │ │ ├── pr.h │ │ └── stats.txt │ ├── psat │ │ ├── m114p.h │ │ ├── m114p_types.h │ │ └── module.make │ ├── satoko │ │ ├── LICENSE │ │ ├── act_clause.h │ │ ├── act_var.h │ │ ├── cdb.h │ │ ├── clause.h │ │ ├── cnf_reader.c │ │ ├── module.make │ │ ├── satoko.h │ │ ├── solver.c │ │ ├── solver.h │ │ ├── solver_api.c │ │ ├── types.h │ │ ├── utils │ │ │ ├── b_queue.h │ │ │ ├── heap.h │ │ │ ├── mem.h │ │ │ ├── misc.h │ │ │ ├── sdbl.h │ │ │ ├── sort.h │ │ │ └── vec │ │ │ │ ├── vec_char.h │ │ │ │ ├── vec_flt.h │ │ │ │ ├── vec_int.h │ │ │ │ ├── vec_sdbl.h │ │ │ │ └── vec_uint.h │ │ └── watch_list.h │ └── xsat │ │ ├── license │ │ ├── module.make │ │ ├── xsat.h │ │ ├── xsatBQueue.h │ │ ├── xsatClause.h │ │ ├── xsatCnfReader.c │ │ ├── xsatHeap.h │ │ ├── xsatMemory.h │ │ ├── xsatSolver.c │ │ ├── xsatSolver.h │ │ ├── xsatSolverAPI.c │ │ ├── xsatUtils.h │ │ └── xsatWatchList.h │ ├── starter.c │ └── template.c ├── ace2 ├── .gitignore ├── CMakeLists.txt ├── ace ├── ace.c ├── ace.h ├── bdd.c ├── bdd.h ├── blif.c ├── blif.h ├── crc.act ├── cube.c ├── cube.h ├── cycle.c ├── cycle.h ├── depth.c ├── depth.h ├── io_ace.c ├── io_ace.h ├── scripts │ └── extract_clk_from_blif.py ├── sim.c └── sim.h ├── blifexplorer ├── .gitignore ├── CMakeLists.txt ├── README.md ├── blifexplorer └── src │ ├── clockconfig.cpp │ ├── clockconfig.h │ ├── clockconfig.ui │ ├── container.cpp │ ├── container.h │ ├── diagramtextitem.cpp │ ├── diagramtextitem.h │ ├── explorerres.qrc │ ├── explorerscene.cpp │ ├── explorerscene.h │ ├── images │ ├── background1.png │ ├── background2.png │ ├── background3.png │ ├── background4.png │ ├── bold.png │ ├── bringtofront.png │ ├── delete.png │ ├── floodfill.png │ ├── icon.png │ ├── italic.png │ ├── legend.png │ ├── linecolor.png │ ├── linepointer.png │ ├── next.png │ ├── nodeTypes │ │ ├── ADDER_FUNC.png │ │ ├── AND.png │ │ ├── CARRY_FUNC.png │ │ ├── Hadd.png │ │ ├── Hmemory.png │ │ ├── Hminus.png │ │ ├── Hmult.png │ │ ├── MUX.png │ │ ├── NAND.png │ │ ├── NOR.png │ │ ├── NOT.png │ │ ├── OR.png │ │ ├── XNOR.png │ │ ├── XOR.png │ │ └── module.png │ ├── paint.png │ ├── pointer.png │ ├── previous.png │ ├── sendtoback.png │ ├── start.png │ ├── textpointer.png │ └── underline.png │ ├── logicunit.cpp │ ├── logicunit.h │ ├── main.cpp │ ├── mainwindow.cpp │ ├── mainwindow.h │ ├── odininterface.cpp │ ├── odininterface.h │ ├── wire.cpp │ └── wire.h ├── cmake ├── modules │ ├── AutoClangFormat.cmake │ ├── AutoPyFormat.cmake │ ├── FilesToDirs.cmake │ ├── FindTBB.cmake │ └── SupportCcache.cmake └── toolchains │ └── mingw-linux-cross-compile-to-windows.cmake ├── dev ├── BROKEN_ENV │ └── alpine │ │ └── Dockerfile ├── DOCKER_DEPLOY.md ├── README.md ├── Running_On_ARM(raspberry_pi).txt ├── ammend-format.sh ├── annealing_curve_plotter.py ├── autoformat.py ├── check-format-py.sh ├── check-format.sh ├── code_format_fixup.py ├── coverity_model │ ├── README.rst │ └── vtr_coverity_model.cpp ├── external_subtrees.py ├── gen_arch │ ├── Makefile │ ├── gen_c_chain_arch_sweep.c │ └── gen_frac_arch_sweep.c ├── nix │ └── shell.nix ├── odin2_helper │ ├── Makefile │ └── verilog_preprocessor.c++ ├── pylint_check.py ├── rebase-format.sh ├── submit_slurm.py ├── subtree_config.xml ├── test_git_bisect.sh ├── tutorial │ ├── NewDeveloperTutorial.txt │ └── ToNewVTRAdmin.txt ├── upgrade_vtr_archs.sh ├── vpr_animate.py ├── vpr_bash_completion.sh └── vtr_gdb_pretty_printers.py ├── doc ├── .gitignore ├── Makefile ├── README ├── _doxygen │ ├── ODIN_II.dox │ ├── abc.dox │ ├── ace2.dox │ ├── blifexplorer.dox │ └── vpr.dox ├── _exts │ ├── archdomain │ │ └── __init__.py │ ├── rrgraphdomain │ │ └── __init__.py │ └── sdcdomain │ │ └── __init__.py ├── requirements.txt └── src │ ├── CHANGELOG.md │ ├── _static │ ├── css │ │ └── vtr.css │ ├── favicon.ico │ ├── vtr_logo.pdf │ └── vtr_logo.svg │ ├── abc │ └── index.rst │ ├── api │ └── vpr │ │ ├── contexts.rst │ │ ├── index.rst │ │ └── netlist.rst │ ├── arch │ ├── blank_fpga_grid.pdf │ ├── blank_fpga_grid.svg │ ├── channel_distribution.png │ ├── col_fpga_grid.pdf │ ├── col_fpga_grid.svg │ ├── col_perim_fpga_grid.pdf │ ├── col_perim_fpga_grid.svg │ ├── complete_example.png │ ├── corners_fpga_grid.pdf │ ├── corners_fpga_grid.svg │ ├── direct_example.png │ ├── example_arch.rst │ ├── example_arch.xml │ ├── fill_fpga_grid.pdf │ ├── fill_fpga_grid.svg │ ├── fpga_grid_example.pdf │ ├── fpga_grid_example.svg │ ├── horizontal_distribution.pdf │ ├── horizontal_distribution.svg │ ├── index.rst │ ├── ipin_diagram.png │ ├── mux_example.png │ ├── pack_pattern_example.png │ ├── perimeter_fpga_grid.pdf │ ├── perimeter_fpga_grid.svg │ ├── reference.rst │ ├── region_incr_fpga_grid.pdf │ ├── region_incr_fpga_grid.svg │ ├── region_incr_mesh_fpga_grid.pdf │ ├── region_incr_mesh_fpga_grid.svg │ ├── region_repeat_fpga_grid.pdf │ ├── region_repeat_fpga_grid.svg │ ├── region_single_fpga_grid.pdf │ ├── region_single_fpga_grid.svg │ ├── row_fpga_grid.pdf │ ├── row_fpga_grid.svg │ ├── sb_locations.pdf │ ├── sb_locations.svg │ ├── sb_pattern.png │ ├── sb_types.pdf │ ├── sb_types.svg │ ├── single_fpga_grid.pdf │ ├── single_fpga_grid.svg │ ├── switch_point_diagram.png │ ├── vertical_distribution.pdf │ ├── vertical_distribution.svg │ ├── wireconn_num_conns_type_from.pdf │ ├── wireconn_num_conns_type_from.svg │ ├── wireconn_num_conns_type_max.pdf │ ├── wireconn_num_conns_type_max.svg │ ├── wireconn_num_conns_type_min.pdf │ ├── wireconn_num_conns_type_min.svg │ ├── wireconn_num_conns_type_to.pdf │ └── wireconn_num_conns_type_to.svg │ ├── building │ ├── building.md │ └── index.rst │ ├── conf.py │ ├── contact.rst │ ├── dev │ ├── c_api_doc.rst │ ├── code_documentation.rst │ ├── contributing │ │ ├── contributing.md │ │ └── index.rst │ ├── developing.md │ ├── index.rst │ ├── license.md │ ├── support.md │ └── tutorials │ │ ├── index.rst │ │ ├── new_developer_tutorial.rst │ │ └── timing_graph_debug │ │ ├── index.rst │ │ ├── multiclock_timing_graph_dot.png │ │ └── multiclock_timing_graph_dot_node_23.png │ ├── glossary.rst │ ├── index.rst │ ├── odin │ ├── dev_guide │ │ ├── contributing.md │ │ ├── regression_test.md │ │ ├── testing.md │ │ └── verify_script.md │ ├── index.rst │ ├── quickstart.md │ ├── user_guide.md │ └── verilog_support.md │ ├── quickstart │ ├── blink.abc.blif │ ├── blink.abc_no_clock.blif │ ├── blink.odin.blif │ ├── blink.v │ ├── blink_implementation.png │ ├── index.rst │ ├── tseng_blk1.png │ └── tseng_nets.png │ ├── tutorials │ ├── arch │ │ ├── classic_ble.jpg │ │ ├── classic_soft_logic.rst │ │ ├── clock_tile_figure.png │ │ ├── configurable_block_ram_routing.jpg │ │ ├── configurable_memory.jpg │ │ ├── configurable_memory.rst │ │ ├── configurable_memory_bus.rst │ │ ├── configurable_memory_modes.jpg │ │ ├── equivalent_sites.rst │ │ ├── frac_lut_le.png │ │ ├── frac_lut_le_dual_lut5_mode.png │ │ ├── frac_lut_le_lut6_mode.png │ │ ├── fracturable_multiplier.jpg │ │ ├── fracturable_multiplier.rst │ │ ├── fracturable_multiplier_bus.rst │ │ ├── fracturable_multiplier_cluster.jpg │ │ ├── fracturable_multiplier_slice.jpg │ │ ├── hclk_ioi.png │ │ ├── heterogeneous_tiles.rst │ │ ├── index.rst │ │ ├── multi_mode_ble.rst │ │ ├── soft_logic_cluster.jpg │ │ ├── sub_tiles_grid.png │ │ ├── timing_modeling │ │ │ ├── dff.pdf │ │ │ ├── dff.svg │ │ │ ├── fa.pdf │ │ │ ├── fa.svg │ │ │ ├── index.rst │ │ │ ├── mixed_sp_ram.pdf │ │ │ ├── mixed_sp_ram.svg │ │ │ ├── multiclock_dp_ram.pdf │ │ │ ├── multiclock_dp_ram.svg │ │ │ ├── seq_comb_sp_ram.pdf │ │ │ ├── seq_comb_sp_ram.svg │ │ │ ├── seq_sp_ram.pdf │ │ │ └── seq_sp_ram.svg │ │ ├── v6_logic_slice.jpg │ │ └── xilinx_virtex_6_like.rst │ ├── flow │ │ ├── basic_flow.rst │ │ └── index.rst │ ├── index.rst │ ├── timing_simulation │ │ ├── index.rst │ │ └── timing_simulation.png │ └── titan_benchmarks │ │ └── index.rst │ ├── utils │ ├── fasm.rst │ ├── index.rst │ └── route_diag.rst │ ├── vpr │ ├── basic_flow.rst │ ├── command_line_usage.rst │ ├── debug_aids.rst │ ├── dusty_sa.rst │ ├── file_formats.rst │ ├── fpga_coordinate_system.png │ ├── graphics.rst │ ├── index.rst │ ├── path_2.png │ ├── sdc_commands.rst │ └── timing_constraints.rst │ ├── vtr │ ├── .gitignore │ ├── Makefile │ ├── benchmarks.rst │ ├── cad_flow.rst │ ├── get_vtr.rst │ ├── index.rst │ ├── install_vtr.rst │ ├── parse_config.rst │ ├── parse_vtr_flow.rst │ ├── parse_vtr_task.rst │ ├── pass_requirements.rst │ ├── power_estimation │ │ ├── index.rst │ │ ├── power_cb.pdf │ │ ├── power_cb.svg │ │ ├── power_clock_network.pdf │ │ ├── power_clock_network.svg │ │ ├── power_flow.pdf │ │ ├── power_flow.svg │ │ ├── power_local_interconnect.pdf │ │ ├── power_local_interconnect.svg │ │ ├── power_local_interconnect_wirelength.pdf │ │ ├── power_local_interconnect_wirelength.svg │ │ ├── power_sample_clb.pdf │ │ ├── power_sample_clb.svg │ │ ├── power_sb.pdf │ │ └── power_sb.svg │ ├── python_libs │ │ └── vtr.rst │ ├── run_vtr_flow.rst │ ├── run_vtr_task.rst │ ├── running_vtr.rst │ ├── tasks.rst │ ├── vtr_flow_fig.pdf │ ├── vtr_flow_fig.svg │ ├── vtr_flow_fig.tex │ ├── vtr_task_fig.pdf │ ├── vtr_task_fig.svg │ └── vtr_task_fig.tex │ ├── vtr_version.py │ ├── z_references.bib │ └── zreferences.rst ├── libs ├── CMakeLists.txt ├── EXTERNAL │ ├── CMakeLists.txt │ ├── README.md │ ├── capnproto │ │ ├── .gitignore │ │ ├── .travis.yml │ │ ├── CMakeLists.txt │ │ ├── CONTRIBUTORS │ │ ├── LICENSE │ │ ├── README.md │ │ ├── RELEASE-PROCESS.md │ │ ├── appveyor.yml │ │ ├── c++ │ │ │ ├── CMakeLists.txt │ │ │ ├── LICENSE.txt │ │ │ ├── Makefile.am │ │ │ ├── Makefile.ekam │ │ │ ├── README.txt │ │ │ ├── afl-fuzz.sh │ │ │ ├── cmake │ │ │ │ ├── CapnProtoConfig.cmake.in │ │ │ │ ├── CapnProtoConfigVersion.cmake.in │ │ │ │ ├── CapnProtoMacros.cmake │ │ │ │ └── CapnProtoTargets.cmake │ │ │ ├── configure.ac │ │ │ ├── ekam-provider │ │ │ │ ├── c++header │ │ │ │ ├── canonical │ │ │ │ └── this-dir-is-to-trick-gdb.txt │ │ │ ├── m4 │ │ │ │ ├── acx_pthread.m4 │ │ │ │ └── ax_cxx_compile_stdcxx_14.m4 │ │ │ ├── pkgconfig │ │ │ │ ├── capnp-json.pc.in │ │ │ │ ├── capnp-rpc.pc.in │ │ │ │ ├── capnp.pc.in │ │ │ │ ├── kj-async.pc.in │ │ │ │ ├── kj-http.pc.in │ │ │ │ ├── kj-test.pc.in │ │ │ │ └── kj.pc.in │ │ │ ├── regenerate-bootstraps.sh │ │ │ ├── samples │ │ │ │ ├── CMakeLists.txt │ │ │ │ ├── addressbook.c++ │ │ │ │ ├── addressbook.capnp │ │ │ │ ├── calculator-client.c++ │ │ │ │ ├── calculator-server.c++ │ │ │ │ ├── calculator.capnp │ │ │ │ └── test.sh │ │ │ ├── setup-autotools.sh │ │ │ ├── setup-ekam.sh │ │ │ └── src │ │ │ │ ├── CMakeLists.txt │ │ │ │ ├── benchmark │ │ │ │ ├── capnproto-carsales.c++ │ │ │ │ ├── capnproto-catrank.c++ │ │ │ │ ├── capnproto-common.h │ │ │ │ ├── capnproto-eval.c++ │ │ │ │ ├── carsales.capnp │ │ │ │ ├── carsales.proto │ │ │ │ ├── catrank.capnp │ │ │ │ ├── catrank.proto │ │ │ │ ├── common.h │ │ │ │ ├── eval.capnp │ │ │ │ ├── eval.proto │ │ │ │ ├── null-carsales.c++ │ │ │ │ ├── null-catrank.c++ │ │ │ │ ├── null-common.h │ │ │ │ ├── null-eval.c++ │ │ │ │ ├── protobuf-carsales.c++ │ │ │ │ ├── protobuf-catrank.c++ │ │ │ │ ├── protobuf-common.h │ │ │ │ ├── protobuf-eval.c++ │ │ │ │ └── runner.c++ │ │ │ │ ├── capnp │ │ │ │ ├── CMakeLists.txt │ │ │ │ ├── afl-testcase.c++ │ │ │ │ ├── any-test.c++ │ │ │ │ ├── any.c++ │ │ │ │ ├── any.h │ │ │ │ ├── arena.c++ │ │ │ │ ├── arena.h │ │ │ │ ├── blob-test.c++ │ │ │ │ ├── blob.c++ │ │ │ │ ├── blob.h │ │ │ │ ├── bootstrap-test.ekam-rule │ │ │ │ ├── c++.capnp │ │ │ │ ├── c++.capnp.c++ │ │ │ │ ├── c++.capnp.h │ │ │ │ ├── canonicalize-test.c++ │ │ │ │ ├── capability-test.c++ │ │ │ │ ├── capability.c++ │ │ │ │ ├── capability.h │ │ │ │ ├── capnpc.ekam-rule │ │ │ │ ├── common-test.c++ │ │ │ │ ├── common.h │ │ │ │ ├── compat │ │ │ │ │ ├── json-test.c++ │ │ │ │ │ ├── json-test.capnp │ │ │ │ │ ├── json.c++ │ │ │ │ │ ├── json.capnp │ │ │ │ │ ├── json.capnp.c++ │ │ │ │ │ ├── json.capnp.h │ │ │ │ │ └── json.h │ │ │ │ ├── compiler │ │ │ │ │ ├── capnp-test.ekam-rule │ │ │ │ │ ├── capnp-test.sh │ │ │ │ │ ├── capnp.c++ │ │ │ │ │ ├── capnp.ekam-manifest │ │ │ │ │ ├── capnpc-c++.c++ │ │ │ │ │ ├── capnpc-capnp.c++ │ │ │ │ │ ├── compiler.c++ │ │ │ │ │ ├── compiler.h │ │ │ │ │ ├── error-reporter.c++ │ │ │ │ │ ├── error-reporter.h │ │ │ │ │ ├── evolution-test.c++ │ │ │ │ │ ├── grammar.capnp │ │ │ │ │ ├── grammar.capnp.c++ │ │ │ │ │ ├── grammar.capnp.h │ │ │ │ │ ├── lexer-test.c++ │ │ │ │ │ ├── lexer.c++ │ │ │ │ │ ├── lexer.capnp │ │ │ │ │ ├── lexer.capnp.c++ │ │ │ │ │ ├── lexer.capnp.h │ │ │ │ │ ├── lexer.h │ │ │ │ │ ├── module-loader.c++ │ │ │ │ │ ├── module-loader.h │ │ │ │ │ ├── node-translator.c++ │ │ │ │ │ ├── node-translator.h │ │ │ │ │ ├── parser.c++ │ │ │ │ │ ├── parser.h │ │ │ │ │ ├── type-id-test.c++ │ │ │ │ │ ├── type-id.c++ │ │ │ │ │ └── type-id.h │ │ │ │ ├── dynamic-capability.c++ │ │ │ │ ├── dynamic-test.c++ │ │ │ │ ├── dynamic.c++ │ │ │ │ ├── dynamic.h │ │ │ │ ├── encoding-test.c++ │ │ │ │ ├── endian-fallback-test.c++ │ │ │ │ ├── endian-reverse-test.c++ │ │ │ │ ├── endian-test.c++ │ │ │ │ ├── endian.h │ │ │ │ ├── ez-rpc-test.c++ │ │ │ │ ├── ez-rpc.c++ │ │ │ │ ├── ez-rpc.h │ │ │ │ ├── fuzz-test.c++ │ │ │ │ ├── generated-header-support.h │ │ │ │ ├── layout-test.c++ │ │ │ │ ├── layout.c++ │ │ │ │ ├── layout.h │ │ │ │ ├── list.c++ │ │ │ │ ├── list.h │ │ │ │ ├── membrane-test.c++ │ │ │ │ ├── membrane.c++ │ │ │ │ ├── membrane.h │ │ │ │ ├── message-test.c++ │ │ │ │ ├── message.c++ │ │ │ │ ├── message.h │ │ │ │ ├── orphan-test.c++ │ │ │ │ ├── orphan.h │ │ │ │ ├── persistent.capnp │ │ │ │ ├── persistent.capnp.c++ │ │ │ │ ├── persistent.capnp.h │ │ │ │ ├── pointer-helpers.h │ │ │ │ ├── pretty-print.h │ │ │ │ ├── raw-schema.h │ │ │ │ ├── rpc-prelude.h │ │ │ │ ├── rpc-test.c++ │ │ │ │ ├── rpc-twoparty-test.c++ │ │ │ │ ├── rpc-twoparty.c++ │ │ │ │ ├── rpc-twoparty.capnp │ │ │ │ ├── rpc-twoparty.capnp.c++ │ │ │ │ ├── rpc-twoparty.capnp.h │ │ │ │ ├── rpc-twoparty.h │ │ │ │ ├── rpc.c++ │ │ │ │ ├── rpc.capnp │ │ │ │ ├── rpc.capnp.c++ │ │ │ │ ├── rpc.capnp.h │ │ │ │ ├── rpc.h │ │ │ │ ├── schema-lite.h │ │ │ │ ├── schema-loader-test.c++ │ │ │ │ ├── schema-loader.c++ │ │ │ │ ├── schema-loader.h │ │ │ │ ├── schema-parser-test.c++ │ │ │ │ ├── schema-parser.c++ │ │ │ │ ├── schema-parser.h │ │ │ │ ├── schema-test.c++ │ │ │ │ ├── schema.c++ │ │ │ │ ├── schema.capnp │ │ │ │ ├── schema.capnp.c++ │ │ │ │ ├── schema.capnp.h │ │ │ │ ├── schema.h │ │ │ │ ├── serialize-async-test.c++ │ │ │ │ ├── serialize-async.c++ │ │ │ │ ├── serialize-async.h │ │ │ │ ├── serialize-packed-test.c++ │ │ │ │ ├── serialize-packed.c++ │ │ │ │ ├── serialize-packed.h │ │ │ │ ├── serialize-test.c++ │ │ │ │ ├── serialize-text-test.c++ │ │ │ │ ├── serialize-text.c++ │ │ │ │ ├── serialize-text.h │ │ │ │ ├── serialize.c++ │ │ │ │ ├── serialize.h │ │ │ │ ├── stringify-test.c++ │ │ │ │ ├── stringify.c++ │ │ │ │ ├── test-import.capnp │ │ │ │ ├── test-import2.capnp │ │ │ │ ├── test-util.c++ │ │ │ │ ├── test-util.h │ │ │ │ ├── test.capnp │ │ │ │ └── testdata │ │ │ │ │ ├── annotated-json.binary │ │ │ │ │ ├── annotated.json │ │ │ │ │ ├── binary │ │ │ │ │ ├── errors.capnp.nobuild │ │ │ │ │ ├── errors.txt │ │ │ │ │ ├── flat │ │ │ │ │ ├── lists.binary │ │ │ │ │ ├── packed │ │ │ │ │ ├── packedflat │ │ │ │ │ ├── pretty.json │ │ │ │ │ ├── pretty.txt │ │ │ │ │ ├── segmented │ │ │ │ │ ├── segmented-packed │ │ │ │ │ ├── short.json │ │ │ │ │ └── short.txt │ │ │ │ └── kj │ │ │ │ ├── CMakeLists.txt │ │ │ │ ├── arena-test.c++ │ │ │ │ ├── arena.c++ │ │ │ │ ├── arena.h │ │ │ │ ├── array-test.c++ │ │ │ │ ├── array.c++ │ │ │ │ ├── array.h │ │ │ │ ├── async-inl.h │ │ │ │ ├── async-io-internal.h │ │ │ │ ├── async-io-test.c++ │ │ │ │ ├── async-io-unix.c++ │ │ │ │ ├── async-io-win32.c++ │ │ │ │ ├── async-io.c++ │ │ │ │ ├── async-io.h │ │ │ │ ├── async-prelude.h │ │ │ │ ├── async-test.c++ │ │ │ │ ├── async-unix-test.c++ │ │ │ │ ├── async-unix.c++ │ │ │ │ ├── async-unix.h │ │ │ │ ├── async-win32-test.c++ │ │ │ │ ├── async-win32.c++ │ │ │ │ ├── async-win32.h │ │ │ │ ├── async.c++ │ │ │ │ ├── async.h │ │ │ │ ├── common-test.c++ │ │ │ │ ├── common.c++ │ │ │ │ ├── common.h │ │ │ │ ├── compat │ │ │ │ ├── gtest.h │ │ │ │ ├── gzip-test.c++ │ │ │ │ ├── gzip.c++ │ │ │ │ ├── gzip.h │ │ │ │ ├── http-test.c++ │ │ │ │ ├── http.c++ │ │ │ │ ├── http.h │ │ │ │ ├── make-test-certs.sh │ │ │ │ ├── readiness-io-test.c++ │ │ │ │ ├── readiness-io.c++ │ │ │ │ ├── readiness-io.h │ │ │ │ ├── tls-test.c++ │ │ │ │ ├── tls.c++ │ │ │ │ ├── tls.h │ │ │ │ ├── url-test.c++ │ │ │ │ ├── url.c++ │ │ │ │ └── url.h │ │ │ │ ├── debug-test.c++ │ │ │ │ ├── debug.c++ │ │ │ │ ├── debug.h │ │ │ │ ├── encoding-test.c++ │ │ │ │ ├── encoding.c++ │ │ │ │ ├── encoding.h │ │ │ │ ├── exception-test.c++ │ │ │ │ ├── exception.c++ │ │ │ │ ├── exception.h │ │ │ │ ├── filesystem-disk-generic-test.c++ │ │ │ │ ├── filesystem-disk-old-kernel-test.c++ │ │ │ │ ├── filesystem-disk-test.c++ │ │ │ │ ├── filesystem-disk-unix.c++ │ │ │ │ ├── filesystem-disk-win32.c++ │ │ │ │ ├── filesystem-test.c++ │ │ │ │ ├── filesystem.c++ │ │ │ │ ├── filesystem.h │ │ │ │ ├── function-test.c++ │ │ │ │ ├── function.h │ │ │ │ ├── hash.c++ │ │ │ │ ├── hash.h │ │ │ │ ├── io-test.c++ │ │ │ │ ├── io.c++ │ │ │ │ ├── io.h │ │ │ │ ├── main.c++ │ │ │ │ ├── main.h │ │ │ │ ├── map-test.c++ │ │ │ │ ├── map.h │ │ │ │ ├── memory-test.c++ │ │ │ │ ├── memory.c++ │ │ │ │ ├── memory.h │ │ │ │ ├── miniposix.h │ │ │ │ ├── mutex-test.c++ │ │ │ │ ├── mutex.c++ │ │ │ │ ├── mutex.h │ │ │ │ ├── one-of-test.c++ │ │ │ │ ├── one-of.h │ │ │ │ ├── parse │ │ │ │ ├── char-test.c++ │ │ │ │ ├── char.c++ │ │ │ │ ├── char.h │ │ │ │ ├── common-test.c++ │ │ │ │ └── common.h │ │ │ │ ├── refcount-test.c++ │ │ │ │ ├── refcount.c++ │ │ │ │ ├── refcount.h │ │ │ │ ├── std │ │ │ │ ├── iostream-test.c++ │ │ │ │ └── iostream.h │ │ │ │ ├── string-test.c++ │ │ │ │ ├── string-tree-test.c++ │ │ │ │ ├── string-tree.c++ │ │ │ │ ├── string-tree.h │ │ │ │ ├── string.c++ │ │ │ │ ├── string.h │ │ │ │ ├── table-test.c++ │ │ │ │ ├── table.c++ │ │ │ │ ├── table.h │ │ │ │ ├── test-helpers.c++ │ │ │ │ ├── test-test.c++ │ │ │ │ ├── test.c++ │ │ │ │ ├── test.h │ │ │ │ ├── thread-test.c++ │ │ │ │ ├── thread.c++ │ │ │ │ ├── thread.h │ │ │ │ ├── threadlocal-pthread-test.c++ │ │ │ │ ├── threadlocal-test.c++ │ │ │ │ ├── threadlocal.h │ │ │ │ ├── time.c++ │ │ │ │ ├── time.h │ │ │ │ ├── timer.c++ │ │ │ │ ├── timer.h │ │ │ │ ├── tuple-test.c++ │ │ │ │ ├── tuple.h │ │ │ │ ├── units-test.c++ │ │ │ │ ├── units.c++ │ │ │ │ ├── units.h │ │ │ │ ├── vector.h │ │ │ │ └── windows-sanity.h │ │ ├── doc │ │ │ ├── README.md │ │ │ ├── _config.yml │ │ │ ├── _config_next.yml │ │ │ ├── _includes │ │ │ │ ├── buttons.html │ │ │ │ ├── footer.html │ │ │ │ └── header.html │ │ │ ├── _layouts │ │ │ │ ├── page.html │ │ │ │ ├── post.html │ │ │ │ └── slides.html │ │ │ ├── _plugins │ │ │ │ └── capnp_lexer.py │ │ │ ├── _posts │ │ │ │ ├── 2013-04-01-announcing-capn-proto.md │ │ │ │ ├── 2013-06-27-capn-proto-beta-release.md │ │ │ │ ├── 2013-08-12-capnproto-0.2-no-more-haskell.md │ │ │ │ ├── 2013-08-19-capnproto-0.2.1.md │ │ │ │ ├── 2013-09-04-capnproto-0.3-python-tools-features.md │ │ │ │ ├── 2013-12-12-capnproto-0.4-time-travel.md │ │ │ │ ├── 2013-12-13-promise-pipelining-capnproto-vs-ice.md │ │ │ │ ├── 2014-03-11-capnproto-0.4.1-bugfixes.md │ │ │ │ ├── 2014-06-17-capnproto-flatbuffers-sbe.md │ │ │ │ ├── 2014-12-15-capnproto-0.5-generics-msvc-java-csharp.md │ │ │ │ ├── 2015-01-23-capnproto-0.5.1-bugfixes.md │ │ │ │ ├── 2015-03-02-security-advisory-and-integer-overflow-protection.md │ │ │ │ ├── 2015-03-05-another-cpu-amplification.md │ │ │ │ ├── 2017-05-01-capnproto-0.6-msvc-json-http-more.md │ │ │ │ └── 2018-08-28-capnproto-0.7.md │ │ │ ├── capnp-tool.md │ │ │ ├── cxx.md │ │ │ ├── cxxrpc.md │ │ │ ├── encoding.md │ │ │ ├── faq.md │ │ │ ├── feed.xml │ │ │ ├── images │ │ │ │ ├── bg_hr.png │ │ │ │ ├── blacktocat.png │ │ │ │ ├── capnp-vs-ice.png │ │ │ │ ├── capnp-vs-thrift-vs-ice.png │ │ │ │ ├── gittip.png │ │ │ │ ├── gittip15.png │ │ │ │ ├── groups-logo.png │ │ │ │ ├── icon_download.png │ │ │ │ ├── infinitely_faster.png │ │ │ │ ├── infinity-times-faster.png │ │ │ │ ├── logo.png │ │ │ │ ├── sprite_download.png │ │ │ │ ├── time-travel.png │ │ │ │ └── twitter.svg │ │ │ ├── index.md │ │ │ ├── install.md │ │ │ ├── javascripts │ │ │ │ └── main.js │ │ │ ├── language.md │ │ │ ├── news │ │ │ │ └── index.html │ │ │ ├── otherlang.md │ │ │ ├── push-site.sh │ │ │ ├── roadmap.md │ │ │ ├── rpc.md │ │ │ ├── slides-2017.05.18 │ │ │ │ ├── 3ph-0rt.png │ │ │ │ ├── 3ph-proxy.png │ │ │ │ ├── 3ph-redirect.png │ │ │ │ ├── 3ph.png │ │ │ │ └── index.md │ │ │ └── stylesheets │ │ │ │ ├── pygment_trac.css │ │ │ │ └── stylesheet.css │ │ ├── highlighting │ │ │ ├── emacs │ │ │ │ ├── README.md │ │ │ │ └── capnp-mode.el │ │ │ └── qtcreator │ │ │ │ └── capnp.xml │ │ ├── mega-test-kenton-home.cfg │ │ ├── mega-test-kenton-work.cfg │ │ ├── mega-test-quick.cfg │ │ ├── mega-test.py │ │ ├── release.sh │ │ ├── security-advisories │ │ │ ├── 2015-03-02-0-c++-integer-overflow.md │ │ │ ├── 2015-03-02-1-c++-integer-underflow.md │ │ │ ├── 2015-03-02-2-all-cpu-amplification.md │ │ │ ├── 2015-03-05-0-c++-addl-cpu-amplification.md │ │ │ ├── 2017-04-17-0-apple-clang-elides-bounds-check.md │ │ │ └── README.md │ │ ├── style-guide.md │ │ └── super-test.sh │ ├── libargparse │ │ ├── .gitignore │ │ ├── .travis.yml │ │ ├── CMakeLists.txt │ │ ├── LICENSE.md │ │ ├── README.md │ │ ├── argparse_example.cpp │ │ ├── argparse_test.cpp │ │ └── src │ │ │ ├── argparse.cpp │ │ │ ├── argparse.hpp │ │ │ ├── argparse.tpp │ │ │ ├── argparse_default_converter.hpp │ │ │ ├── argparse_error.hpp │ │ │ ├── argparse_formatter.cpp │ │ │ ├── argparse_formatter.hpp │ │ │ ├── argparse_util.cpp │ │ │ ├── argparse_util.hpp │ │ │ ├── argparse_util.tpp │ │ │ └── argparse_value.hpp │ ├── libblifparse │ │ ├── .gitignore │ │ ├── .travis.yml │ │ ├── CMakeLists.txt │ │ ├── LICENSE.txt │ │ ├── README.md │ │ ├── cmake │ │ │ └── modules │ │ │ │ └── HeadersToIncludeDirs.cmake │ │ ├── doc │ │ │ └── blif.pdf │ │ ├── src │ │ │ ├── blif_common.cpp │ │ │ ├── blif_common.hpp │ │ │ ├── blif_error.cpp │ │ │ ├── blif_error.hpp │ │ │ ├── blif_lexer.cpp │ │ │ ├── blif_lexer.hpp │ │ │ ├── blif_lexer.l │ │ │ ├── blif_lexer_fwd.hpp │ │ │ ├── blif_parser.hpp │ │ │ ├── blif_parser.y │ │ │ ├── blif_pretty_print.cpp │ │ │ ├── blif_pretty_print.hpp │ │ │ ├── blifparse.cpp │ │ │ ├── blifparse.hpp │ │ │ └── main.cpp │ │ └── test │ │ │ ├── eblif │ │ │ ├── ex5p.blif │ │ │ ├── sha.eblif │ │ │ ├── test.eblif │ │ │ ├── test_blank_param_attr.eblif │ │ │ ├── yosys.blif │ │ │ └── yosys.cmd │ │ │ └── test_parser.sh │ ├── libcatch │ │ ├── CMakeLists.txt │ │ ├── README.md │ │ ├── catch.hpp │ │ └── dummy.cpp │ ├── libezgl │ │ ├── .clang-format │ │ ├── .gitignore │ │ ├── CMakeLists.txt │ │ ├── LICENSE │ │ ├── README.adoc │ │ ├── doc │ │ │ ├── CMakeLists.txt │ │ │ └── Doxyfile.in │ │ ├── examples │ │ │ ├── CMakeLists.txt │ │ │ ├── basic-application │ │ │ │ ├── .gresource.xml │ │ │ │ ├── CMakeLists.txt │ │ │ │ ├── Makefile │ │ │ │ ├── basic_application.cpp │ │ │ │ ├── main.ui │ │ │ │ └── small_image.png │ │ │ └── raw-gtk │ │ │ │ ├── CMakeLists.txt │ │ │ │ ├── main.ui │ │ │ │ └── raw-gtk.cpp │ │ ├── gcr-cmake │ │ │ ├── LICENSE │ │ │ ├── README.md │ │ │ └── macros │ │ │ │ ├── BuildTargetScript.cmake │ │ │ │ ├── CompileGResources.cmake │ │ │ │ ├── GenerateGXML.cmake │ │ │ │ └── GlibCompileResourcesSupport.cmake │ │ ├── include │ │ │ └── ezgl │ │ │ │ ├── application.hpp │ │ │ │ ├── callback.hpp │ │ │ │ ├── camera.hpp │ │ │ │ ├── canvas.hpp │ │ │ │ ├── color.hpp │ │ │ │ ├── control.hpp │ │ │ │ ├── graphics.hpp │ │ │ │ ├── point.hpp │ │ │ │ └── rectangle.hpp │ │ ├── options.cmake │ │ └── src │ │ │ ├── application.cpp │ │ │ ├── callback.cpp │ │ │ ├── camera.cpp │ │ │ ├── canvas.cpp │ │ │ ├── control.cpp │ │ │ └── graphics.cpp │ ├── libpugixml │ │ ├── CMakeLists.txt │ │ ├── contrib │ │ │ └── foreach.hpp │ │ ├── docs │ │ │ ├── images │ │ │ │ ├── dom_tree.png │ │ │ │ ├── vs2005_link1.png │ │ │ │ ├── vs2005_link2.png │ │ │ │ ├── vs2005_pch1.png │ │ │ │ ├── vs2005_pch2.png │ │ │ │ ├── vs2005_pch3.png │ │ │ │ ├── vs2005_pch4.png │ │ │ │ ├── vs2010_link1.png │ │ │ │ └── vs2010_link2.png │ │ │ ├── manual.html │ │ │ ├── quickstart.html │ │ │ └── samples │ │ │ │ ├── character.xml │ │ │ │ ├── custom_memory_management.cpp │ │ │ │ ├── include.cpp │ │ │ │ ├── load_error_handling.cpp │ │ │ │ ├── load_file.cpp │ │ │ │ ├── load_memory.cpp │ │ │ │ ├── load_options.cpp │ │ │ │ ├── load_stream.cpp │ │ │ │ ├── modify_add.cpp │ │ │ │ ├── modify_base.cpp │ │ │ │ ├── modify_remove.cpp │ │ │ │ ├── save_custom_writer.cpp │ │ │ │ ├── save_declaration.cpp │ │ │ │ ├── save_file.cpp │ │ │ │ ├── save_options.cpp │ │ │ │ ├── save_stream.cpp │ │ │ │ ├── save_subtree.cpp │ │ │ │ ├── text.cpp │ │ │ │ ├── transitions.xml │ │ │ │ ├── traverse_base.cpp │ │ │ │ ├── traverse_iter.cpp │ │ │ │ ├── traverse_predicate.cpp │ │ │ │ ├── traverse_rangefor.cpp │ │ │ │ ├── traverse_walker.cpp │ │ │ │ ├── tree.xml │ │ │ │ ├── weekly-shift_jis.xml │ │ │ │ ├── weekly-utf-16.xml │ │ │ │ ├── weekly-utf-8.xml │ │ │ │ ├── xgconsole.xml │ │ │ │ ├── xpath_error.cpp │ │ │ │ ├── xpath_query.cpp │ │ │ │ ├── xpath_select.cpp │ │ │ │ └── xpath_variables.cpp │ │ ├── readme.txt │ │ ├── scripts │ │ │ ├── CMakeLists.txt │ │ │ ├── nuget.autopkg │ │ │ ├── nuget_build.bat │ │ │ ├── premake4.lua │ │ │ ├── pugixml.xcodeproj │ │ │ │ └── project.pbxproj │ │ │ ├── pugixml_airplay.mkf │ │ │ ├── pugixml_codeblocks.cbp │ │ │ ├── pugixml_codelite.project │ │ │ ├── pugixml_vs2005.vcproj │ │ │ ├── pugixml_vs2005_static.vcproj │ │ │ ├── pugixml_vs2008.vcproj │ │ │ ├── pugixml_vs2008_static.vcproj │ │ │ ├── pugixml_vs2010.vcxproj │ │ │ ├── pugixml_vs2010_static.vcxproj │ │ │ └── pugixml_vs2015.vcxproj │ │ └── src │ │ │ ├── pugiconfig.hpp │ │ │ ├── pugixml.cpp │ │ │ └── pugixml.hpp │ ├── libsdcparse │ │ ├── .gitignore │ │ ├── .travis.yml │ │ ├── CMakeLists.txt │ │ ├── LICENSE.txt │ │ ├── README.md │ │ ├── cmake │ │ │ └── modules │ │ │ │ └── HeadersToIncludeDirs.cmake │ │ ├── golden.log │ │ ├── src │ │ │ ├── main.cpp │ │ │ ├── sdc_common.cpp │ │ │ ├── sdc_common.hpp │ │ │ ├── sdc_error.cpp │ │ │ ├── sdc_error.hpp │ │ │ ├── sdc_lexer.cpp │ │ │ ├── sdc_lexer.hpp │ │ │ ├── sdc_lexer.l │ │ │ ├── sdc_lexer_fwd.hpp │ │ │ ├── sdc_parser.hpp │ │ │ ├── sdc_parser.y │ │ │ ├── sdcparse.cpp │ │ │ └── sdcparse.hpp │ │ └── test_sdcs │ │ │ ├── test.sdc │ │ │ ├── test10.sdc │ │ │ ├── test11.sdc │ │ │ ├── test12.sdc │ │ │ ├── test13.sdc │ │ │ ├── test14.sdc │ │ │ ├── test2.sdc │ │ │ ├── test3.sdc │ │ │ ├── test4.sdc │ │ │ ├── test5.sdc │ │ │ ├── test6.sdc │ │ │ ├── test7.sdc │ │ │ ├── test8.sdc │ │ │ ├── test9.sdc │ │ │ ├── test_early_late.sdc │ │ │ ├── test_escape.sdc │ │ │ ├── test_invalid.sdc │ │ │ ├── test_io_min_max.sdc │ │ │ └── test_parser.sh │ └── libtatum │ │ ├── .gitignore │ │ ├── .travis.yml │ │ ├── CMakeLists.txt │ │ ├── LICENSE.txt │ │ ├── Makefile │ │ ├── README.md │ │ ├── _config.yml │ │ ├── cmake │ │ └── modules │ │ │ └── FindTBB.cmake │ │ ├── doc │ │ ├── CMakeLists.txt │ │ └── doxyfile.in │ │ ├── libtatum │ │ ├── CMakeLists.txt │ │ ├── tatum.hpp │ │ ├── tatum │ │ │ ├── HoldAnalysis.hpp │ │ │ ├── SetupAnalysis.hpp │ │ │ ├── SetupHoldAnalysis.hpp │ │ │ ├── Time.hpp │ │ │ ├── Time.inl │ │ │ ├── TimingConstraints.cpp │ │ │ ├── TimingConstraints.hpp │ │ │ ├── TimingConstraintsFwd.hpp │ │ │ ├── TimingGraph.cpp │ │ │ ├── TimingGraph.hpp │ │ │ ├── TimingGraphFwd.hpp │ │ │ ├── TimingGraphNameResolver.hpp │ │ │ ├── TimingReporter.cpp │ │ │ ├── TimingReporter.hpp │ │ │ ├── TimingReporterFwd.hpp │ │ │ ├── analyzer_factory.hpp │ │ │ ├── analyzer_factory_fwd.hpp │ │ │ ├── analyzers │ │ │ │ ├── FullHoldTimingAnalyzer.hpp │ │ │ │ ├── FullSetupHoldTimingAnalyzer.hpp │ │ │ │ ├── FullSetupTimingAnalyzer.hpp │ │ │ │ ├── HoldTimingAnalyzer.hpp │ │ │ │ ├── IncrHoldTimingAnalyzer.hpp │ │ │ │ ├── IncrSetupHoldTimingAnalyzer.hpp │ │ │ │ ├── IncrSetupTimingAnalyzer.hpp │ │ │ │ ├── SetupHoldTimingAnalyzer.hpp │ │ │ │ ├── SetupTimingAnalyzer.hpp │ │ │ │ ├── TimingAnalyzer.hpp │ │ │ │ ├── full_timing_analyzers.hpp │ │ │ │ └── incr_timing_analyzers.hpp │ │ │ ├── base │ │ │ │ ├── ArrivalType.hpp │ │ │ │ ├── DelayType.hpp │ │ │ │ ├── TimingType.hpp │ │ │ │ ├── loop_detect.cpp │ │ │ │ ├── loop_detect.hpp │ │ │ │ ├── sta_util.cpp │ │ │ │ ├── sta_util.hpp │ │ │ │ ├── validate_timing_graph_constraints.cpp │ │ │ │ └── validate_timing_graph_constraints.hpp │ │ │ ├── delay_calc │ │ │ │ ├── DelayCalculator.hpp │ │ │ │ └── FixedDelayCalculator.hpp │ │ │ ├── echo_writer.cpp │ │ │ ├── echo_writer.hpp │ │ │ ├── error.hpp │ │ │ ├── graph_visitors │ │ │ │ ├── CommonAnalysisOps.hpp │ │ │ │ ├── CommonAnalysisVisitor.hpp │ │ │ │ ├── GraphVisitor.hpp │ │ │ │ ├── HoldAnalysisOps.hpp │ │ │ │ ├── SetupAnalysisOps.hpp │ │ │ │ └── graph_visitors.hpp │ │ │ ├── graph_walkers.hpp │ │ │ ├── graph_walkers │ │ │ │ ├── ParallelLevelizedWalker.hpp │ │ │ │ ├── ParallelWalker.hpp │ │ │ │ ├── SerialIncrWalker.hpp │ │ │ │ ├── SerialWalker.hpp │ │ │ │ └── TimingGraphWalker.hpp │ │ │ ├── graph_walkers_fwd.hpp │ │ │ ├── report │ │ │ │ ├── NodeNumNameResolver.hpp │ │ │ │ ├── SkewPath.hpp │ │ │ │ ├── TimingPath.hpp │ │ │ │ ├── TimingPathCollector.cpp │ │ │ │ ├── TimingPathCollector.hpp │ │ │ │ ├── TimingPathFwd.hpp │ │ │ │ ├── TimingReportTagRetriever.hpp │ │ │ │ ├── graphviz_dot_writer.cpp │ │ │ │ ├── graphviz_dot_writer.hpp │ │ │ │ ├── timing_path_tracing.cpp │ │ │ │ └── timing_path_tracing.hpp │ │ │ ├── tags │ │ │ │ ├── TimingTag.hpp │ │ │ │ ├── TimingTag.inl │ │ │ │ ├── TimingTags.cpp │ │ │ │ ├── TimingTags.hpp │ │ │ │ └── TimingTags.inl │ │ │ ├── timing_analyzers.hpp │ │ │ ├── timing_analyzers_fwd.hpp │ │ │ ├── timing_paths.cpp │ │ │ ├── timing_paths.hpp │ │ │ └── util │ │ │ │ ├── OsFormatGuard.hpp │ │ │ │ ├── tatum_assert.cpp │ │ │ │ ├── tatum_assert.hpp │ │ │ │ ├── tatum_linear_map.hpp │ │ │ │ ├── tatum_math.hpp │ │ │ │ ├── tatum_range.hpp │ │ │ │ └── tatum_strong_id.hpp │ │ └── tatum_fwd.hpp │ │ ├── libtatumparse │ │ ├── CMakeLists.txt │ │ ├── tatumparse.hpp │ │ └── tatumparse │ │ │ ├── tatumparse.cpp │ │ │ ├── tatumparse.l │ │ │ ├── tatumparse.y │ │ │ ├── tatumparse_common.hpp │ │ │ ├── tatumparse_error.cpp │ │ │ ├── tatumparse_error.hpp │ │ │ ├── tatumparse_lexer.cpp │ │ │ ├── tatumparse_lexer.hpp │ │ │ ├── tatumparse_lexer_fwd.hpp │ │ │ └── tatumparse_parser.hpp │ │ ├── scripts │ │ ├── plot_access.py │ │ ├── plot_level_scaling.py │ │ ├── plot_level_times.py │ │ ├── plot_time_vec_width_scaling.py │ │ ├── reg_test.py │ │ ├── sweep_benchmarks.sh │ │ ├── sweep_benchmarks_echo.sh │ │ ├── sweep_threads.sh │ │ └── sweep_vec_width.sh │ │ ├── tatum_test │ │ ├── CMakeLists.txt │ │ ├── echo_loader.cpp │ │ ├── echo_loader.hpp │ │ ├── golden_reference.hpp │ │ ├── main.cpp │ │ ├── profile.cpp │ │ ├── profile.hpp │ │ ├── util.cpp │ │ ├── util.hpp │ │ ├── verify.cpp │ │ └── verify.hpp │ │ ├── tatumparse_test │ │ ├── CMakeLists.txt │ │ └── main.cpp │ │ └── test │ │ └── basic │ │ ├── simple_comb.blif │ │ ├── simple_comb.tatum │ │ ├── simple_multiclock.blif │ │ ├── simple_multiclock.tatum │ │ ├── simple_singleclock.blif │ │ ├── simple_singleclock.tatum │ │ ├── simplest.single_clock.blif │ │ ├── simplest.single_clock.tatum │ │ ├── vtr_multiclock.tatum │ │ └── vtr_multiclock.to_mcp.tatum ├── README.md ├── libarchfpga │ ├── .gitignore │ ├── CMakeLists.txt │ ├── arch │ │ ├── README.txt │ │ ├── mult_luts_arch.xml │ │ └── sample_arch.xml │ └── src │ │ ├── arch_error.cpp │ │ ├── arch_error.h │ │ ├── arch_types.h │ │ ├── arch_util.cpp │ │ ├── arch_util.h │ │ ├── cad_types.h │ │ ├── clock_types.h │ │ ├── echo_arch.cpp │ │ ├── echo_arch.h │ │ ├── logic_types.h │ │ ├── main.cpp │ │ ├── parse_switchblocks.cpp │ │ ├── parse_switchblocks.h │ │ ├── physical_types.cpp │ │ ├── physical_types.h │ │ ├── read_xml_arch_file.cpp │ │ ├── read_xml_arch_file.h │ │ ├── read_xml_util.cpp │ │ └── read_xml_util.h ├── liblog │ ├── .gitignore │ ├── CMakeLists.txt │ ├── LICENSE.txt │ ├── Readme.txt │ └── src │ │ ├── log.cpp │ │ ├── log.h │ │ └── main.cpp ├── libpugiutil │ ├── CMakeLists.txt │ └── src │ │ ├── pugixml_loc.cpp │ │ ├── pugixml_loc.hpp │ │ ├── pugixml_util.cpp │ │ └── pugixml_util.hpp ├── librtlnumber │ ├── .gitignore │ ├── CMakeLists.txt │ ├── Makefile │ ├── README.md │ ├── main.cpp │ ├── regression_tests │ │ └── basic_regression_tests.csv │ ├── rtl_number │ ├── src │ │ ├── include │ │ │ ├── internal_bits.hpp │ │ │ ├── rtl_int.hpp │ │ │ └── rtl_utils.hpp │ │ ├── rtl_int.cpp │ │ └── rtl_utils.cpp │ ├── unit_test │ │ ├── Makefile │ │ └── verilog_bits.cpp │ └── verify_librtlnumber.sh ├── libvqm │ ├── CMakeLists.txt │ ├── Makefile │ ├── vqm_common.c │ ├── vqm_common.h │ ├── vqm_dll.cpp │ ├── vqm_dll.h │ ├── vqm_parser.l │ └── vqm_parser.y ├── libvtrcapnproto │ ├── CMakeLists.txt │ ├── README.md │ ├── extended_map_lookahead.capnp │ ├── gen │ │ ├── README.gen.md │ │ └── rr_graph_uxsdcxx.capnp │ ├── map_lookahead.capnp │ ├── matrix.capnp │ ├── mmap_file.cpp │ ├── mmap_file.h │ ├── ndmatrix_serdes.h │ ├── place_delay_model.capnp │ ├── serdes_utils.cpp │ └── serdes_utils.h └── libvtrutil │ ├── CMakeLists.txt │ ├── cmake │ └── modules │ │ └── configure_version.cmake │ ├── src │ ├── picosha2.h │ ├── vtr_array_view.h │ ├── vtr_assert.cpp │ ├── vtr_assert.h │ ├── vtr_bimap.h │ ├── vtr_cache.h │ ├── vtr_color_map.cpp │ ├── vtr_color_map.h │ ├── vtr_digest.cpp │ ├── vtr_digest.h │ ├── vtr_dynamic_bitset.h │ ├── vtr_error.h │ ├── vtr_expr_eval.cpp │ ├── vtr_expr_eval.h │ ├── vtr_flat_map.h │ ├── vtr_geometry.h │ ├── vtr_geometry.tpp │ ├── vtr_hash.h │ ├── vtr_linear_map.h │ ├── vtr_list.cpp │ ├── vtr_list.h │ ├── vtr_log.cpp │ ├── vtr_log.h │ ├── vtr_logic.h │ ├── vtr_map_util.h │ ├── vtr_math.cpp │ ├── vtr_math.h │ ├── vtr_memory.cpp │ ├── vtr_memory.h │ ├── vtr_ndmatrix.h │ ├── vtr_ndoffsetmatrix.h │ ├── vtr_ostream_guard.h │ ├── vtr_pair_util.h │ ├── vtr_path.cpp │ ├── vtr_path.h │ ├── vtr_ragged_matrix.h │ ├── vtr_random.cpp │ ├── vtr_random.h │ ├── vtr_range.h │ ├── vtr_rusage.cpp │ ├── vtr_rusage.h │ ├── vtr_sentinels.h │ ├── vtr_small_vector.h │ ├── vtr_string_interning.h │ ├── vtr_string_view.h │ ├── vtr_strong_id.h │ ├── vtr_strong_id_range.h │ ├── vtr_time.cpp │ ├── vtr_time.h │ ├── vtr_token.cpp │ ├── vtr_token.h │ ├── vtr_util.cpp │ ├── vtr_util.h │ ├── vtr_vec_id_set.h │ ├── vtr_vector.h │ ├── vtr_vector_map.h │ ├── vtr_version.cpp.in │ └── vtr_version.h │ └── test │ ├── main.cpp │ ├── test_array_view.cpp │ ├── test_expr_eval.cpp │ ├── test_geometry.cpp │ ├── test_map_util.cpp │ ├── test_math.cpp │ ├── test_ragged_vector.cpp │ ├── test_random.cpp │ ├── test_range.cpp │ ├── test_small_vector.cpp │ ├── test_strings.cpp │ ├── test_strong_id.cpp │ └── test_vector.cpp ├── requirements.txt ├── run_quick_test.py ├── run_reg_test.py ├── sweep_build_configs.py ├── utils ├── CMakeLists.txt ├── fasm │ ├── CMakeLists.txt │ ├── src │ │ ├── fasm.cpp │ │ ├── fasm.h │ │ ├── fasm_utils.cpp │ │ ├── fasm_utils.h │ │ ├── lut.cpp │ │ ├── lut.h │ │ ├── main.cpp │ │ ├── parameters.cpp │ │ └── parameters.h │ └── test │ │ ├── .gitignore │ │ ├── main.cpp │ │ ├── make_blif.py │ │ ├── test_fasm.cpp │ │ ├── test_fasm_arch.xml │ │ ├── test_lut.cpp │ │ ├── test_parameters.cpp │ │ ├── test_utils.cpp │ │ └── wire.eblif ├── route_diag │ ├── CMakeLists.txt │ └── src │ │ └── main.cpp └── vqm2blif │ ├── CMakeLists.txt │ ├── DOCS │ ├── blif_info.pdf │ └── quip_tutorial.pdf │ ├── README.txt │ └── src │ ├── base │ ├── cleanup.cpp │ ├── cleanup.h │ ├── hash.cpp │ ├── hash.h │ ├── lut_recog.cpp │ ├── lut_recog.h │ ├── lut_stats.cpp │ ├── lut_stats.h │ ├── lutmask.h │ ├── preprocess.cpp │ ├── preprocess.h │ ├── vqm2blif.h │ ├── vqm2blif_util.cpp │ └── vqm2blif_util.h │ └── main.cpp ├── verilog_preprocessor ├── Makefile └── verilog_preprocessor.c++ ├── vpr ├── CMakeLists.txt ├── lsan.supp ├── main.ui ├── scripts │ ├── compare_timing_reports.py │ ├── coverage_analyze.sh │ ├── coverage_reset.sh │ └── profile │ │ ├── nocongestion_parse.txt │ │ ├── parse_and_plot_detailed.py │ │ ├── standard_parse.txt │ │ └── util.py ├── src │ ├── analysis │ │ ├── timing_reports.cpp │ │ └── timing_reports.h │ ├── base │ │ ├── CheckArch.cpp │ │ ├── CheckArch.h │ │ ├── CheckSetup.cpp │ │ ├── CheckSetup.h │ │ ├── SetupGrid.cpp │ │ ├── SetupGrid.h │ │ ├── SetupVPR.cpp │ │ ├── SetupVPR.h │ │ ├── ShowSetup.cpp │ │ ├── ShowSetup.h │ │ ├── atom_lookup.cpp │ │ ├── atom_lookup.h │ │ ├── atom_lookup_fwd.h │ │ ├── atom_netlist.cpp │ │ ├── atom_netlist.h │ │ ├── atom_netlist_fwd.h │ │ ├── atom_netlist_utils.cpp │ │ ├── atom_netlist_utils.h │ │ ├── check_netlist.cpp │ │ ├── check_netlist.h │ │ ├── clock_modeling.cpp │ │ ├── clock_modeling.h │ │ ├── clustered_netlist.cpp │ │ ├── clustered_netlist.h │ │ ├── clustered_netlist_fwd.h │ │ ├── clustered_netlist_utils.cpp │ │ ├── clustered_netlist_utils.h │ │ ├── constant_nets.cpp │ │ ├── constant_nets.h │ │ ├── device_grid.cpp │ │ ├── device_grid.h │ │ ├── echo_files.cpp │ │ ├── echo_files.h │ │ ├── globals.cpp │ │ ├── globals.h │ │ ├── logic_vec.cpp │ │ ├── logic_vec.h │ │ ├── metadata_storage.h │ │ ├── netlist.h │ │ ├── netlist.tpp │ │ ├── netlist_fwd.h │ │ ├── netlist_utils.h │ │ ├── netlist_walker.cpp │ │ ├── netlist_walker.h │ │ ├── netlist_writer.cpp │ │ ├── netlist_writer.h │ │ ├── partition.cpp │ │ ├── partition.h │ │ ├── partition_region.cpp │ │ ├── partition_region.h │ │ ├── place_and_route.cpp │ │ ├── place_and_route.h │ │ ├── read_activity.cpp │ │ ├── read_activity.h │ │ ├── read_blif.cpp │ │ ├── read_blif.h │ │ ├── read_circuit.cpp │ │ ├── read_circuit.h │ │ ├── read_netlist.cpp │ │ ├── read_netlist.h │ │ ├── read_options.cpp │ │ ├── read_options.h │ │ ├── read_place.cpp │ │ ├── read_place.h │ │ ├── read_route.cpp │ │ ├── read_route.h │ │ ├── region.cpp │ │ ├── region.h │ │ ├── setup_clocks.cpp │ │ ├── setup_clocks.h │ │ ├── stats.cpp │ │ ├── stats.h │ │ ├── vpr_api.cpp │ │ ├── vpr_api.h │ │ ├── vpr_constraints.cpp │ │ ├── vpr_constraints.h │ │ ├── vpr_context.h │ │ ├── vpr_exit_codes.h │ │ ├── vpr_signal_handler.cpp │ │ ├── vpr_signal_handler.h │ │ ├── vpr_tatum_error.cpp │ │ ├── vpr_tatum_error.h │ │ ├── vpr_types.cpp │ │ └── vpr_types.h │ ├── device │ │ ├── check_rr_graph_obj.cpp │ │ ├── check_rr_graph_obj.h │ │ ├── rr_graph_fwd.h │ │ ├── rr_graph_obj.cpp │ │ ├── rr_graph_obj.h │ │ ├── rr_graph_obj_utils.h │ │ ├── rr_graph_util.cpp │ │ └── rr_graph_util.h │ ├── draw │ │ ├── b.png │ │ ├── breakpoint.cpp │ │ ├── breakpoint.h │ │ ├── breakpoint_state_globals.h │ │ ├── buttons.cpp │ │ ├── buttons.h │ │ ├── draw.cpp │ │ ├── draw.h │ │ ├── draw_color.h │ │ ├── draw_debug.cpp │ │ ├── draw_debug.h │ │ ├── draw_global.cpp │ │ ├── draw_global.h │ │ ├── draw_types.cpp │ │ ├── draw_types.h │ │ ├── hsl.cpp │ │ ├── hsl.h │ │ ├── i.png │ │ ├── intra_logic_block.cpp │ │ ├── intra_logic_block.h │ │ ├── m.png │ │ ├── n.png │ │ ├── r.png │ │ ├── save_graphics.cpp │ │ ├── save_graphics.h │ │ ├── search_bar.cpp │ │ ├── search_bar.h │ │ ├── t.png │ │ └── trash.png │ ├── main.cpp │ ├── pack │ │ ├── cluster.cpp │ │ ├── cluster.h │ │ ├── cluster_feasibility_filter.cpp │ │ ├── cluster_feasibility_filter.h │ │ ├── cluster_placement.cpp │ │ ├── cluster_placement.h │ │ ├── cluster_router.cpp │ │ ├── cluster_router.h │ │ ├── lb_type_rr_graph.cpp │ │ ├── lb_type_rr_graph.h │ │ ├── output_clustering.cpp │ │ ├── output_clustering.h │ │ ├── pack.cpp │ │ ├── pack.h │ │ ├── pack_report.cpp │ │ ├── pack_report.h │ │ ├── pack_types.h │ │ ├── pb_type_graph.cpp │ │ ├── pb_type_graph.h │ │ ├── pb_type_graph_annotations.cpp │ │ ├── pb_type_graph_annotations.h │ │ ├── post_routing_pb_pin_fixup.cpp │ │ ├── post_routing_pb_pin_fixup.h │ │ ├── prepack.cpp │ │ └── prepack.h │ ├── place │ │ ├── analytic_placer.cpp │ │ ├── analytic_placer.h │ │ ├── compressed_grid.cpp │ │ ├── compressed_grid.h │ │ ├── cut_spreader.cpp │ │ ├── cut_spreader.h │ │ ├── initial_placement.cpp │ │ ├── initial_placement.h │ │ ├── move_generator.h │ │ ├── move_transactions.cpp │ │ ├── move_transactions.h │ │ ├── move_utils.cpp │ │ ├── move_utils.h │ │ ├── place.cpp │ │ ├── place.h │ │ ├── place_delay_model.cpp │ │ ├── place_delay_model.h │ │ ├── place_macro.cpp │ │ ├── place_macro.h │ │ ├── place_timing_update.cpp │ │ ├── place_timing_update.h │ │ ├── place_util.cpp │ │ ├── place_util.h │ │ ├── placer_breakpoint.cpp │ │ ├── placer_breakpoint.h │ │ ├── placer_context.h │ │ ├── placer_globals.cpp │ │ ├── placer_globals.h │ │ ├── timing_place.cpp │ │ ├── timing_place.h │ │ ├── timing_place_lookup.cpp │ │ ├── timing_place_lookup.h │ │ ├── uniform_move_generator.cpp │ │ └── uniform_move_generator.h │ ├── power │ │ ├── PowerSpicedComponent.cpp │ │ ├── PowerSpicedComponent.h │ │ ├── power.cpp │ │ ├── power.h │ │ ├── power_callibrate.cpp │ │ ├── power_callibrate.h │ │ ├── power_cmos_tech.cpp │ │ ├── power_cmos_tech.h │ │ ├── power_components.cpp │ │ ├── power_components.h │ │ ├── power_lowlevel.cpp │ │ ├── power_lowlevel.h │ │ ├── power_sizing.cpp │ │ ├── power_sizing.h │ │ ├── power_util.cpp │ │ └── power_util.h │ ├── route │ │ ├── SCHEMA_GENERATOR.md │ │ ├── annotate_routing.cpp │ │ ├── annotate_routing.h │ │ ├── binary_heap.cpp │ │ ├── binary_heap.h │ │ ├── bucket.cpp │ │ ├── bucket.h │ │ ├── build_switchblocks.cpp │ │ ├── build_switchblocks.h │ │ ├── cb_metrics.cpp │ │ ├── cb_metrics.h │ │ ├── channel_stats.cpp │ │ ├── channel_stats.h │ │ ├── check_route.cpp │ │ ├── check_route.h │ │ ├── check_rr_graph.cpp │ │ ├── check_rr_graph.h │ │ ├── clock_connection_builders.cpp │ │ ├── clock_connection_builders.h │ │ ├── clock_fwd.h │ │ ├── clock_network_builders.cpp │ │ ├── clock_network_builders.h │ │ ├── connection_based_routing.cpp │ │ ├── connection_based_routing.h │ │ ├── connection_router.cpp │ │ ├── connection_router.h │ │ ├── connection_router_interface.h │ │ ├── edge_groups.cpp │ │ ├── edge_groups.h │ │ ├── gen │ │ │ ├── README.gen.md │ │ │ ├── rr_graph_uxsdcxx.h │ │ │ ├── rr_graph_uxsdcxx_capnp.h │ │ │ └── rr_graph_uxsdcxx_interface.h │ │ ├── heap_type.cpp │ │ ├── heap_type.h │ │ ├── overuse_report.cpp │ │ ├── overuse_report.h │ │ ├── route_breadth_first.cpp │ │ ├── route_breadth_first.h │ │ ├── route_budgets.cpp │ │ ├── route_budgets.h │ │ ├── route_common.cpp │ │ ├── route_common.h │ │ ├── route_export.h │ │ ├── route_path_manager.cpp │ │ ├── route_path_manager.h │ │ ├── route_profiling.cpp │ │ ├── route_profiling.h │ │ ├── route_timing.cpp │ │ ├── route_timing.h │ │ ├── route_traceback.cpp │ │ ├── route_traceback.h │ │ ├── route_tree_timing.cpp │ │ ├── route_tree_timing.h │ │ ├── route_tree_type.h │ │ ├── route_util.cpp │ │ ├── route_util.h │ │ ├── router_delay_profiling.cpp │ │ ├── router_delay_profiling.h │ │ ├── router_lookahead.cpp │ │ ├── router_lookahead.h │ │ ├── router_lookahead_cost_map.cpp │ │ ├── router_lookahead_cost_map.h │ │ ├── router_lookahead_extended_map.cpp │ │ ├── router_lookahead_extended_map.h │ │ ├── router_lookahead_map.cpp │ │ ├── router_lookahead_map.h │ │ ├── router_lookahead_map_utils.cpp │ │ ├── router_lookahead_map_utils.h │ │ ├── router_lookahead_sampling.cpp │ │ ├── router_lookahead_sampling.h │ │ ├── router_stats.h │ │ ├── routing_predictor.cpp │ │ ├── routing_predictor.h │ │ ├── rr_graph.cpp │ │ ├── rr_graph.h │ │ ├── rr_graph.xsd │ │ ├── rr_graph2.cpp │ │ ├── rr_graph2.h │ │ ├── rr_graph_area.cpp │ │ ├── rr_graph_area.h │ │ ├── rr_graph_clock.cpp │ │ ├── rr_graph_clock.h │ │ ├── rr_graph_indexed_data.cpp │ │ ├── rr_graph_indexed_data.h │ │ ├── rr_graph_reader.cpp │ │ ├── rr_graph_reader.h │ │ ├── rr_graph_sbox.cpp │ │ ├── rr_graph_sbox.h │ │ ├── rr_graph_storage.cpp │ │ ├── rr_graph_storage.h │ │ ├── rr_graph_timing_params.cpp │ │ ├── rr_graph_timing_params.h │ │ ├── rr_graph_util.cpp │ │ ├── rr_graph_util.h │ │ ├── rr_graph_uxsdcxx_serializer.h │ │ ├── rr_graph_writer.cpp │ │ ├── rr_graph_writer.h │ │ ├── rr_metadata.cpp │ │ ├── rr_metadata.h │ │ ├── rr_node.cpp │ │ ├── rr_node.h │ │ ├── rr_node_fwd.h │ │ ├── rr_node_impl.h │ │ ├── rr_rc_data.cpp │ │ ├── rr_rc_data.h │ │ ├── rr_types.h │ │ ├── segment_stats.cpp │ │ ├── segment_stats.h │ │ ├── spatial_route_tree_lookup.cpp │ │ └── spatial_route_tree_lookup.h │ ├── timing │ │ ├── AnalysisDelayCalculator.h │ │ ├── DelayType.h │ │ ├── DomainPair.h │ │ ├── PlacementDelayCalculator.h │ │ ├── PostClusterDelayCalculator.h │ │ ├── PostClusterDelayCalculator.tpp │ │ ├── PreClusterDelayCalculator.h │ │ ├── PreClusterTimingGraphResolver.cpp │ │ ├── PreClusterTimingGraphResolver.h │ │ ├── RoutingDelayCalculator.h │ │ ├── VprTimingGraphResolver.cpp │ │ ├── VprTimingGraphResolver.h │ │ ├── atom_delay_calc.h │ │ ├── atom_delay_calc.inl │ │ ├── clb_delay_calc.h │ │ ├── clb_delay_calc.inl │ │ ├── concrete_timing_info.cpp │ │ ├── concrete_timing_info.h │ │ ├── net_delay.cpp │ │ ├── net_delay.h │ │ ├── read_sdc.cpp │ │ ├── read_sdc.h │ │ ├── slack_evaluation.cpp │ │ ├── slack_evaluation.h │ │ ├── timing_graph_builder.cpp │ │ ├── timing_graph_builder.h │ │ ├── timing_info.h │ │ ├── timing_info_fwd.h │ │ ├── timing_util.cpp │ │ └── timing_util.h │ └── util │ │ ├── hash.cpp │ │ ├── hash.h │ │ ├── histogram.cpp │ │ ├── histogram.h │ │ ├── vpr_error.cpp │ │ ├── vpr_error.h │ │ ├── vpr_net_pins_matrix.h │ │ ├── vpr_utils.cpp │ │ └── vpr_utils.h ├── test │ ├── .gitignore │ ├── main.cpp │ ├── test_connection_router.cpp │ ├── test_edge_groups.cpp │ ├── test_map_lookahead_serdes.cpp │ ├── test_place_delay_model_serdes.cpp │ ├── test_read_arch_metadata.xml │ ├── test_vpr.cpp │ ├── test_vpr_constraints.cpp │ └── wire.eblif ├── valgrind.supp └── vpr └── vtr_flow ├── README.md ├── arch ├── COFFE_22nm │ ├── 4bit_adder_double_chain_arch.xml │ ├── 4bit_adder_single_chain_arch.xml │ ├── k6_N10_gate_boost_0.2V_22nm.xml │ ├── k6_N10_ripple_chain_gate_boost_0.2V_22nm.xml │ ├── k6_N10_unbalanced_ripple_chain_gate_boost_0.2V_22nm.xml │ ├── k6_N8_gate_boost_0.2V_22nm.xml │ ├── k6_N8_lookahead_chain_gate_boost_0.2V_22nm.xml │ ├── k6_N8_lookahead_unbalanced_chain_gate_boost_0.2V_22nm.xml │ ├── k6_N8_ripple_chain_gate_boost_0.2V_22nm.xml │ ├── k6_N8_unbalanced_ripple_chain_gate_boost_0.2V_22nm.xml │ ├── k6_frac_N10_4add_2chains_depop50_mem20K_22nm.xml │ ├── k6_frac_N10_4add_2chains_tie_off_depop50_mem20K_22nm.xml │ └── stratix10_arch.xml ├── Readme.txt ├── bidir │ ├── k4_n4_v7_bidir.xml │ ├── k4_n4_v7_bidir_pass_gate.xml │ ├── k4_n4_v7_l1_bidir.xml │ └── k4_n4_v7_longline_bidir.xml ├── common │ └── arch.xml ├── complex_switch │ ├── k4_N8_topology-0.85sL2-0.15gL4-on-cb-off-sb_22nm_22nm.xml │ ├── k4_N8_topology-0.85sL2-0.15gL4-on-cb-off-sb_22nm_22nm_error.xml │ └── k4_N8_topology-0.85sL2-0.15gL4-on-cb-off-sb_22nm_22nm_nonLR.xml ├── custom_grid │ ├── buffered_flyover_wires.xml │ ├── column_io.xml │ ├── custom_sbloc.xml │ ├── fixed_grid.xml │ ├── multiple_io_types.xml │ ├── multiwidth_blocks.xml │ ├── non_column.xml │ ├── non_column_tall_aspect_ratio.xml │ ├── non_column_wide_aspect_ratio.xml │ └── shorted_flyover_wires.xml ├── custom_pins │ └── k6_frac_N10_mem32K_40nm_custom_pins.xml ├── equivalent_sites │ └── equivalent.xml ├── ispd │ └── ultrascale_ispd.xml ├── no_timing │ ├── fracturable_lut_sweep │ │ ├── k6_N8_I27_fleI6_fleO1_ff1_nmodes_1.xml │ │ ├── k6_N8_I48_fleI5_fleO2_ff1_nmodes_2.xml │ │ ├── k6_N8_I48_fleI5_fleO2_ff2_nmodes_2.xml │ │ ├── k6_N8_I48_fleI6_fleO1_ff1_nmodes_1.xml │ │ ├── k6_N8_I48_fleI6_fleO2_ff1_nmodes_2.xml │ │ ├── k6_N8_I48_fleI6_fleO2_ff2_nmodes_2.xml │ │ ├── k6_N8_I56_fleI7_fleO2_ff1_nmodes_2.xml │ │ ├── k6_N8_I56_fleI7_fleO2_ff2_nmodes_2.xml │ │ ├── k6_N8_I64_fleI8_fleO2_ff1_nmodes_2.xml │ │ ├── k6_N8_I64_fleI8_fleO2_ff2_nmodes_2.xml │ │ ├── k6_N8_I72_fleI9_fleO2_ff1_nmodes_2.xml │ │ ├── k6_N8_I72_fleI9_fleO2_ff2_nmodes_2.xml │ │ ├── k6_N8_I80_fleI10_fleO2_ff1_nmodes_2.xml │ │ └── k6_N8_I80_fleI10_fleO2_ff2_nmodes_2.xml │ └── memory_sweep │ │ ├── k4_N10_memSize1024_memData16.xml │ │ ├── k4_N10_memSize1024_memData2.xml │ │ ├── k4_N10_memSize1024_memData32.xml │ │ ├── k4_N10_memSize1024_memData4.xml │ │ ├── k4_N10_memSize1024_memData64.xml │ │ ├── k4_N10_memSize1024_memData8.xml │ │ ├── k4_N10_memSize131072_memData16.xml │ │ ├── k4_N10_memSize131072_memData2.xml │ │ ├── k4_N10_memSize131072_memData32.xml │ │ ├── k4_N10_memSize131072_memData4.xml │ │ ├── k4_N10_memSize131072_memData64.xml │ │ ├── k4_N10_memSize131072_memData8.xml │ │ ├── k4_N10_memSize16384_memData16.xml │ │ ├── k4_N10_memSize16384_memData2.xml │ │ ├── k4_N10_memSize16384_memData32.xml │ │ ├── k4_N10_memSize16384_memData4.xml │ │ ├── k4_N10_memSize16384_memData64.xml │ │ ├── k4_N10_memSize16384_memData8.xml │ │ ├── k4_N10_memSize2048_memData16.xml │ │ ├── k4_N10_memSize2048_memData2.xml │ │ ├── k4_N10_memSize2048_memData32.xml │ │ ├── k4_N10_memSize2048_memData4.xml │ │ ├── k4_N10_memSize2048_memData64.xml │ │ ├── k4_N10_memSize2048_memData8.xml │ │ ├── k4_N10_memSize262144_memData16.xml │ │ ├── k4_N10_memSize262144_memData2.xml │ │ ├── k4_N10_memSize262144_memData32.xml │ │ ├── k4_N10_memSize262144_memData4.xml │ │ ├── k4_N10_memSize262144_memData64.xml │ │ ├── k4_N10_memSize262144_memData8.xml │ │ ├── k4_N10_memSize32768_memData16.xml │ │ ├── k4_N10_memSize32768_memData2.xml │ │ ├── k4_N10_memSize32768_memData32.xml │ │ ├── k4_N10_memSize32768_memData4.xml │ │ ├── k4_N10_memSize32768_memData64.xml │ │ ├── k4_N10_memSize32768_memData8.xml │ │ ├── k4_N10_memSize4096_memData16.xml │ │ ├── k4_N10_memSize4096_memData2.xml │ │ ├── k4_N10_memSize4096_memData32.xml │ │ ├── k4_N10_memSize4096_memData4.xml │ │ ├── k4_N10_memSize4096_memData64.xml │ │ ├── k4_N10_memSize4096_memData8.xml │ │ ├── k4_N10_memSize512_memData16.xml │ │ ├── k4_N10_memSize512_memData2.xml │ │ ├── k4_N10_memSize512_memData32.xml │ │ ├── k4_N10_memSize512_memData4.xml │ │ ├── k4_N10_memSize512_memData64.xml │ │ ├── k4_N10_memSize512_memData8.xml │ │ ├── k4_N10_memSize524288_memData16.xml │ │ ├── k4_N10_memSize524288_memData2.xml │ │ ├── k4_N10_memSize524288_memData32.xml │ │ ├── k4_N10_memSize524288_memData4.xml │ │ ├── k4_N10_memSize524288_memData64.xml │ │ ├── k4_N10_memSize524288_memData8.xml │ │ ├── k4_N10_memSize65536_memData16.xml │ │ ├── k4_N10_memSize65536_memData2.xml │ │ ├── k4_N10_memSize65536_memData32.xml │ │ ├── k4_N10_memSize65536_memData4.xml │ │ ├── k4_N10_memSize65536_memData64.xml │ │ ├── k4_N10_memSize65536_memData8.xml │ │ ├── k4_N10_memSize8192_memData16.xml │ │ ├── k4_N10_memSize8192_memData2.xml │ │ ├── k4_N10_memSize8192_memData32.xml │ │ ├── k4_N10_memSize8192_memData4.xml │ │ ├── k4_N10_memSize8192_memData64.xml │ │ └── k4_N10_memSize8192_memData8.xml ├── nonuniform_chan_width │ ├── k6_N10_mem32K_40nm_nonuniform.xml │ └── k6_N10_mem32K_40nm_pulse.xml ├── power │ ├── k6_N10_I40_Fi6_L1_frac0_ff1_45nm.xml │ ├── k6_N10_I40_Fi6_L2_frac0_ff1_45nm.xml │ ├── k6_N10_I40_Fi6_L3_frac0_ff1_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac0_ff1_130nm.xml │ ├── k6_N10_I40_Fi6_L4_frac0_ff1_22nm.xml │ ├── k6_N10_I40_Fi6_L4_frac0_ff1_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac0_ff1_C10_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac0_ff1_C15_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac0_ff1_C20_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac0_ff1_C25_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac0_ff1_C30_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac0_ff1_C35_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac0_ff1_C40_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac0_ff1_C45_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac0_ff1_C50_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac0_ff1_C5_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac1_ff1_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac1_ff2_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac1_ff2_C10_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac1_ff2_C15_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac1_ff2_C20_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac1_ff2_C25_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac1_ff2_C30_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac1_ff2_C35_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac1_ff2_C40_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac1_ff2_C45_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac1_ff2_C50_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac1_ff2_C55_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac1_ff2_C5_45nm.xml │ ├── k6_N10_I40_Fi6_L4_frac1_ff2_C60_45nm.xml │ ├── k6_N10_I40_Fi6_L5_frac0_ff1_45nm.xml │ ├── k6_N10_I40_Fi6_L6_frac0_ff1_45nm.xml │ ├── k6_N10_I40_Fi7_L4_frac1_ff1_45nm.xml │ ├── k6_N10_I40_Fi7_L4_frac1_ff2_45nm.xml │ ├── k6_N10_I40_Fi8_L4_frac1_ff1_45nm.xml │ ├── k6_N10_I40_Fi8_L4_frac1_ff2_45nm.xml │ ├── k6_N10_I47_Fi7_L4_frac1_ff1_45nm.xml │ ├── k6_N10_I47_Fi7_L4_frac1_ff2_45nm.xml │ ├── k6_N10_I53_Fi8_L4_frac1_ff1_45nm.xml │ └── k6_N10_I53_Fi8_L4_frac1_ff2_45nm.xml ├── reg_test_archs │ ├── Readme.txt │ └── fix_clusters_test_arch.xml ├── routing_mode │ ├── arch.xml │ ├── hold_time_test.xml │ └── slicem.xml ├── sub_tiles │ └── sub_tiles.xml ├── timing │ ├── EArch.xml │ ├── fixed_size │ │ ├── fixed_k6_N8_gate_boost_0.2V_22nm.xml │ │ ├── fixed_k6_N8_lookahead_chain_gate_boost_0.2V_22nm.xml │ │ ├── fixed_k6_N8_lookahead_unbalanced_chain_gate_boost_0.2V_22nm.xml │ │ ├── fixed_k6_N8_ripple_chain_gate_boost_0.2V_22nm.xml │ │ ├── fixed_k6_N8_unbalanced_ripple_chain_gate_boost_0.2V_22nm.xml │ │ ├── fixed_k6_frac_2ripple_N8_22nm.xml │ │ ├── fixed_k6_frac_2uripple_N8_22nm.xml │ │ ├── fixed_k6_frac_N8_22nm.xml │ │ ├── fixed_k6_frac_ripple_N8_22nm.xml │ │ ├── fixed_k6_frac_uripple_N8_22nm.xml │ │ ├── fixed_nointerclb_k6_N8_lookahead_chain_gate_boost_0.2V_22nm.xml │ │ ├── fixed_nointerclb_k6_N8_lookahead_unbalanced_chain_gate_boost_0.2V_22nm.xml │ │ ├── fixed_nointerclb_k6_N8_ripple_chain_gate_boost_0.2V_22nm.xml │ │ └── fixed_nointerclb_k6_N8_unbalanced_ripple_chain_gate_boost_0.2V_22nm.xml │ ├── fraclut_carrychain │ │ ├── k6_frac_2ripple_N8_22nm.xml │ │ ├── k6_frac_2uripple_N8_22nm.xml │ │ ├── k6_frac_N8_22nm.xml │ │ ├── k6_frac_ripple_N8_22nm.xml │ │ └── k6_frac_uripple_N8_22nm.xml │ ├── global_nonuniform │ │ ├── x_delta_y_delta.xml │ │ ├── x_delta_y_uniform.xml │ │ ├── x_gaussian_y_gaussian.xml │ │ ├── x_gaussian_y_uniform.xml │ │ ├── x_uniform_y_delta.xml │ │ └── x_uniform_y_gaussian.xml │ ├── hard_fpu_arch_timing.xml │ ├── k4_N4_90nm.xml │ ├── k4_N4_90nm_default_fc_pinloc.xml │ ├── k4_N8_legacy_45nm.xml │ ├── k6_N10_40nm.xml │ ├── k6_N10_legacy_45nm.xml │ ├── k6_N10_mem32K_40nm.xml │ ├── k6_N10_mem32K_40nm_fc_abs.xml │ ├── k6_N10_mem32K_40nm_i_or_o.xml │ ├── k6_frac_N10_40nm.xml │ ├── k6_frac_N10_40nm_disable_packing.xml │ ├── k6_frac_N10_frac_chain_depop50_mem32K_40nm.xml │ ├── k6_frac_N10_frac_chain_mem32K_40nm.xml │ ├── k6_frac_N10_frac_chain_mem32K_htree0_40nm.xml │ ├── k6_frac_N10_frac_chain_mem32K_htree0_routedCLK_40nm.xml │ ├── k6_frac_N10_frac_chain_mem32K_htree0short_40nm.xml │ ├── k6_frac_N10_mem32K_40nm.xml │ ├── soft_fpu_arch_timing.xml │ ├── soft_fpu_arch_timing_chain.xml │ └── xc6vlx240tff1156.xml └── titan │ ├── README.rst │ ├── legacy │ ├── stratixiv_arch.timing.legacy.xml │ ├── stratixiv_arch.timing.no_chain.xml │ ├── stratixiv_arch.timing.no_directlink.xml │ └── stratixiv_arch.timing.no_pack_patterns.xml │ ├── stratixiv_arch.timing.complex_sb.12to1.xml │ ├── stratixiv_arch.timing.complex_sb.L16_40to1.L4_turn-straight_rand_L4_L16.xml │ ├── stratixiv_arch.timing.complex_sb.L16_72to1.L4_turn-straight_rand_L4_L16.xml │ ├── stratixiv_arch.timing.complex_sb.L4_16to1.L16_72to1.L4_turn-straight_rand_L4_L16.xml │ └── stratixiv_arch.timing.xml ├── benchmarks ├── arithmetic │ ├── FIR_filters │ │ ├── run_FIR_filters.bash │ │ └── verilog │ │ │ ├── Makefile │ │ │ ├── generate_fir.bash │ │ │ └── generate_fir.c++ │ ├── README.txt │ ├── adder_trees │ │ ├── run_adder_trees.bash │ │ └── verilog │ │ │ ├── adder_tree.v │ │ │ └── duplicate_adder_trees.bash │ ├── arch │ │ ├── arches.bash │ │ ├── make_resized_arches.bash │ │ └── resizable_sources │ │ │ ├── k6_N8_gate_boost_0.2V_22nm_resizable.xml │ │ │ ├── k6_N8_lookahead_chain_gate_boost_0.2V_22nm_resizable.xml │ │ │ ├── k6_N8_lookahead_unbalanced_chain_gate_boost_0.2V_22nm_resizable.xml │ │ │ ├── k6_N8_ripple_chain_gate_boost_0.2V_22nm_resizable.xml │ │ │ ├── k6_N8_unbalanced_ripple_chain_gate_boost_0.2V_22nm_resizable.xml │ │ │ ├── nointerclb_k6_N8_lookahead_chain_gate_boost_0.2V_22nm_resizable.xml │ │ │ ├── nointerclb_k6_N8_lookahead_unbalanced_chain_gate_boost_0.2V_22nm_resizable.xml │ │ │ ├── nointerclb_k6_N8_ripple_chain_gate_boost_0.2V_22nm_resizable.xml │ │ │ ├── nointerclb_k6_N8_unbalanced_ripple_chain_gate_boost_0.2V_22nm_resizable.xml │ │ │ ├── xbar0.125_resizable.xml │ │ │ ├── xbar0.25_resizable.xml │ │ │ ├── xbar0.5_resizable.xml │ │ │ └── xbar1_resizable.xml │ ├── cmu_DFT │ │ ├── run_cmu_DFT.bash │ │ └── verilog │ │ │ ├── 64-16bit-fixed-JACM.v │ │ │ └── 64-16bit-fixed-JACM.v.orig │ ├── config.bash │ ├── crit_path_and_minW.parserconf │ ├── crit_path_parser.txt │ ├── everything.parserconf │ ├── figure_8 │ │ ├── run_figure_8.bash │ │ └── verilog │ │ │ ├── adder.v │ │ │ └── duplicate_adders.bash │ ├── generated_circuits │ │ ├── FIR_filters │ │ │ ├── run_FIR_filters.bash │ │ │ └── verilog │ │ │ │ ├── fir_nopipe_10.v │ │ │ │ ├── fir_nopipe_11.v │ │ │ │ ├── fir_nopipe_12.v │ │ │ │ ├── fir_nopipe_13.v │ │ │ │ ├── fir_nopipe_14.v │ │ │ │ ├── fir_nopipe_15.v │ │ │ │ ├── fir_nopipe_16.v │ │ │ │ ├── fir_nopipe_17.v │ │ │ │ ├── fir_nopipe_18.v │ │ │ │ ├── fir_nopipe_19.v │ │ │ │ ├── fir_nopipe_20.v │ │ │ │ ├── fir_nopipe_21.v │ │ │ │ ├── fir_nopipe_22.v │ │ │ │ ├── fir_nopipe_23.v │ │ │ │ ├── fir_nopipe_24.v │ │ │ │ ├── fir_nopipe_25.v │ │ │ │ ├── fir_nopipe_26.v │ │ │ │ ├── fir_nopipe_27.v │ │ │ │ ├── fir_nopipe_28.v │ │ │ │ ├── fir_nopipe_29.v │ │ │ │ ├── fir_nopipe_30.v │ │ │ │ ├── fir_nopipe_31.v │ │ │ │ ├── fir_nopipe_32.v │ │ │ │ ├── fir_nopipe_33.v │ │ │ │ ├── fir_nopipe_34.v │ │ │ │ ├── fir_nopipe_35.v │ │ │ │ ├── fir_nopipe_36.v │ │ │ │ ├── fir_nopipe_37.v │ │ │ │ ├── fir_nopipe_38.v │ │ │ │ ├── fir_nopipe_39.v │ │ │ │ ├── fir_nopipe_40.v │ │ │ │ ├── fir_nopipe_41.v │ │ │ │ ├── fir_nopipe_42.v │ │ │ │ ├── fir_nopipe_43.v │ │ │ │ ├── fir_nopipe_44.v │ │ │ │ ├── fir_nopipe_45.v │ │ │ │ ├── fir_nopipe_46.v │ │ │ │ ├── fir_nopipe_47.v │ │ │ │ ├── fir_nopipe_48.v │ │ │ │ ├── fir_nopipe_49.v │ │ │ │ ├── fir_nopipe_50.v │ │ │ │ ├── fir_nopipe_51.v │ │ │ │ ├── fir_nopipe_52.v │ │ │ │ ├── fir_pipe_10.v │ │ │ │ ├── fir_pipe_11.v │ │ │ │ ├── fir_pipe_12.v │ │ │ │ ├── fir_pipe_13.v │ │ │ │ ├── fir_pipe_14.v │ │ │ │ ├── fir_pipe_15.v │ │ │ │ ├── fir_pipe_16.v │ │ │ │ ├── fir_pipe_17.v │ │ │ │ ├── fir_pipe_18.v │ │ │ │ ├── fir_pipe_19.v │ │ │ │ ├── fir_pipe_20.v │ │ │ │ ├── fir_pipe_21.v │ │ │ │ ├── fir_pipe_22.v │ │ │ │ ├── fir_pipe_23.v │ │ │ │ ├── fir_pipe_24.v │ │ │ │ ├── fir_pipe_25.v │ │ │ │ ├── fir_pipe_26.v │ │ │ │ ├── fir_pipe_27.v │ │ │ │ ├── fir_pipe_28.v │ │ │ │ ├── fir_pipe_29.v │ │ │ │ ├── fir_pipe_30.v │ │ │ │ ├── fir_pipe_31.v │ │ │ │ ├── fir_pipe_32.v │ │ │ │ ├── fir_pipe_33.v │ │ │ │ ├── fir_pipe_34.v │ │ │ │ ├── fir_pipe_35.v │ │ │ │ ├── fir_pipe_36.v │ │ │ │ ├── fir_pipe_37.v │ │ │ │ ├── fir_pipe_38.v │ │ │ │ ├── fir_pipe_39.v │ │ │ │ ├── fir_pipe_40.v │ │ │ │ ├── fir_pipe_41.v │ │ │ │ ├── fir_pipe_42.v │ │ │ │ ├── fir_pipe_43.v │ │ │ │ ├── fir_pipe_44.v │ │ │ │ ├── fir_pipe_45.v │ │ │ │ ├── fir_pipe_46.v │ │ │ │ ├── fir_pipe_47.v │ │ │ │ ├── fir_pipe_48.v │ │ │ │ ├── fir_pipe_49.v │ │ │ │ ├── fir_pipe_50.v │ │ │ │ ├── fir_pipe_51.v │ │ │ │ └── fir_pipe_52.v │ │ ├── adder_trees │ │ │ └── verilog │ │ │ │ ├── adder_tree_2L_004bits.v │ │ │ │ ├── adder_tree_2L_005bits.v │ │ │ │ ├── adder_tree_2L_006bits.v │ │ │ │ ├── adder_tree_2L_007bits.v │ │ │ │ ├── adder_tree_2L_008bits.v │ │ │ │ ├── adder_tree_2L_009bits.v │ │ │ │ ├── adder_tree_2L_010bits.v │ │ │ │ ├── adder_tree_2L_011bits.v │ │ │ │ ├── adder_tree_2L_012bits.v │ │ │ │ ├── adder_tree_2L_013bits.v │ │ │ │ ├── adder_tree_2L_014bits.v │ │ │ │ ├── adder_tree_2L_015bits.v │ │ │ │ ├── adder_tree_2L_016bits.v │ │ │ │ ├── adder_tree_2L_017bits.v │ │ │ │ ├── adder_tree_2L_018bits.v │ │ │ │ ├── adder_tree_2L_019bits.v │ │ │ │ ├── adder_tree_2L_020bits.v │ │ │ │ ├── adder_tree_2L_021bits.v │ │ │ │ ├── adder_tree_2L_022bits.v │ │ │ │ ├── adder_tree_2L_023bits.v │ │ │ │ ├── adder_tree_2L_024bits.v │ │ │ │ ├── adder_tree_2L_028bits.v │ │ │ │ ├── adder_tree_2L_032bits.v │ │ │ │ ├── adder_tree_2L_048bits.v │ │ │ │ ├── adder_tree_2L_064bits.v │ │ │ │ ├── adder_tree_2L_096bits.v │ │ │ │ ├── adder_tree_2L_128bits.v │ │ │ │ ├── adder_tree_3L_004bits.v │ │ │ │ ├── adder_tree_3L_005bits.v │ │ │ │ ├── adder_tree_3L_006bits.v │ │ │ │ ├── adder_tree_3L_007bits.v │ │ │ │ ├── adder_tree_3L_008bits.v │ │ │ │ ├── adder_tree_3L_009bits.v │ │ │ │ ├── adder_tree_3L_010bits.v │ │ │ │ ├── adder_tree_3L_011bits.v │ │ │ │ ├── adder_tree_3L_012bits.v │ │ │ │ ├── adder_tree_3L_013bits.v │ │ │ │ ├── adder_tree_3L_014bits.v │ │ │ │ ├── adder_tree_3L_015bits.v │ │ │ │ ├── adder_tree_3L_016bits.v │ │ │ │ ├── adder_tree_3L_017bits.v │ │ │ │ ├── adder_tree_3L_018bits.v │ │ │ │ ├── adder_tree_3L_019bits.v │ │ │ │ ├── adder_tree_3L_020bits.v │ │ │ │ ├── adder_tree_3L_021bits.v │ │ │ │ ├── adder_tree_3L_022bits.v │ │ │ │ ├── adder_tree_3L_023bits.v │ │ │ │ ├── adder_tree_3L_024bits.v │ │ │ │ ├── adder_tree_3L_028bits.v │ │ │ │ ├── adder_tree_3L_032bits.v │ │ │ │ ├── adder_tree_3L_048bits.v │ │ │ │ ├── adder_tree_3L_064bits.v │ │ │ │ ├── adder_tree_3L_096bits.v │ │ │ │ └── adder_tree_3L_128bits.v │ │ ├── cmu_DFT │ │ │ └── verilog │ │ │ │ └── 64-16bit-fixed-JACM.v │ │ ├── figure_8 │ │ │ └── verilog │ │ │ │ ├── adder_001bits.v │ │ │ │ ├── adder_002bits.v │ │ │ │ ├── adder_003bits.v │ │ │ │ ├── adder_004bits.v │ │ │ │ ├── adder_005bits.v │ │ │ │ ├── adder_006bits.v │ │ │ │ ├── adder_007bits.v │ │ │ │ ├── adder_008bits.v │ │ │ │ ├── adder_009bits.v │ │ │ │ ├── adder_010bits.v │ │ │ │ ├── adder_011bits.v │ │ │ │ ├── adder_012bits.v │ │ │ │ ├── adder_013bits.v │ │ │ │ ├── adder_014bits.v │ │ │ │ ├── adder_015bits.v │ │ │ │ ├── adder_016bits.v │ │ │ │ ├── adder_017bits.v │ │ │ │ ├── adder_018bits.v │ │ │ │ ├── adder_019bits.v │ │ │ │ ├── adder_020bits.v │ │ │ │ ├── adder_021bits.v │ │ │ │ ├── adder_022bits.v │ │ │ │ ├── adder_023bits.v │ │ │ │ ├── adder_024bits.v │ │ │ │ ├── adder_025bits.v │ │ │ │ ├── adder_026bits.v │ │ │ │ ├── adder_027bits.v │ │ │ │ ├── adder_028bits.v │ │ │ │ ├── adder_029bits.v │ │ │ │ ├── adder_030bits.v │ │ │ │ ├── adder_031bits.v │ │ │ │ ├── adder_032bits.v │ │ │ │ ├── adder_033bits.v │ │ │ │ ├── adder_034bits.v │ │ │ │ ├── adder_035bits.v │ │ │ │ ├── adder_036bits.v │ │ │ │ ├── adder_037bits.v │ │ │ │ ├── adder_038bits.v │ │ │ │ ├── adder_039bits.v │ │ │ │ ├── adder_040bits.v │ │ │ │ ├── adder_041bits.v │ │ │ │ ├── adder_042bits.v │ │ │ │ ├── adder_043bits.v │ │ │ │ ├── adder_044bits.v │ │ │ │ ├── adder_045bits.v │ │ │ │ ├── adder_046bits.v │ │ │ │ ├── adder_047bits.v │ │ │ │ ├── adder_048bits.v │ │ │ │ ├── adder_049bits.v │ │ │ │ ├── adder_050bits.v │ │ │ │ ├── adder_051bits.v │ │ │ │ ├── adder_052bits.v │ │ │ │ ├── adder_053bits.v │ │ │ │ ├── adder_054bits.v │ │ │ │ ├── adder_055bits.v │ │ │ │ ├── adder_056bits.v │ │ │ │ ├── adder_057bits.v │ │ │ │ ├── adder_058bits.v │ │ │ │ ├── adder_059bits.v │ │ │ │ ├── adder_060bits.v │ │ │ │ ├── adder_061bits.v │ │ │ │ ├── adder_062bits.v │ │ │ │ ├── adder_063bits.v │ │ │ │ ├── adder_064bits.v │ │ │ │ ├── adder_065bits.v │ │ │ │ ├── adder_066bits.v │ │ │ │ ├── adder_067bits.v │ │ │ │ ├── adder_068bits.v │ │ │ │ ├── adder_069bits.v │ │ │ │ ├── adder_070bits.v │ │ │ │ ├── adder_071bits.v │ │ │ │ ├── adder_072bits.v │ │ │ │ ├── adder_073bits.v │ │ │ │ ├── adder_074bits.v │ │ │ │ ├── adder_075bits.v │ │ │ │ ├── adder_076bits.v │ │ │ │ ├── adder_077bits.v │ │ │ │ ├── adder_078bits.v │ │ │ │ ├── adder_079bits.v │ │ │ │ ├── adder_080bits.v │ │ │ │ ├── adder_081bits.v │ │ │ │ ├── adder_082bits.v │ │ │ │ ├── adder_083bits.v │ │ │ │ ├── adder_084bits.v │ │ │ │ ├── adder_085bits.v │ │ │ │ ├── adder_086bits.v │ │ │ │ ├── adder_087bits.v │ │ │ │ ├── adder_088bits.v │ │ │ │ ├── adder_089bits.v │ │ │ │ ├── adder_090bits.v │ │ │ │ ├── adder_091bits.v │ │ │ │ ├── adder_092bits.v │ │ │ │ ├── adder_093bits.v │ │ │ │ ├── adder_094bits.v │ │ │ │ ├── adder_095bits.v │ │ │ │ ├── adder_096bits.v │ │ │ │ ├── adder_097bits.v │ │ │ │ ├── adder_098bits.v │ │ │ │ ├── adder_099bits.v │ │ │ │ ├── adder_100bits.v │ │ │ │ ├── adder_101bits.v │ │ │ │ ├── adder_102bits.v │ │ │ │ ├── adder_103bits.v │ │ │ │ ├── adder_104bits.v │ │ │ │ ├── adder_105bits.v │ │ │ │ ├── adder_106bits.v │ │ │ │ ├── adder_107bits.v │ │ │ │ ├── adder_108bits.v │ │ │ │ ├── adder_109bits.v │ │ │ │ ├── adder_110bits.v │ │ │ │ ├── adder_111bits.v │ │ │ │ ├── adder_112bits.v │ │ │ │ ├── adder_113bits.v │ │ │ │ ├── adder_114bits.v │ │ │ │ ├── adder_115bits.v │ │ │ │ ├── adder_116bits.v │ │ │ │ ├── adder_117bits.v │ │ │ │ ├── adder_118bits.v │ │ │ │ ├── adder_119bits.v │ │ │ │ ├── adder_120bits.v │ │ │ │ ├── adder_121bits.v │ │ │ │ ├── adder_122bits.v │ │ │ │ ├── adder_123bits.v │ │ │ │ ├── adder_124bits.v │ │ │ │ ├── adder_125bits.v │ │ │ │ ├── adder_126bits.v │ │ │ │ ├── adder_127bits.v │ │ │ │ ├── adder_128bits.v │ │ │ │ ├── adder_129bits.v │ │ │ │ ├── adder_130bits.v │ │ │ │ ├── adder_131bits.v │ │ │ │ ├── adder_132bits.v │ │ │ │ ├── adder_133bits.v │ │ │ │ ├── adder_134bits.v │ │ │ │ ├── adder_135bits.v │ │ │ │ ├── adder_136bits.v │ │ │ │ ├── adder_137bits.v │ │ │ │ ├── adder_138bits.v │ │ │ │ ├── adder_139bits.v │ │ │ │ ├── adder_140bits.v │ │ │ │ ├── adder_141bits.v │ │ │ │ ├── adder_142bits.v │ │ │ │ ├── adder_143bits.v │ │ │ │ ├── adder_144bits.v │ │ │ │ ├── adder_145bits.v │ │ │ │ ├── adder_146bits.v │ │ │ │ ├── adder_147bits.v │ │ │ │ ├── adder_148bits.v │ │ │ │ ├── adder_149bits.v │ │ │ │ ├── adder_150bits.v │ │ │ │ ├── adder_151bits.v │ │ │ │ ├── adder_152bits.v │ │ │ │ ├── adder_153bits.v │ │ │ │ ├── adder_154bits.v │ │ │ │ ├── adder_155bits.v │ │ │ │ ├── adder_156bits.v │ │ │ │ ├── adder_157bits.v │ │ │ │ ├── adder_158bits.v │ │ │ │ ├── adder_159bits.v │ │ │ │ └── adder_160bits.v │ │ ├── multless_consts │ │ │ └── verilog │ │ │ │ ├── mult_001.v │ │ │ │ ├── mult_002.v │ │ │ │ ├── mult_003.v │ │ │ │ ├── mult_004.v │ │ │ │ ├── mult_005.v │ │ │ │ ├── mult_006.v │ │ │ │ ├── mult_007.v │ │ │ │ ├── mult_008.v │ │ │ │ ├── mult_009.v │ │ │ │ ├── mult_010.v │ │ │ │ ├── mult_011.v │ │ │ │ ├── mult_012.v │ │ │ │ ├── mult_013.v │ │ │ │ ├── mult_014.v │ │ │ │ ├── mult_015.v │ │ │ │ ├── mult_016.v │ │ │ │ ├── mult_017.v │ │ │ │ ├── mult_018.v │ │ │ │ ├── mult_019.v │ │ │ │ ├── mult_020.v │ │ │ │ ├── mult_021.v │ │ │ │ ├── mult_022.v │ │ │ │ ├── mult_023.v │ │ │ │ ├── mult_024.v │ │ │ │ ├── mult_025.v │ │ │ │ ├── mult_026.v │ │ │ │ ├── mult_027.v │ │ │ │ ├── mult_028.v │ │ │ │ ├── mult_029.v │ │ │ │ ├── mult_030.v │ │ │ │ ├── mult_031.v │ │ │ │ ├── mult_032.v │ │ │ │ ├── mult_033.v │ │ │ │ ├── mult_034.v │ │ │ │ ├── mult_035.v │ │ │ │ ├── mult_036.v │ │ │ │ ├── mult_037.v │ │ │ │ ├── mult_038.v │ │ │ │ ├── mult_039.v │ │ │ │ ├── mult_040.v │ │ │ │ ├── mult_041.v │ │ │ │ ├── mult_042.v │ │ │ │ ├── mult_043.v │ │ │ │ ├── mult_044.v │ │ │ │ ├── mult_045.v │ │ │ │ ├── mult_046.v │ │ │ │ ├── mult_047.v │ │ │ │ ├── mult_048.v │ │ │ │ ├── mult_049.v │ │ │ │ ├── mult_050.v │ │ │ │ ├── mult_051.v │ │ │ │ ├── mult_052.v │ │ │ │ ├── mult_053.v │ │ │ │ ├── mult_054.v │ │ │ │ ├── mult_055.v │ │ │ │ ├── mult_056.v │ │ │ │ ├── mult_057.v │ │ │ │ ├── mult_058.v │ │ │ │ ├── mult_059.v │ │ │ │ ├── mult_060.v │ │ │ │ ├── mult_061.v │ │ │ │ ├── mult_062.v │ │ │ │ ├── mult_063.v │ │ │ │ ├── mult_064.v │ │ │ │ ├── mult_065.v │ │ │ │ ├── mult_066.v │ │ │ │ ├── mult_067.v │ │ │ │ ├── mult_068.v │ │ │ │ ├── mult_069.v │ │ │ │ ├── mult_070.v │ │ │ │ ├── mult_071.v │ │ │ │ ├── mult_072.v │ │ │ │ ├── mult_073.v │ │ │ │ ├── mult_074.v │ │ │ │ ├── mult_075.v │ │ │ │ ├── mult_076.v │ │ │ │ ├── mult_077.v │ │ │ │ ├── mult_078.v │ │ │ │ ├── mult_079.v │ │ │ │ ├── mult_080.v │ │ │ │ ├── mult_081.v │ │ │ │ ├── mult_082.v │ │ │ │ ├── mult_083.v │ │ │ │ ├── mult_084.v │ │ │ │ ├── mult_085.v │ │ │ │ ├── mult_086.v │ │ │ │ ├── mult_087.v │ │ │ │ ├── mult_088.v │ │ │ │ ├── mult_089.v │ │ │ │ ├── mult_090.v │ │ │ │ ├── mult_091.v │ │ │ │ ├── mult_092.v │ │ │ │ ├── mult_093.v │ │ │ │ ├── mult_094.v │ │ │ │ ├── mult_095.v │ │ │ │ ├── mult_096.v │ │ │ │ ├── mult_097.v │ │ │ │ ├── mult_098.v │ │ │ │ ├── mult_099.v │ │ │ │ ├── mult_100.v │ │ │ │ ├── mult_101.v │ │ │ │ ├── mult_102.v │ │ │ │ ├── mult_103.v │ │ │ │ ├── mult_104.v │ │ │ │ ├── mult_105.v │ │ │ │ ├── mult_106.v │ │ │ │ ├── mult_107.v │ │ │ │ ├── mult_108.v │ │ │ │ ├── mult_109.v │ │ │ │ ├── mult_110.v │ │ │ │ ├── mult_111.v │ │ │ │ ├── mult_112.v │ │ │ │ ├── mult_113.v │ │ │ │ ├── mult_114.v │ │ │ │ ├── mult_115.v │ │ │ │ ├── mult_116.v │ │ │ │ ├── mult_117.v │ │ │ │ ├── mult_118.v │ │ │ │ ├── mult_119.v │ │ │ │ ├── mult_120.v │ │ │ │ ├── mult_121.v │ │ │ │ ├── mult_122.v │ │ │ │ ├── mult_123.v │ │ │ │ ├── mult_124.v │ │ │ │ ├── mult_125.v │ │ │ │ ├── mult_126.v │ │ │ │ ├── mult_127.v │ │ │ │ └── mult_128.v │ │ └── opencores │ │ │ └── verilog │ │ │ ├── Md5Core.v │ │ │ ├── cordic.v │ │ │ ├── pipelined_fft_64.v │ │ │ └── rc4.v │ ├── multipliers │ │ ├── mult_4x4.v │ │ ├── mult_5x5.v │ │ ├── mult_6x6.v │ │ ├── mult_7x7.v │ │ ├── mult_8x8.v │ │ └── mult_9x9.v │ ├── multless_consts │ │ ├── run_multless_consts.bash │ │ └── verilog │ │ │ ├── firgen │ │ │ ├── COPYING │ │ │ ├── COPYRIGHT │ │ │ ├── README │ │ │ ├── acm2values.pl │ │ │ ├── adderBlockGen.pl │ │ │ ├── firGen.pl │ │ │ ├── iirGen.pl │ │ │ ├── multBlockGen.pl │ │ │ └── verilog │ │ │ │ └── gen.pm │ │ │ ├── make_multipliers.bash │ │ │ ├── muxmcmtool │ │ │ ├── 21-no-shr.chains │ │ │ ├── COPYING.txt │ │ │ ├── COPYRIGHT.txt │ │ │ ├── Makefile │ │ │ ├── README.txt │ │ │ ├── chains.cpp │ │ │ ├── chains.h │ │ │ ├── kmult.cpp │ │ │ ├── table.cpp │ │ │ └── table.h │ │ │ ├── surround_with_regs.v │ │ │ └── synth │ │ │ ├── 21.costs.c │ │ │ ├── 21.costs.h │ │ │ ├── COPYING │ │ │ ├── COPYRIGHT │ │ │ ├── Makefile │ │ │ ├── Makefile.deps │ │ │ ├── README │ │ │ ├── ac1.cpp │ │ │ ├── ac1.h │ │ │ ├── acm.cpp │ │ │ ├── acm.h │ │ │ ├── acsel.cpp │ │ │ ├── adder.cpp │ │ │ ├── adder.h │ │ │ ├── adj.cpp │ │ │ ├── adj.h │ │ │ ├── adjextra.cpp │ │ │ ├── arith.h │ │ │ ├── bhm.cpp │ │ │ ├── chains.cpp │ │ │ ├── chains.h │ │ │ ├── chains.txt │ │ │ ├── chains_util.cpp │ │ │ ├── cmdline.cpp │ │ │ ├── cmdline.h │ │ │ ├── codegen.h │ │ │ ├── depth-error │ │ │ ├── graphs.cpp │ │ │ ├── sd │ │ │ ├── sd.cpp │ │ │ ├── sd.sh │ │ │ ├── sd.txt │ │ │ ├── sdcorr.txt │ │ │ ├── sumdiffs.h │ │ │ ├── synth.cpp │ │ │ ├── synth.h │ │ │ ├── synth_main.cpp │ │ │ ├── testacm.cpp │ │ │ ├── tests │ │ │ ├── chains.txt │ │ │ ├── test1.dot │ │ │ └── test1.png │ │ │ └── this_is_synth-jan-14-2009 │ ├── nCLB_and_crit_delay.parserconf │ ├── open_cores │ │ ├── run_open_cores.bash │ │ └── verilog │ │ │ ├── notes.txt │ │ │ └── processed_files │ │ │ ├── input │ │ │ ├── Md5Core.vv │ │ │ ├── cordic.vv │ │ │ ├── pipelined_fft_64.vv │ │ │ └── rc4.vv │ │ │ └── output │ │ │ ├── Md5Core.v │ │ │ ├── cordic.v │ │ │ ├── pipelined_fft_64.v │ │ │ └── rc4.v │ ├── remove_adder_and_bits.bash │ ├── summary │ │ ├── Md5Core.v │ │ ├── cordic.v │ │ ├── pipelined_fft_64.v │ │ └── rc4.v │ ├── table_X │ │ ├── run_table_X.bash │ │ └── verilog │ └── task_and_parser.bash ├── blif │ ├── 2 │ │ ├── 5xp1.blif │ │ ├── 9sym.blif │ │ ├── 9symml.blif │ │ ├── C1355.blif │ │ ├── C17.blif │ │ ├── C1908.blif │ │ ├── C2670.blif │ │ ├── C3540.blif │ │ ├── C432.blif │ │ ├── C499.blif │ │ ├── C5315.blif │ │ ├── C6288.blif │ │ ├── C7552.blif │ │ ├── C880.blif │ │ ├── alu2.blif │ │ ├── alu4.blif │ │ ├── apex1.blif │ │ ├── apex2.blif │ │ ├── apex3.blif │ │ ├── apex4.blif │ │ ├── apex5.blif │ │ ├── apex6.blif │ │ ├── apex7.blif │ │ ├── b1.blif │ │ ├── b12.blif │ │ ├── b9.blif │ │ ├── bbara.blif │ │ ├── bbrtas.blif │ │ ├── bbsse.blif │ │ ├── bbtas.blif │ │ ├── beecount.blif │ │ ├── bigkey.blif │ │ ├── bw.blif │ │ ├── c8.blif │ │ ├── cc.blif │ │ ├── cht.blif │ │ ├── clip.blif │ │ ├── clma.blif │ │ ├── cm138a.blif │ │ ├── cm150a.blif │ │ ├── cm151a.blif │ │ ├── cm152a.blif │ │ ├── cm162a.blif │ │ ├── cm163a.blif │ │ ├── cm42a.blif │ │ ├── cm82a.blif │ │ ├── cm85a.blif │ │ ├── cmb.blif │ │ ├── comp.blif │ │ ├── con1.blif │ │ ├── cordic.blif │ │ ├── count.blif │ │ ├── cps.blif │ │ ├── cse.blif │ │ ├── cu.blif │ │ ├── daio-rec.blif │ │ ├── daio.blif │ │ ├── dalu.blif │ │ ├── decod.blif │ │ ├── des.blif │ │ ├── diffeq.blif │ │ ├── dk14.blif │ │ ├── dk15.blif │ │ ├── dk16.blif │ │ ├── dk17.blif │ │ ├── dk27.blif │ │ ├── dk512.blif │ │ ├── dsip.blif │ │ ├── duke2.blif │ │ ├── e64.blif │ │ ├── ecc.blif │ │ ├── elliptic.blif │ │ ├── ex1.blif │ │ ├── ex1010.blif │ │ ├── ex4.blif │ │ ├── ex4p.blif │ │ ├── ex5p.blif │ │ ├── ex6.blif │ │ ├── example2.blif │ │ ├── f51m.blif │ │ ├── frg1.blif │ │ ├── frg2.blif │ │ ├── frisc.blif │ │ ├── gcd.blif │ │ ├── i1.blif │ │ ├── i10.blif │ │ ├── i2.blif │ │ ├── i3.blif │ │ ├── i4.blif │ │ ├── i5.blif │ │ ├── i6.blif │ │ ├── i7.blif │ │ ├── i8.blif │ │ ├── i9.blif │ │ ├── inc.blif │ │ ├── k2.blif │ │ ├── keyb.blif │ │ ├── lal.blif │ │ ├── ldd.blif │ │ ├── lion.blif │ │ ├── majority.blif │ │ ├── mark1.blif │ │ ├── mc.blif │ │ ├── misex1.blif │ │ ├── misex2.blif │ │ ├── misex3.blif │ │ ├── misex3c.blif │ │ ├── mm30a.blif │ │ ├── mm4a.blif │ │ ├── mm9a.blif │ │ ├── mm9b.blif │ │ ├── mult16a.blif │ │ ├── mult16b.blif │ │ ├── mult32a.blif │ │ ├── mux.blif │ │ ├── my-adder.blif │ │ ├── o64.blif │ │ ├── opus.blif │ │ ├── pair.blif │ │ ├── parity.blif │ │ ├── parker1986.blif │ │ ├── pcle.blif │ │ ├── pcler8.blif │ │ ├── pdc.blif │ │ ├── ph-decod.blif │ │ ├── planet.blif │ │ ├── planet1.blif │ │ ├── pm1.blif │ │ ├── pma.blif │ │ ├── rd53.blif │ │ ├── rd73.blif │ │ ├── rd84.blif │ │ ├── rot.blif │ │ ├── s1.blif │ │ ├── s1196.blif │ │ ├── s1238.blif │ │ ├── s1423.blif │ │ ├── s1488.blif │ │ ├── s1494.blif │ │ ├── s208.1.blif │ │ ├── s208.blif │ │ ├── s27.blif │ │ ├── s298.blif │ │ ├── s344.blif │ │ ├── s349.blif │ │ ├── s382.blif │ │ ├── s38417.blif │ │ ├── s38584.1.blif │ │ ├── s386.blif │ │ ├── s400.blif │ │ ├── s420.1.blif │ │ ├── s420.blif │ │ ├── s444.blif │ │ ├── s510.blif │ │ ├── s526.blif │ │ ├── s526n.blif │ │ ├── s5378.blif │ │ ├── s641.blif │ │ ├── s713.blif │ │ ├── s820.blif │ │ ├── s832.blif │ │ ├── s838.1.blif │ │ ├── s838.blif │ │ ├── s9234.1.blif │ │ ├── s953.blif │ │ ├── sand.blif │ │ ├── sao2.blif │ │ ├── sbc.blif │ │ ├── scf.blif │ │ ├── sct.blif │ │ ├── seq.blif │ │ ├── shiftreg.blif │ │ ├── spla.blif │ │ ├── sqrt8.blif │ │ ├── sqrt8ml.blif │ │ ├── squar5.blif │ │ ├── sse.blif │ │ ├── styr.blif │ │ ├── t481.blif │ │ ├── table3.blif │ │ ├── table5.blif │ │ ├── tav.blif │ │ ├── tbk.blif │ │ ├── tcon.blif │ │ ├── term1.blif │ │ ├── too-lrg.blif │ │ ├── traffic.blif │ │ ├── tseng.blif │ │ ├── ttt2.blif │ │ ├── unreg.blif │ │ ├── vda.blif │ │ ├── vg2.blif │ │ ├── x1.blif │ │ ├── x2.blif │ │ ├── x3.blif │ │ ├── x4.blif │ │ ├── xor5.blif │ │ └── z4ml.blif │ ├── 3 │ │ ├── 5xp1.blif │ │ ├── 9sym.blif │ │ ├── 9symml.blif │ │ ├── C1355.blif │ │ ├── C17.blif │ │ ├── C1908.blif │ │ ├── C2670.blif │ │ ├── C3540.blif │ │ ├── C432.blif │ │ ├── C499.blif │ │ ├── C5315.blif │ │ ├── C6288.blif │ │ ├── C7552.blif │ │ ├── C880.blif │ │ ├── alu2.blif │ │ ├── alu4.blif │ │ ├── apex1.blif │ │ ├── apex2.blif │ │ ├── apex3.blif │ │ ├── apex4.blif │ │ ├── apex5.blif │ │ ├── apex6.blif │ │ ├── apex7.blif │ │ ├── b1.blif │ │ ├── b12.blif │ │ ├── b9.blif │ │ ├── bbara.blif │ │ ├── bbrtas.blif │ │ ├── bbsse.blif │ │ ├── bbtas.blif │ │ ├── beecount.blif │ │ ├── bigkey.blif │ │ ├── bw.blif │ │ ├── c8.blif │ │ ├── cc.blif │ │ ├── cht.blif │ │ ├── clip.blif │ │ ├── clma.blif │ │ ├── cm138a.blif │ │ ├── cm150a.blif │ │ ├── cm151a.blif │ │ ├── cm152a.blif │ │ ├── cm162a.blif │ │ ├── cm163a.blif │ │ ├── cm42a.blif │ │ ├── cm82a.blif │ │ ├── cm85a.blif │ │ ├── cmb.blif │ │ ├── comp.blif │ │ ├── con1.blif │ │ ├── cordic.blif │ │ ├── count.blif │ │ ├── cps.blif │ │ ├── cse.blif │ │ ├── cu.blif │ │ ├── daio-rec.blif │ │ ├── daio.blif │ │ ├── dalu.blif │ │ ├── decod.blif │ │ ├── des.blif │ │ ├── diffeq.blif │ │ ├── dk14.blif │ │ ├── dk15.blif │ │ ├── dk16.blif │ │ ├── dk17.blif │ │ ├── dk27.blif │ │ ├── dk512.blif │ │ ├── dsip.blif │ │ ├── duke2.blif │ │ ├── e64.blif │ │ ├── ecc.blif │ │ ├── elliptic.blif │ │ ├── ex1.blif │ │ ├── ex1010.blif │ │ ├── ex4.blif │ │ ├── ex4p.blif │ │ ├── ex5p.blif │ │ ├── ex6.blif │ │ ├── example2.blif │ │ ├── f51m.blif │ │ ├── frg1.blif │ │ ├── frg2.blif │ │ ├── frisc.blif │ │ ├── gcd.blif │ │ ├── i1.blif │ │ ├── i10.blif │ │ ├── i2.blif │ │ ├── i3.blif │ │ ├── i4.blif │ │ ├── i5.blif │ │ ├── i6.blif │ │ ├── i7.blif │ │ ├── i8.blif │ │ ├── i9.blif │ │ ├── inc.blif │ │ ├── k2.blif │ │ ├── keyb.blif │ │ ├── lal.blif │ │ ├── ldd.blif │ │ ├── lion.blif │ │ ├── majority.blif │ │ ├── mark1.blif │ │ ├── mc.blif │ │ ├── misex1.blif │ │ ├── misex2.blif │ │ ├── misex3.blif │ │ ├── misex3c.blif │ │ ├── mm30a.blif │ │ ├── mm4a.blif │ │ ├── mm9a.blif │ │ ├── mm9b.blif │ │ ├── mult16a.blif │ │ ├── mult16b.blif │ │ ├── mult32a.blif │ │ ├── mux.blif │ │ ├── my-adder.blif │ │ ├── o64.blif │ │ ├── opus.blif │ │ ├── pair.blif │ │ ├── parity.blif │ │ ├── parker1986.blif │ │ ├── pcle.blif │ │ ├── pcler8.blif │ │ ├── pdc.blif │ │ ├── ph-decod.blif │ │ ├── planet.blif │ │ ├── planet1.blif │ │ ├── pm1.blif │ │ ├── pma.blif │ │ ├── rd53.blif │ │ ├── rd73.blif │ │ ├── rd84.blif │ │ ├── rot.blif │ │ ├── s1.blif │ │ ├── s1196.blif │ │ ├── s1238.blif │ │ ├── s1423.blif │ │ ├── s1488.blif │ │ ├── s1494.blif │ │ ├── s208.1.blif │ │ ├── s208.blif │ │ ├── s27.blif │ │ ├── s298.blif │ │ ├── s344.blif │ │ ├── s349.blif │ │ ├── s382.blif │ │ ├── s38417.blif │ │ ├── s38584.1.blif │ │ ├── s386.blif │ │ ├── s400.blif │ │ ├── s420.1.blif │ │ ├── s420.blif │ │ ├── s444.blif │ │ ├── s510.blif │ │ ├── s526.blif │ │ ├── s526n.blif │ │ ├── s5378.blif │ │ ├── s641.blif │ │ ├── s713.blif │ │ ├── s820.blif │ │ ├── s832.blif │ │ ├── s838.1.blif │ │ ├── s838.blif │ │ ├── s9234.1.blif │ │ ├── s953.blif │ │ ├── sand.blif │ │ ├── sao2.blif │ │ ├── sbc.blif │ │ ├── scf.blif │ │ ├── sct.blif │ │ ├── seq.blif │ │ ├── shiftreg.blif │ │ ├── spla.blif │ │ ├── sqrt8.blif │ │ ├── sqrt8ml.blif │ │ ├── squar5.blif │ │ ├── sse.blif │ │ ├── styr.blif │ │ ├── t481.blif │ │ ├── table3.blif │ │ ├── table5.blif │ │ ├── tav.blif │ │ ├── tbk.blif │ │ ├── tcon.blif │ │ ├── term1.blif │ │ ├── too-lrg.blif │ │ ├── traffic.blif │ │ ├── tseng.blif │ │ ├── ttt2.blif │ │ ├── unreg.blif │ │ ├── vda.blif │ │ ├── vg2.blif │ │ ├── x1.blif │ │ ├── x2.blif │ │ ├── x3.blif │ │ ├── x4.blif │ │ ├── xor5.blif │ │ └── z4ml.blif │ ├── 4 │ │ ├── 5xp1.blif │ │ ├── 9sym.blif │ │ ├── 9symml.blif │ │ ├── C1355.blif │ │ ├── C17.blif │ │ ├── C1908.blif │ │ ├── C2670.blif │ │ ├── C3540.blif │ │ ├── C432.blif │ │ ├── C499.blif │ │ ├── C5315.blif │ │ ├── C6288.blif │ │ ├── C7552.blif │ │ ├── C880.blif │ │ ├── alu2.blif │ │ ├── alu4.blif │ │ ├── apex1.blif │ │ ├── apex2.blif │ │ ├── apex3.blif │ │ ├── apex4.blif │ │ ├── apex5.blif │ │ ├── apex6.blif │ │ ├── apex7.blif │ │ ├── b1.blif │ │ ├── b12.blif │ │ ├── b9.blif │ │ ├── bbara.blif │ │ ├── bbrtas.blif │ │ ├── bbsse.blif │ │ ├── bbtas.blif │ │ ├── beecount.blif │ │ ├── bigkey.blif │ │ ├── bw.blif │ │ ├── c8.blif │ │ ├── cc.blif │ │ ├── cht.blif │ │ ├── clip.blif │ │ ├── clma.blif │ │ ├── cm138a.blif │ │ ├── cm150a.blif │ │ ├── cm151a.blif │ │ ├── cm152a.blif │ │ ├── cm162a.blif │ │ ├── cm163a.blif │ │ ├── cm42a.blif │ │ ├── cm82a.blif │ │ ├── cm85a.blif │ │ ├── cmb.blif │ │ ├── comp.blif │ │ ├── con1.blif │ │ ├── cordic.blif │ │ ├── count.blif │ │ ├── cps.blif │ │ ├── cse.blif │ │ ├── cu.blif │ │ ├── daio-rec.blif │ │ ├── daio.blif │ │ ├── dalu.blif │ │ ├── decod.blif │ │ ├── des.blif │ │ ├── diffeq.blif │ │ ├── dk14.blif │ │ ├── dk15.blif │ │ ├── dk16.blif │ │ ├── dk17.blif │ │ ├── dk27.blif │ │ ├── dk512.blif │ │ ├── dsip.blif │ │ ├── duke2.blif │ │ ├── e64.blif │ │ ├── ecc.blif │ │ ├── elliptic.blif │ │ ├── ex1.blif │ │ ├── ex1010.blif │ │ ├── ex4.blif │ │ ├── ex4p.blif │ │ ├── ex5p.blif │ │ ├── ex6.blif │ │ ├── example2.blif │ │ ├── f51m.blif │ │ ├── frg1.blif │ │ ├── frg2.blif │ │ ├── frisc.blif │ │ ├── gcd.blif │ │ ├── go │ │ ├── i1.blif │ │ ├── i10.blif │ │ ├── i2.blif │ │ ├── i3.blif │ │ ├── i4.blif │ │ ├── i5.blif │ │ ├── i6.blif │ │ ├── i7.blif │ │ ├── i8.blif │ │ ├── i9.blif │ │ ├── inc.blif │ │ ├── k2.blif │ │ ├── keyb.blif │ │ ├── lal.blif │ │ ├── ldd.blif │ │ ├── lion.blif │ │ ├── majority.blif │ │ ├── mark1.blif │ │ ├── mc.blif │ │ ├── misex1.blif │ │ ├── misex2.blif │ │ ├── misex3.blif │ │ ├── misex3c.blif │ │ ├── mm30a.blif │ │ ├── mm4a.blif │ │ ├── mm9a.blif │ │ ├── mm9b.blif │ │ ├── mult16a.blif │ │ ├── mult16b.blif │ │ ├── mult32a.blif │ │ ├── mux.blif │ │ ├── my-adder.blif │ │ ├── o64.blif │ │ ├── opus.blif │ │ ├── pair.blif │ │ ├── parity.blif │ │ ├── parker1986.blif │ │ ├── pcle.blif │ │ ├── pcler8.blif │ │ ├── pdc.blif │ │ ├── ph-decod.blif │ │ ├── planet.blif │ │ ├── planet1.blif │ │ ├── pm1.blif │ │ ├── pma.blif │ │ ├── rd53.blif │ │ ├── rd73.blif │ │ ├── rd84.blif │ │ ├── rot.blif │ │ ├── s1.blif │ │ ├── s1196.blif │ │ ├── s1238.blif │ │ ├── s1423.blif │ │ ├── s1488.blif │ │ ├── s1494.blif │ │ ├── s208.1.blif │ │ ├── s208.blif │ │ ├── s27.blif │ │ ├── s298.blif │ │ ├── s344.blif │ │ ├── s349.blif │ │ ├── s382.blif │ │ ├── s38417.blif │ │ ├── s38584.1.blif │ │ ├── s386.blif │ │ ├── s400.blif │ │ ├── s420.1.blif │ │ ├── s420.blif │ │ ├── s444.blif │ │ ├── s510.blif │ │ ├── s526.blif │ │ ├── s526n.blif │ │ ├── s5378.blif │ │ ├── s641.blif │ │ ├── s713.blif │ │ ├── s820.blif │ │ ├── s832.blif │ │ ├── s838.1.blif │ │ ├── s838.blif │ │ ├── s9234.1.blif │ │ ├── s953.blif │ │ ├── sand.blif │ │ ├── sao2.blif │ │ ├── sbc.blif │ │ ├── scf.blif │ │ ├── sct.blif │ │ ├── seq.blif │ │ ├── shiftreg.blif │ │ ├── spla.blif │ │ ├── sqrt8.blif │ │ ├── sqrt8ml.blif │ │ ├── squar5.blif │ │ ├── sse.blif │ │ ├── styr.blif │ │ ├── t481.blif │ │ ├── table3.blif │ │ ├── table5.blif │ │ ├── tav.blif │ │ ├── tbk.blif │ │ ├── tcon.blif │ │ ├── term1.blif │ │ ├── too-lrg.blif │ │ ├── traffic.blif │ │ ├── tseng.blif │ │ ├── ttt2.blif │ │ ├── unreg.blif │ │ ├── vda.blif │ │ ├── vg2.blif │ │ ├── x1.blif │ │ ├── x2.blif │ │ ├── x3.blif │ │ ├── x4.blif │ │ ├── xor5.blif │ │ └── z4ml.blif │ ├── 5 │ │ ├── 5xp1.blif │ │ ├── 9sym.blif │ │ ├── 9symml.blif │ │ ├── C1355.blif │ │ ├── C17.blif │ │ ├── C1908.blif │ │ ├── C2670.blif │ │ ├── C3540.blif │ │ ├── C432.blif │ │ ├── C499.blif │ │ ├── C5315.blif │ │ ├── C6288.blif │ │ ├── C7552.blif │ │ ├── C880.blif │ │ ├── alu2.blif │ │ ├── alu4.blif │ │ ├── apex1.blif │ │ ├── apex2.blif │ │ ├── apex3.blif │ │ ├── apex4.blif │ │ ├── apex5.blif │ │ ├── apex6.blif │ │ ├── apex7.blif │ │ ├── b1.blif │ │ ├── b12.blif │ │ ├── b9.blif │ │ ├── bbara.blif │ │ ├── bbrtas.blif │ │ ├── bbsse.blif │ │ ├── bbtas.blif │ │ ├── beecount.blif │ │ ├── bigkey.blif │ │ ├── bw.blif │ │ ├── c8.blif │ │ ├── cc.blif │ │ ├── cht.blif │ │ ├── clip.blif │ │ ├── clma.blif │ │ ├── cm138a.blif │ │ ├── cm150a.blif │ │ ├── cm151a.blif │ │ ├── cm152a.blif │ │ ├── cm162a.blif │ │ ├── cm163a.blif │ │ ├── cm42a.blif │ │ ├── cm82a.blif │ │ ├── cm85a.blif │ │ ├── cmb.blif │ │ ├── comp.blif │ │ ├── con1.blif │ │ ├── cordic.blif │ │ ├── count.blif │ │ ├── cps.blif │ │ ├── cse.blif │ │ ├── cu.blif │ │ ├── daio-rec.blif │ │ ├── daio.blif │ │ ├── dalu.blif │ │ ├── decod.blif │ │ ├── des.blif │ │ ├── diffeq.blif │ │ ├── dk14.blif │ │ ├── dk15.blif │ │ ├── dk16.blif │ │ ├── dk17.blif │ │ ├── dk27.blif │ │ ├── dk512.blif │ │ ├── dsip.blif │ │ ├── duke2.blif │ │ ├── e64.blif │ │ ├── ecc.blif │ │ ├── elliptic.blif │ │ ├── ex1.blif │ │ ├── ex1010.blif │ │ ├── ex4.blif │ │ ├── ex4p.blif │ │ ├── ex5p.blif │ │ ├── ex6.blif │ │ ├── example2.blif │ │ ├── f51m.blif │ │ ├── frg1.blif │ │ ├── frg2.blif │ │ ├── frisc.blif │ │ ├── gcd.blif │ │ ├── i1.blif │ │ ├── i10.blif │ │ ├── i2.blif │ │ ├── i3.blif │ │ ├── i4.blif │ │ ├── i5.blif │ │ ├── i6.blif │ │ ├── i7.blif │ │ ├── i8.blif │ │ ├── i9.blif │ │ ├── inc.blif │ │ ├── k2.blif │ │ ├── keyb.blif │ │ ├── lal.blif │ │ ├── ldd.blif │ │ ├── lion.blif │ │ ├── majority.blif │ │ ├── mark1.blif │ │ ├── mc.blif │ │ ├── misex1.blif │ │ ├── misex2.blif │ │ ├── misex3.blif │ │ ├── misex3c.blif │ │ ├── mm30a.blif │ │ ├── mm4a.blif │ │ ├── mm9a.blif │ │ ├── mm9b.blif │ │ ├── mult16a.blif │ │ ├── mult16b.blif │ │ ├── mult32a.blif │ │ ├── mux.blif │ │ ├── my-adder.blif │ │ ├── o64.blif │ │ ├── opus.blif │ │ ├── pair.blif │ │ ├── parity.blif │ │ ├── parker1986.blif │ │ ├── pcle.blif │ │ ├── pcler8.blif │ │ ├── pdc.blif │ │ ├── ph-decod.blif │ │ ├── planet.blif │ │ ├── planet1.blif │ │ ├── pm1.blif │ │ ├── pma.blif │ │ ├── rd53.blif │ │ ├── rd73.blif │ │ ├── rd84.blif │ │ ├── rot.blif │ │ ├── s1.blif │ │ ├── s1196.blif │ │ ├── s1238.blif │ │ ├── s1423.blif │ │ ├── s1488.blif │ │ ├── s1494.blif │ │ ├── s208.1.blif │ │ ├── s208.blif │ │ ├── s27.blif │ │ ├── s298.blif │ │ ├── s344.blif │ │ ├── s349.blif │ │ ├── s382.blif │ │ ├── s38417.blif │ │ ├── s38584.1.blif │ │ ├── s386.blif │ │ ├── s400.blif │ │ ├── s420.1.blif │ │ ├── s420.blif │ │ ├── s444.blif │ │ ├── s510.blif │ │ ├── s526.blif │ │ ├── s526n.blif │ │ ├── s5378.blif │ │ ├── s641.blif │ │ ├── s713.blif │ │ ├── s820.blif │ │ ├── s832.blif │ │ ├── s838.1.blif │ │ ├── s838.blif │ │ ├── s9234.1.blif │ │ ├── s953.blif │ │ ├── sand.blif │ │ ├── sao2.blif │ │ ├── sbc.blif │ │ ├── scf.blif │ │ ├── sct.blif │ │ ├── seq.blif │ │ ├── shiftreg.blif │ │ ├── spla.blif │ │ ├── sqrt8.blif │ │ ├── sqrt8ml.blif │ │ ├── squar5.blif │ │ ├── sse.blif │ │ ├── styr.blif │ │ ├── t481.blif │ │ ├── table3.blif │ │ ├── table5.blif │ │ ├── tav.blif │ │ ├── tbk.blif │ │ ├── tcon.blif │ │ ├── term1.blif │ │ ├── too-lrg.blif │ │ ├── traffic.blif │ │ ├── tseng.blif │ │ ├── ttt2.blif │ │ ├── unreg.blif │ │ ├── vda.blif │ │ ├── vg2.blif │ │ ├── x1.blif │ │ ├── x2.blif │ │ ├── x3.blif │ │ ├── x4.blif │ │ ├── xor5.blif │ │ └── z4ml.blif │ ├── 6 │ │ ├── 5xp1.blif │ │ ├── 9sym.blif │ │ ├── 9symml.blif │ │ ├── C1355.blif │ │ ├── C17.blif │ │ ├── C1908.blif │ │ ├── C2670.blif │ │ ├── C3540.blif │ │ ├── C432.blif │ │ ├── C499.blif │ │ ├── C5315.blif │ │ ├── C6288.blif │ │ ├── C7552.blif │ │ ├── C880.blif │ │ ├── alu2.blif │ │ ├── alu4.blif │ │ ├── apex1.blif │ │ ├── apex2.blif │ │ ├── apex3.blif │ │ ├── apex4.blif │ │ ├── apex5.blif │ │ ├── apex6.blif │ │ ├── apex7.blif │ │ ├── b1.blif │ │ ├── b12.blif │ │ ├── b9.blif │ │ ├── bbara.blif │ │ ├── bbrtas.blif │ │ ├── bbsse.blif │ │ ├── bbtas.blif │ │ ├── beecount.blif │ │ ├── bigkey.blif │ │ ├── bw.blif │ │ ├── c8.blif │ │ ├── cc.blif │ │ ├── cht.blif │ │ ├── clip.blif │ │ ├── clma.blif │ │ ├── cm138a.blif │ │ ├── cm150a.blif │ │ ├── cm151a.blif │ │ ├── cm152a.blif │ │ ├── cm162a.blif │ │ ├── cm163a.blif │ │ ├── cm42a.blif │ │ ├── cm82a.blif │ │ ├── cm85a.blif │ │ ├── cmb.blif │ │ ├── comp.blif │ │ ├── con1.blif │ │ ├── cordic.blif │ │ ├── count.blif │ │ ├── cps.blif │ │ ├── cse.blif │ │ ├── cu.blif │ │ ├── daio-rec.blif │ │ ├── daio.blif │ │ ├── dalu.blif │ │ ├── decod.blif │ │ ├── des.blif │ │ ├── diffeq.blif │ │ ├── dk14.blif │ │ ├── dk15.blif │ │ ├── dk16.blif │ │ ├── dk17.blif │ │ ├── dk27.blif │ │ ├── dk512.blif │ │ ├── dsip.blif │ │ ├── duke2.blif │ │ ├── e64.blif │ │ ├── ecc.blif │ │ ├── elliptic.blif │ │ ├── ex1.blif │ │ ├── ex1010.blif │ │ ├── ex4.blif │ │ ├── ex4p.blif │ │ ├── ex5p.blif │ │ ├── ex6.blif │ │ ├── example2.blif │ │ ├── f51m.blif │ │ ├── frg1.blif │ │ ├── frg2.blif │ │ ├── frisc.blif │ │ ├── gcd.blif │ │ ├── i1.blif │ │ ├── i10.blif │ │ ├── i2.blif │ │ ├── i3.blif │ │ ├── i4.blif │ │ ├── i5.blif │ │ ├── i6.blif │ │ ├── i7.blif │ │ ├── i8.blif │ │ ├── i9.blif │ │ ├── inc.blif │ │ ├── k2.blif │ │ ├── keyb.blif │ │ ├── lal.blif │ │ ├── ldd.blif │ │ ├── lion.blif │ │ ├── majority.blif │ │ ├── mark1.blif │ │ ├── mc.blif │ │ ├── misex1.blif │ │ ├── misex2.blif │ │ ├── misex3.blif │ │ ├── misex3c.blif │ │ ├── mm30a.blif │ │ ├── mm4a.blif │ │ ├── mm9a.blif │ │ ├── mm9b.blif │ │ ├── mult16a.blif │ │ ├── mult16b.blif │ │ ├── mult32a.blif │ │ ├── mux.blif │ │ ├── my-adder.blif │ │ ├── o64.blif │ │ ├── opus.blif │ │ ├── pair.blif │ │ ├── parity.blif │ │ ├── parker1986.blif │ │ ├── pcle.blif │ │ ├── pcler8.blif │ │ ├── pdc.blif │ │ ├── ph-decod.blif │ │ ├── planet.blif │ │ ├── planet1.blif │ │ ├── pm1.blif │ │ ├── pma.blif │ │ ├── rd53.blif │ │ ├── rd73.blif │ │ ├── rd84.blif │ │ ├── rot.blif │ │ ├── s1.blif │ │ ├── s1196.blif │ │ ├── s1238.blif │ │ ├── s1423.blif │ │ ├── s1488.blif │ │ ├── s1494.blif │ │ ├── s208.1.blif │ │ ├── s208.blif │ │ ├── s27.blif │ │ ├── s298.blif │ │ ├── s344.blif │ │ ├── s349.blif │ │ ├── s382.blif │ │ ├── s38417.blif │ │ ├── s38584.1.blif │ │ ├── s386.blif │ │ ├── s400.blif │ │ ├── s420.1.blif │ │ ├── s420.blif │ │ ├── s444.blif │ │ ├── s510.blif │ │ ├── s526.blif │ │ ├── s526n.blif │ │ ├── s5378.blif │ │ ├── s641.blif │ │ ├── s713.blif │ │ ├── s820.blif │ │ ├── s832.blif │ │ ├── s838.1.blif │ │ ├── s838.blif │ │ ├── s9234.1.blif │ │ ├── s953.blif │ │ ├── sand.blif │ │ ├── sao2.blif │ │ ├── sbc.blif │ │ ├── scf.blif │ │ ├── sct.blif │ │ ├── seq.blif │ │ ├── shiftreg.blif │ │ ├── spla.blif │ │ ├── sqrt8.blif │ │ ├── sqrt8ml.blif │ │ ├── squar5.blif │ │ ├── sse.blif │ │ ├── styr.blif │ │ ├── t481.blif │ │ ├── table3.blif │ │ ├── table5.blif │ │ ├── tav.blif │ │ ├── tbk.blif │ │ ├── tcon.blif │ │ ├── term1.blif │ │ ├── too-lrg.blif │ │ ├── traffic.blif │ │ ├── tseng.blif │ │ ├── ttt2.blif │ │ ├── unreg.blif │ │ ├── vda.blif │ │ ├── vg2.blif │ │ ├── x1.blif │ │ ├── x2.blif │ │ ├── x3.blif │ │ ├── x4.blif │ │ ├── xor5.blif │ │ └── z4ml.blif │ ├── 7 │ │ ├── 5xp1.blif │ │ ├── 9sym.blif │ │ ├── 9symml.blif │ │ ├── C1355.blif │ │ ├── C17.blif │ │ ├── C1908.blif │ │ ├── C2670.blif │ │ ├── C3540.blif │ │ ├── C432.blif │ │ ├── C499.blif │ │ ├── C5315.blif │ │ ├── C6288.blif │ │ ├── C7552.blif │ │ ├── C880.blif │ │ ├── alu2.blif │ │ ├── alu4.blif │ │ ├── apex1.blif │ │ ├── apex2.blif │ │ ├── apex3.blif │ │ ├── apex4.blif │ │ ├── apex5.blif │ │ ├── apex6.blif │ │ ├── apex7.blif │ │ ├── b1.blif │ │ ├── b12.blif │ │ ├── b9.blif │ │ ├── bbara.blif │ │ ├── bbrtas.blif │ │ ├── bbsse.blif │ │ ├── bbtas.blif │ │ ├── beecount.blif │ │ ├── bigkey.blif │ │ ├── bw.blif │ │ ├── c8.blif │ │ ├── cc.blif │ │ ├── cht.blif │ │ ├── clip.blif │ │ ├── clma.blif │ │ ├── cm138a.blif │ │ ├── cm150a.blif │ │ ├── cm151a.blif │ │ ├── cm152a.blif │ │ ├── cm162a.blif │ │ ├── cm163a.blif │ │ ├── cm42a.blif │ │ ├── cm82a.blif │ │ ├── cm85a.blif │ │ ├── cmb.blif │ │ ├── comp.blif │ │ ├── con1.blif │ │ ├── cordic.blif │ │ ├── count.blif │ │ ├── cps.blif │ │ ├── cse.blif │ │ ├── cu.blif │ │ ├── daio-rec.blif │ │ ├── daio.blif │ │ ├── dalu.blif │ │ ├── decod.blif │ │ ├── des.blif │ │ ├── diffeq.blif │ │ ├── dk14.blif │ │ ├── dk15.blif │ │ ├── dk16.blif │ │ ├── dk17.blif │ │ ├── dk27.blif │ │ ├── dk512.blif │ │ ├── dsip.blif │ │ ├── duke2.blif │ │ ├── e64.blif │ │ ├── ecc.blif │ │ ├── elliptic.blif │ │ ├── ex1.blif │ │ ├── ex1010.blif │ │ ├── ex4.blif │ │ ├── ex4p.blif │ │ ├── ex5p.blif │ │ ├── ex6.blif │ │ ├── example2.blif │ │ ├── f51m.blif │ │ ├── frg1.blif │ │ ├── frg2.blif │ │ ├── frisc.blif │ │ ├── gcd.blif │ │ ├── i1.blif │ │ ├── i10.blif │ │ ├── i2.blif │ │ ├── i3.blif │ │ ├── i4.blif │ │ ├── i5.blif │ │ ├── i6.blif │ │ ├── i7.blif │ │ ├── i8.blif │ │ ├── i9.blif │ │ ├── inc.blif │ │ ├── k2.blif │ │ ├── keyb.blif │ │ ├── lal.blif │ │ ├── ldd.blif │ │ ├── lion.blif │ │ ├── majority.blif │ │ ├── mark1.blif │ │ ├── mc.blif │ │ ├── misex1.blif │ │ ├── misex2.blif │ │ ├── misex3.blif │ │ ├── misex3c.blif │ │ ├── mm30a.blif │ │ ├── mm4a.blif │ │ ├── mm9a.blif │ │ ├── mm9b.blif │ │ ├── mult16a.blif │ │ ├── mult16b.blif │ │ ├── mult32a.blif │ │ ├── mux.blif │ │ ├── my-adder.blif │ │ ├── o64.blif │ │ ├── opus.blif │ │ ├── pair.blif │ │ ├── parity.blif │ │ ├── parker1986.blif │ │ ├── pcle.blif │ │ ├── pcler8.blif │ │ ├── pdc.blif │ │ ├── ph-decod.blif │ │ ├── planet.blif │ │ ├── planet1.blif │ │ ├── pm1.blif │ │ ├── pma.blif │ │ ├── rd53.blif │ │ ├── rd73.blif │ │ ├── rd84.blif │ │ ├── rot.blif │ │ ├── s1.blif │ │ ├── s1196.blif │ │ ├── s1238.blif │ │ ├── s1423.blif │ │ ├── s1488.blif │ │ ├── s1494.blif │ │ ├── s208.1.blif │ │ ├── s208.blif │ │ ├── s27.blif │ │ ├── s298.blif │ │ ├── s344.blif │ │ ├── s349.blif │ │ ├── s382.blif │ │ ├── s38417.blif │ │ ├── s38584.1.blif │ │ ├── s386.blif │ │ ├── s400.blif │ │ ├── s420.1.blif │ │ ├── s420.blif │ │ ├── s444.blif │ │ ├── s510.blif │ │ ├── s526.blif │ │ ├── s526n.blif │ │ ├── s5378.blif │ │ ├── s641.blif │ │ ├── s713.blif │ │ ├── s820.blif │ │ ├── s832.blif │ │ ├── s838.1.blif │ │ ├── s838.blif │ │ ├── s9234.1.blif │ │ ├── s953.blif │ │ ├── sand.blif │ │ ├── sao2.blif │ │ ├── sbc.blif │ │ ├── scf.blif │ │ ├── sct.blif │ │ ├── seq.blif │ │ ├── shiftreg.blif │ │ ├── spla.blif │ │ ├── sqrt8.blif │ │ ├── sqrt8ml.blif │ │ ├── squar5.blif │ │ ├── sse.blif │ │ ├── styr.blif │ │ ├── t481.blif │ │ ├── table3.blif │ │ ├── table5.blif │ │ ├── tav.blif │ │ ├── tbk.blif │ │ ├── tcon.blif │ │ ├── term1.blif │ │ ├── too-lrg.blif │ │ ├── traffic.blif │ │ ├── tseng.blif │ │ ├── ttt2.blif │ │ ├── unreg.blif │ │ ├── vda.blif │ │ ├── vg2.blif │ │ ├── x1.blif │ │ ├── x2.blif │ │ ├── x3.blif │ │ ├── x4.blif │ │ ├── xor5.blif │ │ └── z4ml.blif │ ├── 8 │ │ ├── 5xp1.blif │ │ ├── 9sym.blif │ │ ├── 9symml.blif │ │ ├── C1355.blif │ │ ├── C17.blif │ │ ├── C1908.blif │ │ ├── C2670.blif │ │ ├── C3540.blif │ │ ├── C432.blif │ │ ├── C499.blif │ │ ├── C5315.blif │ │ ├── C6288.blif │ │ ├── C7552.blif │ │ ├── C880.blif │ │ ├── alu2.blif │ │ ├── alu4.blif │ │ ├── apex1.blif │ │ ├── apex2.blif │ │ ├── apex3.blif │ │ ├── apex4.blif │ │ ├── apex5.blif │ │ ├── apex6.blif │ │ ├── apex7.blif │ │ ├── b1.blif │ │ ├── b12.blif │ │ ├── b9.blif │ │ ├── bbara.blif │ │ ├── bbrtas.blif │ │ ├── bbsse.blif │ │ ├── bbtas.blif │ │ ├── beecount.blif │ │ ├── bigkey.blif │ │ ├── bw.blif │ │ ├── c8.blif │ │ ├── cc.blif │ │ ├── cht.blif │ │ ├── clip.blif │ │ ├── clma.blif │ │ ├── cm138a.blif │ │ ├── cm150a.blif │ │ ├── cm151a.blif │ │ ├── cm152a.blif │ │ ├── cm162a.blif │ │ ├── cm163a.blif │ │ ├── cm42a.blif │ │ ├── cm82a.blif │ │ ├── cm85a.blif │ │ ├── cmb.blif │ │ ├── comp.blif │ │ ├── con1.blif │ │ ├── cordic.blif │ │ ├── count.blif │ │ ├── cps.blif │ │ ├── cse.blif │ │ ├── cu.blif │ │ ├── daio-rec.blif │ │ ├── daio.blif │ │ ├── dalu.blif │ │ ├── decod.blif │ │ ├── des.blif │ │ ├── diffeq.blif │ │ ├── dk14.blif │ │ ├── dk15.blif │ │ ├── dk16.blif │ │ ├── dk17.blif │ │ ├── dk27.blif │ │ ├── dk512.blif │ │ ├── dsip.blif │ │ ├── duke2.blif │ │ ├── e64.blif │ │ ├── ecc.blif │ │ ├── elliptic.blif │ │ ├── ex1.blif │ │ ├── ex1010.blif │ │ ├── ex4.blif │ │ ├── ex4p.blif │ │ ├── ex5p.blif │ │ ├── ex6.blif │ │ ├── example2.blif │ │ ├── f51m.blif │ │ ├── frg1.blif │ │ ├── frg2.blif │ │ ├── frisc.blif │ │ ├── gcd.blif │ │ ├── i1.blif │ │ ├── i10.blif │ │ ├── i2.blif │ │ ├── i3.blif │ │ ├── i4.blif │ │ ├── i5.blif │ │ ├── i6.blif │ │ ├── i7.blif │ │ ├── i8.blif │ │ ├── i9.blif │ │ ├── inc.blif │ │ ├── k2.blif │ │ ├── keyb.blif │ │ ├── lal.blif │ │ ├── ldd.blif │ │ ├── lion.blif │ │ ├── majority.blif │ │ ├── mark1.blif │ │ ├── mc.blif │ │ ├── misex1.blif │ │ ├── misex2.blif │ │ ├── misex3.blif │ │ ├── misex3c.blif │ │ ├── mm30a.blif │ │ ├── mm4a.blif │ │ ├── mm9a.blif │ │ ├── mm9b.blif │ │ ├── mult16a.blif │ │ ├── mult16b.blif │ │ ├── mult32a.blif │ │ ├── mux.blif │ │ ├── my-adder.blif │ │ ├── o64.blif │ │ ├── opus.blif │ │ ├── pair.blif │ │ ├── parity.blif │ │ ├── parker1986.blif │ │ ├── pcle.blif │ │ ├── pcler8.blif │ │ ├── pdc.blif │ │ ├── ph-decod.blif │ │ ├── planet.blif │ │ ├── planet1.blif │ │ ├── pm1.blif │ │ ├── pma.blif │ │ ├── rd53.blif │ │ ├── rd73.blif │ │ ├── rd84.blif │ │ ├── rot.blif │ │ ├── s1.blif │ │ ├── s1196.blif │ │ ├── s1238.blif │ │ ├── s1423.blif │ │ ├── s1488.blif │ │ ├── s1494.blif │ │ ├── s208.1.blif │ │ ├── s208.blif │ │ ├── s27.blif │ │ ├── s298.blif │ │ ├── s344.blif │ │ ├── s349.blif │ │ ├── s382.blif │ │ ├── s38417.blif │ │ ├── s38584.1.blif │ │ ├── s386.blif │ │ ├── s400.blif │ │ ├── s420.1.blif │ │ ├── s420.blif │ │ ├── s444.blif │ │ ├── s510.blif │ │ ├── s526.blif │ │ ├── s526n.blif │ │ ├── s5378.blif │ │ ├── s641.blif │ │ ├── s713.blif │ │ ├── s820.blif │ │ ├── s832.blif │ │ ├── s838.1.blif │ │ ├── s838.blif │ │ ├── s9234.1.blif │ │ ├── s953.blif │ │ ├── sand.blif │ │ ├── sao2.blif │ │ ├── sbc.blif │ │ ├── scf.blif │ │ ├── sct.blif │ │ ├── seq.blif │ │ ├── shiftreg.blif │ │ ├── spla.blif │ │ ├── sqrt8.blif │ │ ├── sqrt8ml.blif │ │ ├── squar5.blif │ │ ├── sse.blif │ │ ├── styr.blif │ │ ├── t481.blif │ │ ├── table3.blif │ │ ├── table5.blif │ │ ├── tav.blif │ │ ├── tbk.blif │ │ ├── tcon.blif │ │ ├── term1.blif │ │ ├── too-lrg.blif │ │ ├── traffic.blif │ │ ├── tseng.blif │ │ ├── ttt2.blif │ │ ├── unreg.blif │ │ ├── vda.blif │ │ ├── vg2.blif │ │ ├── x1.blif │ │ ├── x2.blif │ │ ├── x3.blif │ │ ├── x4.blif │ │ ├── xor5.blif │ │ └── z4ml.blif │ ├── README │ ├── adder.blif │ ├── alu4.blif │ ├── apex2.blif │ ├── apex4.blif │ ├── bigkey.blif │ ├── circuits.txt │ ├── clma.blif │ ├── clock_aliases.blif │ ├── clock_set_delay_aliases.blif │ ├── des.blif │ ├── diffeq.blif │ ├── dsip.blif │ ├── elliptic.blif │ ├── ex1010.blif │ ├── ex5p.blif │ ├── frisc.blif │ ├── misex3.blif │ ├── multiclock │ │ ├── cascading_ff.blif │ │ ├── iir1.blif │ │ ├── multi_clock_reader_writer.blif │ │ ├── multiclock.blif │ │ ├── multiclock_output_and_latch.blif │ │ ├── multiclock_reader_writer.blif │ │ ├── multiclock_separate_and_latch.blif │ │ ├── simple_multiclock.blif │ │ ├── stereovision3.blif │ │ └── sv_chip3_hierarchy_no_mem.blif │ ├── pdc.blif │ ├── s298.blif │ ├── s38417.blif │ ├── s38584.1.blif │ ├── seq.blif │ ├── spla.blif │ ├── tseng.blif │ └── wiremap6 │ │ ├── alu4.pre-vpr.blif │ │ ├── alu4.wiremap_area.blif │ │ ├── alu4.wiremap_depth.blif │ │ ├── apex2.pre-vpr.blif │ │ ├── apex2.wiremap_area.blif │ │ ├── apex2.wiremap_depth.blif │ │ ├── apex4.pre-vpr.blif │ │ ├── apex4.wiremap_area.blif │ │ ├── apex4.wiremap_depth.blif │ │ ├── bigkey.pre-vpr.blif │ │ ├── bigkey.wiremap_area.blif │ │ ├── bigkey.wiremap_depth.blif │ │ ├── clma.pre-vpr.blif │ │ ├── clma.wiremap_area.blif │ │ ├── clma.wiremap_depth.blif │ │ ├── des.pre-vpr.blif │ │ ├── des.wiremap_area.blif │ │ ├── des.wiremap_depth.blif │ │ ├── diffeq.pre-vpr.blif │ │ ├── diffeq.wiremap_area.blif │ │ ├── diffeq.wiremap_depth.blif │ │ ├── dsip.pre-vpr.blif │ │ ├── dsip.wiremap_area.blif │ │ ├── dsip.wiremap_depth.blif │ │ ├── elliptic.pre-vpr.blif │ │ ├── elliptic.wiremap_area.blif │ │ ├── elliptic.wiremap_depth.blif │ │ ├── ex1010.pre-vpr.blif │ │ ├── ex1010.wiremap_area.blif │ │ ├── ex1010.wiremap_depth.blif │ │ ├── ex5p.pre-vpr.blif │ │ ├── ex5p.wiremap_area.blif │ │ ├── ex5p.wiremap_depth.blif │ │ ├── frisc.pre-vpr.blif │ │ ├── frisc.wiremap_area.blif │ │ ├── frisc.wiremap_depth.blif │ │ ├── misex3.pre-vpr.blif │ │ ├── misex3.wiremap_area.blif │ │ ├── misex3.wiremap_depth.blif │ │ ├── pdc.pre-vpr.blif │ │ ├── pdc.wiremap_area.blif │ │ ├── pdc.wiremap_depth.blif │ │ ├── s298.pre-vpr.blif │ │ ├── s298.wiremap_area.blif │ │ ├── s298.wiremap_depth.blif │ │ ├── s38417.pre-vpr.blif │ │ ├── s38417.wiremap_area.blif │ │ ├── s38417.wiremap_depth.blif │ │ ├── s38584.1.pre-vpr.blif │ │ ├── s38584.1.wiremap_area.blif │ │ ├── s38584.1.wiremap_depth.blif │ │ ├── seq.pre-vpr.blif │ │ ├── seq.wiremap_area.blif │ │ ├── seq.wiremap_depth.blif │ │ ├── spla.pre-vpr.blif │ │ ├── spla.wiremap_area.blif │ │ ├── spla.wiremap_depth.blif │ │ ├── tseng.pre-vpr.blif │ │ ├── tseng.wiremap_area.blif │ │ └── tseng.wiremap_depth.blif ├── fpu │ ├── hardlogic │ │ ├── bfly.v │ │ ├── bgm.v │ │ ├── dscg.v │ │ ├── fir.v │ │ ├── mm3.v │ │ ├── ode.v │ │ ├── syn2.v │ │ └── syn7.v │ └── softlogic │ │ ├── bfly.v │ │ ├── bgm.v │ │ ├── dscg.v │ │ ├── fir.v │ │ ├── mm3.v │ │ ├── ode.v │ │ ├── syn2.v │ │ └── syn7.v ├── ispd_blif │ └── README.rst ├── microbenchmarks │ ├── always_false.blif │ ├── always_true.blif │ ├── and.blif │ ├── and_latch.blif │ ├── carry_chain.blif │ ├── const_false.blif │ ├── const_true.blif │ ├── constant_outputs_only.blif │ ├── d_flip_flop.v │ ├── equivalent.blif │ ├── false_path_mux.blif │ ├── mult_2x2.blif │ ├── mult_3x3.blif │ ├── mult_3x4.blif │ ├── mult_4x4.blif │ ├── mult_5x5.blif │ ├── mult_5x6.blif │ ├── multiconnected_lut.blif │ ├── multiconnected_lut2.blif │ ├── ndff.blif │ ├── rca_1bit.blif │ ├── rca_2bit.blif │ ├── rca_3bit.blif │ ├── rca_4bit.blif │ ├── rca_5bit.blif │ └── sub_tiles.blif ├── misc │ ├── benchmark_clocks.clock │ └── benchmark_statistics.xlsx ├── tests │ ├── conn_order.eblif │ ├── eblif_write.eblif │ ├── riscv_core_lut6.blif │ └── test_eblif.eblif ├── titan_blif │ └── README.rst ├── titan_other_blif │ ├── README.rst │ ├── ucsb_152_tap_fir_stratixiv_arch_timing.blif │ └── ucsb_152_tap_fir_stratixiv_arch_timing.sdc └── verilog │ ├── LU32PEEng.v │ ├── LU64PEEng.v │ ├── LU8PEEng.v │ ├── and_latch.v │ ├── arm_core.v │ ├── bgm.v │ ├── blob_merge.v │ ├── boundtop.v │ ├── ch_intrinsics.v │ ├── diffeq1.v │ ├── diffeq2.v │ ├── mcml.v │ ├── mkDelayWorker32B.v │ ├── mkPktMerge.v │ ├── mkSMAdapter4B.v │ ├── multiclock_output_and_latch.v │ ├── multiclock_reader_writer.v │ ├── multiclock_separate_and_latch.v │ ├── or1200.v │ ├── raygentop.v │ ├── sha.v │ ├── single_ff.v │ ├── single_wire.v │ ├── spree.v │ ├── stereovision0.v │ ├── stereovision1.v │ ├── stereovision2.v │ ├── stereovision3.v │ ├── tpu.16x16.int8.v │ └── tpu.32x32.int8.v ├── docs └── KeyExampleTasks.txt ├── misc └── basic_odin_config_split.xml ├── parse ├── parse_config │ ├── README │ ├── adders.txt │ ├── common │ │ ├── abc.txt │ │ ├── ace.txt │ │ ├── ispd_benchmarks.txt │ │ ├── odin.txt │ │ ├── titan_benchmarks.txt │ │ ├── vpr.common.txt │ │ ├── vpr.pack.txt │ │ ├── vpr.place.txt │ │ ├── vpr.route_fixed_chan_width.txt │ │ ├── vpr.route_min_chan_width.txt │ │ ├── vpr.route_relaxed_chan_width.txt │ │ ├── vtr_benchmarks.txt │ │ └── vtr_flow.txt │ ├── timing │ │ ├── vpr.pack.txt │ │ ├── vpr.place.txt │ │ ├── vpr.route_fixed_chan_width.txt │ │ ├── vpr.route_min_chan_width.txt │ │ └── vpr.route_relaxed_chan_width.txt │ ├── vpr_chain.txt │ ├── vpr_clock_modeling.txt │ ├── vpr_fixed_chan_width.txt │ ├── vpr_hard_fpu.txt │ ├── vpr_ispd.txt │ ├── vpr_multiclock.txt │ ├── vpr_no_timing.txt │ ├── vpr_parse_second_file.txt │ ├── vpr_power.txt │ ├── vpr_power_detailed.txt │ ├── vpr_standard.txt │ └── vpr_titan.txt ├── pass_requirements │ ├── README │ ├── common │ │ ├── pass_requirements.ispd_benchmarks.txt │ │ ├── pass_requirements.titan_benchmarks.txt │ │ ├── pass_requirements.vpr_pack_place.txt │ │ ├── pass_requirements.vpr_route_fixed_chan_width.txt │ │ ├── pass_requirements.vpr_route_min_chan_width.txt │ │ ├── pass_requirements.vpr_route_relaxed_chan_width.txt │ │ ├── pass_requirements.vpr_status.txt │ │ └── pass_requirements.vtr_benchmarks.txt │ ├── pass_requirements.txt │ ├── pass_requirements_analysis_only.txt │ ├── pass_requirements_chain.txt │ ├── pass_requirements_clock_modeling.txt │ ├── pass_requirements_fixed_chan_width.txt │ ├── pass_requirements_multiclock.txt │ ├── pass_requirements_no_timing.txt │ ├── pass_requirements_power.txt │ ├── pass_requirements_power_only.txt │ ├── pass_requirements_route_only.txt │ ├── pass_requirements_verify_rr_graph.txt │ ├── pass_requirements_vpr_ispd.txt │ ├── pass_requirements_vpr_titan.txt │ └── timing │ │ ├── pass_requirements.vpr_pack_place.txt │ │ ├── pass_requirements.vpr_route_fixed_chan_width.txt │ │ ├── pass_requirements.vpr_route_min_chan_width.txt │ │ └── pass_requirements.vpr_route_relaxed_chan_width.txt └── qor_config │ ├── qor_fixed_chan_width.txt │ ├── qor_multiclock.txt │ ├── qor_no_timing.txt │ ├── qor_rr_graph.txt │ ├── qor_standard.txt │ ├── qor_vpr_ispd.txt │ └── qor_vpr_titan.txt ├── primitives.v ├── scripts ├── .gitignore ├── arch_gen │ ├── arch_gen.py │ ├── complexblocks │ │ ├── 130nm │ │ │ ├── io.xml │ │ │ ├── memory.xml │ │ │ └── mult_36.xml │ │ ├── 22nm │ │ │ ├── io.xml │ │ │ ├── memory.xml │ │ │ └── mult_36.xml │ │ └── 45nm │ │ │ ├── io.xml │ │ │ ├── memory.xml │ │ │ └── mult_36.xml │ └── models │ │ ├── dual_port_ram.xml │ │ ├── multiply.xml │ │ └── single_port_ram.xml ├── benchtracker │ ├── LICENSE │ ├── __init__.py │ ├── flask_cors │ │ ├── __init__.py │ │ ├── core.py │ │ ├── decorator.py │ │ ├── extension.py │ │ ├── six.py │ │ └── version.py │ ├── interface_db.py │ ├── plotter-offline.py │ ├── populate_db.py │ ├── server_db.py │ ├── static │ │ ├── FileSaver.js │ │ ├── plotter.js │ │ ├── viewer.css │ │ └── viewer.js │ ├── templates │ │ └── viewer.html │ └── util.py ├── blackbox_latches.pl ├── blif2vhd.pl ├── blif_splicer.py ├── download_ispd.py ├── download_titan.py ├── flow_script_template.txt ├── generate_cmos_tech_data.pl ├── generate_tech_xml_files.sh ├── generate_testbench.pl ├── ispd2vtr.py ├── mover.sh ├── perl_libs │ └── XML-TreePP-0.41 │ │ ├── Changes │ │ ├── MANIFEST │ │ ├── META.yml │ │ ├── Makefile.PL │ │ ├── README │ │ ├── example │ │ └── envxml.cgi │ │ ├── lib │ │ └── XML │ │ │ └── TreePP.pm │ │ ├── make-dist.sh │ │ └── t │ │ ├── 00_pod.t │ │ ├── 01_parse.t │ │ ├── 02_write.t │ │ ├── 03_parsefile.t │ │ ├── 04_escape.t │ │ ├── 05_empty.t │ │ ├── 06_cdata.t │ │ ├── 07_attr_prefix.t │ │ ├── 08_force_array.t │ │ ├── 09_http-lite.t │ │ ├── 10_http-lwp.t │ │ ├── 11_escape_cdata.t │ │ ├── 12_escape_charref.t │ │ ├── 13_encoding_en.t │ │ ├── 14_encoding_zh.t │ │ ├── 15_encoding_ja.t │ │ ├── 16_encoding_ko.t │ │ ├── 17_output_encoding.t │ │ ├── 18_escape_amp.t │ │ ├── 19_multi_text.t │ │ ├── 20_http-lite-cached.t │ │ ├── 21_http-lwp-cached.t │ │ ├── 22_http-lite-headers.t │ │ ├── 23_http-lwp-headers.t │ │ ├── 24_ignore_error.t │ │ ├── 25_text_node_key.t │ │ ├── 26_attr_prefix_null.t │ │ ├── 27_http-lite-force.t │ │ ├── 28_http-lwp-force.t │ │ ├── 29_http-lwp-withcache.t │ │ ├── 30_first_out.t │ │ ├── 31_tie_ixhash.t │ │ ├── 32_base_class.t │ │ ├── 33_indent.t │ │ ├── 34_utf8_flag.t │ │ ├── 35_force_hash.t │ │ ├── 36_elem_class.t │ │ ├── 37_undef.t │ │ ├── 38_cdata_cdsect.t │ │ ├── 39_writefile.t │ │ ├── 40_writefile_jcode.t │ │ ├── 41_writefile_encode.t │ │ ├── 42_cdata_comment.t │ │ ├── 43_encoding_quote.t │ │ ├── 44_utf8_bom.t │ │ ├── 45_attr_space.t │ │ ├── 46_xml_deref.t │ │ ├── 47_xml_deref_utf8.t │ │ ├── 48_blobref.t │ │ ├── 49_invalid_encoding.t │ │ ├── 50_invalid_tree.t │ │ ├── 51_RT_42441.t │ │ ├── 52_require_xml_decl.t │ │ ├── 53_empty_text_node.t │ │ └── example │ │ ├── hello-en-latin1.xml │ │ ├── hello-en-nodecl-bom.xml │ │ ├── hello-en-nodecl.xml │ │ ├── hello-en-noenc-bom.xml │ │ ├── hello-en-noenc.xml │ │ ├── hello-en-utf8-bom.xml │ │ ├── hello-en-utf8.xml │ │ ├── hello-ja-euc.xml │ │ ├── hello-ja-sjis.xml │ │ ├── hello-ja-utf8.xml │ │ ├── hello-ko-euc.xml │ │ ├── hello-ko-utf8.xml │ │ ├── hello-zh-big5.xml │ │ ├── hello-zh-gb2312.xml │ │ ├── hello-zh-utf8.xml │ │ └── index.rdf ├── populate_after_running_task.sh ├── python_libs │ └── vtr │ │ ├── __init__.py │ │ ├── abc │ │ ├── __init__.py │ │ └── abc.py │ │ ├── ace │ │ ├── __init__.py │ │ └── ace.py │ │ ├── error.py │ │ ├── flow.py │ │ ├── inspect.py │ │ ├── odin │ │ ├── __init__.py │ │ └── odin.py │ │ ├── parse_vtr_flow.py │ │ ├── parse_vtr_task.py │ │ ├── paths.py │ │ ├── task.py │ │ ├── util.py │ │ └── vpr │ │ ├── __init__.py │ │ └── vpr.py ├── qor_compare.py ├── restore_multiclock_latch.pl ├── restore_multiclock_latch_information.pl ├── run_vtr_flow.py ├── run_vtr_task.py ├── spice │ ├── buf │ │ ├── 1.spz │ │ ├── 16.spz │ │ ├── 16_na.spz │ │ ├── 1_na.spz │ │ ├── 4.spz │ │ ├── 4_na.spz │ │ ├── 64.spz │ │ └── 64_na.spz │ ├── buf_levr │ │ ├── 1.spz │ │ ├── 16.spz │ │ ├── 16_na.spz │ │ ├── 1_na.spz │ │ ├── 4.spz │ │ ├── 4_na.spz │ │ ├── 64.spz │ │ └── 64_na.spz │ ├── dff │ │ ├── 1.spz │ │ ├── 1_na.spz │ │ ├── 2.spz │ │ ├── 4.spz │ │ └── 8.spz │ ├── lut │ │ ├── 2.spz │ │ ├── 2_na.spz │ │ ├── 4.spz │ │ ├── 4_na.spz │ │ ├── 6.spz │ │ └── 6_na.spz │ ├── mux │ │ ├── 16.spz │ │ ├── 16_na.spz │ │ ├── 25.spz │ │ ├── 25_na.spz │ │ ├── 4.spz │ │ ├── 4_na.spz │ │ ├── 9.spz │ │ └── 9_na.spz │ ├── run_spice.py │ ├── subckt │ │ ├── dff.sp │ │ ├── inv.sp │ │ ├── level_restorer.sp │ │ ├── mux2.sp │ │ ├── mux2trans.sp │ │ ├── mux3.sp │ │ ├── mux4.sp │ │ ├── mux5.sp │ │ └── nmos_pmos.sp │ └── temp │ │ └── README ├── update_benchtracker.sh ├── upgrade_arch.py └── vcd2act.pl ├── sdc └── samples │ ├── A.sdc │ ├── B.sdc │ ├── C.sdc │ ├── D.sdc │ ├── E.sdc │ ├── F.sdc │ ├── clock_aliases │ ├── clk.sdc │ ├── clk_assign.sdc │ ├── counter_clk.sdc │ └── set_delay.sdc │ ├── combinational.blif │ ├── combinational_default.sdc │ ├── multiclock.blif │ ├── multiclock_default.sdc │ ├── singleclock.blif │ ├── singleclock_default.sdc │ └── stereovision3.sdc ├── tasks ├── arithmetic_tasks │ ├── FIR_filters │ │ └── config │ │ │ └── config.txt │ ├── FIR_filters_frac │ │ └── config │ │ │ └── config.txt │ ├── adder_trees │ │ └── config │ │ │ └── config.txt │ ├── cmu_DFT │ │ └── config │ │ │ └── config.txt │ ├── cmu_DFT_frac │ │ └── config │ │ │ └── config.txt │ ├── figure_8 │ │ └── config │ │ │ └── config.txt │ ├── multless_consts │ │ └── config │ │ │ └── config.txt │ ├── open_cores │ │ └── config │ │ │ └── config.txt │ ├── open_cores_frac │ │ └── config │ │ │ └── config.txt │ └── table_X │ │ └── config │ │ └── config.txt ├── basic_flow │ └── config │ │ ├── config.txt │ │ └── golden_results.txt ├── checkin_reg │ └── config │ │ ├── config.txt │ │ └── golden_results.txt ├── func_multiclock │ ├── blanket │ │ └── config │ │ │ └── config.txt │ ├── iterative │ │ └── config │ │ │ └── config.txt │ ├── once │ │ └── config │ │ │ └── config.txt │ └── vanilla │ │ └── config │ │ └── config.txt ├── multiclock_mcnc │ └── config │ │ └── config.txt ├── power │ ├── power_frac_sweep │ │ └── config │ │ │ └── config.txt │ ├── power_nofrac │ │ └── config │ │ │ └── config.txt │ ├── power_nofrac_130nm │ │ └── config │ │ │ └── config.txt │ ├── power_nofrac_22nm │ │ └── config │ │ │ └── config.txt │ ├── power_quick │ │ └── config │ │ │ └── config.txt │ ├── power_sparse_crossbar_sweep │ │ └── config │ │ │ └── config.txt │ └── power_std │ │ └── config │ │ └── config.txt ├── regression_bidir │ └── config │ │ ├── config.txt │ │ └── golden_results.txt ├── regression_fpu_hard_block_arch │ └── config │ │ ├── config.txt │ │ └── golden_results.txt ├── regression_fpu_soft_logic_arch │ └── config │ │ ├── config.txt │ │ └── golden_results.txt ├── regression_mcnc │ └── config │ │ ├── config.txt │ │ └── golden_results.txt ├── regression_tests │ ├── README.md │ ├── pgo_profile │ │ ├── task_list.txt │ │ ├── titan │ │ │ └── config │ │ │ │ └── config.txt │ │ └── vtr │ │ │ └── config │ │ │ └── config.txt │ ├── regression_test.ods │ ├── vtr_reg_basic │ │ ├── basic_no_timing │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── basic_timing │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── basic_timing_no_sdc │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ └── task_list.txt │ ├── vtr_reg_multiclock │ │ └── task_list.txt │ ├── vtr_reg_nightly │ │ ├── complex_switch │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── task_list.txt │ │ ├── titan_other │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── titan_quick_qor │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── vpr_reg_mcnc │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── vpr_verify_rr_graph │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── vpr_verify_rr_graph_bidir │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── vpr_verify_rr_graph_complex_switch │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── vpr_verify_rr_graph_error_check │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── vpr_verify_rr_graph_titan │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── vtr_bidir │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── vtr_func_formal │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── vtr_reg_netlist_writer │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── vtr_reg_qor_chain │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── vtr_reg_qor_chain_depop │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── vtr_timing_update_diff │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ └── vtr_timing_update_diff_titan │ │ │ └── config │ │ │ ├── config.txt │ │ │ └── golden_results.txt │ ├── vtr_reg_strong │ │ ├── strong_absorb_buffers │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_analysis_only │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_analytic_placer │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_bidir │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_binary │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_blocks_with_no_inputs │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_bounding_box │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_breadth_first │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_check_route_options │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_cin_tie_off │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_clock_aliases │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_clock_aliases_set_delay │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_clock_buf │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ ├── golden_results.txt │ │ │ │ ├── k6_frac_N10_mem32K_40nm_clk_buf.xml │ │ │ │ ├── multiclock.sdc │ │ │ │ └── multiclock_buf.blif │ │ ├── strong_clock_modeling │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_clock_pll │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ ├── golden_results.txt │ │ │ │ ├── k6_frac_N10_mem32K_40nm_clk_pll_invalid.xml │ │ │ │ ├── k6_frac_N10_mem32K_40nm_clk_pll_valid.xml │ │ │ │ └── multiclock_buf.blif │ │ ├── strong_cluster_seed_type │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_constant_outputs │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_custom_grid │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_custom_pin_locs │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_custom_switch_block │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_dedicated_clock │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_default_fc_pinlocs │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_depop │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_detailed_timing │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_eblif_vpr │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_eblif_vpr_write │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_echo_files │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_equivalent_sites │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_fc_abs │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_fix_clusters │ │ │ ├── apex2_block_locations.place │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_fix_pins_random │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_flyover_wires │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_fpu_hard_block_arch │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_fracturable_luts │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_full_stats │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_func_formal_flow │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_func_formal_vpr │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_global_nonuniform │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_global_routing │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_graphics_commands │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_manual_annealing │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_mcnc │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_minimax_budgets │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_multiclock │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ ├── golden_results.txt │ │ │ │ ├── multiclock.blif │ │ │ │ └── multiclock.sdc │ │ ├── strong_no_timing │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_pack │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_pack_and_place │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_pack_disable │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_place_delay_calc_method │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_place_delay_model │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_place_effort_scaling │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_place_quench_slack │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_post_routing_sync │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_power │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_route_only │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_route_reconverge │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_router_heap │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_router_init_timing │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_router_lookahead │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_router_update_lb_delays │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_routing_differing_modes │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_routing_modes │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_scale_delay_budgets │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_sdc │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_soft_multipliers │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_sub_tiles │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_sweep_constant_outputs │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_target_pin_util │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_timing │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_timing_report_detail │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_timing_update_diff │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_timing_update_type │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_titan │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_two_chains │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_unroute_analysis │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_verify_rr_graph │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ ├── strong_verify_rr_graph_bin │ │ │ └── config │ │ │ │ ├── config.txt │ │ │ │ └── golden_results.txt │ │ └── task_list.txt │ ├── vtr_reg_valgrind │ │ ├── task_list.txt │ │ └── valgrind │ │ │ └── config │ │ │ ├── config.txt │ │ │ └── golden_results.txt │ ├── vtr_reg_valgrind_small │ │ ├── task_list.txt │ │ └── valgrind_small │ │ │ └── config │ │ │ ├── config.txt │ │ │ └── golden_results.txt │ └── vtr_reg_weekly │ │ ├── task_list.txt │ │ ├── vpr_ispd │ │ └── config │ │ │ ├── config.txt │ │ │ └── golden_results.txt │ │ ├── vtr_reg_fpu_hard_block_arch │ │ └── config │ │ │ ├── config.txt │ │ │ └── golden_results.txt │ │ ├── vtr_reg_fpu_soft_logic_arch │ │ └── config │ │ │ ├── config.txt │ │ │ └── golden_results.txt │ │ ├── vtr_reg_qor_chain_predictor_off │ │ └── config │ │ │ ├── config.txt │ │ │ └── golden_results.txt │ │ ├── vtr_reg_titan │ │ └── config │ │ │ ├── config.txt │ │ │ └── golden_results.txt │ │ └── vtr_reg_titan_he │ │ └── config │ │ ├── config.txt │ │ └── golden_results.txt ├── run_all.sh ├── timing │ └── config │ │ ├── config.txt │ │ └── golden_results.txt ├── timing_chain │ └── config │ │ ├── config.txt │ │ └── golden_results.txt └── timing_small │ └── config │ ├── config.txt │ └── golden_results.txt └── tech ├── PTM_130nm ├── 130nm.pm ├── 130nm.xml └── readme.txt ├── PTM_22nm ├── 22nm.pm ├── 22nm.xml └── readme.txt └── PTM_45nm ├── 45nm.pm ├── 45nm.xml └── readme.txt /.clang-format: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/.clang-format -------------------------------------------------------------------------------- /.git-blame-ignore-revs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/.git-blame-ignore-revs -------------------------------------------------------------------------------- /.gitattributes: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/.gitattributes -------------------------------------------------------------------------------- /.github/kokoro/run-vtr.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/.github/kokoro/run-vtr.sh -------------------------------------------------------------------------------- /.github/kokoro/steps/vtr-min-setup.sh: -------------------------------------------------------------------------------- 1 | #!/bin/bash 2 | -------------------------------------------------------------------------------- /.github/labeler.yml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/.github/labeler.yml -------------------------------------------------------------------------------- /.github/travis/build.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/.github/travis/build.sh -------------------------------------------------------------------------------- /.github/travis/common.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/.github/travis/common.sh -------------------------------------------------------------------------------- /.github/travis/install.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/.github/travis/install.sh -------------------------------------------------------------------------------- /.github/travis/setup.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/.github/travis/setup.sh -------------------------------------------------------------------------------- /.gitignore: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/.gitignore -------------------------------------------------------------------------------- /.readthedocs.yaml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/.readthedocs.yaml -------------------------------------------------------------------------------- /.travis.yml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/.travis.yml -------------------------------------------------------------------------------- /BUILDING.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/BUILDING.md -------------------------------------------------------------------------------- /CHANGELOG.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/CHANGELOG.md -------------------------------------------------------------------------------- /CMakeLists.txt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/CMakeLists.txt -------------------------------------------------------------------------------- /CONTRIBUTING.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/CONTRIBUTING.md -------------------------------------------------------------------------------- /Dockerfile: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/Dockerfile -------------------------------------------------------------------------------- /LICENSE.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/LICENSE.md -------------------------------------------------------------------------------- /Makefile: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/Makefile -------------------------------------------------------------------------------- /ODIN_II/.gitignore: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ODIN_II/.gitignore -------------------------------------------------------------------------------- /ODIN_II/CMakeLists.txt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ODIN_II/CMakeLists.txt -------------------------------------------------------------------------------- /ODIN_II/Makefile: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ODIN_II/Makefile -------------------------------------------------------------------------------- /ODIN_II/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ODIN_II/README.md -------------------------------------------------------------------------------- /ODIN_II/SRC/Hashtable.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ODIN_II/SRC/Hashtable.cpp -------------------------------------------------------------------------------- /ODIN_II/SRC/adders.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ODIN_II/SRC/adders.cpp -------------------------------------------------------------------------------- /ODIN_II/SRC/ast_util.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ODIN_II/SRC/ast_util.cpp -------------------------------------------------------------------------------- /ODIN_II/SRC/enum_str.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ODIN_II/SRC/enum_str.cpp -------------------------------------------------------------------------------- /ODIN_II/SRC/memories.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ODIN_II/SRC/memories.cpp -------------------------------------------------------------------------------- /ODIN_II/SRC/odin_ii.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ODIN_II/SRC/odin_ii.cpp -------------------------------------------------------------------------------- /ODIN_II/SRC/odin_util.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ODIN_II/SRC/odin_util.cpp -------------------------------------------------------------------------------- /ODIN_II/SRC/read_blif.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ODIN_II/SRC/read_blif.cpp -------------------------------------------------------------------------------- /ODIN_II/exec_wrapper.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ODIN_II/exec_wrapper.sh -------------------------------------------------------------------------------- /ODIN_II/main.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ODIN_II/main.cpp -------------------------------------------------------------------------------- /ODIN_II/odin_II: -------------------------------------------------------------------------------- 1 | ../build/ODIN_II/odin_II -------------------------------------------------------------------------------- /ODIN_II/regression_test/.library/output_on_error.conf: -------------------------------------------------------------------------------- 1 | regression_params=--verbose --no_color 2 | -------------------------------------------------------------------------------- /ODIN_II/regression_test/.library/threaded_sim.conf: -------------------------------------------------------------------------------- 1 | simulation_params=-j4 -------------------------------------------------------------------------------- /ODIN_II/regression_test/.library/valgrind_simulation.conf: -------------------------------------------------------------------------------- 1 | script_simulation_params= --tool valgrind -------------------------------------------------------------------------------- /ODIN_II/regression_test/.library/valgrind_synthesis.conf: -------------------------------------------------------------------------------- 1 | script_synthesis_params= --tool valgrind -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/third_party/.gitignore: -------------------------------------------------------------------------------- 1 | task_list.conf 2 | sv-tests -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/FIR/SOURCE.txt: -------------------------------------------------------------------------------- 1 | http://kastner.ucsd.edu/fir-benchmarks/ -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/keywords/assign/assign_int_wide.v: -------------------------------------------------------------------------------- 1 | `define WIDTH 32 2 | `include "assign.vh" -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/keywords/assign/assign_wide.v: -------------------------------------------------------------------------------- 1 | `define WIDTH 3 2 | `include "assign.vh" -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/keywords/inout/simple_inout_output: -------------------------------------------------------------------------------- 1 | in_out2 out 2 | z 1 3 | 0 0 4 | 1 1 -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/operators/config.txt: -------------------------------------------------------------------------------- 1 | --arch_list small_sweep 2 | -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/operators/signed_64bits_sr_ultra_wide_output: -------------------------------------------------------------------------------- 1 | out 2 | 0x1 3 | 0x0 4 | 5 | -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/operators/signed_variable_sr_ultra_wide_output: -------------------------------------------------------------------------------- 1 | out 2 | 0x1 3 | 0x0 4 | 5 | -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/operators/unary_bitwise_bufnode_output: -------------------------------------------------------------------------------- 1 | out 2 | 0 3 | 1 -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/operators/unsigned_64bits_asr_ultra_wide_output: -------------------------------------------------------------------------------- 1 | out 2 | 0x1 3 | 0x0 4 | 5 | -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/operators/unsigned_64bits_sr_ultra_wide_output: -------------------------------------------------------------------------------- 1 | out 2 | 0x1 3 | 0x0 4 | 5 | -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/preprocessor/default_net_input: -------------------------------------------------------------------------------- 1 | GLOBAL_SIM_BASE_CLK in 2 | 0 0 3 | 0 1 -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/preprocessor/default_net_output: -------------------------------------------------------------------------------- 1 | out 2 | 0 3 | 1 -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/preprocessor/ifdef_defined_input: -------------------------------------------------------------------------------- 1 | GLOBAL_SIM_BASE_CLK in 2 | 0 0 3 | 0 1 -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/preprocessor/ifdef_defined_output: -------------------------------------------------------------------------------- 1 | out 2 | 0 3 | 1 -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/preprocessor/ifdef_else_defined_output: -------------------------------------------------------------------------------- 1 | out 2 | 0 3 | 0 4 | 1 5 | 1 -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/preprocessor/ifdef_undefined_input: -------------------------------------------------------------------------------- 1 | GLOBAL_SIM_BASE_CLK in 2 | 0 0 3 | 0 1 -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/preprocessor/ifdef_undefined_output: -------------------------------------------------------------------------------- 1 | out 2 | x 3 | x -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/preprocessor/ifndef_defined_input: -------------------------------------------------------------------------------- 1 | GLOBAL_SIM_BASE_CLK in 2 | 0 0 3 | 0 1 -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/preprocessor/ifndef_defined_output: -------------------------------------------------------------------------------- 1 | out 2 | x 3 | x -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/preprocessor/ifndef_else_undefined_output: -------------------------------------------------------------------------------- 1 | out 2 | 0 3 | 0 4 | 1 5 | 1 -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/preprocessor/ifndef_undefined_input: -------------------------------------------------------------------------------- 1 | GLOBAL_SIM_BASE_CLK in 2 | 0 0 3 | 0 1 -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/preprocessor/ifndef_undefined_output: -------------------------------------------------------------------------------- 1 | out 2 | 0 3 | 1 -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/preprocessor/nested_operation_define_output: -------------------------------------------------------------------------------- 1 | b 2 | 1 3 | 0 -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/preprocessor/operation_define_input: -------------------------------------------------------------------------------- 1 | GLOBAL_SIM_BASE_CLK a 2 | 0 0 3 | 0 1 -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/preprocessor/operation_define_output: -------------------------------------------------------------------------------- 1 | b 2 | 1 3 | 0 -------------------------------------------------------------------------------- /ODIN_II/regression_test/benchmark/verilog/syntax/config.txt: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /ODIN_II/verify_odin.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ODIN_II/verify_odin.sh -------------------------------------------------------------------------------- /README.developers.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/README.developers.md -------------------------------------------------------------------------------- /README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/README.md -------------------------------------------------------------------------------- /SUPPORT.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/SUPPORT.md -------------------------------------------------------------------------------- /abc/.appveyor.yml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/.appveyor.yml -------------------------------------------------------------------------------- /abc/.gitattributes: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/.gitattributes -------------------------------------------------------------------------------- /abc/.gitignore: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/.gitignore -------------------------------------------------------------------------------- /abc/.hgignore: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/.hgignore -------------------------------------------------------------------------------- /abc/.travis.yml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/.travis.yml -------------------------------------------------------------------------------- /abc/CMakeLists.txt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/CMakeLists.txt -------------------------------------------------------------------------------- /abc/Makefile: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/Makefile -------------------------------------------------------------------------------- /abc/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/README.md -------------------------------------------------------------------------------- /abc/abc: -------------------------------------------------------------------------------- 1 | ../build/abc/abc -------------------------------------------------------------------------------- /abc/abc.rc: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/abc.rc -------------------------------------------------------------------------------- /abc/abcexe.dsp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/abcexe.dsp -------------------------------------------------------------------------------- /abc/abclib.dsp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/abclib.dsp -------------------------------------------------------------------------------- /abc/abcspace.dsw: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/abcspace.dsw -------------------------------------------------------------------------------- /abc/arch_flags.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/arch_flags.c -------------------------------------------------------------------------------- /abc/copyright.txt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/copyright.txt -------------------------------------------------------------------------------- /abc/depends.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/depends.sh -------------------------------------------------------------------------------- /abc/i10.aig: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/i10.aig -------------------------------------------------------------------------------- /abc/lib/pthread.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/lib/pthread.h -------------------------------------------------------------------------------- /abc/lib/sched.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/lib/sched.h -------------------------------------------------------------------------------- /abc/lib/semaphore.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/lib/semaphore.h -------------------------------------------------------------------------------- /abc/readmeaig: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/readmeaig -------------------------------------------------------------------------------- /abc/src/aig/aig/aig.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aig.h -------------------------------------------------------------------------------- /abc/src/aig/aig/aigCuts.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigCuts.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigDfs.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigDfs.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigDoms.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigDoms.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigDup.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigDup.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigFact.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigFact.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigJust.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigJust.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigMan.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigMem.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigMem.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigMffc.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigMffc.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigObj.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigObj.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigOper.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigOper.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigPack.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigPack.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigPart.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigPart.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigRepr.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigRepr.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigRet.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigRet.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigRetF.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigRetF.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigScl.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigScl.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigShow.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigShow.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigTest.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigTest.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigTsim.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigTsim.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigUtil.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigUtil.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aigWin.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aigWin.c -------------------------------------------------------------------------------- /abc/src/aig/aig/aig_.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/aig/aig_.c -------------------------------------------------------------------------------- /abc/src/aig/gia/gia.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/gia.c -------------------------------------------------------------------------------- /abc/src/aig/gia/gia.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/gia.h -------------------------------------------------------------------------------- /abc/src/aig/gia/giaAgi.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaAgi.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaAig.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaAig.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaAig.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaAig.h -------------------------------------------------------------------------------- /abc/src/aig/gia/giaCCof.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaCCof.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaCSat.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaCSat.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaCTas.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaCTas.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaCex.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaCex.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaClp.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaClp.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaCof.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaCof.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaCone.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaCone.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaCut.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaCut.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaDfs.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaDfs.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaDup.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaDup.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaEdge.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaEdge.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaEra.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaEra.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaEra2.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaEra2.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaEsop.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaEsop.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaFx.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaFx.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaGig.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaGig.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaHash.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaHash.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaHcd.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaHcd.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaIf.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaIf.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaIff.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaIff.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaIiff.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaIiff.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaIiff.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaIiff.h -------------------------------------------------------------------------------- /abc/src/aig/gia/giaIso.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaIso.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaIso2.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaIso2.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaIso3.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaIso3.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaJf.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaJf.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaKf.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaKf.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaLf.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaLf.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaMan.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaMem.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaMem.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaMf.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaMf.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaMffc.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaMffc.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaMfs.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaMfs.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaMini.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaMini.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaNf.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaNf.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaOf.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaOf.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaPack.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaPack.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaPat.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaPat.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaPf.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaPf.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaProp.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaProp.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaQbf.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaQbf.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaRex.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaRex.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaSat.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaSat.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaSat3.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaSat3.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaScl.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaScl.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaShow.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaShow.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaSim.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaSim.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaSim2.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaSim2.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaSort.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaSort.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaStg.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaStg.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaStr.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaStr.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaSupp.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaSupp.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaTim.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaTim.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaTis.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaTis.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaTsim.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaTsim.c -------------------------------------------------------------------------------- /abc/src/aig/gia/giaUtil.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/gia/giaUtil.c -------------------------------------------------------------------------------- /abc/src/aig/hop/cudd2.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/hop/cudd2.c -------------------------------------------------------------------------------- /abc/src/aig/hop/cudd2.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/hop/cudd2.h -------------------------------------------------------------------------------- /abc/src/aig/hop/hop.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/hop/hop.h -------------------------------------------------------------------------------- /abc/src/aig/hop/hopDfs.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/hop/hopDfs.c -------------------------------------------------------------------------------- /abc/src/aig/hop/hopMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/hop/hopMan.c -------------------------------------------------------------------------------- /abc/src/aig/hop/hopMem.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/hop/hopMem.c -------------------------------------------------------------------------------- /abc/src/aig/hop/hopObj.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/hop/hopObj.c -------------------------------------------------------------------------------- /abc/src/aig/hop/hopOper.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/hop/hopOper.c -------------------------------------------------------------------------------- /abc/src/aig/hop/hopUtil.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/hop/hopUtil.c -------------------------------------------------------------------------------- /abc/src/aig/hop/hop_.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/hop/hop_.c -------------------------------------------------------------------------------- /abc/src/aig/ioa/ioa.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/ioa/ioa.h -------------------------------------------------------------------------------- /abc/src/aig/ioa/ioaUtil.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/ioa/ioaUtil.c -------------------------------------------------------------------------------- /abc/src/aig/ivy/attr.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/ivy/attr.h -------------------------------------------------------------------------------- /abc/src/aig/ivy/ivy.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/ivy/ivy.h -------------------------------------------------------------------------------- /abc/src/aig/ivy/ivyCut.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/ivy/ivyCut.c -------------------------------------------------------------------------------- /abc/src/aig/ivy/ivyDfs.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/ivy/ivyDfs.c -------------------------------------------------------------------------------- /abc/src/aig/ivy/ivyDsd.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/ivy/ivyDsd.c -------------------------------------------------------------------------------- /abc/src/aig/ivy/ivyHaig.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/ivy/ivyHaig.c -------------------------------------------------------------------------------- /abc/src/aig/ivy/ivyMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/ivy/ivyMan.c -------------------------------------------------------------------------------- /abc/src/aig/ivy/ivyMem.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/ivy/ivyMem.c -------------------------------------------------------------------------------- /abc/src/aig/ivy/ivyObj.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/ivy/ivyObj.c -------------------------------------------------------------------------------- /abc/src/aig/ivy/ivyOper.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/ivy/ivyOper.c -------------------------------------------------------------------------------- /abc/src/aig/ivy/ivyRwr.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/ivy/ivyRwr.c -------------------------------------------------------------------------------- /abc/src/aig/ivy/ivySeq.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/ivy/ivySeq.c -------------------------------------------------------------------------------- /abc/src/aig/ivy/ivyShow.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/ivy/ivyShow.c -------------------------------------------------------------------------------- /abc/src/aig/ivy/ivyUtil.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/ivy/ivyUtil.c -------------------------------------------------------------------------------- /abc/src/aig/ivy/ivy_.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/ivy/ivy_.c -------------------------------------------------------------------------------- /abc/src/aig/miniaig/module.make: -------------------------------------------------------------------------------- 1 | SRC += 2 | -------------------------------------------------------------------------------- /abc/src/aig/miniaig/ndr.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/miniaig/ndr.h -------------------------------------------------------------------------------- /abc/src/aig/saig/saig.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/saig/saig.h -------------------------------------------------------------------------------- /abc/src/aig/saig/saig_.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/aig/saig/saig_.c -------------------------------------------------------------------------------- /abc/src/base/abc/abc.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/abc/abc.h -------------------------------------------------------------------------------- /abc/src/base/abc/abcAig.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/abc/abcAig.c -------------------------------------------------------------------------------- /abc/src/base/abc/abcDfs.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/abc/abcDfs.c -------------------------------------------------------------------------------- /abc/src/base/abc/abcHie.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/abc/abcHie.c -------------------------------------------------------------------------------- /abc/src/base/abc/abcInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/abc/abcInt.h -------------------------------------------------------------------------------- /abc/src/base/abc/abcLib.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/abc/abcLib.c -------------------------------------------------------------------------------- /abc/src/base/abc/abcNtk.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/abc/abcNtk.c -------------------------------------------------------------------------------- /abc/src/base/abc/abcObj.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/abc/abcObj.c -------------------------------------------------------------------------------- /abc/src/base/abc/abcSop.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/abc/abcSop.c -------------------------------------------------------------------------------- /abc/src/base/abc/abc_.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/abc/abc_.c -------------------------------------------------------------------------------- /abc/src/base/abci/abc.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/abci/abc.c -------------------------------------------------------------------------------- /abc/src/base/abci/abcBm.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/abci/abcBm.c -------------------------------------------------------------------------------- /abc/src/base/abci/abcFx.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/abci/abcFx.c -------------------------------------------------------------------------------- /abc/src/base/abci/abcIf.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/abci/abcIf.c -------------------------------------------------------------------------------- /abc/src/base/abci/abcMv.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/abci/abcMv.c -------------------------------------------------------------------------------- /abc/src/base/abci/abcRr.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/abci/abcRr.c -------------------------------------------------------------------------------- /abc/src/base/acb/acb.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/acb/acb.c -------------------------------------------------------------------------------- /abc/src/base/acb/acb.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/acb/acb.h -------------------------------------------------------------------------------- /abc/src/base/acb/acbAbc.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/acb/acbAbc.c -------------------------------------------------------------------------------- /abc/src/base/acb/acbAig.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/acb/acbAig.c -------------------------------------------------------------------------------- /abc/src/base/acb/acbCom.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/acb/acbCom.c -------------------------------------------------------------------------------- /abc/src/base/acb/acbMfs.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/acb/acbMfs.c -------------------------------------------------------------------------------- /abc/src/base/acb/acbPar.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/acb/acbPar.h -------------------------------------------------------------------------------- /abc/src/base/bac/bac.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/bac/bac.c -------------------------------------------------------------------------------- /abc/src/base/bac/bac.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/bac/bac.h -------------------------------------------------------------------------------- /abc/src/base/bac/bacBac.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/bac/bacBac.c -------------------------------------------------------------------------------- /abc/src/base/bac/bacCom.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/bac/bacCom.c -------------------------------------------------------------------------------- /abc/src/base/bac/bacLib.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/bac/bacLib.c -------------------------------------------------------------------------------- /abc/src/base/bac/bacNtk.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/bac/bacNtk.c -------------------------------------------------------------------------------- /abc/src/base/bac/bacPrs.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/bac/bacPrs.h -------------------------------------------------------------------------------- /abc/src/base/bac/bacPtr.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/bac/bacPtr.c -------------------------------------------------------------------------------- /abc/src/base/cba/cba.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/cba/cba.c -------------------------------------------------------------------------------- /abc/src/base/cba/cba.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/cba/cba.h -------------------------------------------------------------------------------- /abc/src/base/cba/cbaCba.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/cba/cbaCba.c -------------------------------------------------------------------------------- /abc/src/base/cba/cbaCom.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/cba/cbaCom.c -------------------------------------------------------------------------------- /abc/src/base/cba/cbaNtk.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/cba/cbaNtk.c -------------------------------------------------------------------------------- /abc/src/base/cba/cbaPrs.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/cba/cbaPrs.h -------------------------------------------------------------------------------- /abc/src/base/cmd/cmd.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/cmd/cmd.c -------------------------------------------------------------------------------- /abc/src/base/cmd/cmd.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/cmd/cmd.h -------------------------------------------------------------------------------- /abc/src/base/cmd/cmdApi.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/cmd/cmdApi.c -------------------------------------------------------------------------------- /abc/src/base/cmd/cmdInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/cmd/cmdInt.h -------------------------------------------------------------------------------- /abc/src/base/exor/exor.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/exor/exor.c -------------------------------------------------------------------------------- /abc/src/base/exor/exor.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/exor/exor.h -------------------------------------------------------------------------------- /abc/src/base/io/io.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/io/io.c -------------------------------------------------------------------------------- /abc/src/base/io/ioAbc.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/io/ioAbc.h -------------------------------------------------------------------------------- /abc/src/base/io/ioInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/io/ioInt.h -------------------------------------------------------------------------------- /abc/src/base/io/ioJson.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/io/ioJson.c -------------------------------------------------------------------------------- /abc/src/base/io/ioUtil.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/io/ioUtil.c -------------------------------------------------------------------------------- /abc/src/base/main/main.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/main/main.c -------------------------------------------------------------------------------- /abc/src/base/main/main.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/main/main.h -------------------------------------------------------------------------------- /abc/src/base/pla/pla.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/pla/pla.c -------------------------------------------------------------------------------- /abc/src/base/pla/pla.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/pla/pla.h -------------------------------------------------------------------------------- /abc/src/base/pla/plaCom.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/pla/plaCom.c -------------------------------------------------------------------------------- /abc/src/base/pla/plaMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/pla/plaMan.c -------------------------------------------------------------------------------- /abc/src/base/test/test.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/test/test.c -------------------------------------------------------------------------------- /abc/src/base/ver/ver.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/ver/ver.h -------------------------------------------------------------------------------- /abc/src/base/ver/ver_.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/ver/ver_.c -------------------------------------------------------------------------------- /abc/src/base/wlc/wlc.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/wlc/wlc.c -------------------------------------------------------------------------------- /abc/src/base/wlc/wlc.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/wlc/wlc.h -------------------------------------------------------------------------------- /abc/src/base/wlc/wlcAbc.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/wlc/wlcAbc.c -------------------------------------------------------------------------------- /abc/src/base/wlc/wlcAbs.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/wlc/wlcAbs.c -------------------------------------------------------------------------------- /abc/src/base/wlc/wlcCom.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/wlc/wlcCom.c -------------------------------------------------------------------------------- /abc/src/base/wlc/wlcNdr.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/wlc/wlcNdr.c -------------------------------------------------------------------------------- /abc/src/base/wlc/wlcNtk.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/wlc/wlcNtk.c -------------------------------------------------------------------------------- /abc/src/base/wlc/wlcPth.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/wlc/wlcPth.c -------------------------------------------------------------------------------- /abc/src/base/wlc/wlcSim.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/wlc/wlcSim.c -------------------------------------------------------------------------------- /abc/src/base/wlc/wlcUif.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/wlc/wlcUif.c -------------------------------------------------------------------------------- /abc/src/base/wlc/wlcWin.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/base/wlc/wlcWin.c -------------------------------------------------------------------------------- /abc/src/bdd/bbr/bbr.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/bbr/bbr.h -------------------------------------------------------------------------------- /abc/src/bdd/bbr/bbrCex.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/bbr/bbrCex.c -------------------------------------------------------------------------------- /abc/src/bdd/bbr/bbr_.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/bbr/bbr_.c -------------------------------------------------------------------------------- /abc/src/bdd/cas/cas.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/cas/cas.h -------------------------------------------------------------------------------- /abc/src/bdd/cas/casCore.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/cas/casCore.c -------------------------------------------------------------------------------- /abc/src/bdd/cas/casDec.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/cas/casDec.c -------------------------------------------------------------------------------- /abc/src/bdd/cudd/Makefile: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/cudd/Makefile -------------------------------------------------------------------------------- /abc/src/bdd/cudd/cudd.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/cudd/cudd.h -------------------------------------------------------------------------------- /abc/src/bdd/cudd/license: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/cudd/license -------------------------------------------------------------------------------- /abc/src/bdd/dsd/dsd.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/dsd/dsd.h -------------------------------------------------------------------------------- /abc/src/bdd/dsd/dsdApi.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/dsd/dsdApi.c -------------------------------------------------------------------------------- /abc/src/bdd/dsd/dsdInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/dsd/dsdInt.h -------------------------------------------------------------------------------- /abc/src/bdd/dsd/dsdMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/dsd/dsdMan.c -------------------------------------------------------------------------------- /abc/src/bdd/dsd/dsdProc.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/dsd/dsdProc.c -------------------------------------------------------------------------------- /abc/src/bdd/dsd/dsdTree.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/dsd/dsdTree.c -------------------------------------------------------------------------------- /abc/src/bdd/epd/epd.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/epd/epd.c -------------------------------------------------------------------------------- /abc/src/bdd/epd/epd.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/epd/epd.h -------------------------------------------------------------------------------- /abc/src/bdd/llb/llb.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/llb/llb.c -------------------------------------------------------------------------------- /abc/src/bdd/llb/llb.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/llb/llb.h -------------------------------------------------------------------------------- /abc/src/bdd/llb/llb1Man.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/llb/llb1Man.c -------------------------------------------------------------------------------- /abc/src/bdd/llb/llb2Bad.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/llb/llb2Bad.c -------------------------------------------------------------------------------- /abc/src/bdd/llb/llb4Cex.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/llb/llb4Cex.c -------------------------------------------------------------------------------- /abc/src/bdd/llb/llb4Map.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/llb/llb4Map.c -------------------------------------------------------------------------------- /abc/src/bdd/llb/llbInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/llb/llbInt.h -------------------------------------------------------------------------------- /abc/src/bdd/mtr/mtr.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/mtr/mtr.h -------------------------------------------------------------------------------- /abc/src/bdd/mtr/mtrInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/mtr/mtrInt.h -------------------------------------------------------------------------------- /abc/src/bdd/reo/reo.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/reo/reo.h -------------------------------------------------------------------------------- /abc/src/bdd/reo/reoApi.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/reo/reoApi.c -------------------------------------------------------------------------------- /abc/src/bdd/reo/reoCore.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/reo/reoCore.c -------------------------------------------------------------------------------- /abc/src/bdd/reo/reoSift.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/reo/reoSift.c -------------------------------------------------------------------------------- /abc/src/bdd/reo/reoSwap.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/reo/reoSwap.c -------------------------------------------------------------------------------- /abc/src/bdd/reo/reoTest.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bdd/reo/reoTest.c -------------------------------------------------------------------------------- /abc/src/bool/bdc/bdc.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/bdc/bdc.h -------------------------------------------------------------------------------- /abc/src/bool/bdc/bdcDec.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/bdc/bdcDec.c -------------------------------------------------------------------------------- /abc/src/bool/bdc/bdcInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/bdc/bdcInt.h -------------------------------------------------------------------------------- /abc/src/bool/bdc/bdc_.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/bdc/bdc_.c -------------------------------------------------------------------------------- /abc/src/bool/dec/dec.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/dec/dec.h -------------------------------------------------------------------------------- /abc/src/bool/dec/decAbc.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/dec/decAbc.c -------------------------------------------------------------------------------- /abc/src/bool/dec/decMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/dec/decMan.c -------------------------------------------------------------------------------- /abc/src/bool/deco/deco.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/deco/deco.h -------------------------------------------------------------------------------- /abc/src/bool/deco/module.make: -------------------------------------------------------------------------------- 1 | SRC += 2 | -------------------------------------------------------------------------------- /abc/src/bool/kit/cloud.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/kit/cloud.c -------------------------------------------------------------------------------- /abc/src/bool/kit/cloud.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/kit/cloud.h -------------------------------------------------------------------------------- /abc/src/bool/kit/kit.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/kit/kit.h -------------------------------------------------------------------------------- /abc/src/bool/kit/kitAig.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/kit/kitAig.c -------------------------------------------------------------------------------- /abc/src/bool/kit/kitBdd.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/kit/kitBdd.c -------------------------------------------------------------------------------- /abc/src/bool/kit/kitDec.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/kit/kitDec.c -------------------------------------------------------------------------------- /abc/src/bool/kit/kitDsd.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/kit/kitDsd.c -------------------------------------------------------------------------------- /abc/src/bool/kit/kitHop.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/kit/kitHop.c -------------------------------------------------------------------------------- /abc/src/bool/kit/kitPla.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/kit/kitPla.c -------------------------------------------------------------------------------- /abc/src/bool/kit/kitSop.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/kit/kitSop.c -------------------------------------------------------------------------------- /abc/src/bool/kit/kit_.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/kit/kit_.c -------------------------------------------------------------------------------- /abc/src/bool/rpo/rpo.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/rpo/rpo.c -------------------------------------------------------------------------------- /abc/src/bool/rpo/rpo.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/rpo/rpo.h -------------------------------------------------------------------------------- /abc/src/bool/rsb/rsb.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/rsb/rsb.h -------------------------------------------------------------------------------- /abc/src/bool/rsb/rsbInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/rsb/rsbInt.h -------------------------------------------------------------------------------- /abc/src/bool/rsb/rsbMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/bool/rsb/rsbMan.c -------------------------------------------------------------------------------- /abc/src/demo.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/demo.c -------------------------------------------------------------------------------- /abc/src/generic.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/generic.c -------------------------------------------------------------------------------- /abc/src/generic.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/generic.h -------------------------------------------------------------------------------- /abc/src/map/amap/amap.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/amap/amap.h -------------------------------------------------------------------------------- /abc/src/map/cov/cov.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/cov/cov.h -------------------------------------------------------------------------------- /abc/src/map/cov/covCore.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/cov/covCore.c -------------------------------------------------------------------------------- /abc/src/map/cov/covInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/cov/covInt.h -------------------------------------------------------------------------------- /abc/src/map/cov/covMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/cov/covMan.c -------------------------------------------------------------------------------- /abc/src/map/cov/covTest.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/cov/covTest.c -------------------------------------------------------------------------------- /abc/src/map/fpga/fpga.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/fpga/fpga.c -------------------------------------------------------------------------------- /abc/src/map/fpga/fpga.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/fpga/fpga.h -------------------------------------------------------------------------------- /abc/src/map/if/if.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/if.h -------------------------------------------------------------------------------- /abc/src/map/if/ifCache.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifCache.c -------------------------------------------------------------------------------- /abc/src/map/if/ifCheck.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifCheck.c -------------------------------------------------------------------------------- /abc/src/map/if/ifCom.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifCom.c -------------------------------------------------------------------------------- /abc/src/map/if/ifCore.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifCore.c -------------------------------------------------------------------------------- /abc/src/map/if/ifCount.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifCount.h -------------------------------------------------------------------------------- /abc/src/map/if/ifCut.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifCut.c -------------------------------------------------------------------------------- /abc/src/map/if/ifData2.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifData2.c -------------------------------------------------------------------------------- /abc/src/map/if/ifDec07.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifDec07.c -------------------------------------------------------------------------------- /abc/src/map/if/ifDec08.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifDec08.c -------------------------------------------------------------------------------- /abc/src/map/if/ifDec10.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifDec10.c -------------------------------------------------------------------------------- /abc/src/map/if/ifDec16.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifDec16.c -------------------------------------------------------------------------------- /abc/src/map/if/ifDec75.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifDec75.c -------------------------------------------------------------------------------- /abc/src/map/if/ifDelay.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifDelay.c -------------------------------------------------------------------------------- /abc/src/map/if/ifDsd.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifDsd.c -------------------------------------------------------------------------------- /abc/src/map/if/ifLibBox.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifLibBox.c -------------------------------------------------------------------------------- /abc/src/map/if/ifLibLut.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifLibLut.c -------------------------------------------------------------------------------- /abc/src/map/if/ifMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifMan.c -------------------------------------------------------------------------------- /abc/src/map/if/ifMap.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifMap.c -------------------------------------------------------------------------------- /abc/src/map/if/ifMatch2.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifMatch2.c -------------------------------------------------------------------------------- /abc/src/map/if/ifReduce.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifReduce.c -------------------------------------------------------------------------------- /abc/src/map/if/ifSat.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifSat.c -------------------------------------------------------------------------------- /abc/src/map/if/ifSelect.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifSelect.c -------------------------------------------------------------------------------- /abc/src/map/if/ifSeq.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifSeq.c -------------------------------------------------------------------------------- /abc/src/map/if/ifTest.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifTest.c -------------------------------------------------------------------------------- /abc/src/map/if/ifTime.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifTime.c -------------------------------------------------------------------------------- /abc/src/map/if/ifTruth.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifTruth.c -------------------------------------------------------------------------------- /abc/src/map/if/ifTune.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifTune.c -------------------------------------------------------------------------------- /abc/src/map/if/ifUtil.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/ifUtil.c -------------------------------------------------------------------------------- /abc/src/map/if/if_.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/if/if_.c -------------------------------------------------------------------------------- /abc/src/map/mio/exp.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mio/exp.h -------------------------------------------------------------------------------- /abc/src/map/mio/mio.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mio/mio.c -------------------------------------------------------------------------------- /abc/src/map/mio/mio.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mio/mio.h -------------------------------------------------------------------------------- /abc/src/map/mio/mioApi.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mio/mioApi.c -------------------------------------------------------------------------------- /abc/src/map/mio/mioForm.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mio/mioForm.c -------------------------------------------------------------------------------- /abc/src/map/mio/mioFunc.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mio/mioFunc.c -------------------------------------------------------------------------------- /abc/src/map/mio/mioInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mio/mioInt.h -------------------------------------------------------------------------------- /abc/src/map/mio/mioRead.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mio/mioRead.c -------------------------------------------------------------------------------- /abc/src/map/mio/mioSop.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mio/mioSop.c -------------------------------------------------------------------------------- /abc/src/map/mpm/mpm.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mpm/mpm.c -------------------------------------------------------------------------------- /abc/src/map/mpm/mpm.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mpm/mpm.h -------------------------------------------------------------------------------- /abc/src/map/mpm/mpmAbc.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mpm/mpmAbc.c -------------------------------------------------------------------------------- /abc/src/map/mpm/mpmCore.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mpm/mpmCore.c -------------------------------------------------------------------------------- /abc/src/map/mpm/mpmDsd.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mpm/mpmDsd.c -------------------------------------------------------------------------------- /abc/src/map/mpm/mpmInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mpm/mpmInt.h -------------------------------------------------------------------------------- /abc/src/map/mpm/mpmLib.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mpm/mpmLib.c -------------------------------------------------------------------------------- /abc/src/map/mpm/mpmMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mpm/mpmMan.c -------------------------------------------------------------------------------- /abc/src/map/mpm/mpmMap.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mpm/mpmMap.c -------------------------------------------------------------------------------- /abc/src/map/mpm/mpmMig.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mpm/mpmMig.c -------------------------------------------------------------------------------- /abc/src/map/mpm/mpmMig.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mpm/mpmMig.h -------------------------------------------------------------------------------- /abc/src/map/mpm/mpmPre.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mpm/mpmPre.c -------------------------------------------------------------------------------- /abc/src/map/mpm/mpmUtil.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/mpm/mpmUtil.c -------------------------------------------------------------------------------- /abc/src/map/scl/scl.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/scl/scl.c -------------------------------------------------------------------------------- /abc/src/map/scl/scl.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/scl/scl.h -------------------------------------------------------------------------------- /abc/src/map/scl/sclCon.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/scl/sclCon.h -------------------------------------------------------------------------------- /abc/src/map/scl/sclLib.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/scl/sclLib.h -------------------------------------------------------------------------------- /abc/src/map/scl/sclLoad.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/scl/sclLoad.c -------------------------------------------------------------------------------- /abc/src/map/scl/sclSize.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/scl/sclSize.c -------------------------------------------------------------------------------- /abc/src/map/scl/sclSize.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/scl/sclSize.h -------------------------------------------------------------------------------- /abc/src/map/scl/sclTime.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/scl/sclTime.h -------------------------------------------------------------------------------- /abc/src/map/scl/sclUtil.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/scl/sclUtil.c -------------------------------------------------------------------------------- /abc/src/map/super/super.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/super/super.c -------------------------------------------------------------------------------- /abc/src/map/super/super.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/map/super/super.h -------------------------------------------------------------------------------- /abc/src/misc/avl/avl.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/avl/avl.c -------------------------------------------------------------------------------- /abc/src/misc/avl/avl.doc: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/avl/avl.doc -------------------------------------------------------------------------------- /abc/src/misc/avl/avl.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/avl/avl.h -------------------------------------------------------------------------------- /abc/src/misc/bar/bar.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/bar/bar.c -------------------------------------------------------------------------------- /abc/src/misc/bar/bar.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/bar/bar.h -------------------------------------------------------------------------------- /abc/src/misc/bbl/bblif.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/bbl/bblif.c -------------------------------------------------------------------------------- /abc/src/misc/bbl/bblif.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/bbl/bblif.h -------------------------------------------------------------------------------- /abc/src/misc/hash/hash.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/hash/hash.h -------------------------------------------------------------------------------- /abc/src/misc/hash/module.make: -------------------------------------------------------------------------------- 1 | SRC += 2 | -------------------------------------------------------------------------------- /abc/src/misc/mem/mem.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/mem/mem.c -------------------------------------------------------------------------------- /abc/src/misc/mem/mem.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/mem/mem.h -------------------------------------------------------------------------------- /abc/src/misc/mem/mem2.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/mem/mem2.h -------------------------------------------------------------------------------- /abc/src/misc/mvc/mvc.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/mvc/mvc.c -------------------------------------------------------------------------------- /abc/src/misc/mvc/mvc.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/mvc/mvc.h -------------------------------------------------------------------------------- /abc/src/misc/mvc/mvcApi.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/mvc/mvcApi.c -------------------------------------------------------------------------------- /abc/src/misc/mvc/mvcMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/mvc/mvcMan.c -------------------------------------------------------------------------------- /abc/src/misc/nm/nm.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/nm/nm.h -------------------------------------------------------------------------------- /abc/src/misc/nm/nmApi.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/nm/nmApi.c -------------------------------------------------------------------------------- /abc/src/misc/nm/nmInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/nm/nmInt.h -------------------------------------------------------------------------------- /abc/src/misc/nm/nmTable.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/nm/nmTable.c -------------------------------------------------------------------------------- /abc/src/misc/st/st.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/st/st.c -------------------------------------------------------------------------------- /abc/src/misc/st/st.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/st/st.h -------------------------------------------------------------------------------- /abc/src/misc/st/stmm.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/st/stmm.c -------------------------------------------------------------------------------- /abc/src/misc/st/stmm.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/st/stmm.h -------------------------------------------------------------------------------- /abc/src/misc/tim/tim.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/tim/tim.c -------------------------------------------------------------------------------- /abc/src/misc/tim/tim.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/tim/tim.h -------------------------------------------------------------------------------- /abc/src/misc/tim/timBox.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/tim/timBox.c -------------------------------------------------------------------------------- /abc/src/misc/tim/timInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/tim/timInt.h -------------------------------------------------------------------------------- /abc/src/misc/tim/timMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/tim/timMan.c -------------------------------------------------------------------------------- /abc/src/misc/vec/module.make: -------------------------------------------------------------------------------- 1 | SRC += 2 | -------------------------------------------------------------------------------- /abc/src/misc/vec/vec.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/vec/vec.h -------------------------------------------------------------------------------- /abc/src/misc/vec/vecAtt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/vec/vecAtt.h -------------------------------------------------------------------------------- /abc/src/misc/vec/vecBit.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/vec/vecBit.h -------------------------------------------------------------------------------- /abc/src/misc/vec/vecFlt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/vec/vecFlt.h -------------------------------------------------------------------------------- /abc/src/misc/vec/vecHsh.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/vec/vecHsh.h -------------------------------------------------------------------------------- /abc/src/misc/vec/vecInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/vec/vecInt.h -------------------------------------------------------------------------------- /abc/src/misc/vec/vecMem.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/vec/vecMem.h -------------------------------------------------------------------------------- /abc/src/misc/vec/vecPtr.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/vec/vecPtr.h -------------------------------------------------------------------------------- /abc/src/misc/vec/vecQue.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/vec/vecQue.h -------------------------------------------------------------------------------- /abc/src/misc/vec/vecSet.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/vec/vecSet.h -------------------------------------------------------------------------------- /abc/src/misc/vec/vecStr.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/vec/vecStr.h -------------------------------------------------------------------------------- /abc/src/misc/vec/vecVec.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/vec/vecVec.h -------------------------------------------------------------------------------- /abc/src/misc/vec/vecWec.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/vec/vecWec.h -------------------------------------------------------------------------------- /abc/src/misc/vec/vecWrd.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/vec/vecWrd.h -------------------------------------------------------------------------------- /abc/src/misc/zlib/README: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/zlib/README -------------------------------------------------------------------------------- /abc/src/misc/zlib/crc32.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/zlib/crc32.c -------------------------------------------------------------------------------- /abc/src/misc/zlib/crc32.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/zlib/crc32.h -------------------------------------------------------------------------------- /abc/src/misc/zlib/gzlib.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/zlib/gzlib.c -------------------------------------------------------------------------------- /abc/src/misc/zlib/license: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/zlib/license -------------------------------------------------------------------------------- /abc/src/misc/zlib/link.txt: -------------------------------------------------------------------------------- 1 | http://www.zlib.net/ 2 | -------------------------------------------------------------------------------- /abc/src/misc/zlib/trees.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/zlib/trees.c -------------------------------------------------------------------------------- /abc/src/misc/zlib/trees.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/zlib/trees.h -------------------------------------------------------------------------------- /abc/src/misc/zlib/zconf.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/zlib/zconf.h -------------------------------------------------------------------------------- /abc/src/misc/zlib/zlib.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/zlib/zlib.h -------------------------------------------------------------------------------- /abc/src/misc/zlib/zutil.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/zlib/zutil.c -------------------------------------------------------------------------------- /abc/src/misc/zlib/zutil.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/misc/zlib/zutil.h -------------------------------------------------------------------------------- /abc/src/opt/cgt/cgt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/cgt/cgt.h -------------------------------------------------------------------------------- /abc/src/opt/cgt/cgtAig.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/cgt/cgtAig.c -------------------------------------------------------------------------------- /abc/src/opt/cgt/cgtCore.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/cgt/cgtCore.c -------------------------------------------------------------------------------- /abc/src/opt/cgt/cgtInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/cgt/cgtInt.h -------------------------------------------------------------------------------- /abc/src/opt/cgt/cgtMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/cgt/cgtMan.c -------------------------------------------------------------------------------- /abc/src/opt/cgt/cgtSat.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/cgt/cgtSat.c -------------------------------------------------------------------------------- /abc/src/opt/csw/csw.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/csw/csw.h -------------------------------------------------------------------------------- /abc/src/opt/csw/cswCore.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/csw/cswCore.c -------------------------------------------------------------------------------- /abc/src/opt/csw/cswCut.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/csw/cswCut.c -------------------------------------------------------------------------------- /abc/src/opt/csw/cswInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/csw/cswInt.h -------------------------------------------------------------------------------- /abc/src/opt/csw/cswMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/csw/cswMan.c -------------------------------------------------------------------------------- /abc/src/opt/csw/csw_.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/csw/csw_.c -------------------------------------------------------------------------------- /abc/src/opt/cut/abcCut.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/cut/abcCut.c -------------------------------------------------------------------------------- /abc/src/opt/cut/cut.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/cut/cut.h -------------------------------------------------------------------------------- /abc/src/opt/cut/cutApi.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/cut/cutApi.c -------------------------------------------------------------------------------- /abc/src/opt/cut/cutCut.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/cut/cutCut.c -------------------------------------------------------------------------------- /abc/src/opt/cut/cutInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/cut/cutInt.h -------------------------------------------------------------------------------- /abc/src/opt/cut/cutList.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/cut/cutList.h -------------------------------------------------------------------------------- /abc/src/opt/cut/cutMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/cut/cutMan.c -------------------------------------------------------------------------------- /abc/src/opt/cut/cutNode.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/cut/cutNode.c -------------------------------------------------------------------------------- /abc/src/opt/cut/cutSeq.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/cut/cutSeq.c -------------------------------------------------------------------------------- /abc/src/opt/dar/dar.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dar/dar.h -------------------------------------------------------------------------------- /abc/src/opt/dar/darCore.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dar/darCore.c -------------------------------------------------------------------------------- /abc/src/opt/dar/darCut.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dar/darCut.c -------------------------------------------------------------------------------- /abc/src/opt/dar/darData.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dar/darData.c -------------------------------------------------------------------------------- /abc/src/opt/dar/darInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dar/darInt.h -------------------------------------------------------------------------------- /abc/src/opt/dar/darLib.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dar/darLib.c -------------------------------------------------------------------------------- /abc/src/opt/dar/darMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dar/darMan.c -------------------------------------------------------------------------------- /abc/src/opt/dar/darPrec.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dar/darPrec.c -------------------------------------------------------------------------------- /abc/src/opt/dar/dar_.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dar/dar_.c -------------------------------------------------------------------------------- /abc/src/opt/dau/dau.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dau/dau.c -------------------------------------------------------------------------------- /abc/src/opt/dau/dau.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dau/dau.h -------------------------------------------------------------------------------- /abc/src/opt/dau/dauCore.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dau/dauCore.c -------------------------------------------------------------------------------- /abc/src/opt/dau/dauDivs.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dau/dauDivs.c -------------------------------------------------------------------------------- /abc/src/opt/dau/dauDsd.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dau/dauDsd.c -------------------------------------------------------------------------------- /abc/src/opt/dau/dauDsd2.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dau/dauDsd2.c -------------------------------------------------------------------------------- /abc/src/opt/dau/dauEnum.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dau/dauEnum.c -------------------------------------------------------------------------------- /abc/src/opt/dau/dauGia.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dau/dauGia.c -------------------------------------------------------------------------------- /abc/src/opt/dau/dauInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dau/dauInt.h -------------------------------------------------------------------------------- /abc/src/opt/dau/dauTree.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dau/dauTree.c -------------------------------------------------------------------------------- /abc/src/opt/dsc/dsc.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dsc/dsc.c -------------------------------------------------------------------------------- /abc/src/opt/dsc/dsc.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/dsc/dsc.h -------------------------------------------------------------------------------- /abc/src/opt/fsim/fsim.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/fsim/fsim.h -------------------------------------------------------------------------------- /abc/src/opt/fxch/Fxch.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/fxch/Fxch.c -------------------------------------------------------------------------------- /abc/src/opt/fxch/Fxch.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/fxch/Fxch.h -------------------------------------------------------------------------------- /abc/src/opt/fxu/fxu.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/fxu/fxu.c -------------------------------------------------------------------------------- /abc/src/opt/fxu/fxu.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/fxu/fxu.h -------------------------------------------------------------------------------- /abc/src/opt/fxu/fxuInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/fxu/fxuInt.h -------------------------------------------------------------------------------- /abc/src/opt/fxu/fxuList.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/fxu/fxuList.c -------------------------------------------------------------------------------- /abc/src/opt/fxu/fxuPair.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/fxu/fxuPair.c -------------------------------------------------------------------------------- /abc/src/opt/lpk/lpk.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/lpk/lpk.h -------------------------------------------------------------------------------- /abc/src/opt/lpk/lpkCore.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/lpk/lpkCore.c -------------------------------------------------------------------------------- /abc/src/opt/lpk/lpkCut.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/lpk/lpkCut.c -------------------------------------------------------------------------------- /abc/src/opt/lpk/lpkInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/lpk/lpkInt.h -------------------------------------------------------------------------------- /abc/src/opt/lpk/lpkMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/lpk/lpkMan.c -------------------------------------------------------------------------------- /abc/src/opt/lpk/lpkMap.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/lpk/lpkMap.c -------------------------------------------------------------------------------- /abc/src/opt/lpk/lpkMux.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/lpk/lpkMux.c -------------------------------------------------------------------------------- /abc/src/opt/lpk/lpkSets.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/lpk/lpkSets.c -------------------------------------------------------------------------------- /abc/src/opt/lpk/lpk_.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/lpk/lpk_.c -------------------------------------------------------------------------------- /abc/src/opt/mfs/mfs.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/mfs/mfs.h -------------------------------------------------------------------------------- /abc/src/opt/mfs/mfsCore.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/mfs/mfsCore.c -------------------------------------------------------------------------------- /abc/src/opt/mfs/mfsDiv.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/mfs/mfsDiv.c -------------------------------------------------------------------------------- /abc/src/opt/mfs/mfsGia.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/mfs/mfsGia.c -------------------------------------------------------------------------------- /abc/src/opt/mfs/mfsInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/mfs/mfsInt.h -------------------------------------------------------------------------------- /abc/src/opt/mfs/mfsMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/mfs/mfsMan.c -------------------------------------------------------------------------------- /abc/src/opt/mfs/mfsSat.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/mfs/mfsSat.c -------------------------------------------------------------------------------- /abc/src/opt/mfs/mfsWin.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/mfs/mfsWin.c -------------------------------------------------------------------------------- /abc/src/opt/mfs/mfs_.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/mfs/mfs_.c -------------------------------------------------------------------------------- /abc/src/opt/nwk/ntlnwk.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/nwk/ntlnwk.h -------------------------------------------------------------------------------- /abc/src/opt/nwk/nwk.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/nwk/nwk.h -------------------------------------------------------------------------------- /abc/src/opt/nwk/nwkAig.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/nwk/nwkAig.c -------------------------------------------------------------------------------- /abc/src/opt/nwk/nwkDfs.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/nwk/nwkDfs.c -------------------------------------------------------------------------------- /abc/src/opt/nwk/nwkFlow.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/nwk/nwkFlow.c -------------------------------------------------------------------------------- /abc/src/opt/nwk/nwkMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/nwk/nwkMan.c -------------------------------------------------------------------------------- /abc/src/opt/nwk/nwkMap.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/nwk/nwkMap.c -------------------------------------------------------------------------------- /abc/src/opt/nwk/nwkObj.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/nwk/nwkObj.c -------------------------------------------------------------------------------- /abc/src/opt/nwk/nwkUtil.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/nwk/nwkUtil.c -------------------------------------------------------------------------------- /abc/src/opt/nwk/nwk_.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/nwk/nwk_.c -------------------------------------------------------------------------------- /abc/src/opt/res/res.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/res/res.h -------------------------------------------------------------------------------- /abc/src/opt/res/resCore.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/res/resCore.c -------------------------------------------------------------------------------- /abc/src/opt/res/resDivs.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/res/resDivs.c -------------------------------------------------------------------------------- /abc/src/opt/res/resInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/res/resInt.h -------------------------------------------------------------------------------- /abc/src/opt/res/resSat.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/res/resSat.c -------------------------------------------------------------------------------- /abc/src/opt/res/resSim.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/res/resSim.c -------------------------------------------------------------------------------- /abc/src/opt/res/resWin.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/res/resWin.c -------------------------------------------------------------------------------- /abc/src/opt/res/res_.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/res/res_.c -------------------------------------------------------------------------------- /abc/src/opt/ret/retArea.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/ret/retArea.c -------------------------------------------------------------------------------- /abc/src/opt/ret/retCore.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/ret/retCore.c -------------------------------------------------------------------------------- /abc/src/opt/ret/retFlow.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/ret/retFlow.c -------------------------------------------------------------------------------- /abc/src/opt/ret/retInit.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/ret/retInit.c -------------------------------------------------------------------------------- /abc/src/opt/ret/retInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/ret/retInt.h -------------------------------------------------------------------------------- /abc/src/opt/ret/ret_.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/ret/ret_.c -------------------------------------------------------------------------------- /abc/src/opt/rwr/rwr.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/rwr/rwr.h -------------------------------------------------------------------------------- /abc/src/opt/rwr/rwrDec.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/rwr/rwrDec.c -------------------------------------------------------------------------------- /abc/src/opt/rwr/rwrEva.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/rwr/rwrEva.c -------------------------------------------------------------------------------- /abc/src/opt/rwr/rwrExp.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/rwr/rwrExp.c -------------------------------------------------------------------------------- /abc/src/opt/rwr/rwrLib.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/rwr/rwrLib.c -------------------------------------------------------------------------------- /abc/src/opt/rwr/rwrMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/rwr/rwrMan.c -------------------------------------------------------------------------------- /abc/src/opt/rwr/rwrTemp.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/rwr/rwrTemp.c -------------------------------------------------------------------------------- /abc/src/opt/rwr/rwrUtil.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/rwr/rwrUtil.c -------------------------------------------------------------------------------- /abc/src/opt/rwt/rwt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/rwt/rwt.h -------------------------------------------------------------------------------- /abc/src/opt/rwt/rwtDec.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/rwt/rwtDec.c -------------------------------------------------------------------------------- /abc/src/opt/rwt/rwtMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/rwt/rwtMan.c -------------------------------------------------------------------------------- /abc/src/opt/rwt/rwtUtil.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/rwt/rwtUtil.c -------------------------------------------------------------------------------- /abc/src/opt/sbd/sbd.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sbd/sbd.c -------------------------------------------------------------------------------- /abc/src/opt/sbd/sbd.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sbd/sbd.h -------------------------------------------------------------------------------- /abc/src/opt/sbd/sbdCnf.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sbd/sbdCnf.c -------------------------------------------------------------------------------- /abc/src/opt/sbd/sbdCore.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sbd/sbdCore.c -------------------------------------------------------------------------------- /abc/src/opt/sbd/sbdCut.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sbd/sbdCut.c -------------------------------------------------------------------------------- /abc/src/opt/sbd/sbdCut2.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sbd/sbdCut2.c -------------------------------------------------------------------------------- /abc/src/opt/sbd/sbdInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sbd/sbdInt.h -------------------------------------------------------------------------------- /abc/src/opt/sbd/sbdLut.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sbd/sbdLut.c -------------------------------------------------------------------------------- /abc/src/opt/sbd/sbdPath.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sbd/sbdPath.c -------------------------------------------------------------------------------- /abc/src/opt/sbd/sbdSat.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sbd/sbdSat.c -------------------------------------------------------------------------------- /abc/src/opt/sbd/sbdSim.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sbd/sbdSim.c -------------------------------------------------------------------------------- /abc/src/opt/sbd/sbdWin.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sbd/sbdWin.c -------------------------------------------------------------------------------- /abc/src/opt/sfm/sfm.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sfm/sfm.h -------------------------------------------------------------------------------- /abc/src/opt/sfm/sfmArea.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sfm/sfmArea.c -------------------------------------------------------------------------------- /abc/src/opt/sfm/sfmCnf.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sfm/sfmCnf.c -------------------------------------------------------------------------------- /abc/src/opt/sfm/sfmCore.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sfm/sfmCore.c -------------------------------------------------------------------------------- /abc/src/opt/sfm/sfmDec.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sfm/sfmDec.c -------------------------------------------------------------------------------- /abc/src/opt/sfm/sfmInt.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sfm/sfmInt.h -------------------------------------------------------------------------------- /abc/src/opt/sfm/sfmLib.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sfm/sfmLib.c -------------------------------------------------------------------------------- /abc/src/opt/sfm/sfmMit.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sfm/sfmMit.c -------------------------------------------------------------------------------- /abc/src/opt/sfm/sfmNtk.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sfm/sfmNtk.c -------------------------------------------------------------------------------- /abc/src/opt/sfm/sfmSat.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sfm/sfmSat.c -------------------------------------------------------------------------------- /abc/src/opt/sfm/sfmTim.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sfm/sfmTim.c -------------------------------------------------------------------------------- /abc/src/opt/sfm/sfmWin.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sfm/sfmWin.c -------------------------------------------------------------------------------- /abc/src/opt/sim/sim.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sim/sim.h -------------------------------------------------------------------------------- /abc/src/opt/sim/simMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sim/simMan.c -------------------------------------------------------------------------------- /abc/src/opt/sim/simSat.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sim/simSat.c -------------------------------------------------------------------------------- /abc/src/opt/sim/simSeq.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sim/simSeq.c -------------------------------------------------------------------------------- /abc/src/opt/sim/simSupp.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sim/simSupp.c -------------------------------------------------------------------------------- /abc/src/opt/sim/simSym.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/opt/sim/simSym.c -------------------------------------------------------------------------------- /abc/src/phys/place/README: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/phys/place/README -------------------------------------------------------------------------------- /abc/src/phys/place/hpwl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/phys/place/hpwl -------------------------------------------------------------------------------- /abc/src/proof/abs/abs.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/proof/abs/abs.c -------------------------------------------------------------------------------- /abc/src/proof/abs/abs.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/proof/abs/abs.h -------------------------------------------------------------------------------- /abc/src/proof/acec/acec.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/proof/acec/acec.c -------------------------------------------------------------------------------- /abc/src/proof/acec/acec.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/proof/acec/acec.h -------------------------------------------------------------------------------- /abc/src/proof/cec/cec.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/proof/cec/cec.c -------------------------------------------------------------------------------- /abc/src/proof/cec/cec.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/proof/cec/cec.h -------------------------------------------------------------------------------- /abc/src/proof/dch/dch.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/proof/dch/dch.h -------------------------------------------------------------------------------- /abc/src/proof/fra/fra.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/proof/fra/fra.h -------------------------------------------------------------------------------- /abc/src/proof/fra/fra_.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/proof/fra/fra_.c -------------------------------------------------------------------------------- /abc/src/proof/int/int.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/proof/int/int.h -------------------------------------------------------------------------------- /abc/src/proof/int2/int2.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/proof/int2/int2.h -------------------------------------------------------------------------------- /abc/src/proof/pdr/pdr.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/proof/pdr/pdr.c -------------------------------------------------------------------------------- /abc/src/proof/pdr/pdr.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/proof/pdr/pdr.h -------------------------------------------------------------------------------- /abc/src/proof/ssc/ssc.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/proof/ssc/ssc.h -------------------------------------------------------------------------------- /abc/src/proof/ssw/ssw.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/proof/ssw/ssw.h -------------------------------------------------------------------------------- /abc/src/sat/bmc/bmc.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bmc/bmc.c -------------------------------------------------------------------------------- /abc/src/sat/bmc/bmc.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bmc/bmc.h -------------------------------------------------------------------------------- /abc/src/sat/bmc/bmcBmc.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bmc/bmcBmc.c -------------------------------------------------------------------------------- /abc/src/sat/bmc/bmcBmc2.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bmc/bmcBmc2.c -------------------------------------------------------------------------------- /abc/src/sat/bmc/bmcBmc3.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bmc/bmcBmc3.c -------------------------------------------------------------------------------- /abc/src/sat/bmc/bmcBmcG.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bmc/bmcBmcG.c -------------------------------------------------------------------------------- /abc/src/sat/bmc/bmcBmcS.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bmc/bmcBmcS.c -------------------------------------------------------------------------------- /abc/src/sat/bmc/bmcBmci.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bmc/bmcBmci.c -------------------------------------------------------------------------------- /abc/src/sat/bmc/bmcClp.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bmc/bmcClp.c -------------------------------------------------------------------------------- /abc/src/sat/bmc/bmcEco.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bmc/bmcEco.c -------------------------------------------------------------------------------- /abc/src/sat/bmc/bmcEnum.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bmc/bmcEnum.c -------------------------------------------------------------------------------- /abc/src/sat/bmc/bmcFx.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bmc/bmcFx.c -------------------------------------------------------------------------------- /abc/src/sat/bmc/bmcGen.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bmc/bmcGen.c -------------------------------------------------------------------------------- /abc/src/sat/bmc/bmcInse.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bmc/bmcInse.c -------------------------------------------------------------------------------- /abc/src/sat/bmc/bmcLoad.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bmc/bmcLoad.c -------------------------------------------------------------------------------- /abc/src/sat/bmc/bmcMaj.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bmc/bmcMaj.c -------------------------------------------------------------------------------- /abc/src/sat/bmc/bmcMaj2.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bmc/bmcMaj2.c -------------------------------------------------------------------------------- /abc/src/sat/bmc/bmcMaj3.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bmc/bmcMaj3.c -------------------------------------------------------------------------------- /abc/src/sat/bmc/bmcMaxi.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bmc/bmcMaxi.c -------------------------------------------------------------------------------- /abc/src/sat/bmc/bmcMesh.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bmc/bmcMesh.c -------------------------------------------------------------------------------- /abc/src/sat/bsat/license: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bsat/license -------------------------------------------------------------------------------- /abc/src/sat/bsat/satMem.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bsat/satMem.c -------------------------------------------------------------------------------- /abc/src/sat/bsat/satMem.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bsat/satMem.h -------------------------------------------------------------------------------- /abc/src/sat/bsat/satVec.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bsat/satVec.h -------------------------------------------------------------------------------- /abc/src/sat/bsat2/Alg.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bsat2/Alg.h -------------------------------------------------------------------------------- /abc/src/sat/bsat2/Alloc.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bsat2/Alloc.h -------------------------------------------------------------------------------- /abc/src/sat/bsat2/Heap.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bsat2/Heap.h -------------------------------------------------------------------------------- /abc/src/sat/bsat2/LICENSE: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bsat2/LICENSE -------------------------------------------------------------------------------- /abc/src/sat/bsat2/Map.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bsat2/Map.h -------------------------------------------------------------------------------- /abc/src/sat/bsat2/Queue.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bsat2/Queue.h -------------------------------------------------------------------------------- /abc/src/sat/bsat2/README: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bsat2/README -------------------------------------------------------------------------------- /abc/src/sat/bsat2/Sort.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bsat2/Sort.h -------------------------------------------------------------------------------- /abc/src/sat/bsat2/Vec.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/bsat2/Vec.h -------------------------------------------------------------------------------- /abc/src/sat/cnf/cnf.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/cnf/cnf.h -------------------------------------------------------------------------------- /abc/src/sat/cnf/cnfCore.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/cnf/cnfCore.c -------------------------------------------------------------------------------- /abc/src/sat/cnf/cnfCut.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/cnf/cnfCut.c -------------------------------------------------------------------------------- /abc/src/sat/cnf/cnfData.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/cnf/cnfData.c -------------------------------------------------------------------------------- /abc/src/sat/cnf/cnfFast.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/cnf/cnfFast.c -------------------------------------------------------------------------------- /abc/src/sat/cnf/cnfMan.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/cnf/cnfMan.c -------------------------------------------------------------------------------- /abc/src/sat/cnf/cnfMap.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/cnf/cnfMap.c -------------------------------------------------------------------------------- /abc/src/sat/cnf/cnfPost.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/cnf/cnfPost.c -------------------------------------------------------------------------------- /abc/src/sat/cnf/cnfUtil.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/cnf/cnfUtil.c -------------------------------------------------------------------------------- /abc/src/sat/cnf/cnf_.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/cnf/cnf_.c -------------------------------------------------------------------------------- /abc/src/sat/glucose/Alg.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/glucose/Alg.h -------------------------------------------------------------------------------- /abc/src/sat/glucose/Map.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/glucose/Map.h -------------------------------------------------------------------------------- /abc/src/sat/glucose/Vec.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/glucose/Vec.h -------------------------------------------------------------------------------- /abc/src/sat/lsat/solver.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/lsat/solver.h -------------------------------------------------------------------------------- /abc/src/sat/msat/msat.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/msat/msat.h -------------------------------------------------------------------------------- /abc/src/sat/proof/pr.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/proof/pr.c -------------------------------------------------------------------------------- /abc/src/sat/proof/pr.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/proof/pr.h -------------------------------------------------------------------------------- /abc/src/sat/psat/m114p.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/psat/m114p.h -------------------------------------------------------------------------------- /abc/src/sat/psat/module.make: -------------------------------------------------------------------------------- 1 | SRC += 2 | -------------------------------------------------------------------------------- /abc/src/sat/satoko/cdb.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/satoko/cdb.h -------------------------------------------------------------------------------- /abc/src/sat/xsat/license: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/xsat/license -------------------------------------------------------------------------------- /abc/src/sat/xsat/xsat.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/sat/xsat/xsat.h -------------------------------------------------------------------------------- /abc/src/starter.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/starter.c -------------------------------------------------------------------------------- /abc/src/template.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/abc/src/template.c -------------------------------------------------------------------------------- /ace2/.gitignore: -------------------------------------------------------------------------------- 1 | /Makefile 2 | *.cmake -------------------------------------------------------------------------------- /ace2/CMakeLists.txt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ace2/CMakeLists.txt -------------------------------------------------------------------------------- /ace2/ace: -------------------------------------------------------------------------------- 1 | ../build/ace2/ace -------------------------------------------------------------------------------- /ace2/ace.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ace2/ace.c -------------------------------------------------------------------------------- /ace2/ace.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ace2/ace.h -------------------------------------------------------------------------------- /ace2/bdd.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ace2/bdd.c -------------------------------------------------------------------------------- /ace2/bdd.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ace2/bdd.h -------------------------------------------------------------------------------- /ace2/blif.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ace2/blif.c -------------------------------------------------------------------------------- /ace2/blif.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ace2/blif.h -------------------------------------------------------------------------------- /ace2/crc.act: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ace2/crc.act -------------------------------------------------------------------------------- /ace2/cube.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ace2/cube.c -------------------------------------------------------------------------------- /ace2/cube.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ace2/cube.h -------------------------------------------------------------------------------- /ace2/cycle.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ace2/cycle.c -------------------------------------------------------------------------------- /ace2/cycle.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ace2/cycle.h -------------------------------------------------------------------------------- /ace2/depth.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ace2/depth.c -------------------------------------------------------------------------------- /ace2/depth.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ace2/depth.h -------------------------------------------------------------------------------- /ace2/io_ace.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ace2/io_ace.c -------------------------------------------------------------------------------- /ace2/io_ace.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ace2/io_ace.h -------------------------------------------------------------------------------- /ace2/sim.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ace2/sim.c -------------------------------------------------------------------------------- /ace2/sim.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/ace2/sim.h -------------------------------------------------------------------------------- /blifexplorer/.gitignore: -------------------------------------------------------------------------------- 1 | OUTPUT 2 | -------------------------------------------------------------------------------- /blifexplorer/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/blifexplorer/README.md -------------------------------------------------------------------------------- /blifexplorer/blifexplorer: -------------------------------------------------------------------------------- 1 | ../build/blifexplorer/blifexplorer -------------------------------------------------------------------------------- /blifexplorer/src/main.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/blifexplorer/src/main.cpp -------------------------------------------------------------------------------- /blifexplorer/src/wire.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/blifexplorer/src/wire.cpp -------------------------------------------------------------------------------- /blifexplorer/src/wire.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/blifexplorer/src/wire.h -------------------------------------------------------------------------------- /dev/DOCKER_DEPLOY.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/dev/DOCKER_DEPLOY.md -------------------------------------------------------------------------------- /dev/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/dev/README.md -------------------------------------------------------------------------------- /dev/ammend-format.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/dev/ammend-format.sh -------------------------------------------------------------------------------- /dev/autoformat.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/dev/autoformat.py -------------------------------------------------------------------------------- /dev/check-format-py.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/dev/check-format-py.sh -------------------------------------------------------------------------------- /dev/check-format.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/dev/check-format.sh -------------------------------------------------------------------------------- /dev/code_format_fixup.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/dev/code_format_fixup.py -------------------------------------------------------------------------------- /dev/external_subtrees.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/dev/external_subtrees.py -------------------------------------------------------------------------------- /dev/gen_arch/Makefile: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/dev/gen_arch/Makefile -------------------------------------------------------------------------------- /dev/nix/shell.nix: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/dev/nix/shell.nix -------------------------------------------------------------------------------- /dev/odin2_helper/Makefile: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/dev/odin2_helper/Makefile -------------------------------------------------------------------------------- /dev/pylint_check.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/dev/pylint_check.py -------------------------------------------------------------------------------- /dev/rebase-format.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/dev/rebase-format.sh -------------------------------------------------------------------------------- /dev/submit_slurm.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/dev/submit_slurm.py -------------------------------------------------------------------------------- /dev/subtree_config.xml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/dev/subtree_config.xml -------------------------------------------------------------------------------- /dev/test_git_bisect.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/dev/test_git_bisect.sh -------------------------------------------------------------------------------- /dev/upgrade_vtr_archs.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/dev/upgrade_vtr_archs.sh -------------------------------------------------------------------------------- /dev/vpr_animate.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/dev/vpr_animate.py -------------------------------------------------------------------------------- /doc/.gitignore: -------------------------------------------------------------------------------- 1 | #Sphinx 2 | _build 3 | -------------------------------------------------------------------------------- /doc/Makefile: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/Makefile -------------------------------------------------------------------------------- /doc/README: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/README -------------------------------------------------------------------------------- /doc/_doxygen/ODIN_II.dox: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/_doxygen/ODIN_II.dox -------------------------------------------------------------------------------- /doc/_doxygen/abc.dox: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/_doxygen/abc.dox -------------------------------------------------------------------------------- /doc/_doxygen/ace2.dox: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/_doxygen/ace2.dox -------------------------------------------------------------------------------- /doc/_doxygen/vpr.dox: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/_doxygen/vpr.dox -------------------------------------------------------------------------------- /doc/requirements.txt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/requirements.txt -------------------------------------------------------------------------------- /doc/src/CHANGELOG.md: -------------------------------------------------------------------------------- 1 | ../../CHANGELOG.md -------------------------------------------------------------------------------- /doc/src/_static/css/vtr.css: -------------------------------------------------------------------------------- 1 | code.descname { white-space: pre-wrap } 2 | -------------------------------------------------------------------------------- /doc/src/abc/index.rst: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/abc/index.rst -------------------------------------------------------------------------------- /doc/src/api/vpr/index.rst: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/api/vpr/index.rst -------------------------------------------------------------------------------- /doc/src/arch/index.rst: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/arch/index.rst -------------------------------------------------------------------------------- /doc/src/arch/sb_types.pdf: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/arch/sb_types.pdf -------------------------------------------------------------------------------- /doc/src/arch/sb_types.svg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/arch/sb_types.svg -------------------------------------------------------------------------------- /doc/src/building/building.md: -------------------------------------------------------------------------------- 1 | ../../../BUILDING.md -------------------------------------------------------------------------------- /doc/src/conf.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/conf.py -------------------------------------------------------------------------------- /doc/src/contact.rst: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/contact.rst -------------------------------------------------------------------------------- /doc/src/dev/c_api_doc.rst: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/dev/c_api_doc.rst -------------------------------------------------------------------------------- /doc/src/dev/contributing/contributing.md: -------------------------------------------------------------------------------- 1 | ../../../../CONTRIBUTING.md -------------------------------------------------------------------------------- /doc/src/dev/developing.md: -------------------------------------------------------------------------------- 1 | ../../../README.developers.md -------------------------------------------------------------------------------- /doc/src/dev/index.rst: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/dev/index.rst -------------------------------------------------------------------------------- /doc/src/dev/license.md: -------------------------------------------------------------------------------- 1 | ../../../LICENSE.md -------------------------------------------------------------------------------- /doc/src/dev/support.md: -------------------------------------------------------------------------------- 1 | ../../../SUPPORT.md -------------------------------------------------------------------------------- /doc/src/glossary.rst: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/glossary.rst -------------------------------------------------------------------------------- /doc/src/index.rst: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/index.rst -------------------------------------------------------------------------------- /doc/src/odin/index.rst: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/odin/index.rst -------------------------------------------------------------------------------- /doc/src/utils/fasm.rst: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/utils/fasm.rst -------------------------------------------------------------------------------- /doc/src/utils/index.rst: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/utils/index.rst -------------------------------------------------------------------------------- /doc/src/vpr/dusty_sa.rst: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/vpr/dusty_sa.rst -------------------------------------------------------------------------------- /doc/src/vpr/graphics.rst: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/vpr/graphics.rst -------------------------------------------------------------------------------- /doc/src/vpr/index.rst: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/vpr/index.rst -------------------------------------------------------------------------------- /doc/src/vpr/path_2.png: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/vpr/path_2.png -------------------------------------------------------------------------------- /doc/src/vtr/.gitignore: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/vtr/.gitignore -------------------------------------------------------------------------------- /doc/src/vtr/Makefile: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/vtr/Makefile -------------------------------------------------------------------------------- /doc/src/vtr/cad_flow.rst: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/vtr/cad_flow.rst -------------------------------------------------------------------------------- /doc/src/vtr/get_vtr.rst: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/vtr/get_vtr.rst -------------------------------------------------------------------------------- /doc/src/vtr/index.rst: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/vtr/index.rst -------------------------------------------------------------------------------- /doc/src/vtr/tasks.rst: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/vtr/tasks.rst -------------------------------------------------------------------------------- /doc/src/vtr_version.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/vtr_version.py -------------------------------------------------------------------------------- /doc/src/z_references.bib: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/z_references.bib -------------------------------------------------------------------------------- /doc/src/zreferences.rst: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/doc/src/zreferences.rst -------------------------------------------------------------------------------- /libs/CMakeLists.txt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/libs/CMakeLists.txt -------------------------------------------------------------------------------- /libs/EXTERNAL/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/libs/EXTERNAL/README.md -------------------------------------------------------------------------------- /libs/EXTERNAL/capnproto/c++/LICENSE.txt: -------------------------------------------------------------------------------- 1 | ../LICENSE -------------------------------------------------------------------------------- /libs/EXTERNAL/capnproto/c++/ekam-provider/c++header: -------------------------------------------------------------------------------- 1 | ../src -------------------------------------------------------------------------------- /libs/EXTERNAL/capnproto/c++/ekam-provider/canonical: -------------------------------------------------------------------------------- 1 | ../src -------------------------------------------------------------------------------- /libs/EXTERNAL/libargparse/.gitignore: -------------------------------------------------------------------------------- 1 | build 2 | -------------------------------------------------------------------------------- /libs/EXTERNAL/libezgl/examples/CMakeLists.txt: -------------------------------------------------------------------------------- 1 | add_subdirectory(basic-application) 2 | -------------------------------------------------------------------------------- /libs/EXTERNAL/libsdcparse/test_sdcs/test5.sdc: -------------------------------------------------------------------------------- 1 | create_clock -period 0 * -------------------------------------------------------------------------------- /libs/EXTERNAL/libsdcparse/test_sdcs/test8.sdc: -------------------------------------------------------------------------------- 1 | create_clock -period 1.0 *_pll 2 | -------------------------------------------------------------------------------- /libs/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/libs/README.md -------------------------------------------------------------------------------- /libs/libarchfpga/.gitignore: -------------------------------------------------------------------------------- 1 | read_arch 2 | -------------------------------------------------------------------------------- /libs/liblog/.gitignore: -------------------------------------------------------------------------------- 1 | test_log 2 | -------------------------------------------------------------------------------- /libs/liblog/LICENSE.txt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/libs/liblog/LICENSE.txt -------------------------------------------------------------------------------- /libs/liblog/Readme.txt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/libs/liblog/Readme.txt -------------------------------------------------------------------------------- /libs/liblog/src/log.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/libs/liblog/src/log.cpp -------------------------------------------------------------------------------- /libs/liblog/src/log.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/libs/liblog/src/log.h -------------------------------------------------------------------------------- /libs/liblog/src/main.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/libs/liblog/src/main.cpp -------------------------------------------------------------------------------- /libs/librtlnumber/.gitignore: -------------------------------------------------------------------------------- 1 | rtl_number 2 | -------------------------------------------------------------------------------- /libs/librtlnumber/rtl_number: -------------------------------------------------------------------------------- 1 | ../../build/libs/librtlnumber/rtl_number -------------------------------------------------------------------------------- /libs/libvqm/Makefile: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/libs/libvqm/Makefile -------------------------------------------------------------------------------- /libs/libvqm/vqm_common.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/libs/libvqm/vqm_common.c -------------------------------------------------------------------------------- /libs/libvqm/vqm_common.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/libs/libvqm/vqm_common.h -------------------------------------------------------------------------------- /libs/libvqm/vqm_dll.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/libs/libvqm/vqm_dll.cpp -------------------------------------------------------------------------------- /libs/libvqm/vqm_dll.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/libs/libvqm/vqm_dll.h -------------------------------------------------------------------------------- /libs/libvqm/vqm_parser.l: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/libs/libvqm/vqm_parser.l -------------------------------------------------------------------------------- /libs/libvqm/vqm_parser.y: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/libs/libvqm/vqm_parser.y -------------------------------------------------------------------------------- /libs/libvtrutil/test/main.cpp: -------------------------------------------------------------------------------- 1 | #define CATCH_CONFIG_MAIN 2 | #include "catch.hpp" 3 | -------------------------------------------------------------------------------- /requirements.txt: -------------------------------------------------------------------------------- 1 | black 2 | prettytable 3 | pylint 4 | lxml 5 | psutil 6 | -------------------------------------------------------------------------------- /run_quick_test.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/run_quick_test.py -------------------------------------------------------------------------------- /run_reg_test.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/run_reg_test.py -------------------------------------------------------------------------------- /sweep_build_configs.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/sweep_build_configs.py -------------------------------------------------------------------------------- /utils/CMakeLists.txt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/utils/CMakeLists.txt -------------------------------------------------------------------------------- /utils/fasm/CMakeLists.txt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/utils/fasm/CMakeLists.txt -------------------------------------------------------------------------------- /utils/fasm/src/fasm.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/utils/fasm/src/fasm.cpp -------------------------------------------------------------------------------- /utils/fasm/src/fasm.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/utils/fasm/src/fasm.h -------------------------------------------------------------------------------- /utils/fasm/src/lut.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/utils/fasm/src/lut.cpp -------------------------------------------------------------------------------- /utils/fasm/src/lut.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/utils/fasm/src/lut.h -------------------------------------------------------------------------------- /utils/fasm/src/main.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/utils/fasm/src/main.cpp -------------------------------------------------------------------------------- /utils/fasm/test/main.cpp: -------------------------------------------------------------------------------- 1 | #define CATCH_CONFIG_MAIN 2 | #include "catch.hpp" 3 | -------------------------------------------------------------------------------- /utils/vqm2blif/README.txt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/utils/vqm2blif/README.txt -------------------------------------------------------------------------------- /vpr/CMakeLists.txt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/CMakeLists.txt -------------------------------------------------------------------------------- /vpr/lsan.supp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/lsan.supp -------------------------------------------------------------------------------- /vpr/main.ui: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/main.ui -------------------------------------------------------------------------------- /vpr/src/base/CheckArch.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/CheckArch.h -------------------------------------------------------------------------------- /vpr/src/base/CheckSetup.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/CheckSetup.h -------------------------------------------------------------------------------- /vpr/src/base/SetupGrid.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/SetupGrid.h -------------------------------------------------------------------------------- /vpr/src/base/SetupVPR.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/SetupVPR.cpp -------------------------------------------------------------------------------- /vpr/src/base/SetupVPR.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/SetupVPR.h -------------------------------------------------------------------------------- /vpr/src/base/ShowSetup.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/ShowSetup.h -------------------------------------------------------------------------------- /vpr/src/base/echo_files.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/echo_files.h -------------------------------------------------------------------------------- /vpr/src/base/globals.cpp: -------------------------------------------------------------------------------- 1 | #include "globals.h" 2 | 3 | VprContext g_vpr_ctx; 4 | -------------------------------------------------------------------------------- /vpr/src/base/globals.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/globals.h -------------------------------------------------------------------------------- /vpr/src/base/logic_vec.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/logic_vec.h -------------------------------------------------------------------------------- /vpr/src/base/netlist.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/netlist.h -------------------------------------------------------------------------------- /vpr/src/base/netlist.tpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/netlist.tpp -------------------------------------------------------------------------------- /vpr/src/base/partition.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/partition.h -------------------------------------------------------------------------------- /vpr/src/base/read_blif.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/read_blif.h -------------------------------------------------------------------------------- /vpr/src/base/read_place.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/read_place.h -------------------------------------------------------------------------------- /vpr/src/base/read_route.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/read_route.h -------------------------------------------------------------------------------- /vpr/src/base/region.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/region.cpp -------------------------------------------------------------------------------- /vpr/src/base/region.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/region.h -------------------------------------------------------------------------------- /vpr/src/base/stats.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/stats.cpp -------------------------------------------------------------------------------- /vpr/src/base/stats.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/stats.h -------------------------------------------------------------------------------- /vpr/src/base/vpr_api.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/vpr_api.cpp -------------------------------------------------------------------------------- /vpr/src/base/vpr_api.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/vpr_api.h -------------------------------------------------------------------------------- /vpr/src/base/vpr_types.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/base/vpr_types.h -------------------------------------------------------------------------------- /vpr/src/draw/b.png: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/draw/b.png -------------------------------------------------------------------------------- /vpr/src/draw/breakpoint.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/draw/breakpoint.h -------------------------------------------------------------------------------- /vpr/src/draw/buttons.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/draw/buttons.cpp -------------------------------------------------------------------------------- /vpr/src/draw/buttons.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/draw/buttons.h -------------------------------------------------------------------------------- /vpr/src/draw/draw.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/draw/draw.cpp -------------------------------------------------------------------------------- /vpr/src/draw/draw.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/draw/draw.h -------------------------------------------------------------------------------- /vpr/src/draw/draw_color.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/draw/draw_color.h -------------------------------------------------------------------------------- /vpr/src/draw/draw_debug.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/draw/draw_debug.h -------------------------------------------------------------------------------- /vpr/src/draw/draw_types.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/draw/draw_types.h -------------------------------------------------------------------------------- /vpr/src/draw/hsl.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/draw/hsl.cpp -------------------------------------------------------------------------------- /vpr/src/draw/hsl.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/draw/hsl.h -------------------------------------------------------------------------------- /vpr/src/draw/i.png: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/draw/i.png -------------------------------------------------------------------------------- /vpr/src/draw/m.png: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/draw/m.png -------------------------------------------------------------------------------- /vpr/src/draw/n.png: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/draw/n.png -------------------------------------------------------------------------------- /vpr/src/draw/r.png: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/draw/r.png -------------------------------------------------------------------------------- /vpr/src/draw/search_bar.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/draw/search_bar.h -------------------------------------------------------------------------------- /vpr/src/draw/t.png: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/draw/t.png -------------------------------------------------------------------------------- /vpr/src/draw/trash.png: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/draw/trash.png -------------------------------------------------------------------------------- /vpr/src/main.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/main.cpp -------------------------------------------------------------------------------- /vpr/src/pack/cluster.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/pack/cluster.cpp -------------------------------------------------------------------------------- /vpr/src/pack/cluster.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/pack/cluster.h -------------------------------------------------------------------------------- /vpr/src/pack/pack.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/pack/pack.cpp -------------------------------------------------------------------------------- /vpr/src/pack/pack.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/pack/pack.h -------------------------------------------------------------------------------- /vpr/src/pack/pack_types.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/pack/pack_types.h -------------------------------------------------------------------------------- /vpr/src/pack/prepack.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/pack/prepack.cpp -------------------------------------------------------------------------------- /vpr/src/pack/prepack.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/pack/prepack.h -------------------------------------------------------------------------------- /vpr/src/place/place.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/place/place.cpp -------------------------------------------------------------------------------- /vpr/src/place/place.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/place/place.h -------------------------------------------------------------------------------- /vpr/src/power/power.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/power/power.cpp -------------------------------------------------------------------------------- /vpr/src/power/power.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/power/power.h -------------------------------------------------------------------------------- /vpr/src/route/bucket.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/route/bucket.cpp -------------------------------------------------------------------------------- /vpr/src/route/bucket.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/route/bucket.h -------------------------------------------------------------------------------- /vpr/src/route/clock_fwd.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/route/clock_fwd.h -------------------------------------------------------------------------------- /vpr/src/route/heap_type.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/route/heap_type.h -------------------------------------------------------------------------------- /vpr/src/route/rr_graph.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/route/rr_graph.h -------------------------------------------------------------------------------- /vpr/src/route/rr_graph2.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/route/rr_graph2.h -------------------------------------------------------------------------------- /vpr/src/route/rr_graph_timing_params.h: -------------------------------------------------------------------------------- 1 | void add_rr_graph_C_from_switches(float C_ipin_cblock); 2 | -------------------------------------------------------------------------------- /vpr/src/route/rr_node.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/route/rr_node.cpp -------------------------------------------------------------------------------- /vpr/src/route/rr_node.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/route/rr_node.h -------------------------------------------------------------------------------- /vpr/src/util/hash.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/util/hash.cpp -------------------------------------------------------------------------------- /vpr/src/util/hash.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/src/util/hash.h -------------------------------------------------------------------------------- /vpr/test/.gitignore: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/test/.gitignore -------------------------------------------------------------------------------- /vpr/test/main.cpp: -------------------------------------------------------------------------------- 1 | #define CATCH_CONFIG_MAIN 2 | #include "catch.hpp" 3 | -------------------------------------------------------------------------------- /vpr/test/test_vpr.cpp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/test/test_vpr.cpp -------------------------------------------------------------------------------- /vpr/test/wire.eblif: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/test/wire.eblif -------------------------------------------------------------------------------- /vpr/valgrind.supp: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vpr/valgrind.supp -------------------------------------------------------------------------------- /vpr/vpr: -------------------------------------------------------------------------------- 1 | ../build/vpr/vpr -------------------------------------------------------------------------------- /vtr_flow/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vtr_flow/README.md -------------------------------------------------------------------------------- /vtr_flow/benchmarks/arithmetic/multless_consts/verilog/synth/this_is_synth-jan-14-2009: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /vtr_flow/benchmarks/arithmetic/table_X/verilog: -------------------------------------------------------------------------------- 1 | /home/matt/Code/vtr-repo/svn/vtr_flow/benchmarks/verilog -------------------------------------------------------------------------------- /vtr_flow/parse/parse_config/common/vpr.route_relaxed_chan_width.txt: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /vtr_flow/parse/parse_config/timing/vpr.pack.txt: -------------------------------------------------------------------------------- 1 | %include "../common/vpr.pack.txt" 2 | -------------------------------------------------------------------------------- /vtr_flow/parse/parse_config/vpr_parse_second_file.txt: -------------------------------------------------------------------------------- 1 | %include "vpr_fixed_chan_width.txt" 2 | -------------------------------------------------------------------------------- /vtr_flow/parse/pass_requirements/pass_requirements_power_only.txt: -------------------------------------------------------------------------------- 1 | total_power;Range(0.9,1.1) 2 | -------------------------------------------------------------------------------- /vtr_flow/primitives.v: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/SymbiFlow/vtr-verilog-to-routing/HEAD/vtr_flow/primitives.v -------------------------------------------------------------------------------- /vtr_flow/scripts/benchtracker/__init__.py: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /vtr_flow/scripts/benchtracker/flask_cors/version.py: -------------------------------------------------------------------------------- 1 | __version__ = "2.0.1" 2 | -------------------------------------------------------------------------------- /vtr_flow/sdc/samples/A.sdc: -------------------------------------------------------------------------------- 1 | create_clock -period 0 * -------------------------------------------------------------------------------- /vtr_flow/sdc/samples/clock_aliases/clk.sdc: -------------------------------------------------------------------------------- 1 | create_clock -period 10.0 clk 2 | -------------------------------------------------------------------------------- /vtr_flow/sdc/samples/clock_aliases/clk_assign.sdc: -------------------------------------------------------------------------------- 1 | create_clock -period 10.0 clk_assign 2 | -------------------------------------------------------------------------------- /vtr_flow/sdc/samples/clock_aliases/counter_clk.sdc: -------------------------------------------------------------------------------- 1 | create_clock -period 10.0 counter.clk 2 | --------------------------------------------------------------------------------