├── .cargo └── config.toml ├── .github ├── actions │ └── check │ │ └── action.yml └── workflows │ ├── ci.yml │ └── issue_handler.yml ├── .gitignore ├── Cargo.lock ├── Cargo.toml ├── LICENSE-APACHE ├── LICENSE-MIT ├── README.md ├── common_patches ├── adc.yaml ├── aes.yaml ├── assist_debug.yaml ├── clint.yaml ├── ecc_int_strip.yaml ├── etm_collect.yaml ├── extmem_cache_int_strip.yaml ├── gpiosd_ext.yaml ├── hp_apm.yaml ├── i2c0.yaml ├── i2c_ana_mst.yaml ├── i2c_st_timeouts.yaml ├── ieee802154.yaml ├── int_strip.yaml ├── ledc_collect.yaml ├── ledc_int.yaml ├── lpana_int_strip.yaml ├── lptim_int_strip.yaml ├── mcpwm_collect.yaml ├── pcnt.yaml ├── pcr.yaml ├── plic.yaml ├── pmu_int_strip.yaml ├── rng.yaml ├── rtc_cntl_int_strip.yaml ├── rtc_io.yaml ├── sens.yaml ├── slc.yaml ├── spi_dma_int_strip.yaml ├── spi_w.yaml ├── sw_interrupts.yaml ├── systimer.yaml ├── systimer_real_target.yaml ├── tee.yaml ├── tim_collect.yaml ├── tim_expand_and_collect.yaml ├── tim_int_strip.yaml ├── twai.yaml ├── uhci_collect.yaml ├── usb0.yaml └── wifi │ └── mac │ ├── crypto.yaml │ ├── mac_interrupt.yaml │ ├── pwr_interrupt.yaml │ ├── rx.yaml │ ├── rx_filter_masked.yaml │ └── tx.yaml ├── esp32 ├── .cargo │ └── config.toml ├── Cargo.toml ├── README.md ├── build.rs ├── device.x ├── rust-toolchain.toml ├── src │ ├── aes.rs │ ├── aes │ │ ├── endian.rs │ │ ├── idle.rs │ │ ├── key.rs │ │ ├── mode.rs │ │ ├── start.rs │ │ └── text.rs │ ├── apb_ctrl.rs │ ├── apb_ctrl │ │ ├── apb_saradc_ctrl.rs │ │ ├── apb_saradc_ctrl2.rs │ │ ├── apb_saradc_fsm.rs │ │ ├── apb_saradc_sar1_patt_tab.rs │ │ ├── apb_saradc_sar2_patt_tab.rs │ │ ├── apll_tick_conf.rs │ │ ├── ck8m_tick_conf.rs │ │ ├── date.rs │ │ ├── pll_tick_conf.rs │ │ ├── sysclk_conf.rs │ │ └── xtal_tick_conf.rs │ ├── bb.rs │ ├── bb │ │ └── bbpd_ctrl.rs │ ├── dport.rs │ ├── dport │ │ ├── access_check.rs │ │ ├── ahb_lite_mask.rs │ │ ├── ahb_mpu_table_0.rs │ │ ├── ahb_mpu_table_1.rs │ │ ├── ahblite_mpu_table_bb.rs │ │ ├── ahblite_mpu_table_bt_buffer.rs │ │ ├── ahblite_mpu_table_btmac.rs │ │ ├── app_boot_remap_ctrl.rs │ │ ├── app_cache_ctrl.rs │ │ ├── app_cache_ctrl1.rs │ │ ├── app_cache_lock_addr.rs │ │ ├── app_cpu_record_ctrl.rs │ │ ├── app_cpu_record_pdebugdata.rs │ │ ├── app_cpu_record_pdebuginst.rs │ │ ├── app_cpu_record_pdebugls0addr.rs │ │ ├── app_cpu_record_pdebugls0data.rs │ │ ├── app_cpu_record_pdebugls0stat.rs │ │ ├── app_cpu_record_pdebugpc.rs │ │ ├── app_cpu_record_pdebugstatus.rs │ │ ├── app_cpu_record_pid.rs │ │ ├── app_cpu_record_status.rs │ │ ├── app_dcache_dbug0.rs │ │ ├── app_dcache_dbug1.rs │ │ ├── app_dcache_dbug2.rs │ │ ├── app_dcache_dbug3.rs │ │ ├── app_dcache_dbug4.rs │ │ ├── app_dcache_dbug5.rs │ │ ├── app_dcache_dbug6.rs │ │ ├── app_dcache_dbug7.rs │ │ ├── app_dcache_dbug8.rs │ │ ├── app_dcache_dbug9.rs │ │ ├── app_dport_apb_mask0.rs │ │ ├── app_dport_apb_mask1.rs │ │ ├── app_intrusion_ctrl.rs │ │ ├── app_intrusion_status.rs │ │ ├── app_tracemem_ena.rs │ │ ├── app_vecbase_ctrl.rs │ │ ├── app_vecbase_set.rs │ │ ├── appcpu_ctrl_a.rs │ │ ├── appcpu_ctrl_b.rs │ │ ├── appcpu_ctrl_c.rs │ │ ├── appcpu_ctrl_d.rs │ │ ├── bt_lpck_div_frac.rs │ │ ├── bt_lpck_div_int.rs │ │ ├── cache_ia_int_en.rs │ │ ├── cache_mux_mode.rs │ │ ├── core_0_intr_map.rs │ │ ├── core_0_intr_status.rs │ │ ├── core_1_intr_map.rs │ │ ├── core_1_intr_status.rs │ │ ├── cpu_intr_from_cpu.rs │ │ ├── cpu_per_conf.rs │ │ ├── dmmu_page_mode.rs │ │ ├── dmmu_table.rs │ │ ├── front_end_mem_pd.rs │ │ ├── host_inf_sel.rs │ │ ├── immu_page_mode.rs │ │ ├── immu_table.rs │ │ ├── iram_dram_ahb_sel.rs │ │ ├── mem_access_dbug0.rs │ │ ├── mem_access_dbug1.rs │ │ ├── mem_pd_mask.rs │ │ ├── mmu_ia_int_en.rs │ │ ├── mpu_ia_int_en.rs │ │ ├── peri_clk_en.rs │ │ ├── peri_rst_en.rs │ │ ├── perip_clk_en.rs │ │ ├── perip_rst_en.rs │ │ ├── pro_boot_remap_ctrl.rs │ │ ├── pro_cache_ctrl.rs │ │ ├── pro_cache_ctrl1.rs │ │ ├── pro_cache_lock_addr.rs │ │ ├── pro_cpu_record_ctrl.rs │ │ ├── pro_cpu_record_pdebugdata.rs │ │ ├── pro_cpu_record_pdebuginst.rs │ │ ├── pro_cpu_record_pdebugls0addr.rs │ │ ├── pro_cpu_record_pdebugls0data.rs │ │ ├── pro_cpu_record_pdebugls0stat.rs │ │ ├── pro_cpu_record_pdebugpc.rs │ │ ├── pro_cpu_record_pdebugstatus.rs │ │ ├── pro_cpu_record_pid.rs │ │ ├── pro_cpu_record_status.rs │ │ ├── pro_dcache_dbug0.rs │ │ ├── pro_dcache_dbug1.rs │ │ ├── pro_dcache_dbug2.rs │ │ ├── pro_dcache_dbug3.rs │ │ ├── pro_dcache_dbug4.rs │ │ ├── pro_dcache_dbug5.rs │ │ ├── pro_dcache_dbug6.rs │ │ ├── pro_dcache_dbug7.rs │ │ ├── pro_dcache_dbug8.rs │ │ ├── pro_dcache_dbug9.rs │ │ ├── pro_dport_apb_mask0.rs │ │ ├── pro_dport_apb_mask1.rs │ │ ├── pro_intrusion_ctrl.rs │ │ ├── pro_intrusion_status.rs │ │ ├── pro_tracemem_ena.rs │ │ ├── pro_vecbase_ctrl.rs │ │ ├── pro_vecbase_set.rs │ │ ├── rom_fo_ctrl.rs │ │ ├── rom_mpu_ena.rs │ │ ├── rom_mpu_table0.rs │ │ ├── rom_mpu_table1.rs │ │ ├── rom_mpu_table2.rs │ │ ├── rom_mpu_table3.rs │ │ ├── rom_pd_ctrl.rs │ │ ├── rsa_pd_ctrl.rs │ │ ├── secure_boot_ctrl.rs │ │ ├── shrom_mpu_table.rs │ │ ├── slave_spi_config.rs │ │ ├── spi_dma_chan_sel.rs │ │ ├── sram_fo_ctrl_0.rs │ │ ├── sram_fo_ctrl_1.rs │ │ ├── sram_pd_ctrl_0.rs │ │ ├── sram_pd_ctrl_1.rs │ │ ├── tag_fo_ctrl.rs │ │ ├── tracemem_mux_mode.rs │ │ ├── wifi_bb_cfg.rs │ │ ├── wifi_bb_cfg_2.rs │ │ ├── wifi_clk_en.rs │ │ └── wifi_rst_en.rs │ ├── efuse.rs │ ├── efuse │ │ ├── blk0_rdata0.rs │ │ ├── blk0_rdata1.rs │ │ ├── blk0_rdata2.rs │ │ ├── blk0_rdata3.rs │ │ ├── blk0_rdata4.rs │ │ ├── blk0_rdata5.rs │ │ ├── blk0_rdata6.rs │ │ ├── blk0_wdata0.rs │ │ ├── blk0_wdata1.rs │ │ ├── blk0_wdata2.rs │ │ ├── blk0_wdata3.rs │ │ ├── blk0_wdata4.rs │ │ ├── blk0_wdata5.rs │ │ ├── blk0_wdata6.rs │ │ ├── blk1_rdata0.rs │ │ ├── blk1_rdata1.rs │ │ ├── blk1_rdata2.rs │ │ ├── blk1_rdata3.rs │ │ ├── blk1_rdata4.rs │ │ ├── blk1_rdata5.rs │ │ ├── blk1_rdata6.rs │ │ ├── blk1_rdata7.rs │ │ ├── blk1_wdata0.rs │ │ ├── blk1_wdata1.rs │ │ ├── blk1_wdata2.rs │ │ ├── blk1_wdata3.rs │ │ ├── blk1_wdata4.rs │ │ ├── blk1_wdata5.rs │ │ ├── blk1_wdata6.rs │ │ ├── blk1_wdata7.rs │ │ ├── blk2_rdata0.rs │ │ ├── blk2_rdata1.rs │ │ ├── blk2_rdata2.rs │ │ ├── blk2_rdata3.rs │ │ ├── blk2_rdata4.rs │ │ ├── blk2_rdata5.rs │ │ ├── blk2_rdata6.rs │ │ ├── blk2_rdata7.rs │ │ ├── blk2_wdata0.rs │ │ ├── blk2_wdata1.rs │ │ ├── blk2_wdata2.rs │ │ ├── blk2_wdata3.rs │ │ ├── blk2_wdata4.rs │ │ ├── blk2_wdata5.rs │ │ ├── blk2_wdata6.rs │ │ ├── blk2_wdata7.rs │ │ ├── blk3_rdata0.rs │ │ ├── blk3_rdata1.rs │ │ ├── blk3_rdata2.rs │ │ ├── blk3_rdata3.rs │ │ ├── blk3_rdata4.rs │ │ ├── blk3_rdata5.rs │ │ ├── blk3_rdata6.rs │ │ ├── blk3_rdata7.rs │ │ ├── blk3_wdata0.rs │ │ ├── blk3_wdata1.rs │ │ ├── blk3_wdata2.rs │ │ ├── blk3_wdata3.rs │ │ ├── blk3_wdata4.rs │ │ ├── blk3_wdata5.rs │ │ ├── blk3_wdata6.rs │ │ ├── blk3_wdata7.rs │ │ ├── clk.rs │ │ ├── cmd.rs │ │ ├── conf.rs │ │ ├── dac_conf.rs │ │ ├── dec_status.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ └── status.rs │ ├── emac_dma.rs │ ├── emac_dma │ │ ├── dmabusmode.rs │ │ ├── dmain_en.rs │ │ ├── dmamissedfr.rs │ │ ├── dmaoperation_mode.rs │ │ ├── dmarintwdtimer.rs │ │ ├── dmarxbaseaddr.rs │ │ ├── dmarxcurraddr_buf.rs │ │ ├── dmarxcurrdesc.rs │ │ ├── dmarxpolldemand.rs │ │ ├── dmastatus.rs │ │ ├── dmatxbaseaddr.rs │ │ ├── dmatxcurraddr_buf.rs │ │ ├── dmatxcurrdesc.rs │ │ └── dmatxpolldemand.rs │ ├── emac_ext.rs │ ├── emac_ext │ │ ├── ex_clk_ctrl.rs │ │ ├── ex_clkout_conf.rs │ │ ├── ex_oscclk_conf.rs │ │ ├── ex_phyinf_conf.rs │ │ └── pd_sel.rs │ ├── emac_mac.rs │ ├── emac_mac │ │ ├── emacaddr0high.rs │ │ ├── emacaddr0low.rs │ │ ├── emacaddr1high.rs │ │ ├── emacaddr1low.rs │ │ ├── emacaddr2high.rs │ │ ├── emacaddr2low.rs │ │ ├── emacaddr3high.rs │ │ ├── emacaddr3low.rs │ │ ├── emacaddr4high.rs │ │ ├── emacaddr4low.rs │ │ ├── emacaddr5high.rs │ │ ├── emacaddr5low.rs │ │ ├── emacaddr6high.rs │ │ ├── emacaddr6low.rs │ │ ├── emacaddr7high.rs │ │ ├── emacaddr7low.rs │ │ ├── emacconfig.rs │ │ ├── emaccstatus.rs │ │ ├── emacdebug.rs │ │ ├── emacfc.rs │ │ ├── emacff.rs │ │ ├── emacgmiiaddr.rs │ │ ├── emacintmask.rs │ │ ├── emacints.rs │ │ ├── emaclpi_crs.rs │ │ ├── emaclpitimerscontrol.rs │ │ ├── emacmiidata.rs │ │ ├── emacwdogto.rs │ │ ├── pmt_csr.rs │ │ └── pmt_rwuffr.rs │ ├── flash_encryption.rs │ ├── flash_encryption │ │ ├── address.rs │ │ ├── buffer_.rs │ │ ├── done.rs │ │ └── start.rs │ ├── frc_timer.rs │ ├── frc_timer │ │ ├── timer_alarm.rs │ │ ├── timer_count.rs │ │ ├── timer_ctrl.rs │ │ ├── timer_int.rs │ │ └── timer_load.rs │ ├── generic.rs │ ├── generic │ │ └── raw.rs │ ├── gpio.rs │ ├── gpio │ │ ├── acpu_int.rs │ │ ├── acpu_int1.rs │ │ ├── acpu_nmi_int.rs │ │ ├── acpu_nmi_int1.rs │ │ ├── bt_select.rs │ │ ├── cali_conf.rs │ │ ├── cali_data.rs │ │ ├── cpusdio_int.rs │ │ ├── cpusdio_int1.rs │ │ ├── enable.rs │ │ ├── enable1.rs │ │ ├── enable1_w1tc.rs │ │ ├── enable1_w1ts.rs │ │ ├── enable_w1tc.rs │ │ ├── enable_w1ts.rs │ │ ├── func_in_sel_cfg.rs │ │ ├── func_out_sel_cfg.rs │ │ ├── in1.rs │ │ ├── in_.rs │ │ ├── out.rs │ │ ├── out1.rs │ │ ├── out1_w1tc.rs │ │ ├── out1_w1ts.rs │ │ ├── out_w1tc.rs │ │ ├── out_w1ts.rs │ │ ├── pcpu_int.rs │ │ ├── pcpu_int1.rs │ │ ├── pcpu_nmi_int.rs │ │ ├── pcpu_nmi_int1.rs │ │ ├── pin.rs │ │ ├── sdio_select.rs │ │ ├── status.rs │ │ ├── status1.rs │ │ ├── status1_w1tc.rs │ │ ├── status1_w1ts.rs │ │ ├── status_w1tc.rs │ │ ├── status_w1ts.rs │ │ └── strap.rs │ ├── gpio_sd.rs │ ├── gpio_sd │ │ ├── clock_gate.rs │ │ ├── sigmadelta.rs │ │ └── sigmadelta_misc.rs │ ├── hinf.rs │ ├── hinf │ │ ├── cfg_data0.rs │ │ ├── cfg_data1.rs │ │ ├── cfg_data16.rs │ │ ├── cfg_data7.rs │ │ ├── cis_conf0.rs │ │ ├── cis_conf1.rs │ │ ├── cis_conf2.rs │ │ ├── cis_conf3.rs │ │ ├── cis_conf4.rs │ │ ├── cis_conf5.rs │ │ ├── cis_conf6.rs │ │ └── cis_conf7.rs │ ├── i2c0.rs │ ├── i2c0 │ │ ├── comd.rs │ │ ├── ctr.rs │ │ ├── data.rs │ │ ├── fifo_conf.rs │ │ ├── fifo_start_addr.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── rxfifo_st.rs │ │ ├── scl_filter_cfg.rs │ │ ├── scl_high_period.rs │ │ ├── scl_low_period.rs │ │ ├── scl_rstart_setup.rs │ │ ├── scl_start_hold.rs │ │ ├── scl_stop_hold.rs │ │ ├── scl_stop_setup.rs │ │ ├── sda_filter_cfg.rs │ │ ├── sda_hold.rs │ │ ├── sda_sample.rs │ │ ├── slave_addr.rs │ │ ├── sr.rs │ │ └── to.rs │ ├── i2s0.rs │ ├── i2s0 │ │ ├── ahb_test.rs │ │ ├── clkm_conf.rs │ │ ├── conf.rs │ │ ├── conf1.rs │ │ ├── conf2.rs │ │ ├── conf_chan.rs │ │ ├── conf_sigle_data.rs │ │ ├── cvsd_conf0.rs │ │ ├── cvsd_conf1.rs │ │ ├── cvsd_conf2.rs │ │ ├── esco_conf0.rs │ │ ├── fifo_conf.rs │ │ ├── in_eof_des_addr.rs │ │ ├── in_link.rs │ │ ├── infifo_pop.rs │ │ ├── inlink_dscr.rs │ │ ├── inlink_dscr_bf0.rs │ │ ├── inlink_dscr_bf1.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lc_conf.rs │ │ ├── lc_hung_conf.rs │ │ ├── lc_state0.rs │ │ ├── lc_state1.rs │ │ ├── out_eof_bfr_des_addr.rs │ │ ├── out_eof_des_addr.rs │ │ ├── out_link.rs │ │ ├── outfifo_push.rs │ │ ├── outlink_dscr.rs │ │ ├── outlink_dscr_bf0.rs │ │ ├── outlink_dscr_bf1.rs │ │ ├── pd_conf.rs │ │ ├── pdm_conf.rs │ │ ├── pdm_freq_conf.rs │ │ ├── plc_conf0.rs │ │ ├── plc_conf1.rs │ │ ├── plc_conf2.rs │ │ ├── rxeof_num.rs │ │ ├── sample_rate_conf.rs │ │ ├── sco_conf0.rs │ │ ├── state.rs │ │ └── timing.rs │ ├── io_mux.rs │ ├── io_mux │ │ ├── gpio0.rs │ │ └── pin_ctrl.rs │ ├── ledc.rs │ ├── ledc │ │ ├── conf.rs │ │ ├── hsch.rs │ │ ├── hsch │ │ │ ├── conf0.rs │ │ │ ├── conf1.rs │ │ │ ├── duty.rs │ │ │ ├── duty_r.rs │ │ │ └── hpoint.rs │ │ ├── hstimer.rs │ │ ├── hstimer │ │ │ ├── conf.rs │ │ │ └── value.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lsch.rs │ │ ├── lsch │ │ │ ├── conf0.rs │ │ │ ├── conf1.rs │ │ │ ├── duty.rs │ │ │ ├── duty_r.rs │ │ │ └── hpoint.rs │ │ ├── lstimer.rs │ │ └── lstimer │ │ │ ├── conf.rs │ │ │ └── value.rs │ ├── lib.rs │ ├── mcpwm0.rs │ ├── mcpwm0 │ │ ├── cap_ch.rs │ │ ├── cap_ch_cfg.rs │ │ ├── cap_status.rs │ │ ├── cap_timer_cfg.rs │ │ ├── cap_timer_phase.rs │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── carrier_cfg.rs │ │ │ ├── dt_cfg.rs │ │ │ ├── dt_fed_cfg.rs │ │ │ ├── dt_red_cfg.rs │ │ │ ├── fh_cfg0.rs │ │ │ ├── fh_cfg1.rs │ │ │ ├── fh_status.rs │ │ │ ├── gen_.rs │ │ │ ├── gen_cfg0.rs │ │ │ ├── gen_force.rs │ │ │ ├── gen_stmp_cfg.rs │ │ │ ├── gen_tstmp_a.rs │ │ │ └── gen_tstmp_b.rs │ │ ├── clk.rs │ │ ├── clk_cfg.rs │ │ ├── fault_detect.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── operator_timersel.rs │ │ ├── timer.rs │ │ ├── timer │ │ │ ├── cfg0.rs │ │ │ ├── cfg1.rs │ │ │ ├── status.rs │ │ │ └── sync.rs │ │ ├── timer_synci_cfg.rs │ │ └── update_cfg.rs │ ├── nrx.rs │ ├── nrx │ │ └── nrxpd_ctrl.rs │ ├── pcnt.rs │ ├── pcnt │ │ ├── ctrl.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── u_cnt.rs │ │ ├── u_status.rs │ │ ├── unit.rs │ │ └── unit │ │ │ ├── conf0.rs │ │ │ ├── conf1.rs │ │ │ └── conf2.rs │ ├── rmt.rs │ ├── rmt │ │ ├── apb_conf.rs │ │ ├── ch_tx_lim.rs │ │ ├── chaddr.rs │ │ ├── chcarrier_duty.rs │ │ ├── chconf0.rs │ │ ├── chconf1.rs │ │ ├── chdata.rs │ │ ├── chstatus.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ └── int_st.rs │ ├── rng.rs │ ├── rng │ │ └── data.rs │ ├── rsa.rs │ ├── rsa │ │ ├── clean.rs │ │ ├── interrupt.rs │ │ ├── m_mem.rs │ │ ├── m_prime.rs │ │ ├── modexp_mode.rs │ │ ├── modexp_start.rs │ │ ├── mult_mode.rs │ │ ├── mult_start.rs │ │ ├── x_mem.rs │ │ ├── y_mem.rs │ │ └── z_mem.rs │ ├── rtc_cntl.rs │ ├── rtc_cntl │ │ ├── ana_conf.rs │ │ ├── bias_conf.rs │ │ ├── brown_out.rs │ │ ├── clk_conf.rs │ │ ├── cpu_period_conf.rs │ │ ├── diag1.rs │ │ ├── dig_iso.rs │ │ ├── dig_pwc.rs │ │ ├── ext_wakeup1.rs │ │ ├── ext_wakeup1_status.rs │ │ ├── ext_wakeup_conf.rs │ │ ├── ext_xtl_conf.rs │ │ ├── hold_force.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── low_power_st.rs │ │ ├── options0.rs │ │ ├── pwc.rs │ │ ├── reg.rs │ │ ├── reset_state.rs │ │ ├── sdio_act_conf.rs │ │ ├── sdio_conf.rs │ │ ├── slp_reject_conf.rs │ │ ├── slp_timer0.rs │ │ ├── slp_timer1.rs │ │ ├── state0.rs │ │ ├── store0.rs │ │ ├── sw_cpu_stall.rs │ │ ├── test_mux.rs │ │ ├── time0.rs │ │ ├── time1.rs │ │ ├── time_update.rs │ │ ├── timer1.rs │ │ ├── timer2.rs │ │ ├── timer3.rs │ │ ├── timer4.rs │ │ ├── timer5.rs │ │ ├── wakeup_state.rs │ │ ├── wdtconfig.rs │ │ ├── wdtconfig0.rs │ │ ├── wdtfeed.rs │ │ └── wdtwprotect.rs │ ├── rtc_i2c.rs │ ├── rtc_i2c │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── data.rs │ │ ├── debug_status.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── scl_high_period.rs │ │ ├── scl_low_period.rs │ │ ├── scl_start_period.rs │ │ ├── scl_stop_period.rs │ │ ├── sda_duty.rs │ │ ├── slave_addr.rs │ │ └── timeout.rs │ ├── rtc_io.rs │ ├── rtc_io │ │ ├── adc_pad.rs │ │ ├── dig_pad_hold.rs │ │ ├── enable.rs │ │ ├── enable_w1tc.rs │ │ ├── enable_w1ts.rs │ │ ├── ext_wakeup0.rs │ │ ├── hall_sens.rs │ │ ├── in_.rs │ │ ├── out.rs │ │ ├── out_w1tc.rs │ │ ├── out_w1ts.rs │ │ ├── pad_dac.rs │ │ ├── pin.rs │ │ ├── rtc_debug_sel.rs │ │ ├── sar_i2c_io.rs │ │ ├── sensor_pads.rs │ │ ├── status.rs │ │ ├── status_w1tc.rs │ │ ├── status_w1ts.rs │ │ ├── touch_cfg.rs │ │ ├── touch_pad0.rs │ │ ├── touch_pad8.rs │ │ ├── xtal_32k_pad.rs │ │ └── xtl_ext_ctr.rs │ ├── sdhost.rs │ ├── sdhost │ │ ├── blksiz.rs │ │ ├── bmod.rs │ │ ├── bufaddr.rs │ │ ├── buffifo.rs │ │ ├── bytcnt.rs │ │ ├── cardthrctl.rs │ │ ├── cdetect.rs │ │ ├── clk_edge_sel.rs │ │ ├── clkdiv.rs │ │ ├── clkena.rs │ │ ├── clksrc.rs │ │ ├── cmd.rs │ │ ├── cmdarg.rs │ │ ├── ctrl.rs │ │ ├── ctype.rs │ │ ├── dbaddr.rs │ │ ├── debnce.rs │ │ ├── dscaddr.rs │ │ ├── emmcddr.rs │ │ ├── enshift.rs │ │ ├── fifoth.rs │ │ ├── hcon.rs │ │ ├── idinten.rs │ │ ├── idsts.rs │ │ ├── intmask.rs │ │ ├── mintsts.rs │ │ ├── pldmnd.rs │ │ ├── resp0.rs │ │ ├── resp1.rs │ │ ├── resp2.rs │ │ ├── resp3.rs │ │ ├── rintsts.rs │ │ ├── rst_n.rs │ │ ├── status.rs │ │ ├── tbbcnt.rs │ │ ├── tcbcnt.rs │ │ ├── tmout.rs │ │ ├── uhs.rs │ │ ├── usrid.rs │ │ ├── verid.rs │ │ └── wrtprt.rs │ ├── sens.rs │ ├── sens │ │ ├── sar_atten1.rs │ │ ├── sar_atten2.rs │ │ ├── sar_dac_ctrl1.rs │ │ ├── sar_dac_ctrl2.rs │ │ ├── sar_i2c_ctrl.rs │ │ ├── sar_meas_ctrl.rs │ │ ├── sar_meas_ctrl2.rs │ │ ├── sar_meas_start1.rs │ │ ├── sar_meas_start2.rs │ │ ├── sar_meas_wait1.rs │ │ ├── sar_meas_wait2.rs │ │ ├── sar_mem_wr_ctrl.rs │ │ ├── sar_nouse.rs │ │ ├── sar_read_ctrl.rs │ │ ├── sar_read_ctrl2.rs │ │ ├── sar_read_status1.rs │ │ ├── sar_read_status2.rs │ │ ├── sar_slave_addr1.rs │ │ ├── sar_slave_addr2.rs │ │ ├── sar_slave_addr3.rs │ │ ├── sar_slave_addr4.rs │ │ ├── sar_start_force.rs │ │ ├── sar_touch_ctrl1.rs │ │ ├── sar_touch_ctrl2.rs │ │ ├── sar_touch_enable.rs │ │ ├── sar_touch_out.rs │ │ ├── sar_touch_thres.rs │ │ ├── sar_tsens_ctrl.rs │ │ ├── sardate.rs │ │ ├── ulp_cp_sleep_cyc0.rs │ │ ├── ulp_cp_sleep_cyc1.rs │ │ ├── ulp_cp_sleep_cyc2.rs │ │ ├── ulp_cp_sleep_cyc3.rs │ │ └── ulp_cp_sleep_cyc4.rs │ ├── sha.rs │ ├── sha │ │ ├── sha1_busy.rs │ │ ├── sha1_continue.rs │ │ ├── sha1_load.rs │ │ ├── sha1_start.rs │ │ ├── sha256_busy.rs │ │ ├── sha256_continue.rs │ │ ├── sha256_load.rs │ │ ├── sha256_start.rs │ │ ├── sha384_busy.rs │ │ ├── sha384_continue.rs │ │ ├── sha384_load.rs │ │ ├── sha384_start.rs │ │ ├── sha512_busy.rs │ │ ├── sha512_continue.rs │ │ ├── sha512_load.rs │ │ ├── sha512_start.rs │ │ └── text.rs │ ├── slc.rs │ ├── slc │ │ ├── _0_done_dscr_addr.rs │ │ ├── _0_dscr_cnt.rs │ │ ├── _0_dscr_rec_conf.rs │ │ ├── _0_eof_start_des.rs │ │ ├── _0_len_conf.rs │ │ ├── _0_len_lim_conf.rs │ │ ├── _0_length.rs │ │ ├── _0_push_dscr_addr.rs │ │ ├── _0_rxlink_dscr.rs │ │ ├── _0_rxlink_dscr_bf0.rs │ │ ├── _0_rxlink_dscr_bf1.rs │ │ ├── _0_rxpkt_e_dscr.rs │ │ ├── _0_rxpkt_h_dscr.rs │ │ ├── _0_rxpktu_e_dscr.rs │ │ ├── _0_rxpktu_h_dscr.rs │ │ ├── _0_state0.rs │ │ ├── _0_state1.rs │ │ ├── _0_sub_start_des.rs │ │ ├── _0_to_eof_bfr_des_addr.rs │ │ ├── _0_to_eof_des_addr.rs │ │ ├── _0_tx_eof_des_addr.rs │ │ ├── _0_tx_erreof_des_addr.rs │ │ ├── _0_txlink_dscr.rs │ │ ├── _0_txlink_dscr_bf0.rs │ │ ├── _0_txlink_dscr_bf1.rs │ │ ├── _0_txpkt_e_dscr.rs │ │ ├── _0_txpkt_h_dscr.rs │ │ ├── _0_txpktu_e_dscr.rs │ │ ├── _0_txpktu_h_dscr.rs │ │ ├── _0int_clr.rs │ │ ├── _0int_ena.rs │ │ ├── _0int_ena1.rs │ │ ├── _0int_raw.rs │ │ ├── _0int_st.rs │ │ ├── _0int_st1.rs │ │ ├── _0rx_link.rs │ │ ├── _0rxfifo_push.rs │ │ ├── _0token0.rs │ │ ├── _0token1.rs │ │ ├── _0tx_link.rs │ │ ├── _0txfifo_pop.rs │ │ ├── _1_rxlink_dscr.rs │ │ ├── _1_rxlink_dscr_bf0.rs │ │ ├── _1_rxlink_dscr_bf1.rs │ │ ├── _1_state0.rs │ │ ├── _1_state1.rs │ │ ├── _1_to_eof_bfr_des_addr.rs │ │ ├── _1_to_eof_des_addr.rs │ │ ├── _1_tx_eof_des_addr.rs │ │ ├── _1_tx_erreof_des_addr.rs │ │ ├── _1_txlink_dscr.rs │ │ ├── _1_txlink_dscr_bf0.rs │ │ ├── _1_txlink_dscr_bf1.rs │ │ ├── _1int_clr.rs │ │ ├── _1int_ena.rs │ │ ├── _1int_ena1.rs │ │ ├── _1int_raw.rs │ │ ├── _1int_st.rs │ │ ├── _1int_st1.rs │ │ ├── _1rx_link.rs │ │ ├── _1rxfifo_push.rs │ │ ├── _1token0.rs │ │ ├── _1token1.rs │ │ ├── _1tx_link.rs │ │ ├── _1txfifo_pop.rs │ │ ├── ahb_test.rs │ │ ├── bridge_conf.rs │ │ ├── cmd_infor0.rs │ │ ├── cmd_infor1.rs │ │ ├── conf0.rs │ │ ├── conf1.rs │ │ ├── id.rs │ │ ├── intvec_tohost.rs │ │ ├── rx_dscr_conf.rs │ │ ├── rx_status.rs │ │ ├── sdio_crc_st0.rs │ │ ├── sdio_crc_st1.rs │ │ ├── sdio_st.rs │ │ ├── seq_position.rs │ │ ├── token_lat.rs │ │ ├── tx_dscr_conf.rs │ │ └── tx_status.rs │ ├── slchost.rs │ ├── slchost │ │ ├── host_slc0_host_pf.rs │ │ ├── host_slc0host_func1_int_ena.rs │ │ ├── host_slc0host_func2_int_ena.rs │ │ ├── host_slc0host_int_clr.rs │ │ ├── host_slc0host_int_ena.rs │ │ ├── host_slc0host_int_ena1.rs │ │ ├── host_slc0host_int_raw.rs │ │ ├── host_slc0host_int_st.rs │ │ ├── host_slc0host_len_wd.rs │ │ ├── host_slc0host_rx_infor.rs │ │ ├── host_slc0host_token_rdata.rs │ │ ├── host_slc0host_token_wdata.rs │ │ ├── host_slc1_host_pf.rs │ │ ├── host_slc1host_func1_int_ena.rs │ │ ├── host_slc1host_func2_int_ena.rs │ │ ├── host_slc1host_int_clr.rs │ │ ├── host_slc1host_int_ena.rs │ │ ├── host_slc1host_int_ena1.rs │ │ ├── host_slc1host_int_raw.rs │ │ ├── host_slc1host_int_st.rs │ │ ├── host_slc1host_rx_infor.rs │ │ ├── host_slc1host_token_rdata.rs │ │ ├── host_slc1host_token_wdata.rs │ │ ├── host_slc_apbwin_conf.rs │ │ ├── host_slc_apbwin_rdata.rs │ │ ├── host_slc_apbwin_wdata.rs │ │ ├── host_slchost_check_sum0.rs │ │ ├── host_slchost_check_sum1.rs │ │ ├── host_slchost_conf.rs │ │ ├── host_slchost_conf_w0.rs │ │ ├── host_slchost_conf_w1.rs │ │ ├── host_slchost_conf_w10.rs │ │ ├── host_slchost_conf_w11.rs │ │ ├── host_slchost_conf_w12.rs │ │ ├── host_slchost_conf_w13.rs │ │ ├── host_slchost_conf_w14.rs │ │ ├── host_slchost_conf_w15.rs │ │ ├── host_slchost_conf_w2.rs │ │ ├── host_slchost_conf_w3.rs │ │ ├── host_slchost_conf_w4.rs │ │ ├── host_slchost_conf_w5.rs │ │ ├── host_slchost_conf_w6.rs │ │ ├── host_slchost_conf_w7.rs │ │ ├── host_slchost_conf_w8.rs │ │ ├── host_slchost_conf_w9.rs │ │ ├── host_slchost_func2_0.rs │ │ ├── host_slchost_func2_1.rs │ │ ├── host_slchost_func2_2.rs │ │ ├── host_slchost_gpio_in0.rs │ │ ├── host_slchost_gpio_in1.rs │ │ ├── host_slchost_gpio_status0.rs │ │ ├── host_slchost_gpio_status1.rs │ │ ├── host_slchost_inf_st.rs │ │ ├── host_slchost_pkt_len.rs │ │ ├── host_slchost_pkt_len0.rs │ │ ├── host_slchost_pkt_len1.rs │ │ ├── host_slchost_pkt_len2.rs │ │ ├── host_slchost_rdclr0.rs │ │ ├── host_slchost_rdclr1.rs │ │ ├── host_slchost_state_w0.rs │ │ ├── host_slchost_state_w1.rs │ │ ├── host_slchost_token_con.rs │ │ ├── host_slchost_win_cmd.rs │ │ ├── host_slchostdate.rs │ │ └── host_slchostid.rs │ ├── spi0.rs │ ├── spi0 │ │ ├── addr.rs │ │ ├── cache_fctrl.rs │ │ ├── cache_sctrl.rs │ │ ├── clock.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── ctrl1.rs │ │ ├── ctrl2.rs │ │ ├── dma_conf.rs │ │ ├── dma_in_link.rs │ │ ├── dma_int_clr.rs │ │ ├── dma_int_ena.rs │ │ ├── dma_int_raw.rs │ │ ├── dma_int_st.rs │ │ ├── dma_out_link.rs │ │ ├── dma_rstatus.rs │ │ ├── dma_status.rs │ │ ├── dma_tstatus.rs │ │ ├── ext0.rs │ │ ├── ext1.rs │ │ ├── ext2.rs │ │ ├── ext3.rs │ │ ├── in_err_eof_des_addr.rs │ │ ├── in_suc_eof_des_addr.rs │ │ ├── inlink_dscr.rs │ │ ├── inlink_dscr_bf0.rs │ │ ├── inlink_dscr_bf1.rs │ │ ├── miso_dlen.rs │ │ ├── mosi_dlen.rs │ │ ├── out_eof_bfr_des_addr.rs │ │ ├── out_eof_des_addr.rs │ │ ├── outlink_dscr.rs │ │ ├── outlink_dscr_bf0.rs │ │ ├── outlink_dscr_bf1.rs │ │ ├── pin.rs │ │ ├── rd_status.rs │ │ ├── slave.rs │ │ ├── slave1.rs │ │ ├── slave2.rs │ │ ├── slave3.rs │ │ ├── slv_rd_bit.rs │ │ ├── slv_rdbuf_dlen.rs │ │ ├── slv_wr_status.rs │ │ ├── slv_wrbuf_dlen.rs │ │ ├── sram_cmd.rs │ │ ├── sram_drd_cmd.rs │ │ ├── sram_dwr_cmd.rs │ │ ├── tx_crc.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ └── w.rs │ ├── timg0.rs │ ├── timg0 │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lactalarmhi.rs │ │ ├── lactalarmlo.rs │ │ ├── lactconfig.rs │ │ ├── lacthi.rs │ │ ├── lactlo.rs │ │ ├── lactload.rs │ │ ├── lactloadhi.rs │ │ ├── lactloadlo.rs │ │ ├── lactrtc.rs │ │ ├── lactupdate.rs │ │ ├── rtccalicfg.rs │ │ ├── rtccalicfg1.rs │ │ ├── t.rs │ │ ├── t │ │ │ ├── alarmhi.rs │ │ │ ├── alarmlo.rs │ │ │ ├── config.rs │ │ │ ├── hi.rs │ │ │ ├── lo.rs │ │ │ ├── load.rs │ │ │ ├── loadhi.rs │ │ │ ├── loadlo.rs │ │ │ └── update.rs │ │ ├── timgclk.rs │ │ ├── wdtconfig.rs │ │ ├── wdtconfig0.rs │ │ ├── wdtconfig1.rs │ │ ├── wdtfeed.rs │ │ └── wdtwprotect.rs │ ├── twai0.rs │ ├── twai0 │ │ ├── arb_lost_cap.rs │ │ ├── bus_timing_0.rs │ │ ├── bus_timing_1.rs │ │ ├── clock_divider.rs │ │ ├── cmd.rs │ │ ├── data.rs │ │ ├── err_code_cap.rs │ │ ├── err_warning_limit.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── mode.rs │ │ ├── rx_err_cnt.rs │ │ ├── rx_message_cnt.rs │ │ ├── status.rs │ │ └── tx_err_cnt.rs │ ├── uart0.rs │ ├── uart0 │ │ ├── at_cmd_char.rs │ │ ├── at_cmd_gaptout.rs │ │ ├── at_cmd_postcnt.rs │ │ ├── at_cmd_precnt.rs │ │ ├── autobaud.rs │ │ ├── clkdiv.rs │ │ ├── conf0.rs │ │ ├── conf1.rs │ │ ├── fifo.rs │ │ ├── flow_conf.rs │ │ ├── highpulse.rs │ │ ├── id.rs │ │ ├── idle_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lowpulse.rs │ │ ├── mem_cnt_status.rs │ │ ├── mem_conf.rs │ │ ├── mem_rx_status.rs │ │ ├── mem_tx_status.rs │ │ ├── negpulse.rs │ │ ├── pospulse.rs │ │ ├── rs485_conf.rs │ │ ├── rxd_cnt.rs │ │ ├── sleep_conf.rs │ │ ├── status.rs │ │ └── swfc_conf.rs │ ├── uhci0.rs │ ├── uhci0 │ │ ├── ack_num.rs │ │ ├── ahb_test.rs │ │ ├── conf0.rs │ │ ├── conf1.rs │ │ ├── dma_in_dscr.rs │ │ ├── dma_in_dscr_bf0.rs │ │ ├── dma_in_dscr_bf1.rs │ │ ├── dma_in_err_eof_des_addr.rs │ │ ├── dma_in_link.rs │ │ ├── dma_in_pop.rs │ │ ├── dma_in_status.rs │ │ ├── dma_in_suc_eof_des_addr.rs │ │ ├── dma_out_dscr.rs │ │ ├── dma_out_dscr_bf0.rs │ │ ├── dma_out_dscr_bf1.rs │ │ ├── dma_out_eof_bfr_des_addr.rs │ │ ├── dma_out_eof_des_addr.rs │ │ ├── dma_out_link.rs │ │ ├── dma_out_push.rs │ │ ├── dma_out_status.rs │ │ ├── esc_conf.rs │ │ ├── escape_conf.rs │ │ ├── hung_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pkt_thres.rs │ │ ├── q.rs │ │ ├── q │ │ │ ├── word0.rs │ │ │ └── word1.rs │ │ ├── quick_sent.rs │ │ ├── rx_head.rs │ │ ├── state0.rs │ │ └── state1.rs │ ├── wifi.rs │ └── wifi │ │ ├── crypto_control.rs │ │ ├── crypto_control │ │ ├── crypto_key_slot_state.rs │ │ ├── general_crypto_control.rs │ │ └── interface_crypto_control.rs │ │ ├── crypto_key_slot.rs │ │ ├── crypto_key_slot │ │ ├── addr_high.rs │ │ ├── addr_low.rs │ │ └── key_value.rs │ │ ├── ctrl.rs │ │ ├── duration.rs │ │ ├── filter_bank.rs │ │ ├── filter_bank │ │ ├── addr_high.rs │ │ ├── addr_low.rs │ │ ├── mask_high.rs │ │ └── mask_low.rs │ │ ├── filter_control.rs │ │ ├── ht_sig.rs │ │ ├── ht_unknown.rs │ │ ├── hw_stat_ack_int.rs │ │ ├── hw_stat_block_err.rs │ │ ├── hw_stat_cts_int.rs │ │ ├── hw_stat_full2.rs │ │ ├── hw_stat_hop_err.rs │ │ ├── hw_stat_panic.rs │ │ ├── hw_stat_rifs_int.rs │ │ ├── hw_stat_rts_int.rs │ │ ├── hw_stat_rx_end.rs │ │ ├── hw_stat_rx_success.rs │ │ ├── hw_stat_trcts.rs │ │ ├── hw_stat_trigger.rs │ │ ├── hw_stat_tx_ack.rs │ │ ├── hw_stat_tx_cts.rs │ │ ├── hw_stat_tx_hung.rs │ │ ├── hw_stat_tx_rts.rs │ │ ├── mac_interrupt.rs │ │ ├── mac_interrupt │ │ ├── wifi_int_clear.rs │ │ └── wifi_int_status.rs │ │ ├── mac_time.rs │ │ ├── plcp1.rs │ │ ├── plcp2.rs │ │ ├── pmd.rs │ │ ├── rx_ctrl.rs │ │ ├── rx_ctrl_filter.rs │ │ ├── rx_dma_list.rs │ │ ├── rx_dma_list │ │ ├── rx_descr_base.rs │ │ ├── rx_descr_last.rs │ │ └── rx_descr_next.rs │ │ ├── tx_slot_config.rs │ │ ├── tx_slot_config │ │ ├── config.rs │ │ └── plcp0.rs │ │ ├── txq_state.rs │ │ └── txq_state │ │ ├── tx_complete_clear.rs │ │ ├── tx_complete_status.rs │ │ ├── tx_error_clear.rs │ │ └── tx_error_status.rs └── svd │ ├── esp32.base.svd │ └── patches │ ├── _apb_ctrl.yml │ ├── _date.yml │ ├── _emac.yml │ ├── _gpio.yml │ ├── _gpio_sd.yml │ ├── _i2c.yml │ ├── _ledc.yml │ ├── _pcnt.yml │ ├── _rmt.yml │ ├── _rsa.yml │ ├── _rtc_cntl.yml │ ├── _rtc_io.yml │ ├── _timg.yml │ ├── esp32.yaml │ └── wifi.yaml ├── esp32c2 ├── .cargo │ └── config.toml ├── Cargo.toml ├── README.md ├── build.rs ├── device.x ├── rust-toolchain.toml ├── src │ ├── apb_ctrl.rs │ ├── apb_ctrl │ │ ├── clk_out_en.rs │ │ ├── clkgate_force_on.rs │ │ ├── date.rs │ │ ├── ext_mem_pms_lock.rs │ │ ├── flash_ace0_addr.rs │ │ ├── flash_ace0_attr.rs │ │ ├── flash_ace0_size.rs │ │ ├── front_end_mem_pd.rs │ │ ├── host_inf_sel.rs │ │ ├── mem_power_down.rs │ │ ├── mem_power_up.rs │ │ ├── peri_backup_apb_addr.rs │ │ ├── peri_backup_config.rs │ │ ├── peri_backup_int_clr.rs │ │ ├── peri_backup_int_ena.rs │ │ ├── peri_backup_int_raw.rs │ │ ├── peri_backup_int_st.rs │ │ ├── peri_backup_mem_addr.rs │ │ ├── redcy_sig0.rs │ │ ├── redcy_sig1.rs │ │ ├── retention_ctrl.rs │ │ ├── rnd_data.rs │ │ ├── sdio_ctrl.rs │ │ ├── spi_mem_pms_ctrl.rs │ │ ├── spi_mem_reject_addr.rs │ │ ├── sysclk_conf.rs │ │ ├── tick_conf.rs │ │ ├── wifi_bb_cfg.rs │ │ ├── wifi_bb_cfg_2.rs │ │ ├── wifi_clk_en.rs │ │ └── wifi_rst_en.rs │ ├── apb_saradc.rs │ ├── apb_saradc │ │ ├── arb_ctrl.rs │ │ ├── cali.rs │ │ ├── clkm_conf.rs │ │ ├── ctrl.rs │ │ ├── ctrl2.rs │ │ ├── dma_conf.rs │ │ ├── filter_ctrl0.rs │ │ ├── filter_ctrl1.rs │ │ ├── fsm_wait.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── onetime_sample.rs │ │ ├── sar1_status.rs │ │ ├── sar1data_status.rs │ │ ├── sar2_status.rs │ │ ├── sar2data_status.rs │ │ ├── sar_patt_tab1.rs │ │ ├── sar_patt_tab2.rs │ │ ├── thres0_ctrl.rs │ │ ├── thres1_ctrl.rs │ │ ├── thres_ctrl.rs │ │ ├── tsens_ctrl.rs │ │ └── tsens_ctrl2.rs │ ├── assist_debug.rs │ ├── assist_debug │ │ ├── clock_gate.rs │ │ ├── cpu.rs │ │ └── cpu │ │ │ ├── debug_mode.rs │ │ │ ├── intr_clr.rs │ │ │ ├── intr_ena.rs │ │ │ ├── intr_raw.rs │ │ │ ├── lastpc_before_exception.rs │ │ │ ├── montr_ena.rs │ │ │ ├── rcd_en.rs │ │ │ ├── rcd_pdebugpc.rs │ │ │ ├── rcd_pdebugsp.rs │ │ │ ├── sp_max.rs │ │ │ ├── sp_min.rs │ │ │ └── sp_pc.rs │ ├── bb.rs │ ├── bb │ │ └── bbpd_ctrl.rs │ ├── dma.rs │ ├── dma │ │ ├── ahb_test.rs │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── in_conf0.rs │ │ │ ├── in_conf1.rs │ │ │ ├── in_dscr.rs │ │ │ ├── in_dscr_bf0.rs │ │ │ ├── in_dscr_bf1.rs │ │ │ ├── in_err_eof_des_addr.rs │ │ │ ├── in_link.rs │ │ │ ├── in_peri_sel.rs │ │ │ ├── in_pop.rs │ │ │ ├── in_pri.rs │ │ │ ├── in_state.rs │ │ │ ├── in_suc_eof_des_addr.rs │ │ │ ├── infifo_status.rs │ │ │ ├── out_conf0.rs │ │ │ ├── out_conf1.rs │ │ │ ├── out_dscr.rs │ │ │ ├── out_dscr_bf0.rs │ │ │ ├── out_dscr_bf1.rs │ │ │ ├── out_eof_bfr_des_addr.rs │ │ │ ├── out_eof_des_addr.rs │ │ │ ├── out_link.rs │ │ │ ├── out_peri_sel.rs │ │ │ ├── out_pri.rs │ │ │ ├── out_push.rs │ │ │ ├── out_state.rs │ │ │ └── outfifo_status.rs │ │ ├── int_ch.rs │ │ ├── int_ch │ │ │ ├── clr.rs │ │ │ ├── ena.rs │ │ │ ├── raw.rs │ │ │ └── st.rs │ │ └── misc_conf.rs │ ├── ecc.rs │ ├── ecc │ │ ├── k_mem.rs │ │ ├── mult_conf.rs │ │ ├── mult_int_clr.rs │ │ ├── mult_int_ena.rs │ │ ├── mult_int_raw.rs │ │ ├── mult_int_st.rs │ │ ├── px_mem.rs │ │ └── py_mem.rs │ ├── efuse.rs │ ├── efuse │ │ ├── clk.rs │ │ ├── cmd.rs │ │ ├── conf.rs │ │ ├── dac_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pgm_check_value0.rs │ │ ├── pgm_check_value1.rs │ │ ├── pgm_check_value2.rs │ │ ├── pgm_data0.rs │ │ ├── pgm_data1.rs │ │ ├── pgm_data2.rs │ │ ├── pgm_data3.rs │ │ ├── pgm_data4.rs │ │ ├── pgm_data5.rs │ │ ├── pgm_data6.rs │ │ ├── pgm_data7.rs │ │ ├── rd_blk1_data0.rs │ │ ├── rd_blk1_data1.rs │ │ ├── rd_blk1_data2.rs │ │ ├── rd_blk2_data0.rs │ │ ├── rd_blk2_data1.rs │ │ ├── rd_blk2_data2.rs │ │ ├── rd_blk2_data3.rs │ │ ├── rd_blk2_data4.rs │ │ ├── rd_blk2_data5.rs │ │ ├── rd_blk2_data6.rs │ │ ├── rd_blk2_data7.rs │ │ ├── rd_blk3_data0.rs │ │ ├── rd_blk3_data1.rs │ │ ├── rd_blk3_data2.rs │ │ ├── rd_blk3_data3.rs │ │ ├── rd_blk3_data4.rs │ │ ├── rd_blk3_data5.rs │ │ ├── rd_blk3_data6.rs │ │ ├── rd_blk3_data7.rs │ │ ├── rd_repeat_data0.rs │ │ ├── rd_repeat_err.rs │ │ ├── rd_rs_err.rs │ │ ├── rd_tim_conf.rs │ │ ├── rd_wr_dis.rs │ │ ├── status.rs │ │ ├── wr_tim_conf0.rs │ │ ├── wr_tim_conf1.rs │ │ └── wr_tim_conf2.rs │ ├── extmem.rs │ ├── extmem │ │ ├── cache_acs_cnt_clr.rs │ │ ├── cache_conf_misc.rs │ │ ├── cache_encrypt_decrypt_clk_force_on.rs │ │ ├── cache_encrypt_decrypt_record_disable.rs │ │ ├── cache_ilg_int_clr.rs │ │ ├── cache_ilg_int_ena.rs │ │ ├── cache_ilg_int_st.rs │ │ ├── cache_mmu_fault_content.rs │ │ ├── cache_mmu_fault_vaddr.rs │ │ ├── cache_mmu_owner.rs │ │ ├── cache_mmu_power_ctrl.rs │ │ ├── cache_preload_int_ctrl.rs │ │ ├── cache_request.rs │ │ ├── cache_state.rs │ │ ├── cache_sync_int_ctrl.rs │ │ ├── cache_wrap_around_ctrl.rs │ │ ├── clock_gate.rs │ │ ├── core0_acs_cache_int_clr.rs │ │ ├── core0_acs_cache_int_ena.rs │ │ ├── core0_acs_cache_int_st.rs │ │ ├── core0_dbus_reject_st.rs │ │ ├── core0_dbus_reject_vaddr.rs │ │ ├── core0_ibus_reject_st.rs │ │ ├── core0_ibus_reject_vaddr.rs │ │ ├── dbus_to_flash_end_vaddr.rs │ │ ├── dbus_to_flash_start_vaddr.rs │ │ ├── ibus_to_flash_end_vaddr.rs │ │ ├── ibus_to_flash_start_vaddr.rs │ │ ├── icache_atomic_operate_ena.rs │ │ ├── icache_ctrl.rs │ │ ├── icache_ctrl1.rs │ │ ├── icache_freeze.rs │ │ ├── icache_sync_addr.rs │ │ ├── icache_sync_ctrl.rs │ │ ├── icache_sync_size.rs │ │ └── icache_tag_power_ctrl.rs │ ├── generic.rs │ ├── generic │ │ └── raw.rs │ ├── gpio.rs │ ├── gpio │ │ ├── bt_select.rs │ │ ├── clock_gate.rs │ │ ├── cpusdio_int.rs │ │ ├── enable.rs │ │ ├── enable_w1tc.rs │ │ ├── enable_w1ts.rs │ │ ├── func_in_sel_cfg.rs │ │ ├── func_out_sel_cfg.rs │ │ ├── in_.rs │ │ ├── out.rs │ │ ├── out_w1tc.rs │ │ ├── out_w1ts.rs │ │ ├── pcpu_int.rs │ │ ├── pcpu_nmi_int.rs │ │ ├── pin.rs │ │ ├── sdio_select.rs │ │ ├── status.rs │ │ ├── status_next.rs │ │ ├── status_w1tc.rs │ │ ├── status_w1ts.rs │ │ └── strap.rs │ ├── i2c0.rs │ ├── i2c0 │ │ ├── clk_conf.rs │ │ ├── comd.rs │ │ ├── ctr.rs │ │ ├── data.rs │ │ ├── fifo_conf.rs │ │ ├── fifo_st.rs │ │ ├── filter_cfg.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── rxfifo_start_addr.rs │ │ ├── scl_high_period.rs │ │ ├── scl_low_period.rs │ │ ├── scl_main_st_time_out.rs │ │ ├── scl_rstart_setup.rs │ │ ├── scl_sp_conf.rs │ │ ├── scl_st_time_out.rs │ │ ├── scl_start_hold.rs │ │ ├── scl_stop_hold.rs │ │ ├── scl_stop_setup.rs │ │ ├── sda_hold.rs │ │ ├── sda_sample.rs │ │ ├── sr.rs │ │ ├── to.rs │ │ └── txfifo_start_addr.rs │ ├── i2c_ana_mst.rs │ ├── i2c_ana_mst │ │ ├── ana_conf0.rs │ │ ├── ana_config.rs │ │ └── ana_config2.rs │ ├── interrupt.rs │ ├── interrupt_core0.rs │ ├── interrupt_core0 │ │ ├── clock_gate.rs │ │ ├── core_0_intr_map.rs │ │ ├── core_0_intr_status.rs │ │ ├── cpu_int_clear.rs │ │ ├── cpu_int_eip_status.rs │ │ ├── cpu_int_enable.rs │ │ ├── cpu_int_pri.rs │ │ ├── cpu_int_thresh.rs │ │ └── cpu_int_type.rs │ ├── io_mux.rs │ ├── io_mux │ │ ├── gpio.rs │ │ └── pin_ctrl.rs │ ├── ledc.rs │ ├── ledc │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── conf0.rs │ │ │ ├── conf1.rs │ │ │ ├── duty.rs │ │ │ ├── duty_r.rs │ │ │ └── hpoint.rs │ │ ├── conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── timer.rs │ │ └── timer │ │ │ ├── conf.rs │ │ │ └── value.rs │ ├── lib.rs │ ├── modem_clkrst.rs │ ├── modem_clkrst │ │ ├── ble_timer_clk_conf.rs │ │ ├── clk_conf.rs │ │ ├── coex_lp_clk_conf.rs │ │ ├── etm_clk_conf.rs │ │ └── modem_lp_timer_conf.rs │ ├── rng.rs │ ├── rng │ │ └── data.rs │ ├── rtc_cntl.rs │ ├── rtc_cntl │ │ ├── ana_conf.rs │ │ ├── bias_conf.rs │ │ ├── brown_out.rs │ │ ├── clk_conf.rs │ │ ├── cntl_dbg_map.rs │ │ ├── cntl_dbg_sar_sel.rs │ │ ├── cntl_dbg_sel.rs │ │ ├── cntl_gpio_wakeup.rs │ │ ├── cntl_retention_ctrl.rs │ │ ├── cntl_sensor_ctrl.rs │ │ ├── cpu_period_conf.rs │ │ ├── diag0.rs │ │ ├── dig_iso.rs │ │ ├── dig_pad_hold.rs │ │ ├── dig_pwc.rs │ │ ├── ext_wakeup_conf.rs │ │ ├── ext_xtl_conf.rs │ │ ├── fib_sel.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_ena_rtc_w1tc.rs │ │ ├── int_ena_rtc_w1ts.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── low_power_st.rs │ │ ├── option1.rs │ │ ├── options0.rs │ │ ├── pad_hold.rs │ │ ├── pwc.rs │ │ ├── reset_state.rs │ │ ├── rtc_cntl.rs │ │ ├── slow_clk_conf.rs │ │ ├── slp_reject_cause.rs │ │ ├── slp_reject_conf.rs │ │ ├── slp_timer0.rs │ │ ├── slp_timer1.rs │ │ ├── slp_wakeup_cause.rs │ │ ├── state0.rs │ │ ├── store0.rs │ │ ├── sw_cpu_stall.rs │ │ ├── swd_conf.rs │ │ ├── swd_wprotect.rs │ │ ├── time_high0.rs │ │ ├── time_high1.rs │ │ ├── time_low0.rs │ │ ├── time_low1.rs │ │ ├── time_update.rs │ │ ├── timer1.rs │ │ ├── timer2.rs │ │ ├── timer4.rs │ │ ├── timer5.rs │ │ ├── ulp_cp_timer_1.rs │ │ ├── usb_conf.rs │ │ ├── wakeup_state.rs │ │ ├── wdtconfig.rs │ │ ├── wdtconfig0.rs │ │ ├── wdtfeed.rs │ │ └── wdtwprotect.rs │ ├── sensitive.rs │ ├── sensitive │ │ ├── apb_peripheral_access_0.rs │ │ ├── apb_peripheral_access_1.rs │ │ ├── cache_mmu_access_0.rs │ │ ├── cache_mmu_access_1.rs │ │ ├── cache_tag_access_0.rs │ │ ├── cache_tag_access_1.rs │ │ ├── clock_gate.rs │ │ ├── internal_sram_usage_0.rs │ │ ├── internal_sram_usage_1.rs │ │ ├── internal_sram_usage_3.rs │ │ ├── pif_access_monitor_0.rs │ │ ├── pif_access_monitor_1.rs │ │ ├── pif_access_monitor_2.rs │ │ ├── pif_access_monitor_3.rs │ │ ├── rom_table.rs │ │ ├── rom_table_lock.rs │ │ └── xts_aes_key_update.rs │ ├── sha.rs │ ├── sha │ │ ├── busy.rs │ │ ├── clear_irq.rs │ │ ├── continue_.rs │ │ ├── dma_block_num.rs │ │ ├── dma_continue.rs │ │ ├── dma_start.rs │ │ ├── h_mem.rs │ │ ├── irq_ena.rs │ │ ├── m_mem.rs │ │ ├── mode.rs │ │ ├── start.rs │ │ ├── t_length.rs │ │ └── t_string.rs │ ├── spi0.rs │ ├── spi0 │ │ ├── cache_fctrl.rs │ │ ├── clock.rs │ │ ├── clock_gate.rs │ │ ├── core_clk_sel.rs │ │ ├── ctrl.rs │ │ ├── ctrl1.rs │ │ ├── ctrl2.rs │ │ ├── din_mode.rs │ │ ├── din_num.rs │ │ ├── dout_mode.rs │ │ ├── fsm.rs │ │ ├── misc.rs │ │ ├── rd_status.rs │ │ ├── timing_cali.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ └── user2.rs │ ├── spi1.rs │ ├── spi1 │ │ ├── addr.rs │ │ ├── cache_fctrl.rs │ │ ├── clock.rs │ │ ├── clock_gate.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── ctrl1.rs │ │ ├── ctrl2.rs │ │ ├── flash_sus_cmd.rs │ │ ├── flash_sus_ctrl.rs │ │ ├── flash_waiti_ctrl.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── misc.rs │ │ ├── miso_dlen.rs │ │ ├── mosi_dlen.rs │ │ ├── rd_status.rs │ │ ├── sus_status.rs │ │ ├── timing_cali.rs │ │ ├── tx_crc.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ └── w.rs │ ├── spi2.rs │ ├── spi2 │ │ ├── addr.rs │ │ ├── clk_gate.rs │ │ ├── clock.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── din_mode.rs │ │ ├── din_num.rs │ │ ├── dma_conf.rs │ │ ├── dma_int_clr.rs │ │ ├── dma_int_ena.rs │ │ ├── dma_int_raw.rs │ │ ├── dma_int_set.rs │ │ ├── dma_int_st.rs │ │ ├── dout_mode.rs │ │ ├── misc.rs │ │ ├── ms_dlen.rs │ │ ├── slave.rs │ │ ├── slave1.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ └── w.rs │ ├── system.rs │ ├── system │ │ ├── bt_lpck_div_frac.rs │ │ ├── bt_lpck_div_int.rs │ │ ├── cache_control.rs │ │ ├── clock_gate.rs │ │ ├── comb_pvt_err_lvt_site0.rs │ │ ├── comb_pvt_lvt_conf.rs │ │ ├── cpu_intr_from_cpu.rs │ │ ├── cpu_per_conf.rs │ │ ├── cpu_peri_clk_en.rs │ │ ├── cpu_peri_rst_en.rs │ │ ├── edma_ctrl.rs │ │ ├── external_device_encrypt_decrypt_control.rs │ │ ├── mem_pd_mask.rs │ │ ├── mem_pvt.rs │ │ ├── perip_clk_en0.rs │ │ ├── perip_clk_en1.rs │ │ ├── perip_rst_en0.rs │ │ ├── perip_rst_en1.rs │ │ ├── redundant_eco_ctrl.rs │ │ ├── rsa_pd_ctrl.rs │ │ ├── rtc_fastmem_config.rs │ │ ├── rtc_fastmem_crc.rs │ │ └── sysclk_conf.rs │ ├── systimer.rs │ ├── systimer │ │ ├── comp_load.rs │ │ ├── conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── target_conf.rs │ │ ├── trgt.rs │ │ ├── trgt │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── unit_load.rs │ │ ├── unit_op.rs │ │ ├── unit_value.rs │ │ ├── unit_value │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── unitload.rs │ │ └── unitload │ │ │ ├── hi.rs │ │ │ └── lo.rs │ ├── timg0.rs │ ├── timg0 │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── regclk.rs │ │ ├── rtccalicfg.rs │ │ ├── rtccalicfg1.rs │ │ ├── rtccalicfg2.rs │ │ ├── t.rs │ │ ├── t │ │ │ ├── alarmhi.rs │ │ │ ├── alarmlo.rs │ │ │ ├── config.rs │ │ │ ├── hi.rs │ │ │ ├── lo.rs │ │ │ ├── load.rs │ │ │ ├── loadhi.rs │ │ │ ├── loadlo.rs │ │ │ └── update.rs │ │ ├── wdtconfig.rs │ │ ├── wdtconfig0.rs │ │ ├── wdtconfig1.rs │ │ ├── wdtfeed.rs │ │ └── wdtwprotect.rs │ ├── uart0.rs │ ├── uart0 │ │ ├── at_cmd_char.rs │ │ ├── at_cmd_gaptout.rs │ │ ├── at_cmd_postcnt.rs │ │ ├── at_cmd_precnt.rs │ │ ├── clk_conf.rs │ │ ├── clkdiv.rs │ │ ├── conf0.rs │ │ ├── conf1.rs │ │ ├── fifo.rs │ │ ├── flow_conf.rs │ │ ├── fsm_status.rs │ │ ├── highpulse.rs │ │ ├── id.rs │ │ ├── idle_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lowpulse.rs │ │ ├── mem_conf.rs │ │ ├── mem_rx_status.rs │ │ ├── mem_tx_status.rs │ │ ├── negpulse.rs │ │ ├── pospulse.rs │ │ ├── rs485_conf.rs │ │ ├── rx_filt.rs │ │ ├── rxd_cnt.rs │ │ ├── sleep_conf.rs │ │ ├── status.rs │ │ ├── swfc_conf0.rs │ │ ├── swfc_conf1.rs │ │ └── txbrk_conf.rs │ ├── xts_aes.rs │ └── xts_aes │ │ ├── destination.rs │ │ ├── destroy.rs │ │ ├── linesize.rs │ │ ├── physical_address.rs │ │ ├── plain_mem.rs │ │ ├── release.rs │ │ ├── state.rs │ │ └── trigger.rs └── svd │ ├── esp32c2.base.svd │ └── patches │ ├── _apb_saradc.yml │ ├── _assist_debug.yml │ ├── _date.yml │ ├── _dma.yml │ ├── _ecc.yml │ ├── _gpio.yml │ ├── _i2c.yml │ ├── _interrupt.yml │ ├── _ledc.yml │ ├── _rtc_cntl.yml │ ├── _sha.yml │ ├── _spi.yml │ ├── _timg.yml │ ├── _xts_aes.yml │ └── esp32c2.yaml ├── esp32c3 ├── .cargo │ └── config.toml ├── Cargo.toml ├── README.md ├── build.rs ├── device.x ├── rust-toolchain.toml ├── src │ ├── aes.rs │ ├── aes │ │ ├── aad_block_num.rs │ │ ├── block_mode.rs │ │ ├── block_num.rs │ │ ├── continue_.rs │ │ ├── date.rs │ │ ├── dma_enable.rs │ │ ├── dma_exit.rs │ │ ├── endian.rs │ │ ├── h_mem.rs │ │ ├── inc_sel.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── iv_mem.rs │ │ ├── j0_mem.rs │ │ ├── key.rs │ │ ├── mode.rs │ │ ├── remainder_bit_num.rs │ │ ├── state.rs │ │ ├── t0_mem.rs │ │ ├── text_in.rs │ │ ├── text_out.rs │ │ └── trigger.rs │ ├── apb_ctrl.rs │ ├── apb_ctrl │ │ ├── clk_out_en.rs │ │ ├── clkgate_force_on.rs │ │ ├── ext_mem_pms_lock.rs │ │ ├── flash_ace0_addr.rs │ │ ├── flash_ace0_attr.rs │ │ ├── flash_ace0_size.rs │ │ ├── front_end_mem_pd.rs │ │ ├── host_inf_sel.rs │ │ ├── mem_power_down.rs │ │ ├── mem_power_up.rs │ │ ├── peri_backup_apb_addr.rs │ │ ├── peri_backup_config.rs │ │ ├── peri_backup_int_clr.rs │ │ ├── peri_backup_int_ena.rs │ │ ├── peri_backup_int_raw.rs │ │ ├── peri_backup_int_st.rs │ │ ├── peri_backup_mem_addr.rs │ │ ├── redcy_sig0.rs │ │ ├── redcy_sig1.rs │ │ ├── retention_ctrl.rs │ │ ├── rnd_data.rs │ │ ├── sdio_ctrl.rs │ │ ├── spi_mem_pms_ctrl.rs │ │ ├── spi_mem_reject_addr.rs │ │ ├── sysclk_conf.rs │ │ ├── tick_conf.rs │ │ ├── wifi_bb_cfg.rs │ │ ├── wifi_bb_cfg_2.rs │ │ ├── wifi_clk_en.rs │ │ └── wifi_rst_en.rs │ ├── apb_saradc.rs │ ├── apb_saradc │ │ ├── arb_ctrl.rs │ │ ├── cali.rs │ │ ├── clkm_conf.rs │ │ ├── ctrl.rs │ │ ├── ctrl2.rs │ │ ├── dma_conf.rs │ │ ├── filter_ctrl0.rs │ │ ├── filter_ctrl1.rs │ │ ├── fsm_wait.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── onetime_sample.rs │ │ ├── sar1_status.rs │ │ ├── sar1data_status.rs │ │ ├── sar2_status.rs │ │ ├── sar2data_status.rs │ │ ├── sar_patt_tab1.rs │ │ ├── sar_patt_tab2.rs │ │ ├── thres0_ctrl.rs │ │ ├── thres1_ctrl.rs │ │ ├── thres_ctrl.rs │ │ ├── tsens_ctrl.rs │ │ └── tsens_ctrl2.rs │ ├── assist_debug.rs │ ├── assist_debug │ │ ├── core_x_iram0_dram0_exception_monitor.rs │ │ ├── cpu.rs │ │ ├── cpu │ │ │ ├── area_dram0_0_max.rs │ │ │ ├── area_dram0_0_min.rs │ │ │ ├── area_dram0_1_max.rs │ │ │ ├── area_dram0_1_min.rs │ │ │ ├── area_pc.rs │ │ │ ├── area_pif_0_max.rs │ │ │ ├── area_pif_0_min.rs │ │ │ ├── area_pif_1_max.rs │ │ │ ├── area_pif_1_min.rs │ │ │ ├── area_sp.rs │ │ │ ├── debug_mode.rs │ │ │ ├── dram0_exception_monitor_0.rs │ │ │ ├── dram0_exception_monitor_1.rs │ │ │ ├── dram0_exception_monitor_2.rs │ │ │ ├── dram0_exception_monitor_3.rs │ │ │ ├── intr_clr.rs │ │ │ ├── intr_ena.rs │ │ │ ├── intr_raw.rs │ │ │ ├── iram0_exception_monitor_0.rs │ │ │ ├── iram0_exception_monitor_1.rs │ │ │ ├── lastpc_before_exception.rs │ │ │ ├── montr_ena.rs │ │ │ ├── rcd_en.rs │ │ │ ├── rcd_pdebugpc.rs │ │ │ ├── rcd_pdebugsp.rs │ │ │ ├── sp_max.rs │ │ │ ├── sp_min.rs │ │ │ └── sp_pc.rs │ │ ├── log_data_0.rs │ │ ├── log_data_mask.rs │ │ ├── log_max.rs │ │ ├── log_mem_end.rs │ │ ├── log_mem_full_flag.rs │ │ ├── log_mem_start.rs │ │ ├── log_mem_writing_addr.rs │ │ ├── log_min.rs │ │ └── log_setting.rs │ ├── bb.rs │ ├── bb │ │ └── bbpd_ctrl.rs │ ├── dma.rs │ ├── dma │ │ ├── ahb_test.rs │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── in_conf0.rs │ │ │ ├── in_conf1.rs │ │ │ ├── in_dscr.rs │ │ │ ├── in_dscr_bf0.rs │ │ │ ├── in_dscr_bf1.rs │ │ │ ├── in_err_eof_des_addr.rs │ │ │ ├── in_link.rs │ │ │ ├── in_peri_sel.rs │ │ │ ├── in_pop.rs │ │ │ ├── in_pri.rs │ │ │ ├── in_state.rs │ │ │ ├── in_suc_eof_des_addr.rs │ │ │ ├── infifo_status.rs │ │ │ ├── out_conf0.rs │ │ │ ├── out_conf1.rs │ │ │ ├── out_dscr.rs │ │ │ ├── out_dscr_bf0.rs │ │ │ ├── out_dscr_bf1.rs │ │ │ ├── out_eof_bfr_des_addr.rs │ │ │ ├── out_eof_des_addr.rs │ │ │ ├── out_link.rs │ │ │ ├── out_peri_sel.rs │ │ │ ├── out_pri.rs │ │ │ ├── out_push.rs │ │ │ ├── out_state.rs │ │ │ └── outfifo_status.rs │ │ ├── int_ch.rs │ │ ├── int_ch │ │ │ ├── clr.rs │ │ │ ├── ena.rs │ │ │ ├── raw.rs │ │ │ └── st.rs │ │ └── misc_conf.rs │ ├── ds.rs │ ├── ds │ │ ├── box_mem.rs │ │ ├── iv_mem.rs │ │ ├── m_mem.rs │ │ ├── query_busy.rs │ │ ├── query_check.rs │ │ ├── query_key_wrong.rs │ │ ├── rb_mem.rs │ │ ├── set_continue.rs │ │ ├── set_finish.rs │ │ ├── set_start.rs │ │ ├── x_mem.rs │ │ ├── y_mem.rs │ │ └── z_mem.rs │ ├── efuse.rs │ ├── efuse │ │ ├── clk.rs │ │ ├── cmd.rs │ │ ├── conf.rs │ │ ├── dac_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pgm_check_value0.rs │ │ ├── pgm_check_value1.rs │ │ ├── pgm_check_value2.rs │ │ ├── pgm_data0.rs │ │ ├── pgm_data1.rs │ │ ├── pgm_data2.rs │ │ ├── pgm_data3.rs │ │ ├── pgm_data4.rs │ │ ├── pgm_data5.rs │ │ ├── pgm_data6.rs │ │ ├── pgm_data7.rs │ │ ├── rd_key0_data0.rs │ │ ├── rd_key0_data1.rs │ │ ├── rd_key0_data2.rs │ │ ├── rd_key0_data3.rs │ │ ├── rd_key0_data4.rs │ │ ├── rd_key0_data5.rs │ │ ├── rd_key0_data6.rs │ │ ├── rd_key0_data7.rs │ │ ├── rd_key1_data0.rs │ │ ├── rd_key1_data1.rs │ │ ├── rd_key1_data2.rs │ │ ├── rd_key1_data3.rs │ │ ├── rd_key1_data4.rs │ │ ├── rd_key1_data5.rs │ │ ├── rd_key1_data6.rs │ │ ├── rd_key1_data7.rs │ │ ├── rd_key2_data0.rs │ │ ├── rd_key2_data1.rs │ │ ├── rd_key2_data2.rs │ │ ├── rd_key2_data3.rs │ │ ├── rd_key2_data4.rs │ │ ├── rd_key2_data5.rs │ │ ├── rd_key2_data6.rs │ │ ├── rd_key2_data7.rs │ │ ├── rd_key3_data0.rs │ │ ├── rd_key3_data1.rs │ │ ├── rd_key3_data2.rs │ │ ├── rd_key3_data3.rs │ │ ├── rd_key3_data4.rs │ │ ├── rd_key3_data5.rs │ │ ├── rd_key3_data6.rs │ │ ├── rd_key3_data7.rs │ │ ├── rd_key4_data0.rs │ │ ├── rd_key4_data1.rs │ │ ├── rd_key4_data2.rs │ │ ├── rd_key4_data3.rs │ │ ├── rd_key4_data4.rs │ │ ├── rd_key4_data5.rs │ │ ├── rd_key4_data6.rs │ │ ├── rd_key4_data7.rs │ │ ├── rd_key5_data0.rs │ │ ├── rd_key5_data1.rs │ │ ├── rd_key5_data2.rs │ │ ├── rd_key5_data3.rs │ │ ├── rd_key5_data4.rs │ │ ├── rd_key5_data5.rs │ │ ├── rd_key5_data6.rs │ │ ├── rd_key5_data7.rs │ │ ├── rd_mac_spi_sys_0.rs │ │ ├── rd_mac_spi_sys_1.rs │ │ ├── rd_mac_spi_sys_2.rs │ │ ├── rd_mac_spi_sys_3.rs │ │ ├── rd_mac_spi_sys_4.rs │ │ ├── rd_mac_spi_sys_5.rs │ │ ├── rd_repeat_data0.rs │ │ ├── rd_repeat_data1.rs │ │ ├── rd_repeat_data2.rs │ │ ├── rd_repeat_data3.rs │ │ ├── rd_repeat_data4.rs │ │ ├── rd_repeat_err0.rs │ │ ├── rd_repeat_err1.rs │ │ ├── rd_repeat_err2.rs │ │ ├── rd_repeat_err3.rs │ │ ├── rd_repeat_err4.rs │ │ ├── rd_rs_err0.rs │ │ ├── rd_rs_err1.rs │ │ ├── rd_sys_part1_data0.rs │ │ ├── rd_sys_part1_data1.rs │ │ ├── rd_sys_part1_data2.rs │ │ ├── rd_sys_part1_data3.rs │ │ ├── rd_sys_part1_data4.rs │ │ ├── rd_sys_part1_data5.rs │ │ ├── rd_sys_part1_data6.rs │ │ ├── rd_sys_part1_data7.rs │ │ ├── rd_sys_part2_data0.rs │ │ ├── rd_sys_part2_data1.rs │ │ ├── rd_sys_part2_data2.rs │ │ ├── rd_sys_part2_data3.rs │ │ ├── rd_sys_part2_data4.rs │ │ ├── rd_sys_part2_data5.rs │ │ ├── rd_sys_part2_data6.rs │ │ ├── rd_sys_part2_data7.rs │ │ ├── rd_tim_conf.rs │ │ ├── rd_usr_data0.rs │ │ ├── rd_usr_data1.rs │ │ ├── rd_usr_data2.rs │ │ ├── rd_usr_data3.rs │ │ ├── rd_usr_data4.rs │ │ ├── rd_usr_data5.rs │ │ ├── rd_usr_data6.rs │ │ ├── rd_usr_data7.rs │ │ ├── rd_wr_dis.rs │ │ ├── status.rs │ │ ├── wr_tim_conf1.rs │ │ └── wr_tim_conf2.rs │ ├── extmem.rs │ ├── extmem │ │ ├── cache_acs_cnt_clr.rs │ │ ├── cache_conf_misc.rs │ │ ├── cache_encrypt_decrypt_clk_force_on.rs │ │ ├── cache_encrypt_decrypt_record_disable.rs │ │ ├── cache_ilg_int_clr.rs │ │ ├── cache_ilg_int_ena.rs │ │ ├── cache_ilg_int_st.rs │ │ ├── cache_mmu_fault_content.rs │ │ ├── cache_mmu_fault_vaddr.rs │ │ ├── cache_mmu_owner.rs │ │ ├── cache_mmu_power_ctrl.rs │ │ ├── cache_preload_int_ctrl.rs │ │ ├── cache_request.rs │ │ ├── cache_state.rs │ │ ├── cache_sync_int_ctrl.rs │ │ ├── cache_wrap_around_ctrl.rs │ │ ├── clock_gate.rs │ │ ├── core0_acs_cache_int_clr.rs │ │ ├── core0_acs_cache_int_ena.rs │ │ ├── core0_acs_cache_int_st.rs │ │ ├── core0_dbus_reject_st.rs │ │ ├── core0_dbus_reject_vaddr.rs │ │ ├── core0_ibus_reject_st.rs │ │ ├── core0_ibus_reject_vaddr.rs │ │ ├── dbus_acs_cnt.rs │ │ ├── dbus_acs_flash_miss_cnt.rs │ │ ├── dbus_pms_tbl_attr.rs │ │ ├── dbus_pms_tbl_boundary0.rs │ │ ├── dbus_pms_tbl_boundary1.rs │ │ ├── dbus_pms_tbl_boundary2.rs │ │ ├── dbus_pms_tbl_lock.rs │ │ ├── dbus_to_flash_end_vaddr.rs │ │ ├── dbus_to_flash_start_vaddr.rs │ │ ├── ibus_acs_cnt.rs │ │ ├── ibus_acs_miss_cnt.rs │ │ ├── ibus_pms_tbl_attr.rs │ │ ├── ibus_pms_tbl_boundary0.rs │ │ ├── ibus_pms_tbl_boundary1.rs │ │ ├── ibus_pms_tbl_boundary2.rs │ │ ├── ibus_pms_tbl_lock.rs │ │ ├── ibus_to_flash_end_vaddr.rs │ │ ├── ibus_to_flash_start_vaddr.rs │ │ ├── icache_atomic_operate_ena.rs │ │ ├── icache_autoload_ctrl.rs │ │ ├── icache_autoload_sct0_addr.rs │ │ ├── icache_autoload_sct0_size.rs │ │ ├── icache_autoload_sct1_addr.rs │ │ ├── icache_autoload_sct1_size.rs │ │ ├── icache_ctrl.rs │ │ ├── icache_ctrl1.rs │ │ ├── icache_freeze.rs │ │ ├── icache_lock_addr.rs │ │ ├── icache_lock_ctrl.rs │ │ ├── icache_lock_size.rs │ │ ├── icache_preload_addr.rs │ │ ├── icache_preload_ctrl.rs │ │ ├── icache_preload_size.rs │ │ ├── icache_prelock_ctrl.rs │ │ ├── icache_prelock_sct0_addr.rs │ │ ├── icache_prelock_sct1_addr.rs │ │ ├── icache_prelock_sct_size.rs │ │ ├── icache_sync_addr.rs │ │ ├── icache_sync_ctrl.rs │ │ ├── icache_sync_size.rs │ │ └── icache_tag_power_ctrl.rs │ ├── fe.rs │ ├── fe │ │ └── gen_ctrl.rs │ ├── fe2.rs │ ├── fe2 │ │ └── tx_interp_ctrl.rs │ ├── generic.rs │ ├── generic │ │ └── raw.rs │ ├── gpio.rs │ ├── gpio │ │ ├── bt_select.rs │ │ ├── clock_gate.rs │ │ ├── cpusdio_int.rs │ │ ├── enable.rs │ │ ├── enable_w1tc.rs │ │ ├── enable_w1ts.rs │ │ ├── func_in_sel_cfg.rs │ │ ├── func_out_sel_cfg.rs │ │ ├── in_.rs │ │ ├── out.rs │ │ ├── out_w1tc.rs │ │ ├── out_w1ts.rs │ │ ├── pcpu_int.rs │ │ ├── pcpu_nmi_int.rs │ │ ├── pin.rs │ │ ├── sdio_select.rs │ │ ├── status.rs │ │ ├── status_next.rs │ │ ├── status_w1tc.rs │ │ ├── status_w1ts.rs │ │ └── strap.rs │ ├── gpio_sd.rs │ ├── gpio_sd │ │ ├── clock_gate.rs │ │ ├── sigmadelta.rs │ │ └── sigmadelta_misc.rs │ ├── hmac.rs │ ├── hmac │ │ ├── one_block.rs │ │ ├── query_busy.rs │ │ ├── query_error.rs │ │ ├── rd_result_mem.rs │ │ ├── set_invalidate_ds.rs │ │ ├── set_invalidate_jtag.rs │ │ ├── set_message_end.rs │ │ ├── set_message_ing.rs │ │ ├── set_message_one.rs │ │ ├── set_message_pad.rs │ │ ├── set_para_finish.rs │ │ ├── set_para_key.rs │ │ ├── set_para_purpose.rs │ │ ├── set_result_finish.rs │ │ ├── set_start.rs │ │ ├── soft_jtag_ctrl.rs │ │ ├── wr_jtag.rs │ │ └── wr_message_mem.rs │ ├── i2c0.rs │ ├── i2c0 │ │ ├── clk_conf.rs │ │ ├── comd.rs │ │ ├── ctr.rs │ │ ├── data.rs │ │ ├── fifo_conf.rs │ │ ├── fifo_st.rs │ │ ├── filter_cfg.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── rxfifo_start_addr.rs │ │ ├── scl_high_period.rs │ │ ├── scl_low_period.rs │ │ ├── scl_main_st_time_out.rs │ │ ├── scl_rstart_setup.rs │ │ ├── scl_sp_conf.rs │ │ ├── scl_st_time_out.rs │ │ ├── scl_start_hold.rs │ │ ├── scl_stop_hold.rs │ │ ├── scl_stop_setup.rs │ │ ├── scl_stretch_conf.rs │ │ ├── sda_hold.rs │ │ ├── sda_sample.rs │ │ ├── slave_addr.rs │ │ ├── sr.rs │ │ ├── to.rs │ │ └── txfifo_start_addr.rs │ ├── i2c_ana_mst.rs │ ├── i2c_ana_mst │ │ ├── ana_conf0.rs │ │ ├── ana_config.rs │ │ └── ana_config2.rs │ ├── i2s0.rs │ ├── i2s0 │ │ ├── conf_sigle_data.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lc_hung_conf.rs │ │ ├── rx_clkm_conf.rs │ │ ├── rx_clkm_div_conf.rs │ │ ├── rx_conf.rs │ │ ├── rx_conf1.rs │ │ ├── rx_tdm_ctrl.rs │ │ ├── rx_timing.rs │ │ ├── rxeof_num.rs │ │ ├── state.rs │ │ ├── tx_clkm_conf.rs │ │ ├── tx_clkm_div_conf.rs │ │ ├── tx_conf.rs │ │ ├── tx_conf1.rs │ │ ├── tx_pcm2pdm_conf.rs │ │ ├── tx_pcm2pdm_conf1.rs │ │ ├── tx_tdm_ctrl.rs │ │ └── tx_timing.rs │ ├── interrupt.rs │ ├── interrupt_core0.rs │ ├── interrupt_core0 │ │ ├── clock_gate.rs │ │ ├── core_0_intr_map.rs │ │ ├── core_0_intr_status.rs │ │ ├── cpu_int_clear.rs │ │ ├── cpu_int_eip_status.rs │ │ ├── cpu_int_enable.rs │ │ ├── cpu_int_pri.rs │ │ ├── cpu_int_thresh.rs │ │ └── cpu_int_type.rs │ ├── io_mux.rs │ ├── io_mux │ │ ├── gpio.rs │ │ └── pin_ctrl.rs │ ├── ledc.rs │ ├── ledc │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── conf0.rs │ │ │ ├── conf1.rs │ │ │ ├── duty.rs │ │ │ ├── duty_r.rs │ │ │ └── hpoint.rs │ │ ├── conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── timer.rs │ │ └── timer │ │ │ ├── conf.rs │ │ │ └── value.rs │ ├── lib.rs │ ├── nrx.rs │ ├── nrx │ │ └── nrxpd_ctrl.rs │ ├── rmt.rs │ ├── rmt │ │ ├── ch_rx_carrier_rm.rs │ │ ├── ch_rx_conf0.rs │ │ ├── ch_rx_conf1.rs │ │ ├── ch_rx_lim.rs │ │ ├── ch_rx_status.rs │ │ ├── ch_tx_conf0.rs │ │ ├── ch_tx_lim.rs │ │ ├── ch_tx_status.rs │ │ ├── chcarrier_duty.rs │ │ ├── chdata.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── ref_cnt_rst.rs │ │ ├── sys_conf.rs │ │ └── tx_sim.rs │ ├── rng.rs │ ├── rng │ │ └── data.rs │ ├── rsa.rs │ ├── rsa │ │ ├── constant_time.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── m_mem.rs │ │ ├── m_prime.rs │ │ ├── mode.rs │ │ ├── query_clean.rs │ │ ├── query_idle.rs │ │ ├── search_enable.rs │ │ ├── search_pos.rs │ │ ├── set_start_modexp.rs │ │ ├── set_start_modmult.rs │ │ ├── set_start_mult.rs │ │ ├── x_mem.rs │ │ ├── y_mem.rs │ │ └── z_mem.rs │ ├── rtc_cntl.rs │ ├── rtc_cntl │ │ ├── ana_conf.rs │ │ ├── bias_conf.rs │ │ ├── brown_out.rs │ │ ├── clk_conf.rs │ │ ├── cpu_period_conf.rs │ │ ├── dbg_map.rs │ │ ├── dbg_sar_sel.rs │ │ ├── dbg_sel.rs │ │ ├── diag0.rs │ │ ├── dig_iso.rs │ │ ├── dig_pad_hold.rs │ │ ├── dig_pwc.rs │ │ ├── ext_wakeup_conf.rs │ │ ├── ext_xtl_conf.rs │ │ ├── fib_sel.rs │ │ ├── gpio_wakeup.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_ena_rtc_w1tc.rs │ │ ├── int_ena_rtc_w1ts.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── low_power_st.rs │ │ ├── option1.rs │ │ ├── options0.rs │ │ ├── pad_hold.rs │ │ ├── pg_ctrl.rs │ │ ├── pwc.rs │ │ ├── reset_state.rs │ │ ├── retention_ctrl.rs │ │ ├── rtc_cntl.rs │ │ ├── sdio_conf.rs │ │ ├── sensor_ctrl.rs │ │ ├── slow_clk_conf.rs │ │ ├── slp_reject_cause.rs │ │ ├── slp_reject_conf.rs │ │ ├── slp_timer0.rs │ │ ├── slp_timer1.rs │ │ ├── slp_wakeup_cause.rs │ │ ├── state0.rs │ │ ├── store0.rs │ │ ├── sw_cpu_stall.rs │ │ ├── swd_conf.rs │ │ ├── swd_wprotect.rs │ │ ├── time_high0.rs │ │ ├── time_high1.rs │ │ ├── time_low0.rs │ │ ├── time_low1.rs │ │ ├── time_update.rs │ │ ├── timer1.rs │ │ ├── timer2.rs │ │ ├── timer3.rs │ │ ├── timer4.rs │ │ ├── timer5.rs │ │ ├── timer6.rs │ │ ├── ulp_cp_timer_1.rs │ │ ├── usb_conf.rs │ │ ├── wakeup_state.rs │ │ ├── wdtconfig.rs │ │ ├── wdtconfig0.rs │ │ ├── wdtfeed.rs │ │ ├── wdtwprotect.rs │ │ ├── xtal32k_clk_factor.rs │ │ └── xtal32k_conf.rs │ ├── sensitive.rs │ ├── sensitive │ │ ├── apb_peripheral_access_0.rs │ │ ├── apb_peripheral_access_1.rs │ │ ├── backup_bus_pms_constrain_0.rs │ │ ├── backup_bus_pms_constrain_1.rs │ │ ├── backup_bus_pms_constrain_2.rs │ │ ├── backup_bus_pms_constrain_3.rs │ │ ├── backup_bus_pms_constrain_4.rs │ │ ├── backup_bus_pms_monitor_0.rs │ │ ├── backup_bus_pms_monitor_1.rs │ │ ├── backup_bus_pms_monitor_2.rs │ │ ├── backup_bus_pms_monitor_3.rs │ │ ├── cache_mmu_access_0.rs │ │ ├── cache_mmu_access_1.rs │ │ ├── cache_tag_access_0.rs │ │ ├── cache_tag_access_1.rs │ │ ├── clock_gate.rs │ │ ├── core_0_dram0_pms_monitor_0.rs │ │ ├── core_0_dram0_pms_monitor_1.rs │ │ ├── core_0_dram0_pms_monitor_2.rs │ │ ├── core_0_dram0_pms_monitor_3.rs │ │ ├── core_0_iram0_pms_monitor_0.rs │ │ ├── core_0_iram0_pms_monitor_1.rs │ │ ├── core_0_iram0_pms_monitor_2.rs │ │ ├── core_0_pif_pms_constrain_0.rs │ │ ├── core_0_pif_pms_constrain_1.rs │ │ ├── core_0_pif_pms_constrain_10.rs │ │ ├── core_0_pif_pms_constrain_2.rs │ │ ├── core_0_pif_pms_constrain_3.rs │ │ ├── core_0_pif_pms_constrain_4.rs │ │ ├── core_0_pif_pms_constrain_5.rs │ │ ├── core_0_pif_pms_constrain_6.rs │ │ ├── core_0_pif_pms_constrain_7.rs │ │ ├── core_0_pif_pms_constrain_8.rs │ │ ├── core_0_pif_pms_constrain_9.rs │ │ ├── core_0_pif_pms_monitor_0.rs │ │ ├── core_0_pif_pms_monitor_1.rs │ │ ├── core_0_pif_pms_monitor_2.rs │ │ ├── core_0_pif_pms_monitor_3.rs │ │ ├── core_0_pif_pms_monitor_4.rs │ │ ├── core_0_pif_pms_monitor_5.rs │ │ ├── core_0_pif_pms_monitor_6.rs │ │ ├── core_x_dram0_pms_constrain_0.rs │ │ ├── core_x_dram0_pms_constrain_1.rs │ │ ├── core_x_iram0_dram0_dma_split_line_constrain_0.rs │ │ ├── core_x_iram0_dram0_dma_split_line_constrain_1.rs │ │ ├── core_x_iram0_dram0_dma_split_line_constrain_2.rs │ │ ├── core_x_iram0_dram0_dma_split_line_constrain_3.rs │ │ ├── core_x_iram0_dram0_dma_split_line_constrain_4.rs │ │ ├── core_x_iram0_dram0_dma_split_line_constrain_5.rs │ │ ├── core_x_iram0_pms_constrain_0.rs │ │ ├── core_x_iram0_pms_constrain_1.rs │ │ ├── core_x_iram0_pms_constrain_2.rs │ │ ├── dma_apbperi.rs │ │ ├── dma_apbperi │ │ │ ├── pms_constrain_0.rs │ │ │ └── pms_constrain_1.rs │ │ ├── dma_apbperi_pms_monitor_0.rs │ │ ├── dma_apbperi_pms_monitor_1.rs │ │ ├── dma_apbperi_pms_monitor_2.rs │ │ ├── dma_apbperi_pms_monitor_3.rs │ │ ├── internal_sram_usage_0.rs │ │ ├── internal_sram_usage_1.rs │ │ ├── internal_sram_usage_3.rs │ │ ├── internal_sram_usage_4.rs │ │ ├── privilege_mode_sel.rs │ │ ├── privilege_mode_sel_lock.rs │ │ ├── region_pms_constrain_0.rs │ │ ├── region_pms_constrain_1.rs │ │ ├── region_pms_constrain_10.rs │ │ ├── region_pms_constrain_2.rs │ │ ├── region_pms_constrain_3.rs │ │ ├── region_pms_constrain_4.rs │ │ ├── region_pms_constrain_5.rs │ │ ├── region_pms_constrain_6.rs │ │ ├── region_pms_constrain_7.rs │ │ ├── region_pms_constrain_8.rs │ │ ├── region_pms_constrain_9.rs │ │ ├── rom_table.rs │ │ └── rom_table_lock.rs │ ├── sha.rs │ ├── sha │ │ ├── busy.rs │ │ ├── clear_irq.rs │ │ ├── continue_.rs │ │ ├── dma_block_num.rs │ │ ├── dma_continue.rs │ │ ├── dma_start.rs │ │ ├── h_mem.rs │ │ ├── irq_ena.rs │ │ ├── m_mem.rs │ │ ├── mode.rs │ │ ├── start.rs │ │ ├── t_length.rs │ │ └── t_string.rs │ ├── spi0.rs │ ├── spi0 │ │ ├── cache_fctrl.rs │ │ ├── clock.rs │ │ ├── clock_gate.rs │ │ ├── core_clk_sel.rs │ │ ├── ctrl.rs │ │ ├── ctrl1.rs │ │ ├── ctrl2.rs │ │ ├── din_mode.rs │ │ ├── din_num.rs │ │ ├── dout_mode.rs │ │ ├── fsm.rs │ │ ├── misc.rs │ │ ├── rd_status.rs │ │ ├── timing_cali.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ └── user2.rs │ ├── spi1.rs │ ├── spi1 │ │ ├── addr.rs │ │ ├── cache_fctrl.rs │ │ ├── clock.rs │ │ ├── clock_gate.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── ctrl1.rs │ │ ├── ctrl2.rs │ │ ├── flash_sus_cmd.rs │ │ ├── flash_sus_ctrl.rs │ │ ├── flash_waiti_ctrl.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── misc.rs │ │ ├── miso_dlen.rs │ │ ├── mosi_dlen.rs │ │ ├── rd_status.rs │ │ ├── sus_status.rs │ │ ├── timing_cali.rs │ │ ├── tx_crc.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ └── w.rs │ ├── spi2.rs │ ├── spi2 │ │ ├── addr.rs │ │ ├── clk_gate.rs │ │ ├── clock.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── din_mode.rs │ │ ├── din_num.rs │ │ ├── dma_conf.rs │ │ ├── dma_int_clr.rs │ │ ├── dma_int_ena.rs │ │ ├── dma_int_raw.rs │ │ ├── dma_int_st.rs │ │ ├── dout_mode.rs │ │ ├── misc.rs │ │ ├── ms_dlen.rs │ │ ├── slave.rs │ │ ├── slave1.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ └── w.rs │ ├── system.rs │ ├── system │ │ ├── bt_lpck_div_frac.rs │ │ ├── bt_lpck_div_int.rs │ │ ├── cache_control.rs │ │ ├── clock_gate.rs │ │ ├── comb_pvt_err_lvt_site0.rs │ │ ├── comb_pvt_lvt_conf.rs │ │ ├── cpu_intr_from_cpu.rs │ │ ├── cpu_per_conf.rs │ │ ├── cpu_peri_clk_en.rs │ │ ├── cpu_peri_rst_en.rs │ │ ├── edma_ctrl.rs │ │ ├── external_device_encrypt_decrypt_control.rs │ │ ├── mem_pd_mask.rs │ │ ├── mem_pvt.rs │ │ ├── perip_clk_en0.rs │ │ ├── perip_clk_en1.rs │ │ ├── perip_rst_en0.rs │ │ ├── perip_rst_en1.rs │ │ ├── redundant_eco_ctrl.rs │ │ ├── rsa_pd_ctrl.rs │ │ ├── rtc_fastmem_config.rs │ │ ├── rtc_fastmem_crc.rs │ │ └── sysclk_conf.rs │ ├── systimer.rs │ ├── systimer │ │ ├── comp_load.rs │ │ ├── conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── target_conf.rs │ │ ├── trgt.rs │ │ ├── trgt │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── unit_load.rs │ │ ├── unit_op.rs │ │ ├── unit_value.rs │ │ ├── unit_value │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── unitload.rs │ │ └── unitload │ │ │ ├── hi.rs │ │ │ └── lo.rs │ ├── timg0.rs │ ├── timg0 │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── regclk.rs │ │ ├── rtccalicfg.rs │ │ ├── rtccalicfg1.rs │ │ ├── rtccalicfg2.rs │ │ ├── t.rs │ │ ├── t │ │ │ ├── alarmhi.rs │ │ │ ├── alarmlo.rs │ │ │ ├── config.rs │ │ │ ├── hi.rs │ │ │ ├── lo.rs │ │ │ ├── load.rs │ │ │ ├── loadhi.rs │ │ │ ├── loadlo.rs │ │ │ └── update.rs │ │ ├── wdtconfig.rs │ │ ├── wdtconfig0.rs │ │ ├── wdtconfig1.rs │ │ ├── wdtfeed.rs │ │ └── wdtwprotect.rs │ ├── twai0.rs │ ├── twai0 │ │ ├── arb_lost_cap.rs │ │ ├── bus_timing_0.rs │ │ ├── bus_timing_1.rs │ │ ├── clock_divider.rs │ │ ├── cmd.rs │ │ ├── data.rs │ │ ├── err_code_cap.rs │ │ ├── err_warning_limit.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── mode.rs │ │ ├── rx_err_cnt.rs │ │ ├── rx_message_cnt.rs │ │ ├── status.rs │ │ └── tx_err_cnt.rs │ ├── uart0.rs │ ├── uart0 │ │ ├── at_cmd_char.rs │ │ ├── at_cmd_gaptout.rs │ │ ├── at_cmd_postcnt.rs │ │ ├── at_cmd_precnt.rs │ │ ├── clk_conf.rs │ │ ├── clkdiv.rs │ │ ├── conf0.rs │ │ ├── conf1.rs │ │ ├── fifo.rs │ │ ├── flow_conf.rs │ │ ├── fsm_status.rs │ │ ├── highpulse.rs │ │ ├── id.rs │ │ ├── idle_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lowpulse.rs │ │ ├── mem_conf.rs │ │ ├── mem_rx_status.rs │ │ ├── mem_tx_status.rs │ │ ├── negpulse.rs │ │ ├── pospulse.rs │ │ ├── rs485_conf.rs │ │ ├── rx_filt.rs │ │ ├── rxd_cnt.rs │ │ ├── sleep_conf.rs │ │ ├── status.rs │ │ ├── swfc_conf0.rs │ │ ├── swfc_conf1.rs │ │ └── txbrk_conf.rs │ ├── uhci0.rs │ ├── uhci0 │ │ ├── ack_num.rs │ │ ├── conf0.rs │ │ ├── conf1.rs │ │ ├── esc_conf.rs │ │ ├── escape_conf.rs │ │ ├── hung_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pkt_thres.rs │ │ ├── quick_sent.rs │ │ ├── reg_q.rs │ │ ├── reg_q │ │ │ ├── word0.rs │ │ │ └── word1.rs │ │ ├── rx_head.rs │ │ ├── state0.rs │ │ └── state1.rs │ ├── usb_device.rs │ ├── usb_device │ │ ├── conf0.rs │ │ ├── ep1.rs │ │ ├── ep1_conf.rs │ │ ├── fram_num.rs │ │ ├── in_ep0_st.rs │ │ ├── in_ep1_st.rs │ │ ├── in_ep2_st.rs │ │ ├── in_ep3_st.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── jfifo_st.rs │ │ ├── mem_conf.rs │ │ ├── misc_conf.rs │ │ ├── out_ep0_st.rs │ │ ├── out_ep1_st.rs │ │ ├── out_ep2_st.rs │ │ └── test.rs │ ├── xts_aes.rs │ └── xts_aes │ │ ├── destination.rs │ │ ├── destroy.rs │ │ ├── linesize.rs │ │ ├── physical_address.rs │ │ ├── plain_mem.rs │ │ ├── release.rs │ │ ├── state.rs │ │ └── trigger.rs └── svd │ ├── esp32c3.base.svd │ └── patches │ ├── _aes.yml │ ├── _apb_ctrl.yml │ ├── _assist_debug.yml │ ├── _date.yml │ ├── _dma.yml │ ├── _ds.yml │ ├── _efuse.yml │ ├── _gpio.yml │ ├── _hmac.yml │ ├── _i2c.yml │ ├── _interrupt.yml │ ├── _ledc.yml │ ├── _rmt.yml │ ├── _rsa.yml │ ├── _rtc_cntl.yml │ ├── _sensitive.yml │ ├── _sha.yml │ ├── _spi.yml │ ├── _system.yml │ ├── _timg.yml │ ├── _xts_aes.yml │ └── esp32c3.yaml ├── esp32c5 ├── .cargo │ └── config.toml ├── Cargo.toml ├── README.md ├── build.rs ├── device.x ├── rust-toolchain.toml ├── src │ ├── aes.rs │ ├── aes │ │ ├── aad_block_num.rs │ │ ├── block_mode.rs │ │ ├── block_num.rs │ │ ├── continue_.rs │ │ ├── date.rs │ │ ├── dma_enable.rs │ │ ├── dma_exit.rs │ │ ├── endian.rs │ │ ├── h_mem.rs │ │ ├── inc_sel.rs │ │ ├── int_clear.rs │ │ ├── int_ena.rs │ │ ├── iv_mem.rs │ │ ├── j0_mem.rs │ │ ├── key_.rs │ │ ├── mode.rs │ │ ├── pseudo.rs │ │ ├── remainder_bit_num.rs │ │ ├── rx_reset.rs │ │ ├── state.rs │ │ ├── t0_mem.rs │ │ ├── text_in_.rs │ │ ├── text_out_.rs │ │ ├── trigger.rs │ │ └── tx_reset.rs │ ├── apb_saradc.rs │ ├── apb_saradc │ │ ├── arb_ctrl.rs │ │ ├── cali.rs │ │ ├── clkm_conf.rs │ │ ├── ctrl.rs │ │ ├── ctrl2.rs │ │ ├── dma_conf.rs │ │ ├── filter_ctrl0.rs │ │ ├── filter_ctrl1.rs │ │ ├── fsm_wait.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── onetime_sample.rs │ │ ├── sar1_status.rs │ │ ├── sar1data_status.rs │ │ ├── sar2_status.rs │ │ ├── sar2data_status.rs │ │ ├── sar_patt_tab1.rs │ │ ├── sar_patt_tab2.rs │ │ ├── thres0_ctrl.rs │ │ ├── thres1_ctrl.rs │ │ ├── thres_ctrl.rs │ │ ├── tsens_ctrl.rs │ │ ├── tsens_ctrl2.rs │ │ ├── tsens_sample.rs │ │ └── tsens_wake.rs │ ├── bitscrambler.rs │ ├── bitscrambler │ │ ├── rx_ctrl.rs │ │ ├── rx_inst_cfg0.rs │ │ ├── rx_inst_cfg1.rs │ │ ├── rx_lut_cfg0.rs │ │ ├── rx_lut_cfg1.rs │ │ ├── rx_state.rs │ │ ├── rx_tailing_bits.rs │ │ ├── sys.rs │ │ ├── tx_ctrl.rs │ │ ├── tx_inst_cfg0.rs │ │ ├── tx_inst_cfg1.rs │ │ ├── tx_lut_cfg0.rs │ │ ├── tx_lut_cfg1.rs │ │ ├── tx_state.rs │ │ └── tx_tailing_bits.rs │ ├── bus_monitor.rs │ ├── bus_monitor │ │ ├── clock_gate.rs │ │ ├── core_0_area_dram0_0_max.rs │ │ ├── core_0_area_dram0_0_min.rs │ │ ├── core_0_area_dram0_1_max.rs │ │ ├── core_0_area_dram0_1_min.rs │ │ ├── core_0_area_pc.rs │ │ ├── core_0_area_pif_0_max.rs │ │ ├── core_0_area_pif_0_min.rs │ │ ├── core_0_area_pif_1_max.rs │ │ ├── core_0_area_pif_1_min.rs │ │ ├── core_0_area_sp.rs │ │ ├── core_0_debug_mode.rs │ │ ├── core_0_dram0_exception_monitor_0.rs │ │ ├── core_0_dram0_exception_monitor_1.rs │ │ ├── core_0_dram0_exception_monitor_2.rs │ │ ├── core_0_dram0_exception_monitor_3.rs │ │ ├── core_0_dram0_exception_monitor_4.rs │ │ ├── core_0_dram0_exception_monitor_5.rs │ │ ├── core_0_intr_clr.rs │ │ ├── core_0_intr_ena.rs │ │ ├── core_0_intr_raw.rs │ │ ├── core_0_iram0_exception_monitor_0.rs │ │ ├── core_0_iram0_exception_monitor_1.rs │ │ ├── core_0_lastpc_before_exception.rs │ │ ├── core_0_montr_ena.rs │ │ ├── core_0_rcd_en.rs │ │ ├── core_0_rcd_pdebugpc.rs │ │ ├── core_0_rcd_pdebugsp.rs │ │ ├── core_0_sp_max.rs │ │ ├── core_0_sp_min.rs │ │ ├── core_0_sp_pc.rs │ │ ├── core_x_iram0_dram0_exception_monitor_0.rs │ │ └── core_x_iram0_dram0_exception_monitor_1.rs │ ├── dma.rs │ ├── dma │ │ ├── ahb_test.rs │ │ ├── arb_timeout_rx.rs │ │ ├── arb_timeout_tx.rs │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── in_conf0.rs │ │ │ ├── in_conf1.rs │ │ │ ├── in_dscr.rs │ │ │ ├── in_dscr_bf0.rs │ │ │ ├── in_dscr_bf1.rs │ │ │ ├── in_err_eof_des_addr.rs │ │ │ ├── in_link.rs │ │ │ ├── in_peri_sel.rs │ │ │ ├── in_pop.rs │ │ │ ├── in_pri.rs │ │ │ ├── in_state.rs │ │ │ ├── in_suc_eof_des_addr.rs │ │ │ ├── infifo_status.rs │ │ │ ├── out_conf0.rs │ │ │ ├── out_conf1.rs │ │ │ ├── out_dscr.rs │ │ │ ├── out_dscr_bf0.rs │ │ │ ├── out_dscr_bf1.rs │ │ │ ├── out_eof_bfr_des_addr.rs │ │ │ ├── out_eof_des_addr.rs │ │ │ ├── out_link.rs │ │ │ ├── out_peri_sel.rs │ │ │ ├── out_pri.rs │ │ │ ├── out_push.rs │ │ │ ├── out_state.rs │ │ │ └── outfifo_status.rs │ │ ├── in_int_ch.rs │ │ ├── in_int_ch │ │ │ ├── clr.rs │ │ │ ├── ena.rs │ │ │ ├── raw.rs │ │ │ └── st.rs │ │ ├── in_link_addr_ch.rs │ │ ├── intr_mem_end_addr.rs │ │ ├── intr_mem_start_addr.rs │ │ ├── misc_conf.rs │ │ ├── out_int_ch.rs │ │ ├── out_int_ch │ │ │ ├── clr.rs │ │ │ ├── ena.rs │ │ │ ├── raw.rs │ │ │ └── st.rs │ │ ├── out_link_addr_ch.rs │ │ ├── rx_arb_weigh_opt_dir_ch.rs │ │ ├── rx_ch_arb_weigh_ch.rs │ │ ├── tx_arb_weigh_opt_dir_ch.rs │ │ ├── tx_ch_arb_weigh_ch.rs │ │ ├── weight_en_rx.rs │ │ └── weight_en_tx.rs │ ├── ds.rs │ ├── ds │ │ ├── box_mem.rs │ │ ├── iv_mem.rs │ │ ├── m_mem.rs │ │ ├── query_busy.rs │ │ ├── query_check.rs │ │ ├── query_key_wrong.rs │ │ ├── rb_mem.rs │ │ ├── set_continue.rs │ │ ├── set_finish.rs │ │ ├── set_start.rs │ │ ├── x_mem.rs │ │ ├── y_mem.rs │ │ └── z_mem.rs │ ├── ecc.rs │ ├── ecc │ │ ├── conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── k_mem.rs │ │ ├── px_mem.rs │ │ ├── py_mem.rs │ │ ├── qx_mem.rs │ │ ├── qy_mem.rs │ │ └── qz_mem.rs │ ├── ecdsa.rs │ ├── ecdsa │ │ ├── clk.rs │ │ ├── conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── message_mem.rs │ │ ├── qax_mem.rs │ │ ├── qay_mem.rs │ │ ├── r_mem.rs │ │ ├── result.rs │ │ ├── s_mem.rs │ │ ├── sha_busy.rs │ │ ├── sha_continue.rs │ │ ├── sha_mode.rs │ │ ├── sha_start.rs │ │ ├── start.rs │ │ ├── state.rs │ │ └── z_mem.rs │ ├── efuse.rs │ ├── efuse │ │ ├── apb2otp_blk0_backup1_w1.rs │ │ ├── apb2otp_blk0_backup1_w2.rs │ │ ├── apb2otp_blk0_backup1_w3.rs │ │ ├── apb2otp_blk0_backup1_w4.rs │ │ ├── apb2otp_blk0_backup1_w5.rs │ │ ├── apb2otp_blk0_backup2_w1.rs │ │ ├── apb2otp_blk0_backup2_w2.rs │ │ ├── apb2otp_blk0_backup2_w3.rs │ │ ├── apb2otp_blk0_backup2_w4.rs │ │ ├── apb2otp_blk0_backup2_w5.rs │ │ ├── apb2otp_blk0_backup3_w1.rs │ │ ├── apb2otp_blk0_backup3_w2.rs │ │ ├── apb2otp_blk0_backup3_w3.rs │ │ ├── apb2otp_blk0_backup3_w4.rs │ │ ├── apb2otp_blk0_backup3_w5.rs │ │ ├── apb2otp_blk0_backup4_w1.rs │ │ ├── apb2otp_blk0_backup4_w2.rs │ │ ├── apb2otp_blk0_backup4_w3.rs │ │ ├── apb2otp_blk0_backup4_w4.rs │ │ ├── apb2otp_blk0_backup4_w5.rs │ │ ├── apb2otp_blk10_w1.rs │ │ ├── apb2otp_blk10_w10.rs │ │ ├── apb2otp_blk10_w11.rs │ │ ├── apb2otp_blk10_w2.rs │ │ ├── apb2otp_blk10_w3.rs │ │ ├── apb2otp_blk10_w4.rs │ │ ├── apb2otp_blk10_w5.rs │ │ ├── apb2otp_blk10_w6.rs │ │ ├── apb2otp_blk10_w7.rs │ │ ├── apb2otp_blk10_w8.rs │ │ ├── apb2otp_blk10_w9.rs │ │ ├── apb2otp_blk1_w1.rs │ │ ├── apb2otp_blk1_w2.rs │ │ ├── apb2otp_blk1_w3.rs │ │ ├── apb2otp_blk1_w4.rs │ │ ├── apb2otp_blk1_w5.rs │ │ ├── apb2otp_blk1_w6.rs │ │ ├── apb2otp_blk1_w7.rs │ │ ├── apb2otp_blk1_w8.rs │ │ ├── apb2otp_blk1_w9.rs │ │ ├── apb2otp_blk2_w1.rs │ │ ├── apb2otp_blk2_w10.rs │ │ ├── apb2otp_blk2_w11.rs │ │ ├── apb2otp_blk2_w2.rs │ │ ├── apb2otp_blk2_w3.rs │ │ ├── apb2otp_blk2_w4.rs │ │ ├── apb2otp_blk2_w5.rs │ │ ├── apb2otp_blk2_w6.rs │ │ ├── apb2otp_blk2_w7.rs │ │ ├── apb2otp_blk2_w8.rs │ │ ├── apb2otp_blk2_w9.rs │ │ ├── apb2otp_blk3_w1.rs │ │ ├── apb2otp_blk3_w10.rs │ │ ├── apb2otp_blk3_w11.rs │ │ ├── apb2otp_blk3_w2.rs │ │ ├── apb2otp_blk3_w3.rs │ │ ├── apb2otp_blk3_w4.rs │ │ ├── apb2otp_blk3_w5.rs │ │ ├── apb2otp_blk3_w6.rs │ │ ├── apb2otp_blk3_w7.rs │ │ ├── apb2otp_blk3_w8.rs │ │ ├── apb2otp_blk3_w9.rs │ │ ├── apb2otp_blk4_w1.rs │ │ ├── apb2otp_blk4_w10.rs │ │ ├── apb2otp_blk4_w11.rs │ │ ├── apb2otp_blk4_w2.rs │ │ ├── apb2otp_blk4_w3.rs │ │ ├── apb2otp_blk4_w4.rs │ │ ├── apb2otp_blk4_w5.rs │ │ ├── apb2otp_blk4_w6.rs │ │ ├── apb2otp_blk4_w7.rs │ │ ├── apb2otp_blk4_w8.rs │ │ ├── apb2otp_blk4_w9.rs │ │ ├── apb2otp_blk5_w1.rs │ │ ├── apb2otp_blk5_w10.rs │ │ ├── apb2otp_blk5_w11.rs │ │ ├── apb2otp_blk5_w2.rs │ │ ├── apb2otp_blk5_w3.rs │ │ ├── apb2otp_blk5_w4.rs │ │ ├── apb2otp_blk5_w5.rs │ │ ├── apb2otp_blk5_w6.rs │ │ ├── apb2otp_blk5_w7.rs │ │ ├── apb2otp_blk5_w8.rs │ │ ├── apb2otp_blk5_w9.rs │ │ ├── apb2otp_blk6_w1.rs │ │ ├── apb2otp_blk6_w10.rs │ │ ├── apb2otp_blk6_w11.rs │ │ ├── apb2otp_blk6_w2.rs │ │ ├── apb2otp_blk6_w3.rs │ │ ├── apb2otp_blk6_w4.rs │ │ ├── apb2otp_blk6_w5.rs │ │ ├── apb2otp_blk6_w6.rs │ │ ├── apb2otp_blk6_w7.rs │ │ ├── apb2otp_blk6_w8.rs │ │ ├── apb2otp_blk6_w9.rs │ │ ├── apb2otp_blk7_w1.rs │ │ ├── apb2otp_blk7_w10.rs │ │ ├── apb2otp_blk7_w11.rs │ │ ├── apb2otp_blk7_w2.rs │ │ ├── apb2otp_blk7_w3.rs │ │ ├── apb2otp_blk7_w4.rs │ │ ├── apb2otp_blk7_w5.rs │ │ ├── apb2otp_blk7_w6.rs │ │ ├── apb2otp_blk7_w7.rs │ │ ├── apb2otp_blk7_w8.rs │ │ ├── apb2otp_blk7_w9.rs │ │ ├── apb2otp_blk8_w1.rs │ │ ├── apb2otp_blk8_w10.rs │ │ ├── apb2otp_blk8_w11.rs │ │ ├── apb2otp_blk8_w2.rs │ │ ├── apb2otp_blk8_w3.rs │ │ ├── apb2otp_blk8_w4.rs │ │ ├── apb2otp_blk8_w5.rs │ │ ├── apb2otp_blk8_w6.rs │ │ ├── apb2otp_blk8_w7.rs │ │ ├── apb2otp_blk8_w8.rs │ │ ├── apb2otp_blk8_w9.rs │ │ ├── apb2otp_blk9_w1.rs │ │ ├── apb2otp_blk9_w10.rs │ │ ├── apb2otp_blk9_w11.rs │ │ ├── apb2otp_blk9_w2.rs │ │ ├── apb2otp_blk9_w3.rs │ │ ├── apb2otp_blk9_w4.rs │ │ ├── apb2otp_blk9_w5.rs │ │ ├── apb2otp_blk9_w6.rs │ │ ├── apb2otp_blk9_w7.rs │ │ ├── apb2otp_blk9_w8.rs │ │ ├── apb2otp_blk9_w9.rs │ │ ├── apb2otp_en.rs │ │ ├── apb2otp_wr_dis.rs │ │ ├── clk.rs │ │ ├── cmd.rs │ │ ├── conf.rs │ │ ├── dac_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pgm_check_value.rs │ │ ├── pgm_data.rs │ │ ├── rd_key0_data.rs │ │ ├── rd_key1_data.rs │ │ ├── rd_key2_data.rs │ │ ├── rd_key3_data.rs │ │ ├── rd_key4_data.rs │ │ ├── rd_key5_data.rs │ │ ├── rd_mac_sys0.rs │ │ ├── rd_mac_sys1.rs │ │ ├── rd_mac_sys2.rs │ │ ├── rd_mac_sys3.rs │ │ ├── rd_mac_sys4.rs │ │ ├── rd_mac_sys5.rs │ │ ├── rd_repeat_data0.rs │ │ ├── rd_repeat_data1.rs │ │ ├── rd_repeat_data2.rs │ │ ├── rd_repeat_data3.rs │ │ ├── rd_repeat_data4.rs │ │ ├── rd_repeat_data_err0.rs │ │ ├── rd_repeat_data_err1.rs │ │ ├── rd_repeat_data_err2.rs │ │ ├── rd_repeat_data_err3.rs │ │ ├── rd_repeat_data_err4.rs │ │ ├── rd_rs_data_err0.rs │ │ ├── rd_rs_data_err1.rs │ │ ├── rd_sys_part1_data.rs │ │ ├── rd_sys_part2_data.rs │ │ ├── rd_tim_conf.rs │ │ ├── rd_usr_data.rs │ │ ├── rd_wr_dis0.rs │ │ ├── status.rs │ │ ├── wr_tim_conf0_rs_bypass.rs │ │ ├── wr_tim_conf1.rs │ │ └── wr_tim_conf2.rs │ ├── generic.rs │ ├── generic │ │ └── raw.rs │ ├── gpio.rs │ ├── gpio │ │ ├── clock_gate.rs │ │ ├── enable.rs │ │ ├── enable1.rs │ │ ├── enable1_w1tc.rs │ │ ├── enable1_w1ts.rs │ │ ├── enable_w1tc.rs │ │ ├── enable_w1ts.rs │ │ ├── func29_out_sel_cfg.rs │ │ ├── func30_out_sel_cfg.rs │ │ ├── func31_out_sel_cfg.rs │ │ ├── func32_out_sel_cfg.rs │ │ ├── func_in_sel_cfg.rs │ │ ├── func_out_sel_cfg.rs │ │ ├── in1.rs │ │ ├── in_.rs │ │ ├── out.rs │ │ ├── out1.rs │ │ ├── out1_w1tc.rs │ │ ├── out1_w1ts.rs │ │ ├── out_w1tc.rs │ │ ├── out_w1ts.rs │ │ ├── pcpu_int.rs │ │ ├── pin.rs │ │ ├── procpu_int1.rs │ │ ├── status.rs │ │ ├── status1.rs │ │ ├── status1_w1tc.rs │ │ ├── status1_w1ts.rs │ │ ├── status_next.rs │ │ ├── status_next1.rs │ │ ├── status_w1tc.rs │ │ ├── status_w1ts.rs │ │ └── strap.rs │ ├── gpio_ext.rs │ ├── gpio_ext │ │ ├── clock_gate.rs │ │ ├── etm_event_ch_cfg.rs │ │ ├── etm_task_p0_cfg.rs │ │ ├── etm_task_p1_cfg.rs │ │ ├── etm_task_p2_cfg.rs │ │ ├── etm_task_p3_cfg.rs │ │ ├── etm_task_p4_cfg.rs │ │ ├── etm_task_p5_cfg.rs │ │ ├── glitch_filter_ch.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pad_comp_config_0.rs │ │ ├── pad_comp_filter_0.rs │ │ ├── pin_ctrl.rs │ │ ├── sigmadelta.rs │ │ └── sigmadelta_misc.rs │ ├── hmac.rs │ ├── hmac │ │ ├── one_block.rs │ │ ├── query_busy.rs │ │ ├── query_error.rs │ │ ├── rd_result_mem.rs │ │ ├── set_invalidate_ds.rs │ │ ├── set_invalidate_jtag.rs │ │ ├── set_message_end.rs │ │ ├── set_message_ing.rs │ │ ├── set_message_one.rs │ │ ├── set_message_pad.rs │ │ ├── set_para_finish.rs │ │ ├── set_para_key.rs │ │ ├── set_para_purpose.rs │ │ ├── set_result_finish.rs │ │ ├── set_start.rs │ │ ├── soft_jtag_ctrl.rs │ │ ├── wr_jtag.rs │ │ └── wr_message_mem.rs │ ├── hp_apm.rs │ ├── hp_apm │ │ ├── clock_gate.rs │ │ ├── func_ctrl.rs │ │ ├── int_en.rs │ │ ├── m.rs │ │ ├── m │ │ │ ├── exception_info0.rs │ │ │ ├── exception_info1.rs │ │ │ ├── status.rs │ │ │ └── status_clr.rs │ │ ├── region_addr_end.rs │ │ ├── region_addr_start.rs │ │ ├── region_attr.rs │ │ └── region_filter_en.rs │ ├── hp_system.rs │ ├── hp_system │ │ ├── bitscrambler_peri_sel.rs │ │ ├── clock_gate.rs │ │ ├── core_debug_runstall_conf.rs │ │ ├── cpu_peri_timeout_addr.rs │ │ ├── cpu_peri_timeout_conf.rs │ │ ├── cpu_peri_timeout_uid.rs │ │ ├── debug.rs │ │ ├── external_device_encrypt_decrypt_control.rs │ │ ├── hp_peri_timeout_addr.rs │ │ ├── hp_peri_timeout_conf.rs │ │ ├── hp_peri_timeout_uid.rs │ │ ├── mem_test_conf.rs │ │ ├── modem_peri_timeout_addr.rs │ │ ├── modem_peri_timeout_conf.rs │ │ ├── modem_peri_timeout_uid.rs │ │ ├── rnd_eco.rs │ │ ├── rnd_eco_high.rs │ │ ├── rnd_eco_low.rs │ │ ├── rom_table.rs │ │ ├── rom_table_lock.rs │ │ ├── sdio_ctrl.rs │ │ ├── sdprf_ctrl.rs │ │ ├── sec_dpa_conf.rs │ │ ├── spram_ctrl.rs │ │ ├── sprf_ctrl.rs │ │ ├── sprom_ctrl.rs │ │ └── sram_usage_conf.rs │ ├── huk.rs │ ├── huk │ │ ├── clk.rs │ │ ├── conf.rs │ │ ├── info_mem.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── start.rs │ │ ├── state.rs │ │ └── status.rs │ ├── i2c0.rs │ ├── i2c0 │ │ ├── clk_conf.rs │ │ ├── comd.rs │ │ ├── ctr.rs │ │ ├── data.rs │ │ ├── fifo_conf.rs │ │ ├── fifo_st.rs │ │ ├── filter_cfg.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── rxfifo_start_addr.rs │ │ ├── scl_high_period.rs │ │ ├── scl_low_period.rs │ │ ├── scl_main_st_time_out.rs │ │ ├── scl_rstart_setup.rs │ │ ├── scl_sp_conf.rs │ │ ├── scl_st_time_out.rs │ │ ├── scl_start_hold.rs │ │ ├── scl_stop_hold.rs │ │ ├── scl_stop_setup.rs │ │ ├── scl_stretch_conf.rs │ │ ├── sda_hold.rs │ │ ├── sda_sample.rs │ │ ├── slave_addr.rs │ │ ├── sr.rs │ │ ├── to.rs │ │ └── txfifo_start_addr.rs │ ├── i2s0.rs │ ├── i2s0 │ │ ├── bck_cnt.rs │ │ ├── clk_gate.rs │ │ ├── conf_sigle_data.rs │ │ ├── etm_conf.rs │ │ ├── fifo_cnt.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lc_hung_conf.rs │ │ ├── rx_conf.rs │ │ ├── rx_conf1.rs │ │ ├── rx_pdm2pcm_conf.rs │ │ ├── rx_recomb_ctrl.rs │ │ ├── rx_recomb_dma_ch0.rs │ │ ├── rx_recomb_dma_ch1.rs │ │ ├── rx_recomb_dma_ch2.rs │ │ ├── rx_recomb_dma_ch3.rs │ │ ├── rx_tdm_ctrl.rs │ │ ├── rx_timing.rs │ │ ├── rxeof_num.rs │ │ ├── state.rs │ │ ├── tx_conf.rs │ │ ├── tx_conf1.rs │ │ ├── tx_pcm2pdm_conf.rs │ │ ├── tx_pcm2pdm_conf1.rs │ │ ├── tx_tdm_ctrl.rs │ │ └── tx_timing.rs │ ├── interrupt.rs │ ├── interrupt_core0.rs │ ├── interrupt_core0 │ │ ├── clock_gate.rs │ │ ├── core_0_intr_map.rs │ │ └── core_0_intr_status.rs │ ├── intpri.rs │ ├── intpri │ │ ├── clock_gate.rs │ │ ├── cpu_intr_from_cpu.rs │ │ ├── rnd_eco.rs │ │ ├── rnd_eco_high.rs │ │ └── rnd_eco_low.rs │ ├── io_mux.rs │ ├── io_mux │ │ └── gpio.rs │ ├── keymng.rs │ ├── keymng │ │ ├── assist_info_mem.rs │ │ ├── clk.rs │ │ ├── conf.rs │ │ ├── huk_vld.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── key_vld.rs │ │ ├── lock.rs │ │ ├── public_info_mem.rs │ │ ├── result.rs │ │ ├── start.rs │ │ ├── state.rs │ │ ├── static_.rs │ │ └── sw_init_key_mem.rs │ ├── ledc.rs │ ├── ledc │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── conf0.rs │ │ │ ├── conf1.rs │ │ │ ├── duty.rs │ │ │ ├── duty_r.rs │ │ │ └── hpoint.rs │ │ ├── ch_gamma_conf.rs │ │ ├── conf.rs │ │ ├── evt_task_en0.rs │ │ ├── evt_task_en1.rs │ │ ├── evt_task_en2.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── timer.rs │ │ ├── timer │ │ │ ├── conf.rs │ │ │ └── value.rs │ │ ├── timer_cmp.rs │ │ └── timer_cnt_cap.rs │ ├── lib.rs │ ├── lp_ana.rs │ ├── lp_ana │ │ ├── bod_mode0_cntl.rs │ │ ├── bod_mode1_cntl.rs │ │ ├── ck_glitch_cntl.rs │ │ ├── fib_enable.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lp_int_clr.rs │ │ ├── lp_int_ena.rs │ │ ├── lp_int_raw.rs │ │ └── lp_int_st.rs │ ├── lp_aon.rs │ ├── lp_aon │ │ ├── backup_dma_cfg0.rs │ │ ├── backup_dma_cfg1.rs │ │ ├── backup_dma_cfg2.rs │ │ ├── cpucore0_cfg.rs │ │ ├── debug_sel0.rs │ │ ├── debug_sel1.rs │ │ ├── ext_wakeup_cntl.rs │ │ ├── gpio_hold0.rs │ │ ├── gpio_hold1.rs │ │ ├── gpio_mux.rs │ │ ├── io_mux.rs │ │ ├── lpbus.rs │ │ ├── lpcore.rs │ │ ├── mem_ctrl.rs │ │ ├── modem_bus.rs │ │ ├── sar_cct.rs │ │ ├── sdio_active.rs │ │ ├── spram_ctrl.rs │ │ ├── sprf_ctrl.rs │ │ ├── store0.rs │ │ ├── sys_cfg.rs │ │ └── usb.rs │ ├── lp_apm0.rs │ ├── lp_apm0 │ │ ├── clock_gate.rs │ │ ├── func_ctrl.rs │ │ ├── int_en.rs │ │ ├── m.rs │ │ ├── m │ │ │ ├── exception_info0.rs │ │ │ ├── exception_info1.rs │ │ │ ├── status.rs │ │ │ └── status_clr.rs │ │ ├── region_addr_end.rs │ │ ├── region_addr_start.rs │ │ ├── region_attr.rs │ │ └── region_filter_en.rs │ ├── lp_clkrst.rs │ ├── lp_clkrst │ │ ├── clk_to_hp.rs │ │ ├── cpu_reset.rs │ │ ├── fosc_cntl.rs │ │ ├── lp_clk_conf.rs │ │ ├── lp_clk_en.rs │ │ ├── lp_clk_po_en.rs │ │ ├── lp_rst_en.rs │ │ ├── lpmem_force.rs │ │ ├── lpperi.rs │ │ ├── rc32k_cntl.rs │ │ ├── reset_cause.rs │ │ └── xtal32k.rs │ ├── lp_i2c0.rs │ ├── lp_i2c0 │ │ ├── fifo_conf.rs │ │ ├── i2c_clk_conf.rs │ │ ├── i2c_comd0.rs │ │ ├── i2c_comd1.rs │ │ ├── i2c_comd2.rs │ │ ├── i2c_comd3.rs │ │ ├── i2c_comd4.rs │ │ ├── i2c_comd5.rs │ │ ├── i2c_comd6.rs │ │ ├── i2c_comd7.rs │ │ ├── i2c_ctr.rs │ │ ├── i2c_data.rs │ │ ├── i2c_fifo_st.rs │ │ ├── i2c_filter_cfg.rs │ │ ├── i2c_int_clr.rs │ │ ├── i2c_int_ena.rs │ │ ├── i2c_int_raw.rs │ │ ├── i2c_int_status.rs │ │ ├── i2c_rxfifo_start_addr.rs │ │ ├── i2c_scl_high_period.rs │ │ ├── i2c_scl_low_period.rs │ │ ├── i2c_scl_main_st_time_out.rs │ │ ├── i2c_scl_rstart_setup.rs │ │ ├── i2c_scl_sp_conf.rs │ │ ├── i2c_scl_st_time_out.rs │ │ ├── i2c_scl_start_hold.rs │ │ ├── i2c_scl_stop_hold.rs │ │ ├── i2c_scl_stop_setup.rs │ │ ├── i2c_sda_hold.rs │ │ ├── i2c_sda_sample.rs │ │ ├── i2c_sr.rs │ │ ├── i2c_to.rs │ │ └── i2c_txfifo_start_addr.rs │ ├── lp_i2c_ana_mst.rs │ ├── lp_i2c_ana_mst │ │ ├── ana_conf1.rs │ │ ├── device_en.rs │ │ ├── i2c0_conf.rs │ │ ├── i2c0_ctrl.rs │ │ ├── i2c0_data.rs │ │ └── nouse.rs │ ├── lp_io.rs │ ├── lp_io │ │ ├── clock_gate.rs │ │ ├── enable.rs │ │ ├── func_out_sel_cfg.rs │ │ ├── in_.rs │ │ ├── out.rs │ │ ├── out_enable_w1tc.rs │ │ ├── out_enable_w1ts.rs │ │ ├── out_w1tc.rs │ │ ├── out_w1ts.rs │ │ ├── pin.rs │ │ ├── status.rs │ │ ├── status_next.rs │ │ ├── status_w1tc.rs │ │ └── status_w1ts.rs │ ├── lp_io_mux.rs │ ├── lp_io_mux │ │ └── gpio.rs │ ├── lp_tee.rs │ ├── lp_tee │ │ ├── clock_gate.rs │ │ ├── force_acc_hp.rs │ │ └── m0_mode_ctrl.rs │ ├── lp_timer.rs │ ├── lp_timer │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lp_int_clr.rs │ │ ├── lp_int_ena.rs │ │ ├── lp_int_raw.rs │ │ ├── lp_int_st.rs │ │ ├── main_buf0_high.rs │ │ ├── main_buf0_low.rs │ │ ├── main_buf1_high.rs │ │ ├── main_buf1_low.rs │ │ ├── main_overflow.rs │ │ ├── tar0_high.rs │ │ ├── tar0_low.rs │ │ ├── tar1_high.rs │ │ ├── tar1_low.rs │ │ └── update.rs │ ├── lp_uart.rs │ ├── lp_uart │ │ ├── afifo_status.rs │ │ ├── at_cmd_char_sync.rs │ │ ├── at_cmd_gaptout_sync.rs │ │ ├── at_cmd_postcnt_sync.rs │ │ ├── at_cmd_precnt_sync.rs │ │ ├── clk_conf.rs │ │ ├── clkdiv_sync.rs │ │ ├── conf0_sync.rs │ │ ├── conf1.rs │ │ ├── delay_conf_sync.rs │ │ ├── fifo.rs │ │ ├── fsm_status.rs │ │ ├── hwfc_conf_sync.rs │ │ ├── id.rs │ │ ├── idle_conf_sync.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── mem_conf.rs │ │ ├── mem_rx_status.rs │ │ ├── mem_tx_status.rs │ │ ├── reg_update.rs │ │ ├── rx_filt.rs │ │ ├── sleep_conf0.rs │ │ ├── sleep_conf1.rs │ │ ├── sleep_conf2.rs │ │ ├── status.rs │ │ ├── swfc_conf0_sync.rs │ │ ├── swfc_conf1.rs │ │ ├── tout_conf_sync.rs │ │ └── txbrk_conf_sync.rs │ ├── lp_wdt.rs │ ├── lp_wdt │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── swd_conf.rs │ │ ├── swd_wprotect.rs │ │ ├── wdtconfig.rs │ │ ├── wdtconfig0.rs │ │ ├── wdtfeed.rs │ │ └── wdtwprotect.rs │ ├── lpperi.rs │ ├── lpperi │ │ ├── bus_timeout.rs │ │ ├── bus_timeout_addr.rs │ │ ├── bus_timeout_uid.rs │ │ ├── clk_en.rs │ │ ├── cpu.rs │ │ ├── interrupt_source.rs │ │ ├── mem_ctrl.rs │ │ ├── reset_en.rs │ │ ├── rng_cfg.rs │ │ ├── rng_data.rs │ │ └── rng_data_sync.rs │ ├── mcpwm0.rs │ ├── mcpwm0 │ │ ├── cap_ch.rs │ │ ├── cap_ch_cfg.rs │ │ ├── cap_status.rs │ │ ├── cap_timer_cfg.rs │ │ ├── cap_timer_phase.rs │ │ ├── carrier_cfg.rs │ │ ├── clk.rs │ │ ├── clk_cfg.rs │ │ ├── dt_cfg.rs │ │ ├── dt_fed_cfg.rs │ │ ├── dt_red_cfg.rs │ │ ├── evt_en.rs │ │ ├── evt_en2.rs │ │ ├── fault_detect.rs │ │ ├── fh_cfg0.rs │ │ ├── fh_cfg1.rs │ │ ├── fh_status.rs │ │ ├── gen_a.rs │ │ ├── gen_b.rs │ │ ├── gen_cfg0.rs │ │ ├── gen_force.rs │ │ ├── gen_stmp_cfg.rs │ │ ├── gen_tstmp_a.rs │ │ ├── gen_tstmp_b.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── op_tstmp_e1.rs │ │ ├── op_tstmp_e2.rs │ │ ├── operator_timersel.rs │ │ ├── task_en.rs │ │ ├── timer_cfg0.rs │ │ ├── timer_cfg1.rs │ │ ├── timer_status.rs │ │ ├── timer_sync.rs │ │ ├── timer_synci_cfg.rs │ │ └── update_cfg.rs │ ├── mem_monitor.rs │ ├── mem_monitor │ │ ├── clock_gate.rs │ │ ├── log_check_data.rs │ │ ├── log_data_mask.rs │ │ ├── log_max.rs │ │ ├── log_mem_addr_update.rs │ │ ├── log_mem_current_addr.rs │ │ ├── log_mem_end.rs │ │ ├── log_mem_full_flag.rs │ │ ├── log_mem_start.rs │ │ ├── log_min.rs │ │ ├── log_mon_addr_update_0.rs │ │ ├── log_mon_addr_update_1.rs │ │ ├── log_setting.rs │ │ └── log_setting1.rs │ ├── parl_io.rs │ ├── parl_io │ │ ├── clk.rs │ │ ├── fifo_cfg.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── reg_update.rs │ │ ├── rx_clk_cfg.rs │ │ ├── rx_data_cfg.rs │ │ ├── rx_genrl_cfg.rs │ │ ├── rx_mode_cfg.rs │ │ ├── rx_st0.rs │ │ ├── rx_st1.rs │ │ ├── rx_start_cfg.rs │ │ ├── st.rs │ │ ├── tx_clk_cfg.rs │ │ ├── tx_data_cfg.rs │ │ ├── tx_genrl_cfg.rs │ │ ├── tx_st0.rs │ │ └── tx_start_cfg.rs │ ├── pau.rs │ ├── pau │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── regdma_clk_conf.rs │ │ ├── regdma_conf.rs │ │ ├── regdma_current_link_addr.rs │ │ ├── regdma_etm_ctrl.rs │ │ ├── regdma_mem_addr.rs │ │ └── regdma_peri_addr.rs │ ├── pcnt.rs │ ├── pcnt │ │ ├── ctrl.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── u0_change_conf.rs │ │ ├── u1_change_conf.rs │ │ ├── u2_change_conf.rs │ │ ├── u3_change_conf.rs │ │ ├── u_cnt.rs │ │ ├── u_status.rs │ │ ├── unit.rs │ │ └── unit │ │ │ ├── conf0.rs │ │ │ ├── conf1.rs │ │ │ └── conf2.rs │ ├── pcr.rs │ ├── pcr │ │ ├── adc_dac_inv_phase_conf.rs │ │ ├── aes_conf.rs │ │ ├── ahb_freq_conf.rs │ │ ├── apb_freq_conf.rs │ │ ├── assist_conf.rs │ │ ├── bs_conf.rs │ │ ├── bs_func_conf.rs │ │ ├── bs_pd_ctrl.rs │ │ ├── bus_clk_update.rs │ │ ├── cache_conf.rs │ │ ├── clock_gate.rs │ │ ├── cpu_freq_conf.rs │ │ ├── cpu_waiti_conf.rs │ │ ├── ctrl_32k_conf.rs │ │ ├── ctrl_clk_out_en.rs │ │ ├── ds_conf.rs │ │ ├── ecc_conf.rs │ │ ├── ecc_pd_ctrl.rs │ │ ├── ecdsa_conf.rs │ │ ├── etm_conf.rs │ │ ├── fpga_debug.rs │ │ ├── gdma_conf.rs │ │ ├── hmac_conf.rs │ │ ├── hpcore_0_pd_ctrl.rs │ │ ├── i2c0_conf.rs │ │ ├── i2c_sclk_conf.rs │ │ ├── i2s_conf.rs │ │ ├── i2s_rx_clkm_conf.rs │ │ ├── i2s_rx_clkm_div_conf.rs │ │ ├── i2s_tx_clkm_conf.rs │ │ ├── i2s_tx_clkm_div_conf.rs │ │ ├── intmtx_conf.rs │ │ ├── iomux_clk_conf.rs │ │ ├── iomux_conf.rs │ │ ├── km_conf.rs │ │ ├── km_pd_ctrl.rs │ │ ├── ledc_conf.rs │ │ ├── ledc_pd_ctrl.rs │ │ ├── ledc_sclk_conf.rs │ │ ├── modem_conf.rs │ │ ├── mspi_clk_conf.rs │ │ ├── mspi_conf.rs │ │ ├── parl_clk_rx_conf.rs │ │ ├── parl_clk_tx_conf.rs │ │ ├── parl_io_conf.rs │ │ ├── pcnt_conf.rs │ │ ├── pll_div_clk_en.rs │ │ ├── psram_mem_monitor_conf.rs │ │ ├── pvt_monitor_conf.rs │ │ ├── pvt_monitor_func_clk_conf.rs │ │ ├── pwdet_sar_clk_conf.rs │ │ ├── pwm_clk_conf.rs │ │ ├── pwm_conf.rs │ │ ├── regdma_conf.rs │ │ ├── reset_event_bypass.rs │ │ ├── rmt_conf.rs │ │ ├── rmt_pd_ctrl.rs │ │ ├── rmt_sclk_conf.rs │ │ ├── rsa_conf.rs │ │ ├── rsa_pd_ctrl.rs │ │ ├── sar_clk_div.rs │ │ ├── saradc_clkm_conf.rs │ │ ├── saradc_conf.rs │ │ ├── sec_conf.rs │ │ ├── sha_conf.rs │ │ ├── spi2_clkm_conf.rs │ │ ├── spi2_conf.rs │ │ ├── sram_power_conf_0.rs │ │ ├── sram_power_conf_1.rs │ │ ├── sysclk_conf.rs │ │ ├── sysclk_freq_query_0.rs │ │ ├── systimer_conf.rs │ │ ├── systimer_func_clk_conf.rs │ │ ├── tcm_mem_monitor_conf.rs │ │ ├── timeout_conf.rs │ │ ├── timergroup0_conf.rs │ │ ├── timergroup0_timer_clk_conf.rs │ │ ├── timergroup0_wdt_clk_conf.rs │ │ ├── timergroup1_conf.rs │ │ ├── timergroup1_timer_clk_conf.rs │ │ ├── timergroup1_wdt_clk_conf.rs │ │ ├── timergroup_wdt_conf.rs │ │ ├── timergroup_xtal_conf.rs │ │ ├── trace_conf.rs │ │ ├── tsens_clk_conf.rs │ │ ├── twai0_conf.rs │ │ ├── twai0_func_clk_conf.rs │ │ ├── twai1_conf.rs │ │ ├── twai1_func_clk_conf.rs │ │ ├── uart.rs │ │ ├── uart │ │ │ ├── clk_conf.rs │ │ │ ├── conf.rs │ │ │ └── pd_ctrl.rs │ │ ├── uhci_conf.rs │ │ └── usb_device_conf.rs │ ├── plic_mx.rs │ ├── plic_mx │ │ ├── emip_status.rs │ │ ├── mxint_claim.rs │ │ ├── mxint_clear.rs │ │ ├── mxint_enable.rs │ │ ├── mxint_pri.rs │ │ ├── mxint_thresh.rs │ │ └── mxint_type.rs │ ├── plic_ux.rs │ ├── plic_ux │ │ ├── euip_status.rs │ │ ├── uxint_claim.rs │ │ ├── uxint_clear.rs │ │ ├── uxint_enable.rs │ │ ├── uxint_pri.rs │ │ ├── uxint_thresh.rs │ │ └── uxint_type.rs │ ├── pmu.rs │ ├── pmu │ │ ├── backup_cfg.rs │ │ ├── clk_state0.rs │ │ ├── clk_state1.rs │ │ ├── clk_state2.rs │ │ ├── hp_active_backup.rs │ │ ├── hp_active_backup_clk.rs │ │ ├── hp_active_bias.rs │ │ ├── hp_active_dig_power.rs │ │ ├── hp_active_hp_ck_power.rs │ │ ├── hp_active_hp_regulator0.rs │ │ ├── hp_active_hp_regulator1.rs │ │ ├── hp_active_hp_sys_cntl.rs │ │ ├── hp_active_icg_hp_apb.rs │ │ ├── hp_active_icg_hp_func.rs │ │ ├── hp_active_icg_modem.rs │ │ ├── hp_active_sysclk.rs │ │ ├── hp_active_xtal.rs │ │ ├── hp_ck_cntl.rs │ │ ├── hp_ck_poweron.rs │ │ ├── hp_int_clr.rs │ │ ├── hp_int_ena.rs │ │ ├── hp_int_st.rs │ │ ├── hp_lp_cpu_comm.rs │ │ ├── hp_modem_backup.rs │ │ ├── hp_modem_backup_clk.rs │ │ ├── hp_modem_bias.rs │ │ ├── hp_modem_dig_power.rs │ │ ├── hp_modem_hp_ck_power.rs │ │ ├── hp_modem_hp_regulator0.rs │ │ ├── hp_modem_hp_regulator1.rs │ │ ├── hp_modem_hp_sys_cntl.rs │ │ ├── hp_modem_icg_hp_apb.rs │ │ ├── hp_modem_icg_hp_func.rs │ │ ├── hp_modem_icg_modem.rs │ │ ├── hp_modem_sysclk.rs │ │ ├── hp_modem_xtal.rs │ │ ├── hp_regulator_cfg.rs │ │ ├── hp_sleep_backup.rs │ │ ├── hp_sleep_backup_clk.rs │ │ ├── hp_sleep_bias.rs │ │ ├── hp_sleep_dig_power.rs │ │ ├── hp_sleep_hp_ck_power.rs │ │ ├── hp_sleep_hp_regulator0.rs │ │ ├── hp_sleep_hp_regulator1.rs │ │ ├── hp_sleep_hp_sys_cntl.rs │ │ ├── hp_sleep_icg_hp_apb.rs │ │ ├── hp_sleep_icg_hp_func.rs │ │ ├── hp_sleep_icg_modem.rs │ │ ├── hp_sleep_lp_ck_power.rs │ │ ├── hp_sleep_lp_dcdc_reserve.rs │ │ ├── hp_sleep_lp_dig_power.rs │ │ ├── hp_sleep_lp_regulator0.rs │ │ ├── hp_sleep_lp_regulator1.rs │ │ ├── hp_sleep_sysclk.rs │ │ ├── hp_sleep_xtal.rs │ │ ├── imm_hp_apb_icg.rs │ │ ├── imm_hp_ck_power.rs │ │ ├── imm_hp_func_icg.rs │ │ ├── imm_i2c_iso.rs │ │ ├── imm_lp_icg.rs │ │ ├── imm_modem_icg.rs │ │ ├── imm_pad_hold_all.rs │ │ ├── imm_sleep_sysclk.rs │ │ ├── int_raw.rs │ │ ├── lp_cpu_pwr0.rs │ │ ├── lp_cpu_pwr1.rs │ │ ├── lp_int_clr.rs │ │ ├── lp_int_ena.rs │ │ ├── lp_int_raw.rs │ │ ├── lp_int_st.rs │ │ ├── lp_sleep_bias.rs │ │ ├── lp_sleep_lp_bias_reserve.rs │ │ ├── lp_sleep_lp_ck_power.rs │ │ ├── lp_sleep_lp_dig_power.rs │ │ ├── lp_sleep_lp_regulator0.rs │ │ ├── lp_sleep_lp_regulator1.rs │ │ ├── lp_sleep_xtal.rs │ │ ├── main_state.rs │ │ ├── por_status.rs │ │ ├── power_ck_wait_cntl.rs │ │ ├── power_hp_pad.rs │ │ ├── power_pd_hpaon_cntl.rs │ │ ├── power_pd_hpcpu_cntl.rs │ │ ├── power_pd_hpperi_cntl.rs │ │ ├── power_pd_hpwifi_cntl.rs │ │ ├── power_pd_lpperi_cntl.rs │ │ ├── power_pd_mem_cntl.rs │ │ ├── power_pd_mem_mask.rs │ │ ├── power_pd_top_cntl.rs │ │ ├── power_vdd_spi_cntl.rs │ │ ├── power_wait_timer0.rs │ │ ├── power_wait_timer1.rs │ │ ├── power_wait_timer2.rs │ │ ├── pwr_state.rs │ │ ├── rf_pwc.rs │ │ ├── slp_wakeup_cntl0.rs │ │ ├── slp_wakeup_cntl1.rs │ │ ├── slp_wakeup_cntl2.rs │ │ ├── slp_wakeup_cntl3.rs │ │ ├── slp_wakeup_cntl4.rs │ │ ├── slp_wakeup_cntl5.rs │ │ ├── slp_wakeup_cntl6.rs │ │ ├── slp_wakeup_cntl7.rs │ │ ├── slp_wakeup_status0.rs │ │ ├── slp_wakeup_status1.rs │ │ └── vdd_spi_status.rs │ ├── pvt.rs │ ├── pvt │ │ ├── bypass_chain.rs │ │ ├── clk_cfg.rs │ │ ├── comb_pd_site0_unit0_vt0_conf1.rs │ │ ├── comb_pd_site0_unit0_vt0_conf2.rs │ │ ├── comb_pd_site0_unit0_vt1_conf1.rs │ │ ├── comb_pd_site0_unit0_vt1_conf2.rs │ │ ├── comb_pd_site0_unit0_vt2_conf1.rs │ │ ├── comb_pd_site0_unit0_vt2_conf2.rs │ │ ├── comb_pd_site0_unit1_vt0_conf1.rs │ │ ├── comb_pd_site0_unit1_vt0_conf2.rs │ │ ├── comb_pd_site0_unit1_vt1_conf1.rs │ │ ├── comb_pd_site0_unit1_vt1_conf2.rs │ │ ├── comb_pd_site0_unit1_vt2_conf1.rs │ │ ├── comb_pd_site0_unit1_vt2_conf2.rs │ │ ├── comb_pd_site0_unit2_vt0_conf1.rs │ │ ├── comb_pd_site0_unit2_vt0_conf2.rs │ │ ├── comb_pd_site0_unit2_vt1_conf1.rs │ │ ├── comb_pd_site0_unit2_vt1_conf2.rs │ │ ├── comb_pd_site0_unit2_vt2_conf1.rs │ │ ├── comb_pd_site0_unit2_vt2_conf2.rs │ │ ├── comb_pd_site0_unit3_vt0_conf1.rs │ │ ├── comb_pd_site0_unit3_vt0_conf2.rs │ │ ├── comb_pd_site0_unit3_vt1_conf1.rs │ │ ├── comb_pd_site0_unit3_vt1_conf2.rs │ │ ├── comb_pd_site0_unit3_vt2_conf1.rs │ │ ├── comb_pd_site0_unit3_vt2_conf2.rs │ │ ├── comb_pd_site1_unit0_vt0_conf1.rs │ │ ├── comb_pd_site1_unit0_vt0_conf2.rs │ │ ├── comb_pd_site1_unit0_vt1_conf1.rs │ │ ├── comb_pd_site1_unit0_vt1_conf2.rs │ │ ├── comb_pd_site1_unit0_vt2_conf1.rs │ │ ├── comb_pd_site1_unit0_vt2_conf2.rs │ │ ├── comb_pd_site1_unit1_vt0_conf1.rs │ │ ├── comb_pd_site1_unit1_vt0_conf2.rs │ │ ├── comb_pd_site1_unit1_vt1_conf1.rs │ │ ├── comb_pd_site1_unit1_vt1_conf2.rs │ │ ├── comb_pd_site1_unit1_vt2_conf1.rs │ │ ├── comb_pd_site1_unit1_vt2_conf2.rs │ │ ├── comb_pd_site1_unit2_vt0_conf1.rs │ │ ├── comb_pd_site1_unit2_vt0_conf2.rs │ │ ├── comb_pd_site1_unit2_vt1_conf1.rs │ │ ├── comb_pd_site1_unit2_vt1_conf2.rs │ │ ├── comb_pd_site1_unit2_vt2_conf1.rs │ │ ├── comb_pd_site1_unit2_vt2_conf2.rs │ │ ├── comb_pd_site1_unit3_vt0_conf1.rs │ │ ├── comb_pd_site1_unit3_vt0_conf2.rs │ │ ├── comb_pd_site1_unit3_vt1_conf1.rs │ │ ├── comb_pd_site1_unit3_vt1_conf2.rs │ │ ├── comb_pd_site1_unit3_vt2_conf1.rs │ │ ├── comb_pd_site1_unit3_vt2_conf2.rs │ │ ├── comb_pd_site2_unit0_vt0_conf1.rs │ │ ├── comb_pd_site2_unit0_vt0_conf2.rs │ │ ├── comb_pd_site2_unit0_vt1_conf1.rs │ │ ├── comb_pd_site2_unit0_vt1_conf2.rs │ │ ├── comb_pd_site2_unit0_vt2_conf1.rs │ │ ├── comb_pd_site2_unit0_vt2_conf2.rs │ │ ├── comb_pd_site2_unit1_vt0_conf1.rs │ │ ├── comb_pd_site2_unit1_vt0_conf2.rs │ │ ├── comb_pd_site2_unit1_vt1_conf1.rs │ │ ├── comb_pd_site2_unit1_vt1_conf2.rs │ │ ├── comb_pd_site2_unit1_vt2_conf1.rs │ │ ├── comb_pd_site2_unit1_vt2_conf2.rs │ │ ├── comb_pd_site2_unit2_vt0_conf1.rs │ │ ├── comb_pd_site2_unit2_vt0_conf2.rs │ │ ├── comb_pd_site2_unit2_vt1_conf1.rs │ │ ├── comb_pd_site2_unit2_vt1_conf2.rs │ │ ├── comb_pd_site2_unit2_vt2_conf1.rs │ │ ├── comb_pd_site2_unit2_vt2_conf2.rs │ │ ├── comb_pd_site2_unit3_vt0_conf1.rs │ │ ├── comb_pd_site2_unit3_vt0_conf2.rs │ │ ├── comb_pd_site2_unit3_vt1_conf1.rs │ │ ├── comb_pd_site2_unit3_vt1_conf2.rs │ │ ├── comb_pd_site2_unit3_vt2_conf1.rs │ │ ├── comb_pd_site2_unit3_vt2_conf2.rs │ │ ├── comb_pd_site3_unit0_vt0_conf1.rs │ │ ├── comb_pd_site3_unit0_vt0_conf2.rs │ │ ├── comb_pd_site3_unit0_vt1_conf1.rs │ │ ├── comb_pd_site3_unit0_vt1_conf2.rs │ │ ├── comb_pd_site3_unit0_vt2_conf1.rs │ │ ├── comb_pd_site3_unit0_vt2_conf2.rs │ │ ├── comb_pd_site3_unit1_vt0_conf1.rs │ │ ├── comb_pd_site3_unit1_vt0_conf2.rs │ │ ├── comb_pd_site3_unit1_vt1_conf1.rs │ │ ├── comb_pd_site3_unit1_vt1_conf2.rs │ │ ├── comb_pd_site3_unit1_vt2_conf1.rs │ │ ├── comb_pd_site3_unit1_vt2_conf2.rs │ │ ├── comb_pd_site3_unit2_vt0_conf1.rs │ │ ├── comb_pd_site3_unit2_vt0_conf2.rs │ │ ├── comb_pd_site3_unit2_vt1_conf1.rs │ │ ├── comb_pd_site3_unit2_vt1_conf2.rs │ │ ├── comb_pd_site3_unit2_vt2_conf1.rs │ │ ├── comb_pd_site3_unit2_vt2_conf2.rs │ │ ├── comb_pd_site3_unit3_vt0_conf1.rs │ │ ├── comb_pd_site3_unit3_vt0_conf2.rs │ │ ├── comb_pd_site3_unit3_vt1_conf1.rs │ │ ├── comb_pd_site3_unit3_vt1_conf2.rs │ │ ├── comb_pd_site3_unit3_vt2_conf1.rs │ │ ├── comb_pd_site3_unit3_vt2_conf2.rs │ │ ├── dbias_channel0_sel.rs │ │ ├── dbias_channel1_sel.rs │ │ ├── dbias_channel2_sel.rs │ │ ├── dbias_channel3_sel.rs │ │ ├── dbias_channel4_sel.rs │ │ ├── dbias_channel_sel0.rs │ │ ├── dbias_channel_sel1.rs │ │ ├── dbias_cmd0.rs │ │ ├── dbias_cmd1.rs │ │ ├── dbias_cmd2.rs │ │ ├── dbias_cmd3.rs │ │ ├── dbias_cmd4.rs │ │ ├── dbias_timer.rs │ │ ├── pmup_bitmap_high0.rs │ │ ├── pmup_bitmap_high1.rs │ │ ├── pmup_bitmap_high2.rs │ │ ├── pmup_bitmap_high3.rs │ │ ├── pmup_bitmap_high4.rs │ │ ├── pmup_bitmap_low0.rs │ │ ├── pmup_bitmap_low1.rs │ │ ├── pmup_bitmap_low2.rs │ │ ├── pmup_bitmap_low3.rs │ │ ├── pmup_bitmap_low4.rs │ │ ├── pmup_channel_cfg.rs │ │ ├── pmup_drv_cfg.rs │ │ └── value_update.rs │ ├── rmt.rs │ ├── rmt │ │ ├── ch_rx_carrier_rm.rs │ │ ├── ch_rx_conf0.rs │ │ ├── ch_rx_conf1.rs │ │ ├── ch_rx_lim.rs │ │ ├── ch_rx_status.rs │ │ ├── ch_tx_conf0.rs │ │ ├── ch_tx_lim.rs │ │ ├── ch_tx_status.rs │ │ ├── chcarrier_duty.rs │ │ ├── chdata.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── ref_cnt_rst.rs │ │ ├── sys_conf.rs │ │ └── tx_sim.rs │ ├── rsa.rs │ ├── rsa │ │ ├── constant_time.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── m_mem.rs │ │ ├── m_prime.rs │ │ ├── mode.rs │ │ ├── query_clean.rs │ │ ├── query_idle.rs │ │ ├── search_enable.rs │ │ ├── search_pos.rs │ │ ├── set_start_modexp.rs │ │ ├── set_start_modmult.rs │ │ ├── set_start_mult.rs │ │ ├── x_mem.rs │ │ ├── y_mem.rs │ │ └── z_mem.rs │ ├── sha.rs │ ├── sha │ │ ├── _3_busy.rs │ │ ├── _3_clean_m.rs │ │ ├── _3_clear_int.rs │ │ ├── _3_continue.rs │ │ ├── _3_dma_block_num.rs │ │ ├── _3_dma_continue.rs │ │ ├── _3_dma_start.rs │ │ ├── _3_int_ena.rs │ │ ├── _3_m_mem.rs │ │ ├── _3_m_out_mem.rs │ │ ├── _3_mode.rs │ │ ├── _3_shake_length.rs │ │ ├── _3_start.rs │ │ ├── busy.rs │ │ ├── clear_irq.rs │ │ ├── continue_.rs │ │ ├── dma_block_num.rs │ │ ├── dma_continue.rs │ │ ├── dma_start.rs │ │ ├── h_mem.rs │ │ ├── irq_ena.rs │ │ ├── m_mem.rs │ │ ├── mode.rs │ │ ├── start.rs │ │ ├── t_length.rs │ │ └── t_string.rs │ ├── soc_etm.rs │ ├── soc_etm │ │ ├── ch_ena_ad0.rs │ │ ├── ch_ena_ad0_clr.rs │ │ ├── ch_ena_ad0_set.rs │ │ ├── ch_ena_ad1.rs │ │ ├── ch_ena_ad1_clr.rs │ │ ├── ch_ena_ad1_set.rs │ │ ├── ch_evt_id.rs │ │ ├── ch_task_id.rs │ │ ├── clk_en.rs │ │ ├── evt_st0.rs │ │ ├── evt_st0_clr.rs │ │ ├── evt_st1.rs │ │ ├── evt_st1_clr.rs │ │ ├── evt_st2.rs │ │ ├── evt_st2_clr.rs │ │ ├── evt_st3.rs │ │ ├── evt_st3_clr.rs │ │ ├── evt_st4.rs │ │ ├── evt_st4_clr.rs │ │ ├── task_st0.rs │ │ ├── task_st0_clr.rs │ │ ├── task_st1.rs │ │ ├── task_st1_clr.rs │ │ ├── task_st2.rs │ │ ├── task_st2_clr.rs │ │ ├── task_st3.rs │ │ ├── task_st3_clr.rs │ │ ├── task_st4.rs │ │ └── task_st4_clr.rs │ ├── spi0.rs │ ├── spi0 │ │ ├── axi_err_addr.rs │ │ ├── axi_err_resp_en.rs │ │ ├── cache_fctrl.rs │ │ ├── cache_sctrl.rs │ │ ├── clock.rs │ │ ├── clock_gate.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── ctrl1.rs │ │ ├── ctrl2.rs │ │ ├── ddr.rs │ │ ├── din_mode.rs │ │ ├── din_num.rs │ │ ├── dout_mode.rs │ │ ├── dpa_ctrl.rs │ │ ├── ecc_ctrl.rs │ │ ├── ecc_err_addr.rs │ │ ├── fmem_pms0_attr.rs │ │ ├── fmem_pms1_attr.rs │ │ ├── fmem_pms2_attr.rs │ │ ├── fmem_pms3_attr.rs │ │ ├── fmem_pms_addr.rs │ │ ├── fmem_pms_size.rs │ │ ├── fsm.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── misc.rs │ │ ├── mmu_item_content.rs │ │ ├── mmu_item_index.rs │ │ ├── mmu_power_ctrl.rs │ │ ├── nand_flash_cfg_data0.rs │ │ ├── nand_flash_cfg_data1.rs │ │ ├── nand_flash_cfg_data2.rs │ │ ├── nand_flash_cmd_lut0.rs │ │ ├── nand_flash_en.rs │ │ ├── nand_flash_spi_seq0.rs │ │ ├── nand_flash_sr_addr0.rs │ │ ├── nand_flash_sr_din0.rs │ │ ├── pms_reject.rs │ │ ├── pms_reject_addr.rs │ │ ├── rd_status.rs │ │ ├── registerrnd_eco_high.rs │ │ ├── registerrnd_eco_low.rs │ │ ├── smem_ac.rs │ │ ├── smem_axi_addr_ctrl.rs │ │ ├── smem_ddr.rs │ │ ├── smem_din_hex_mode.rs │ │ ├── smem_din_hex_num.rs │ │ ├── smem_din_mode.rs │ │ ├── smem_din_num.rs │ │ ├── smem_dout_hex_mode.rs │ │ ├── smem_dout_mode.rs │ │ ├── smem_ecc_ctrl.rs │ │ ├── smem_pms0_attr.rs │ │ ├── smem_pms1_attr.rs │ │ ├── smem_pms2_attr.rs │ │ ├── smem_pms3_attr.rs │ │ ├── smem_pms_addr.rs │ │ ├── smem_pms_size.rs │ │ ├── smem_timing_cali.rs │ │ ├── sram_clk.rs │ │ ├── sram_cmd.rs │ │ ├── sram_drd_cmd.rs │ │ ├── sram_dwr_cmd.rs │ │ ├── timing_cali.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ ├── xts_destination.rs │ │ ├── xts_destroy.rs │ │ ├── xts_linesize.rs │ │ ├── xts_physical_address.rs │ │ ├── xts_plain_base.rs │ │ ├── xts_pseudo_round_conf.rs │ │ ├── xts_release.rs │ │ ├── xts_state.rs │ │ └── xts_trigger.rs │ ├── spi1.rs │ ├── spi1 │ │ ├── addr.rs │ │ ├── cache_fctrl.rs │ │ ├── clock.rs │ │ ├── clock_gate.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── ctrl1.rs │ │ ├── ctrl2.rs │ │ ├── ddr.rs │ │ ├── flash_sus_cmd.rs │ │ ├── flash_sus_ctrl.rs │ │ ├── flash_waiti_ctrl.rs │ │ ├── flash_waiti_ctrl1.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── misc.rs │ │ ├── miso_dlen.rs │ │ ├── mosi_dlen.rs │ │ ├── rd_status.rs │ │ ├── sus_status.rs │ │ ├── timing_cali.rs │ │ ├── tx_crc.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ └── w.rs │ ├── spi2.rs │ ├── spi2 │ │ ├── addr.rs │ │ ├── clk_gate.rs │ │ ├── clock.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── din_mode.rs │ │ ├── din_num.rs │ │ ├── dma_conf.rs │ │ ├── dma_int_clr.rs │ │ ├── dma_int_ena.rs │ │ ├── dma_int_raw.rs │ │ ├── dma_int_set.rs │ │ ├── dma_int_st.rs │ │ ├── dout_mode.rs │ │ ├── misc.rs │ │ ├── ms_dlen.rs │ │ ├── slave.rs │ │ ├── slave1.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ └── w.rs │ ├── systimer.rs │ ├── systimer │ │ ├── comp_load.rs │ │ ├── conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── real_target.rs │ │ ├── real_target │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── target_conf.rs │ │ ├── trgt.rs │ │ ├── trgt │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── unit_load.rs │ │ ├── unit_op.rs │ │ ├── unit_value.rs │ │ ├── unit_value │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── unitload.rs │ │ └── unitload │ │ │ ├── hi.rs │ │ │ └── lo.rs │ ├── tee.rs │ ├── tee │ │ ├── clock_gate.rs │ │ └── m_mode_ctrl.rs │ ├── timg0.rs │ ├── timg0 │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── regclk.rs │ │ ├── rtccalicfg.rs │ │ ├── rtccalicfg1.rs │ │ ├── rtccalicfg2.rs │ │ ├── t.rs │ │ ├── t │ │ │ ├── alarmhi.rs │ │ │ ├── alarmlo.rs │ │ │ ├── config.rs │ │ │ ├── hi.rs │ │ │ ├── lo.rs │ │ │ ├── load.rs │ │ │ ├── loadhi.rs │ │ │ ├── loadlo.rs │ │ │ └── update.rs │ │ ├── wdtconfig.rs │ │ ├── wdtconfig0.rs │ │ ├── wdtconfig1.rs │ │ ├── wdtfeed.rs │ │ └── wdtwprotect.rs │ ├── trace.rs │ ├── trace │ │ ├── ahb_config.rs │ │ ├── clock_gate.rs │ │ ├── config.rs │ │ ├── fifo_status.rs │ │ ├── filter_comparator_control.rs │ │ ├── filter_control.rs │ │ ├── filter_match_control.rs │ │ ├── filter_p_comparator_match.rs │ │ ├── filter_s_comparator_match.rs │ │ ├── intr_clr.rs │ │ ├── intr_ena.rs │ │ ├── intr_raw.rs │ │ ├── mem_addr_update.rs │ │ ├── mem_current_addr.rs │ │ ├── mem_end_addr.rs │ │ ├── mem_start_addr.rs │ │ ├── resync_prolonged.rs │ │ └── trigger.rs │ ├── twai0.rs │ ├── twai0 │ │ ├── btr.rs │ │ ├── btr_fd.rs │ │ ├── command.rs │ │ ├── ctr_pres.rs │ │ ├── date_ver.rs │ │ ├── debug.rs │ │ ├── device_id_version.rs │ │ ├── err_capt_retr_ctr_alc_ts_info.rs │ │ ├── err_norm_err_fd.rs │ │ ├── ewl_erp_fault_state.rs │ │ ├── filter_a_mask.rs │ │ ├── filter_a_val.rs │ │ ├── filter_b_mask.rs │ │ ├── filter_b_val.rs │ │ ├── filter_c_mask.rs │ │ ├── filter_c_val.rs │ │ ├── filter_control_filter_status.rs │ │ ├── filter_ran_high.rs │ │ ├── filter_ran_low.rs │ │ ├── int_ena_clr.rs │ │ ├── int_ena_set.rs │ │ ├── int_mask_clr.rs │ │ ├── int_mask_set.rs │ │ ├── int_stat.rs │ │ ├── mode_settings.rs │ │ ├── rec_tec.rs │ │ ├── rx_data.rs │ │ ├── rx_fr_ctr.rs │ │ ├── rx_mem_info.rs │ │ ├── rx_pointers.rs │ │ ├── rx_status_rx_settings.rs │ │ ├── status.rs │ │ ├── timer_cfg.rs │ │ ├── timer_clk_en.rs │ │ ├── timer_ct_val_h.rs │ │ ├── timer_ct_val_l.rs │ │ ├── timer_int_clr.rs │ │ ├── timer_int_ena.rs │ │ ├── timer_int_raw.rs │ │ ├── timer_int_st.rs │ │ ├── timer_ld_val_h.rs │ │ ├── timer_ld_val_l.rs │ │ ├── timestamp_high.rs │ │ ├── timestamp_low.rs │ │ ├── trv_delay_ssp_cfg.rs │ │ ├── tx_command_txtb_info.rs │ │ ├── tx_fr_ctr.rs │ │ ├── tx_priority.rs │ │ ├── tx_status.rs │ │ └── yolo.rs │ ├── uart0.rs │ ├── uart0 │ │ ├── afifo_status.rs │ │ ├── at_cmd_char.rs │ │ ├── at_cmd_gaptout.rs │ │ ├── at_cmd_postcnt.rs │ │ ├── at_cmd_precnt.rs │ │ ├── clk_conf.rs │ │ ├── clkdiv.rs │ │ ├── conf0.rs │ │ ├── conf1.rs │ │ ├── fifo.rs │ │ ├── fsm_status.rs │ │ ├── highpulse.rs │ │ ├── hwfc_conf.rs │ │ ├── id.rs │ │ ├── idle_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lowpulse.rs │ │ ├── mem_conf.rs │ │ ├── mem_rx_status.rs │ │ ├── mem_tx_status.rs │ │ ├── negpulse.rs │ │ ├── pospulse.rs │ │ ├── reg_update.rs │ │ ├── rs485_conf.rs │ │ ├── rx_filt.rs │ │ ├── rxd_cnt.rs │ │ ├── sleep_conf0.rs │ │ ├── sleep_conf1.rs │ │ ├── sleep_conf2.rs │ │ ├── status.rs │ │ ├── swfc_conf0.rs │ │ ├── swfc_conf1.rs │ │ ├── tout_conf.rs │ │ └── txbrk_conf.rs │ ├── uhci0.rs │ ├── uhci0 │ │ ├── ack_num.rs │ │ ├── conf0.rs │ │ ├── conf1.rs │ │ ├── esc_conf0.rs │ │ ├── esc_conf1.rs │ │ ├── esc_conf2.rs │ │ ├── esc_conf3.rs │ │ ├── escape_conf.rs │ │ ├── hung_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pkt_thres.rs │ │ ├── quick_sent.rs │ │ ├── reg_q0_word0.rs │ │ ├── reg_q0_word1.rs │ │ ├── reg_q1_word0.rs │ │ ├── reg_q1_word1.rs │ │ ├── reg_q2_word0.rs │ │ ├── reg_q2_word1.rs │ │ ├── reg_q3_word0.rs │ │ ├── reg_q3_word1.rs │ │ ├── reg_q4_word0.rs │ │ ├── reg_q4_word1.rs │ │ ├── reg_q5_word0.rs │ │ ├── reg_q5_word1.rs │ │ ├── reg_q6_word0.rs │ │ ├── reg_q6_word1.rs │ │ ├── rx_head.rs │ │ ├── state0.rs │ │ └── state1.rs │ ├── usb_device.rs │ └── usb_device │ │ ├── bus_reset_st.rs │ │ ├── chip_rst.rs │ │ ├── conf0.rs │ │ ├── config_update.rs │ │ ├── ep1.rs │ │ ├── ep1_conf.rs │ │ ├── fram_num.rs │ │ ├── get_line_code_w0.rs │ │ ├── get_line_code_w1.rs │ │ ├── in_ep0_st.rs │ │ ├── in_ep1_st.rs │ │ ├── in_ep2_st.rs │ │ ├── in_ep3_st.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── jfifo_st.rs │ │ ├── mem_conf.rs │ │ ├── misc_conf.rs │ │ ├── out_ep0_st.rs │ │ ├── out_ep1_st.rs │ │ ├── out_ep2_st.rs │ │ ├── ser_afifo_config.rs │ │ ├── serial_ep_timeout0.rs │ │ ├── serial_ep_timeout1.rs │ │ ├── set_line_code_w0.rs │ │ ├── set_line_code_w1.rs │ │ └── test.rs └── svd │ ├── esp32c5.base.svd │ └── patches │ ├── _date.yml │ ├── _gpio.yml │ ├── _i2c.yml │ ├── _interrupt.yml │ ├── _lp_io.yml │ ├── _rmt.yml │ ├── _uart.yml │ └── esp32c5.yaml ├── esp32c6-lp ├── .cargo │ └── config.toml ├── Cargo.toml ├── README.md ├── build.rs ├── device.x ├── rust-toolchain.toml ├── src │ ├── generic.rs │ ├── generic │ │ └── raw.rs │ ├── interrupt.rs │ ├── lib.rs │ ├── lp_ana.rs │ ├── lp_ana │ │ ├── bod_mode0_cntl.rs │ │ ├── bod_mode1_cntl.rs │ │ ├── ck_glitch_cntl.rs │ │ ├── date.rs │ │ ├── fib_enable.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lp_int_clr.rs │ │ ├── lp_int_ena.rs │ │ ├── lp_int_raw.rs │ │ └── lp_int_st.rs │ ├── lp_aon.rs │ ├── lp_aon │ │ ├── cpucore0_cfg.rs │ │ ├── date.rs │ │ ├── ext_wakeup_cntl.rs │ │ ├── gpio_hold0.rs │ │ ├── gpio_hold1.rs │ │ ├── gpio_mux.rs │ │ ├── io_mux.rs │ │ ├── lpbus.rs │ │ ├── lpcore.rs │ │ ├── sar_cct.rs │ │ ├── sdio_active.rs │ │ ├── store0.rs │ │ ├── store1.rs │ │ ├── store2.rs │ │ ├── store3.rs │ │ ├── store4.rs │ │ ├── store5.rs │ │ ├── store6.rs │ │ ├── store7.rs │ │ ├── store8.rs │ │ ├── store9.rs │ │ ├── sys_cfg.rs │ │ └── usb.rs │ ├── lp_apm.rs │ ├── lp_apm │ │ ├── clock_gate.rs │ │ ├── date.rs │ │ ├── func_ctrl.rs │ │ ├── int_en.rs │ │ ├── m.rs │ │ ├── m │ │ │ ├── exception_info0.rs │ │ │ ├── exception_info1.rs │ │ │ ├── status.rs │ │ │ └── status_clr.rs │ │ ├── region.rs │ │ ├── region │ │ │ ├── addr_end.rs │ │ │ ├── addr_start.rs │ │ │ └── pms_attr.rs │ │ └── region_filter_en.rs │ ├── lp_clkrst.rs │ ├── lp_clkrst │ │ ├── clk_to_hp.rs │ │ ├── cpu_reset.rs │ │ ├── date.rs │ │ ├── fosc_cntl.rs │ │ ├── lp_clk_conf.rs │ │ ├── lp_clk_en.rs │ │ ├── lp_clk_po_en.rs │ │ ├── lp_rst_en.rs │ │ ├── lpmem_force.rs │ │ ├── lpperi.rs │ │ ├── rc32k_cntl.rs │ │ ├── reset_cause.rs │ │ └── xtal32k.rs │ ├── lp_i2c0.rs │ ├── lp_i2c0 │ │ ├── clk_conf.rs │ │ ├── comd.rs │ │ ├── ctr.rs │ │ ├── data.rs │ │ ├── date.rs │ │ ├── fifo_conf.rs │ │ ├── fifo_st.rs │ │ ├── filter_cfg.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── rxfifo_start_addr.rs │ │ ├── scl_high_period.rs │ │ ├── scl_low_period.rs │ │ ├── scl_main_st_time_out.rs │ │ ├── scl_rstart_setup.rs │ │ ├── scl_sp_conf.rs │ │ ├── scl_st_time_out.rs │ │ ├── scl_start_hold.rs │ │ ├── scl_stop_hold.rs │ │ ├── scl_stop_setup.rs │ │ ├── sda_hold.rs │ │ ├── sda_sample.rs │ │ ├── sr.rs │ │ ├── to.rs │ │ └── txfifo_start_addr.rs │ ├── lp_i2c_ana_mst.rs │ ├── lp_i2c_ana_mst │ │ ├── ana_conf1.rs │ │ ├── date.rs │ │ ├── device_en.rs │ │ ├── i2c0_conf.rs │ │ ├── i2c0_ctrl.rs │ │ ├── i2c0_data.rs │ │ └── nouse.rs │ ├── lp_io.rs │ ├── lp_io │ │ ├── date.rs │ │ ├── enable.rs │ │ ├── enable_w1tc.rs │ │ ├── enable_w1ts.rs │ │ ├── gpio.rs │ │ ├── in_.rs │ │ ├── out.rs │ │ ├── out_w1tc.rs │ │ ├── out_w1ts.rs │ │ ├── pin.rs │ │ ├── status.rs │ │ ├── status_int.rs │ │ ├── status_w1tc.rs │ │ └── status_w1ts.rs │ ├── lp_peri.rs │ ├── lp_peri │ │ ├── bus_timeout.rs │ │ ├── bus_timeout_addr.rs │ │ ├── bus_timeout_uid.rs │ │ ├── clk_en.rs │ │ ├── cpu.rs │ │ ├── date.rs │ │ ├── interrupt_source.rs │ │ ├── mem_ctrl.rs │ │ ├── reset_en.rs │ │ └── rng_data.rs │ ├── lp_tee.rs │ ├── lp_tee │ │ ├── clock_gate.rs │ │ ├── date.rs │ │ ├── force_acc_hp.rs │ │ └── m_mode_ctrl.rs │ ├── lp_timer.rs │ ├── lp_timer │ │ ├── date.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lp_int_clr.rs │ │ ├── lp_int_ena.rs │ │ ├── lp_int_raw.rs │ │ ├── lp_int_st.rs │ │ ├── main_buf0_high.rs │ │ ├── main_buf0_low.rs │ │ ├── main_buf1_high.rs │ │ ├── main_buf1_low.rs │ │ ├── main_overflow.rs │ │ ├── tar0_high.rs │ │ ├── tar0_low.rs │ │ ├── tar1_high.rs │ │ ├── tar1_low.rs │ │ └── update.rs │ ├── lp_uart.rs │ ├── lp_uart │ │ ├── afifo_status.rs │ │ ├── at_cmd_char_sync.rs │ │ ├── at_cmd_gaptout_sync.rs │ │ ├── at_cmd_postcnt_sync.rs │ │ ├── at_cmd_precnt_sync.rs │ │ ├── clk_conf.rs │ │ ├── clkdiv_sync.rs │ │ ├── conf0_sync.rs │ │ ├── conf1.rs │ │ ├── date.rs │ │ ├── fifo.rs │ │ ├── fsm_status.rs │ │ ├── hwfc_conf_sync.rs │ │ ├── id.rs │ │ ├── idle_conf_sync.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── mem_conf.rs │ │ ├── mem_rx_status.rs │ │ ├── mem_tx_status.rs │ │ ├── reg_update.rs │ │ ├── rs485_conf_sync.rs │ │ ├── rx_filt.rs │ │ ├── sleep_conf0.rs │ │ ├── sleep_conf1.rs │ │ ├── sleep_conf2.rs │ │ ├── status.rs │ │ ├── swfc_conf0_sync.rs │ │ ├── swfc_conf1.rs │ │ ├── tout_conf_sync.rs │ │ └── txbrk_conf_sync.rs │ ├── lp_wdt.rs │ ├── lp_wdt │ │ ├── config0.rs │ │ ├── config1.rs │ │ ├── config2.rs │ │ ├── config3.rs │ │ ├── config4.rs │ │ ├── date.rs │ │ ├── feed.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── swd_config.rs │ │ ├── swd_wprotect.rs │ │ └── wprotect.rs │ ├── pmu.rs │ └── pmu │ │ ├── backup_cfg.rs │ │ ├── clk_state0.rs │ │ ├── clk_state1.rs │ │ ├── clk_state2.rs │ │ ├── date.rs │ │ ├── hp_active_backup.rs │ │ ├── hp_active_backup_clk.rs │ │ ├── hp_active_bias.rs │ │ ├── hp_active_dig_power.rs │ │ ├── hp_active_hp_ck_power.rs │ │ ├── hp_active_hp_regulator0.rs │ │ ├── hp_active_hp_regulator1.rs │ │ ├── hp_active_hp_sys_cntl.rs │ │ ├── hp_active_icg_hp_apb.rs │ │ ├── hp_active_icg_hp_func.rs │ │ ├── hp_active_icg_modem.rs │ │ ├── hp_active_sysclk.rs │ │ ├── hp_active_xtal.rs │ │ ├── hp_ck_cntl.rs │ │ ├── hp_ck_poweron.rs │ │ ├── hp_lp_cpu_comm.rs │ │ ├── hp_modem_backup.rs │ │ ├── hp_modem_backup_clk.rs │ │ ├── hp_modem_bias.rs │ │ ├── hp_modem_dig_power.rs │ │ ├── hp_modem_hp_ck_power.rs │ │ ├── hp_modem_hp_regulator0.rs │ │ ├── hp_modem_hp_regulator1.rs │ │ ├── hp_modem_hp_sys_cntl.rs │ │ ├── hp_modem_icg_hp_apb.rs │ │ ├── hp_modem_icg_hp_func.rs │ │ ├── hp_modem_icg_modem.rs │ │ ├── hp_modem_sysclk.rs │ │ ├── hp_modem_xtal.rs │ │ ├── hp_regulator_cfg.rs │ │ ├── hp_sleep_backup.rs │ │ ├── hp_sleep_backup_clk.rs │ │ ├── hp_sleep_bias.rs │ │ ├── hp_sleep_dig_power.rs │ │ ├── hp_sleep_hp_ck_power.rs │ │ ├── hp_sleep_hp_regulator0.rs │ │ ├── hp_sleep_hp_regulator1.rs │ │ ├── hp_sleep_hp_sys_cntl.rs │ │ ├── hp_sleep_icg_hp_apb.rs │ │ ├── hp_sleep_icg_hp_func.rs │ │ ├── hp_sleep_icg_modem.rs │ │ ├── hp_sleep_lp_ck_power.rs │ │ ├── hp_sleep_lp_dcdc_reserve.rs │ │ ├── hp_sleep_lp_dig_power.rs │ │ ├── hp_sleep_lp_regulator0.rs │ │ ├── hp_sleep_lp_regulator1.rs │ │ ├── hp_sleep_sysclk.rs │ │ ├── hp_sleep_xtal.rs │ │ ├── imm_hp_apb_icg.rs │ │ ├── imm_hp_ck_power.rs │ │ ├── imm_hp_func_icg.rs │ │ ├── imm_i2c_iso.rs │ │ ├── imm_lp_icg.rs │ │ ├── imm_modem_icg.rs │ │ ├── imm_pad_hold_all.rs │ │ ├── imm_sleep_sysclk.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lp_cpu_pwr0.rs │ │ ├── lp_cpu_pwr1.rs │ │ ├── lp_int_clr.rs │ │ ├── lp_int_ena.rs │ │ ├── lp_int_raw.rs │ │ ├── lp_int_st.rs │ │ ├── lp_sleep_bias.rs │ │ ├── lp_sleep_lp_bias_reserve.rs │ │ ├── lp_sleep_lp_ck_power.rs │ │ ├── lp_sleep_lp_dig_power.rs │ │ ├── lp_sleep_lp_regulator0.rs │ │ ├── lp_sleep_lp_regulator1.rs │ │ ├── lp_sleep_xtal.rs │ │ ├── main_state.rs │ │ ├── por_status.rs │ │ ├── power_ck_wait_cntl.rs │ │ ├── power_hp_pad.rs │ │ ├── power_pd_hpaon_cntl.rs │ │ ├── power_pd_hpcpu_cntl.rs │ │ ├── power_pd_hpperi_reserve.rs │ │ ├── power_pd_hpwifi_cntl.rs │ │ ├── power_pd_lpperi_cntl.rs │ │ ├── power_pd_mem_cntl.rs │ │ ├── power_pd_mem_mask.rs │ │ ├── power_pd_top_cntl.rs │ │ ├── power_vdd_spi_cntl.rs │ │ ├── power_wait_timer0.rs │ │ ├── power_wait_timer1.rs │ │ ├── pwr_state.rs │ │ ├── rf_pwc.rs │ │ ├── slp_wakeup_cntl0.rs │ │ ├── slp_wakeup_cntl1.rs │ │ ├── slp_wakeup_cntl2.rs │ │ ├── slp_wakeup_cntl3.rs │ │ ├── slp_wakeup_cntl4.rs │ │ ├── slp_wakeup_cntl5.rs │ │ ├── slp_wakeup_cntl6.rs │ │ ├── slp_wakeup_cntl7.rs │ │ ├── slp_wakeup_status0.rs │ │ ├── slp_wakeup_status1.rs │ │ └── vdd_spi_status.rs └── svd │ ├── esp32c6-lp.base.svd │ └── patches │ ├── _lp_io.yml │ ├── _lp_uart.yml │ ├── _pmu.yml │ └── esp32c6-lp.yaml ├── esp32c6 ├── .cargo │ └── config.toml ├── Cargo.toml ├── README.md ├── build.rs ├── device.x ├── rust-toolchain.toml ├── src │ ├── aes.rs │ ├── aes │ │ ├── aad_block_num.rs │ │ ├── block_mode.rs │ │ ├── block_num.rs │ │ ├── continue_.rs │ │ ├── date.rs │ │ ├── dma_enable.rs │ │ ├── dma_exit.rs │ │ ├── endian.rs │ │ ├── h_mem.rs │ │ ├── inc_sel.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── iv_mem.rs │ │ ├── j0_mem.rs │ │ ├── key.rs │ │ ├── mode.rs │ │ ├── remainder_bit_num.rs │ │ ├── state.rs │ │ ├── t0_mem.rs │ │ ├── text_in.rs │ │ ├── text_out.rs │ │ └── trigger.rs │ ├── apb_saradc.rs │ ├── apb_saradc │ │ ├── arb_ctrl.rs │ │ ├── cali.rs │ │ ├── clkm_conf.rs │ │ ├── ctrl.rs │ │ ├── ctrl2.rs │ │ ├── dma_conf.rs │ │ ├── filter_ctrl0.rs │ │ ├── filter_ctrl1.rs │ │ ├── fsm_wait.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── onetime_sample.rs │ │ ├── sar1_status.rs │ │ ├── sar1data_status.rs │ │ ├── sar2_status.rs │ │ ├── sar2data_status.rs │ │ ├── sar_patt_tab1.rs │ │ ├── sar_patt_tab2.rs │ │ ├── thres0_ctrl.rs │ │ ├── thres1_ctrl.rs │ │ ├── thres_ctrl.rs │ │ ├── tsens_ctrl.rs │ │ ├── tsens_ctrl2.rs │ │ ├── tsens_sample.rs │ │ └── tsens_wake.rs │ ├── assist_debug.rs │ ├── assist_debug │ │ ├── clock_gate.rs │ │ ├── core_x_iram0_dram0_exception_monitor.rs │ │ ├── cpu.rs │ │ └── cpu │ │ │ ├── area_dram0_0_max.rs │ │ │ ├── area_dram0_0_min.rs │ │ │ ├── area_dram0_1_max.rs │ │ │ ├── area_dram0_1_min.rs │ │ │ ├── area_pc.rs │ │ │ ├── area_pif_0_max.rs │ │ │ ├── area_pif_0_min.rs │ │ │ ├── area_pif_1_max.rs │ │ │ ├── area_pif_1_min.rs │ │ │ ├── area_sp.rs │ │ │ ├── debug_mode.rs │ │ │ ├── dram0_exception_monitor_0.rs │ │ │ ├── dram0_exception_monitor_1.rs │ │ │ ├── dram0_exception_monitor_2.rs │ │ │ ├── dram0_exception_monitor_3.rs │ │ │ ├── intr_clr.rs │ │ │ ├── intr_ena.rs │ │ │ ├── intr_raw.rs │ │ │ ├── iram0_exception_monitor_0.rs │ │ │ ├── iram0_exception_monitor_1.rs │ │ │ ├── lastpc_before_exception.rs │ │ │ ├── montr_ena.rs │ │ │ ├── rcd_en.rs │ │ │ ├── rcd_pdebugpc.rs │ │ │ ├── rcd_pdebugsp.rs │ │ │ ├── sp_max.rs │ │ │ ├── sp_min.rs │ │ │ └── sp_pc.rs │ ├── atomic.rs │ ├── atomic │ │ ├── addr_lock.rs │ │ ├── counter.rs │ │ ├── lock_status.rs │ │ ├── lr_addr.rs │ │ └── lr_value.rs │ ├── clint.rs │ ├── clint │ │ ├── msip.rs │ │ ├── mtime.rs │ │ ├── mtimecmp.rs │ │ ├── mtimectl.rs │ │ ├── usip.rs │ │ ├── utime.rs │ │ ├── utimecmp.rs │ │ └── utimectl.rs │ ├── dma.rs │ ├── dma │ │ ├── ahb_test.rs │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── in_conf0.rs │ │ │ ├── in_conf1.rs │ │ │ ├── in_dscr.rs │ │ │ ├── in_dscr_bf0.rs │ │ │ ├── in_dscr_bf1.rs │ │ │ ├── in_err_eof_des_addr.rs │ │ │ ├── in_link.rs │ │ │ ├── in_peri_sel.rs │ │ │ ├── in_pop.rs │ │ │ ├── in_pri.rs │ │ │ ├── in_state.rs │ │ │ ├── in_suc_eof_des_addr.rs │ │ │ ├── infifo_status.rs │ │ │ ├── out_conf0.rs │ │ │ ├── out_conf1.rs │ │ │ ├── out_dscr.rs │ │ │ ├── out_dscr_bf0.rs │ │ │ ├── out_dscr_bf1.rs │ │ │ ├── out_eof_bfr_des_addr.rs │ │ │ ├── out_eof_des_addr.rs │ │ │ ├── out_link.rs │ │ │ ├── out_peri_sel.rs │ │ │ ├── out_pri.rs │ │ │ ├── out_push.rs │ │ │ ├── out_state.rs │ │ │ └── outfifo_status.rs │ │ ├── in_int_ch.rs │ │ ├── in_int_ch │ │ │ ├── clr.rs │ │ │ ├── ena.rs │ │ │ ├── raw.rs │ │ │ └── st.rs │ │ ├── misc_conf.rs │ │ ├── out_int_ch.rs │ │ └── out_int_ch │ │ │ ├── clr.rs │ │ │ ├── ena.rs │ │ │ ├── raw.rs │ │ │ └── st.rs │ ├── ds.rs │ ├── ds │ │ ├── box_mem.rs │ │ ├── iv_mem.rs │ │ ├── m_mem.rs │ │ ├── query_busy.rs │ │ ├── query_check.rs │ │ ├── query_key_wrong.rs │ │ ├── rb_mem.rs │ │ ├── set_continue.rs │ │ ├── set_finish.rs │ │ ├── set_start.rs │ │ ├── x_mem.rs │ │ ├── y_mem.rs │ │ └── z_mem.rs │ ├── ecc.rs │ ├── ecc │ │ ├── k_mem.rs │ │ ├── mult_conf.rs │ │ ├── mult_int_clr.rs │ │ ├── mult_int_ena.rs │ │ ├── mult_int_raw.rs │ │ ├── mult_int_st.rs │ │ ├── px_mem.rs │ │ └── py_mem.rs │ ├── efuse.rs │ ├── efuse │ │ ├── clk.rs │ │ ├── cmd.rs │ │ ├── conf.rs │ │ ├── dac_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pgm_check_value0.rs │ │ ├── pgm_check_value1.rs │ │ ├── pgm_check_value2.rs │ │ ├── pgm_data0.rs │ │ ├── pgm_data1.rs │ │ ├── pgm_data2.rs │ │ ├── pgm_data3.rs │ │ ├── pgm_data4.rs │ │ ├── pgm_data5.rs │ │ ├── pgm_data6.rs │ │ ├── pgm_data7.rs │ │ ├── rd_key0_data0.rs │ │ ├── rd_key0_data1.rs │ │ ├── rd_key0_data2.rs │ │ ├── rd_key0_data3.rs │ │ ├── rd_key0_data4.rs │ │ ├── rd_key0_data5.rs │ │ ├── rd_key0_data6.rs │ │ ├── rd_key0_data7.rs │ │ ├── rd_key1_data0.rs │ │ ├── rd_key1_data1.rs │ │ ├── rd_key1_data2.rs │ │ ├── rd_key1_data3.rs │ │ ├── rd_key1_data4.rs │ │ ├── rd_key1_data5.rs │ │ ├── rd_key1_data6.rs │ │ ├── rd_key1_data7.rs │ │ ├── rd_key2_data0.rs │ │ ├── rd_key2_data1.rs │ │ ├── rd_key2_data2.rs │ │ ├── rd_key2_data3.rs │ │ ├── rd_key2_data4.rs │ │ ├── rd_key2_data5.rs │ │ ├── rd_key2_data6.rs │ │ ├── rd_key2_data7.rs │ │ ├── rd_key3_data0.rs │ │ ├── rd_key3_data1.rs │ │ ├── rd_key3_data2.rs │ │ ├── rd_key3_data3.rs │ │ ├── rd_key3_data4.rs │ │ ├── rd_key3_data5.rs │ │ ├── rd_key3_data6.rs │ │ ├── rd_key3_data7.rs │ │ ├── rd_key4_data0.rs │ │ ├── rd_key4_data1.rs │ │ ├── rd_key4_data2.rs │ │ ├── rd_key4_data3.rs │ │ ├── rd_key4_data4.rs │ │ ├── rd_key4_data5.rs │ │ ├── rd_key4_data6.rs │ │ ├── rd_key4_data7.rs │ │ ├── rd_key5_data0.rs │ │ ├── rd_key5_data1.rs │ │ ├── rd_key5_data2.rs │ │ ├── rd_key5_data3.rs │ │ ├── rd_key5_data4.rs │ │ ├── rd_key5_data5.rs │ │ ├── rd_key5_data6.rs │ │ ├── rd_key5_data7.rs │ │ ├── rd_mac_spi_sys_0.rs │ │ ├── rd_mac_spi_sys_1.rs │ │ ├── rd_mac_spi_sys_2.rs │ │ ├── rd_mac_spi_sys_3.rs │ │ ├── rd_mac_spi_sys_4.rs │ │ ├── rd_mac_spi_sys_5.rs │ │ ├── rd_repeat_data0.rs │ │ ├── rd_repeat_data1.rs │ │ ├── rd_repeat_data2.rs │ │ ├── rd_repeat_data3.rs │ │ ├── rd_repeat_data4.rs │ │ ├── rd_repeat_err0.rs │ │ ├── rd_repeat_err1.rs │ │ ├── rd_repeat_err2.rs │ │ ├── rd_repeat_err3.rs │ │ ├── rd_repeat_err4.rs │ │ ├── rd_rs_err0.rs │ │ ├── rd_rs_err1.rs │ │ ├── rd_sys_part1_data0.rs │ │ ├── rd_sys_part1_data1.rs │ │ ├── rd_sys_part1_data2.rs │ │ ├── rd_sys_part1_data3.rs │ │ ├── rd_sys_part1_data4.rs │ │ ├── rd_sys_part1_data5.rs │ │ ├── rd_sys_part1_data6.rs │ │ ├── rd_sys_part1_data7.rs │ │ ├── rd_sys_part2_data0.rs │ │ ├── rd_sys_part2_data1.rs │ │ ├── rd_sys_part2_data2.rs │ │ ├── rd_sys_part2_data3.rs │ │ ├── rd_sys_part2_data4.rs │ │ ├── rd_sys_part2_data5.rs │ │ ├── rd_sys_part2_data6.rs │ │ ├── rd_sys_part2_data7.rs │ │ ├── rd_tim_conf.rs │ │ ├── rd_usr_data0.rs │ │ ├── rd_usr_data1.rs │ │ ├── rd_usr_data2.rs │ │ ├── rd_usr_data3.rs │ │ ├── rd_usr_data4.rs │ │ ├── rd_usr_data5.rs │ │ ├── rd_usr_data6.rs │ │ ├── rd_usr_data7.rs │ │ ├── rd_wr_dis.rs │ │ ├── status.rs │ │ ├── wr_tim_conf0_rs_bypass.rs │ │ ├── wr_tim_conf1.rs │ │ └── wr_tim_conf2.rs │ ├── extmem.rs │ ├── extmem │ │ ├── cache_lock_addr.rs │ │ ├── cache_lock_ctrl.rs │ │ ├── cache_lock_map.rs │ │ ├── cache_lock_size.rs │ │ ├── cache_sync_addr.rs │ │ ├── cache_sync_ctrl.rs │ │ ├── cache_sync_map.rs │ │ ├── cache_sync_size.rs │ │ ├── clock_gate.rs │ │ ├── l1_bus0_acs_conflict_cnt.rs │ │ ├── l1_bus0_acs_hit_cnt.rs │ │ ├── l1_bus0_acs_miss_cnt.rs │ │ ├── l1_bus0_acs_nxtlvl_cnt.rs │ │ ├── l1_bus1_acs_conflict_cnt.rs │ │ ├── l1_bus1_acs_hit_cnt.rs │ │ ├── l1_bus1_acs_miss_cnt.rs │ │ ├── l1_bus1_acs_nxtlvl_cnt.rs │ │ ├── l1_bypass_cache_conf.rs │ │ ├── l1_cache_acs_cnt_ctrl.rs │ │ ├── l1_cache_acs_cnt_int_clr.rs │ │ ├── l1_cache_acs_cnt_int_ena.rs │ │ ├── l1_cache_acs_cnt_int_raw.rs │ │ ├── l1_cache_acs_cnt_int_st.rs │ │ ├── l1_cache_acs_fail_id_attr.rs │ │ ├── l1_cache_acs_fail_int_clr.rs │ │ ├── l1_cache_acs_fail_int_ena.rs │ │ ├── l1_cache_acs_fail_int_raw.rs │ │ ├── l1_cache_acs_fail_int_st.rs │ │ ├── l1_cache_atomic_conf.rs │ │ ├── l1_cache_autoload_buf_clr_ctrl.rs │ │ ├── l1_cache_autoload_ctrl.rs │ │ ├── l1_cache_autoload_sct0_addr.rs │ │ ├── l1_cache_autoload_sct0_size.rs │ │ ├── l1_cache_autoload_sct1_addr.rs │ │ ├── l1_cache_autoload_sct1_size.rs │ │ ├── l1_cache_autoload_sct2_addr.rs │ │ ├── l1_cache_autoload_sct2_size.rs │ │ ├── l1_cache_autoload_sct3_addr.rs │ │ ├── l1_cache_autoload_sct3_size.rs │ │ ├── l1_cache_blocksize_conf.rs │ │ ├── l1_cache_cachesize_conf.rs │ │ ├── l1_cache_ctrl.rs │ │ ├── l1_cache_data_mem_acs_conf.rs │ │ ├── l1_cache_data_mem_power_ctrl.rs │ │ ├── l1_cache_debug_bus.rs │ │ ├── l1_cache_freeze_ctrl.rs │ │ ├── l1_cache_object_ctrl.rs │ │ ├── l1_cache_preload_ctrl.rs │ │ ├── l1_cache_preload_rst_ctrl.rs │ │ ├── l1_cache_prelock_conf.rs │ │ ├── l1_cache_prelock_sct0_addr.rs │ │ ├── l1_cache_sync_preload_exception.rs │ │ ├── l1_cache_sync_preload_int_clr.rs │ │ ├── l1_cache_sync_preload_int_ena.rs │ │ ├── l1_cache_sync_preload_int_raw.rs │ │ ├── l1_cache_sync_preload_int_st.rs │ │ ├── l1_cache_sync_rst_ctrl.rs │ │ ├── l1_cache_tag_mem_acs_conf.rs │ │ ├── l1_cache_tag_mem_power_ctrl.rs │ │ ├── l1_cache_vaddr.rs │ │ ├── l1_cache_way_object.rs │ │ ├── l1_cache_wrap_around_ctrl.rs │ │ ├── l1_dbus2_acs_conflict_cnt.rs │ │ ├── l1_dbus2_acs_hit_cnt.rs │ │ ├── l1_dbus2_acs_miss_cnt.rs │ │ ├── l1_dbus2_acs_nxtlvl_cnt.rs │ │ ├── l1_dbus3_acs_conflict_cnt.rs │ │ ├── l1_dbus3_acs_hit_cnt.rs │ │ ├── l1_dbus3_acs_miss_cnt.rs │ │ ├── l1_dbus3_acs_nxtlvl_cnt.rs │ │ ├── l1_dcache_acs_fail_addr.rs │ │ ├── l1_dcache_preload_addr.rs │ │ ├── l1_dcache_preload_size.rs │ │ ├── l1_dcache_prelock_sct1_addr.rs │ │ ├── l1_dcache_prelock_sct_size.rs │ │ ├── l1_ibus0_acs_conflict_cnt.rs │ │ ├── l1_ibus0_acs_hit_cnt.rs │ │ ├── l1_ibus0_acs_miss_cnt.rs │ │ ├── l1_ibus0_acs_nxtlvl_cnt.rs │ │ ├── l1_ibus1_acs_conflict_cnt.rs │ │ ├── l1_ibus1_acs_hit_cnt.rs │ │ ├── l1_ibus1_acs_miss_cnt.rs │ │ ├── l1_ibus1_acs_nxtlvl_cnt.rs │ │ ├── l1_ibus2_acs_conflict_cnt.rs │ │ ├── l1_ibus2_acs_hit_cnt.rs │ │ ├── l1_ibus2_acs_miss_cnt.rs │ │ ├── l1_ibus2_acs_nxtlvl_cnt.rs │ │ ├── l1_ibus3_acs_conflict_cnt.rs │ │ ├── l1_ibus3_acs_hit_cnt.rs │ │ ├── l1_ibus3_acs_miss_cnt.rs │ │ ├── l1_ibus3_acs_nxtlvl_cnt.rs │ │ ├── l1_icache0_acs_fail_addr.rs │ │ ├── l1_icache0_acs_fail_id_attr.rs │ │ ├── l1_icache0_autoload_ctrl.rs │ │ ├── l1_icache0_autoload_sct0_addr.rs │ │ ├── l1_icache0_autoload_sct0_size.rs │ │ ├── l1_icache0_autoload_sct1_addr.rs │ │ ├── l1_icache0_autoload_sct1_size.rs │ │ ├── l1_icache0_preload_addr.rs │ │ ├── l1_icache0_preload_ctrl.rs │ │ ├── l1_icache0_preload_size.rs │ │ ├── l1_icache0_prelock_conf.rs │ │ ├── l1_icache0_prelock_sct0_addr.rs │ │ ├── l1_icache0_prelock_sct1_addr.rs │ │ ├── l1_icache0_prelock_sct_size.rs │ │ ├── l1_icache1_acs_fail_addr.rs │ │ ├── l1_icache1_acs_fail_id_attr.rs │ │ ├── l1_icache1_autoload_ctrl.rs │ │ ├── l1_icache1_autoload_sct0_addr.rs │ │ ├── l1_icache1_autoload_sct0_size.rs │ │ ├── l1_icache1_autoload_sct1_addr.rs │ │ ├── l1_icache1_autoload_sct1_size.rs │ │ ├── l1_icache1_preload_addr.rs │ │ ├── l1_icache1_preload_ctrl.rs │ │ ├── l1_icache1_preload_size.rs │ │ ├── l1_icache1_prelock_conf.rs │ │ ├── l1_icache1_prelock_sct0_addr.rs │ │ ├── l1_icache1_prelock_sct1_addr.rs │ │ ├── l1_icache1_prelock_sct_size.rs │ │ ├── l1_icache2_acs_fail_addr.rs │ │ ├── l1_icache2_acs_fail_id_attr.rs │ │ ├── l1_icache2_autoload_ctrl.rs │ │ ├── l1_icache2_autoload_sct0_addr.rs │ │ ├── l1_icache2_autoload_sct0_size.rs │ │ ├── l1_icache2_autoload_sct1_addr.rs │ │ ├── l1_icache2_autoload_sct1_size.rs │ │ ├── l1_icache2_preload_addr.rs │ │ ├── l1_icache2_preload_ctrl.rs │ │ ├── l1_icache2_preload_size.rs │ │ ├── l1_icache2_prelock_conf.rs │ │ ├── l1_icache2_prelock_sct0_addr.rs │ │ ├── l1_icache2_prelock_sct1_addr.rs │ │ ├── l1_icache2_prelock_sct_size.rs │ │ ├── l1_icache3_acs_fail_addr.rs │ │ ├── l1_icache3_acs_fail_id_attr.rs │ │ ├── l1_icache3_autoload_ctrl.rs │ │ ├── l1_icache3_autoload_sct0_addr.rs │ │ ├── l1_icache3_autoload_sct0_size.rs │ │ ├── l1_icache3_autoload_sct1_addr.rs │ │ ├── l1_icache3_autoload_sct1_size.rs │ │ ├── l1_icache3_preload_addr.rs │ │ ├── l1_icache3_preload_ctrl.rs │ │ ├── l1_icache3_preload_size.rs │ │ ├── l1_icache3_prelock_conf.rs │ │ ├── l1_icache3_prelock_sct0_addr.rs │ │ ├── l1_icache3_prelock_sct1_addr.rs │ │ ├── l1_icache3_prelock_sct_size.rs │ │ ├── l1_icache_blocksize_conf.rs │ │ ├── l1_icache_cachesize_conf.rs │ │ ├── l1_icache_ctrl.rs │ │ ├── l1_unallocate_buffer_clear.rs │ │ ├── l2_bypass_cache_conf.rs │ │ ├── l2_cache_access_attr_ctrl.rs │ │ ├── l2_cache_acs_cnt_ctrl.rs │ │ ├── l2_cache_acs_cnt_int_clr.rs │ │ ├── l2_cache_acs_cnt_int_ena.rs │ │ ├── l2_cache_acs_cnt_int_raw.rs │ │ ├── l2_cache_acs_cnt_int_st.rs │ │ ├── l2_cache_acs_fail_addr.rs │ │ ├── l2_cache_acs_fail_id_attr.rs │ │ ├── l2_cache_acs_fail_int_clr.rs │ │ ├── l2_cache_acs_fail_int_ena.rs │ │ ├── l2_cache_acs_fail_int_raw.rs │ │ ├── l2_cache_acs_fail_int_st.rs │ │ ├── l2_cache_autoload_buf_clr_ctrl.rs │ │ ├── l2_cache_autoload_ctrl.rs │ │ ├── l2_cache_autoload_sct0_addr.rs │ │ ├── l2_cache_autoload_sct0_size.rs │ │ ├── l2_cache_autoload_sct1_addr.rs │ │ ├── l2_cache_autoload_sct1_size.rs │ │ ├── l2_cache_autoload_sct2_addr.rs │ │ ├── l2_cache_autoload_sct2_size.rs │ │ ├── l2_cache_autoload_sct3_addr.rs │ │ ├── l2_cache_autoload_sct3_size.rs │ │ ├── l2_cache_blocksize_conf.rs │ │ ├── l2_cache_cachesize_conf.rs │ │ ├── l2_cache_ctrl.rs │ │ ├── l2_cache_data_mem_acs_conf.rs │ │ ├── l2_cache_data_mem_power_ctrl.rs │ │ ├── l2_cache_debug_bus.rs │ │ ├── l2_cache_freeze_ctrl.rs │ │ ├── l2_cache_object_ctrl.rs │ │ ├── l2_cache_preload_addr.rs │ │ ├── l2_cache_preload_ctrl.rs │ │ ├── l2_cache_preload_rst_ctrl.rs │ │ ├── l2_cache_preload_size.rs │ │ ├── l2_cache_prelock_conf.rs │ │ ├── l2_cache_prelock_sct0_addr.rs │ │ ├── l2_cache_prelock_sct1_addr.rs │ │ ├── l2_cache_prelock_sct_size.rs │ │ ├── l2_cache_sync_preload_exception.rs │ │ ├── l2_cache_sync_preload_int_clr.rs │ │ ├── l2_cache_sync_preload_int_ena.rs │ │ ├── l2_cache_sync_preload_int_raw.rs │ │ ├── l2_cache_sync_preload_int_st.rs │ │ ├── l2_cache_sync_rst_ctrl.rs │ │ ├── l2_cache_tag_mem_acs_conf.rs │ │ ├── l2_cache_tag_mem_power_ctrl.rs │ │ ├── l2_cache_vaddr.rs │ │ ├── l2_cache_way_object.rs │ │ ├── l2_cache_wrap_around_ctrl.rs │ │ ├── l2_dbus0_acs_conflict_cnt.rs │ │ ├── l2_dbus0_acs_hit_cnt.rs │ │ ├── l2_dbus0_acs_miss_cnt.rs │ │ ├── l2_dbus0_acs_nxtlvl_cnt.rs │ │ ├── l2_dbus1_acs_conflict_cnt.rs │ │ ├── l2_dbus1_acs_hit_cnt.rs │ │ ├── l2_dbus1_acs_miss_cnt.rs │ │ ├── l2_dbus1_acs_nxtlvl_cnt.rs │ │ ├── l2_dbus2_acs_conflict_cnt.rs │ │ ├── l2_dbus2_acs_hit_cnt.rs │ │ ├── l2_dbus2_acs_miss_cnt.rs │ │ ├── l2_dbus2_acs_nxtlvl_cnt.rs │ │ ├── l2_dbus3_acs_conflict_cnt.rs │ │ ├── l2_dbus3_acs_hit_cnt.rs │ │ ├── l2_dbus3_acs_miss_cnt.rs │ │ ├── l2_dbus3_acs_nxtlvl_cnt.rs │ │ ├── l2_ibus0_acs_conflict_cnt.rs │ │ ├── l2_ibus0_acs_hit_cnt.rs │ │ ├── l2_ibus0_acs_miss_cnt.rs │ │ ├── l2_ibus0_acs_nxtlvl_cnt.rs │ │ ├── l2_ibus1_acs_conflict_cnt.rs │ │ ├── l2_ibus1_acs_hit_cnt.rs │ │ ├── l2_ibus1_acs_miss_cnt.rs │ │ ├── l2_ibus1_acs_nxtlvl_cnt.rs │ │ ├── l2_ibus2_acs_conflict_cnt.rs │ │ ├── l2_ibus2_acs_hit_cnt.rs │ │ ├── l2_ibus2_acs_miss_cnt.rs │ │ ├── l2_ibus2_acs_nxtlvl_cnt.rs │ │ ├── l2_ibus3_acs_conflict_cnt.rs │ │ ├── l2_ibus3_acs_hit_cnt.rs │ │ ├── l2_ibus3_acs_miss_cnt.rs │ │ ├── l2_ibus3_acs_nxtlvl_cnt.rs │ │ ├── l2_unallocate_buffer_clear.rs │ │ ├── level_split0.rs │ │ ├── level_split1.rs │ │ ├── redundancy_sig0.rs │ │ ├── redundancy_sig1.rs │ │ ├── redundancy_sig2.rs │ │ ├── redundancy_sig3.rs │ │ └── redundancy_sig4.rs │ ├── generic.rs │ ├── generic │ │ └── raw.rs │ ├── gpio.rs │ ├── gpio │ │ ├── bt_select.rs │ │ ├── clock_gate.rs │ │ ├── cpusdio_int.rs │ │ ├── cpusdio_int1.rs │ │ ├── enable.rs │ │ ├── enable1.rs │ │ ├── enable1_w1tc.rs │ │ ├── enable1_w1ts.rs │ │ ├── enable_w1tc.rs │ │ ├── enable_w1ts.rs │ │ ├── func_in_sel_cfg.rs │ │ ├── func_out_sel_cfg.rs │ │ ├── in1.rs │ │ ├── in_.rs │ │ ├── out.rs │ │ ├── out1.rs │ │ ├── out1_w1tc.rs │ │ ├── out1_w1ts.rs │ │ ├── out_w1tc.rs │ │ ├── out_w1ts.rs │ │ ├── pcpu_int.rs │ │ ├── pcpu_int1.rs │ │ ├── pcpu_nmi_int.rs │ │ ├── pcpu_nmi_int1.rs │ │ ├── pin.rs │ │ ├── sdio_select.rs │ │ ├── status.rs │ │ ├── status1.rs │ │ ├── status1_w1tc.rs │ │ ├── status1_w1ts.rs │ │ ├── status_next.rs │ │ ├── status_next1.rs │ │ ├── status_w1tc.rs │ │ ├── status_w1ts.rs │ │ └── strap.rs │ ├── gpio_sd.rs │ ├── gpio_sd │ │ ├── clock_gate.rs │ │ ├── etm_event_ch_cfg.rs │ │ ├── etm_task_p0_cfg.rs │ │ ├── etm_task_p1_cfg.rs │ │ ├── etm_task_p2_cfg.rs │ │ ├── etm_task_p3_cfg.rs │ │ ├── etm_task_p4_cfg.rs │ │ ├── etm_task_p5_cfg.rs │ │ ├── etm_task_p6_cfg.rs │ │ ├── etm_task_p7_cfg.rs │ │ ├── glitch_filter_ch.rs │ │ ├── sigmadelta.rs │ │ └── sigmadelta_misc.rs │ ├── hinf.rs │ ├── hinf │ │ ├── cfg_data0.rs │ │ ├── cfg_data1.rs │ │ ├── cfg_data16.rs │ │ ├── cfg_data7.rs │ │ ├── cfg_timing.rs │ │ ├── cfg_uhs1_int_mode.rs │ │ ├── cfg_update.rs │ │ ├── cis_conf_w.rs │ │ ├── conf_status.rs │ │ ├── sdio_slave_eco_conf.rs │ │ ├── sdio_slave_eco_high.rs │ │ ├── sdio_slave_eco_low.rs │ │ └── sdio_slave_ldo_conf.rs │ ├── hmac.rs │ ├── hmac │ │ ├── one_block.rs │ │ ├── query_busy.rs │ │ ├── query_error.rs │ │ ├── rd_result_mem.rs │ │ ├── set_invalidate_ds.rs │ │ ├── set_invalidate_jtag.rs │ │ ├── set_message_end.rs │ │ ├── set_message_ing.rs │ │ ├── set_message_one.rs │ │ ├── set_message_pad.rs │ │ ├── set_para_finish.rs │ │ ├── set_para_key.rs │ │ ├── set_para_purpose.rs │ │ ├── set_result_finish.rs │ │ ├── set_start.rs │ │ ├── soft_jtag_ctrl.rs │ │ ├── wr_jtag.rs │ │ └── wr_message_mem.rs │ ├── hp_apm.rs │ ├── hp_apm │ │ ├── clock_gate.rs │ │ ├── func_ctrl.rs │ │ ├── int_en.rs │ │ ├── m.rs │ │ ├── m │ │ │ ├── exception_info0.rs │ │ │ ├── exception_info1.rs │ │ │ ├── status.rs │ │ │ └── status_clr.rs │ │ ├── region.rs │ │ ├── region │ │ │ ├── addr_end.rs │ │ │ ├── addr_start.rs │ │ │ └── pms_attr.rs │ │ └── region_filter_en.rs │ ├── hp_sys.rs │ ├── hp_sys │ │ ├── clock_gate.rs │ │ ├── core_debug_runstall_conf.rs │ │ ├── cpu_peri_timeout_addr.rs │ │ ├── cpu_peri_timeout_conf.rs │ │ ├── cpu_peri_timeout_uid.rs │ │ ├── external_device_encrypt_decrypt_control.rs │ │ ├── hp_peri_timeout_addr.rs │ │ ├── hp_peri_timeout_conf.rs │ │ ├── hp_peri_timeout_uid.rs │ │ ├── mem_test_conf.rs │ │ ├── modem_peri_timeout_addr.rs │ │ ├── modem_peri_timeout_conf.rs │ │ ├── modem_peri_timeout_uid.rs │ │ ├── retention_conf.rs │ │ ├── rnd_eco.rs │ │ ├── rnd_eco_high.rs │ │ ├── rnd_eco_low.rs │ │ ├── rom_table.rs │ │ ├── rom_table_lock.rs │ │ ├── sdio_ctrl.rs │ │ ├── sec_dpa_conf.rs │ │ └── sram_usage_conf.rs │ ├── i2c0.rs │ ├── i2c0 │ │ ├── clk_conf.rs │ │ ├── comd.rs │ │ ├── ctr.rs │ │ ├── data.rs │ │ ├── fifo_conf.rs │ │ ├── fifo_st.rs │ │ ├── filter_cfg.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── rxfifo_start_addr.rs │ │ ├── scl_high_period.rs │ │ ├── scl_low_period.rs │ │ ├── scl_main_st_time_out.rs │ │ ├── scl_rstart_setup.rs │ │ ├── scl_sp_conf.rs │ │ ├── scl_st_time_out.rs │ │ ├── scl_start_hold.rs │ │ ├── scl_stop_hold.rs │ │ ├── scl_stop_setup.rs │ │ ├── scl_stretch_conf.rs │ │ ├── sda_hold.rs │ │ ├── sda_sample.rs │ │ ├── slave_addr.rs │ │ ├── sr.rs │ │ ├── to.rs │ │ └── txfifo_start_addr.rs │ ├── i2c_ana_mst.rs │ ├── i2c_ana_mst │ │ ├── ana_conf0.rs │ │ ├── ana_conf1.rs │ │ ├── ana_conf2.rs │ │ ├── burst_conf.rs │ │ ├── burst_status.rs │ │ ├── i2c0_conf.rs │ │ ├── i2c1_conf.rs │ │ ├── i2c_ctrl.rs │ │ └── i2c_ctrl1.rs │ ├── i2s0.rs │ ├── i2s0 │ │ ├── conf_sigle_data.rs │ │ ├── etm_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lc_hung_conf.rs │ │ ├── rx_clkm_conf.rs │ │ ├── rx_clkm_div_conf.rs │ │ ├── rx_conf.rs │ │ ├── rx_conf1.rs │ │ ├── rx_tdm_ctrl.rs │ │ ├── rx_timing.rs │ │ ├── rxeof_num.rs │ │ ├── state.rs │ │ ├── tx_clkm_conf.rs │ │ ├── tx_clkm_div_conf.rs │ │ ├── tx_conf.rs │ │ ├── tx_conf1.rs │ │ ├── tx_pcm2pdm_conf.rs │ │ ├── tx_pcm2pdm_conf1.rs │ │ ├── tx_tdm_ctrl.rs │ │ └── tx_timing.rs │ ├── ieee802154.rs │ ├── ieee802154 │ │ ├── ack_frame_pending_en.rs │ │ ├── ack_timeout.rs │ │ ├── bb_clk.rs │ │ ├── cca_busy_cnt.rs │ │ ├── cca_fail_cnt.rs │ │ ├── channel.rs │ │ ├── clk_counter.rs │ │ ├── clk_counter_match_val.rs │ │ ├── coex_pti.rs │ │ ├── command.rs │ │ ├── cont_rx_delay.rs │ │ ├── core_dummy_data.rs │ │ ├── core_gck_cfg.rs │ │ ├── crc_error_cnt.rs │ │ ├── ctrl_cfg.rs │ │ ├── dcdc_ctrl.rs │ │ ├── debug_ctrl.rs │ │ ├── dma_dummy.rs │ │ ├── dma_gck_cfg.rs │ │ ├── dtm_config.rs │ │ ├── dtm_pkt_counter.rs │ │ ├── dtm_tx_pkt_config.rs │ │ ├── ed_abort_cnt.rs │ │ ├── ed_scan_cfg.rs │ │ ├── ed_scan_coex_cnt.rs │ │ ├── ed_scan_duration.rs │ │ ├── enhance_ack_cfg.rs │ │ ├── error_cnt_clear.rs │ │ ├── event_en.rs │ │ ├── event_status.rs │ │ ├── ifs.rs │ │ ├── ifs_counter.rs │ │ ├── inf.rs │ │ ├── inf │ │ │ ├── extend_addr0.rs │ │ │ ├── extend_addr1.rs │ │ │ ├── pan_id.rs │ │ │ └── short_addr.rs │ │ ├── no_rss_detect_cnt.rs │ │ ├── paon_delay.rs │ │ ├── rx_abort_coex_cnt.rs │ │ ├── rx_abort_intr_ctrl.rs │ │ ├── rx_ack_abort_coex_cnt.rs │ │ ├── rx_ack_timeout_cnt.rs │ │ ├── rx_filter_fail_cnt.rs │ │ ├── rx_length.rs │ │ ├── rx_restart_cnt.rs │ │ ├── rx_status.rs │ │ ├── rxdma_addr.rs │ │ ├── rxdma_ctrl_state.rs │ │ ├── rxdma_err.rs │ │ ├── rxon_delay.rs │ │ ├── sec_ctrl.rs │ │ ├── sec_extend_address0.rs │ │ ├── sec_extend_address1.rs │ │ ├── sec_key.rs │ │ ├── sfd_timeout_cnt.rs │ │ ├── sfd_wait_symbol.rs │ │ ├── test_control.rs │ │ ├── time.rs │ │ ├── time │ │ │ ├── threshold.rs │ │ │ └── value.rs │ │ ├── tx_abort_interrupt_control.rs │ │ ├── tx_ack_abort_coex_cnt.rs │ │ ├── tx_break_coex_cnt.rs │ │ ├── tx_ccm_schedule_status.rs │ │ ├── tx_power.rs │ │ ├── tx_security_error_cnt.rs │ │ ├── tx_status.rs │ │ ├── txdma_addr.rs │ │ ├── txdma_ctrl_state.rs │ │ ├── txdma_err.rs │ │ ├── txen_stop_delay.rs │ │ ├── txoff_delay.rs │ │ ├── txon_delay.rs │ │ ├── txrx_path_delay.rs │ │ ├── txrx_status.rs │ │ └── txrx_switch_delay.rs │ ├── interrupt.rs │ ├── interrupt_core0.rs │ ├── interrupt_core0 │ │ ├── clock_gate.rs │ │ ├── core_0_intr_map.rs │ │ └── core_0_intr_status.rs │ ├── intpri.rs │ ├── intpri │ │ ├── clock_gate.rs │ │ ├── cpu_int_clear.rs │ │ ├── cpu_int_eip_status.rs │ │ ├── cpu_int_enable.rs │ │ ├── cpu_int_pri.rs │ │ ├── cpu_int_thresh.rs │ │ ├── cpu_int_type.rs │ │ ├── cpu_intr_from_cpu.rs │ │ ├── rnd_eco.rs │ │ ├── rnd_eco_high.rs │ │ └── rnd_eco_low.rs │ ├── io_mux.rs │ ├── io_mux │ │ ├── gpio.rs │ │ ├── modem_diag_en.rs │ │ └── pin_ctrl.rs │ ├── ledc.rs │ ├── ledc │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── conf0.rs │ │ │ ├── conf1.rs │ │ │ ├── duty.rs │ │ │ ├── duty_r.rs │ │ │ └── hpoint.rs │ │ ├── ch_gamma_conf.rs │ │ ├── ch_gamma_rd_addr.rs │ │ ├── ch_gamma_rd_data.rs │ │ ├── ch_gamma_wr.rs │ │ ├── ch_gamma_wr_addr.rs │ │ ├── conf.rs │ │ ├── evt_task_en0.rs │ │ ├── evt_task_en1.rs │ │ ├── evt_task_en2.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── timer.rs │ │ ├── timer │ │ │ ├── conf.rs │ │ │ └── value.rs │ │ ├── timer_cmp.rs │ │ └── timer_cnt_cap.rs │ ├── lib.rs │ ├── lp_ana.rs │ ├── lp_ana │ │ ├── bod_mode0_cntl.rs │ │ ├── bod_mode1_cntl.rs │ │ ├── ck_glitch_cntl.rs │ │ ├── fib_enable.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lp_int_clr.rs │ │ ├── lp_int_ena.rs │ │ ├── lp_int_raw.rs │ │ └── lp_int_st.rs │ ├── lp_aon.rs │ ├── lp_aon │ │ ├── cpucore0_cfg.rs │ │ ├── ext_wakeup_cntl.rs │ │ ├── gpio_hold0.rs │ │ ├── gpio_hold1.rs │ │ ├── gpio_mux.rs │ │ ├── io_mux.rs │ │ ├── lpbus.rs │ │ ├── lpcore.rs │ │ ├── sar_cct.rs │ │ ├── sdio_active.rs │ │ ├── store0.rs │ │ ├── sys_cfg.rs │ │ └── usb.rs │ ├── lp_apm.rs │ ├── lp_apm │ │ ├── clock_gate.rs │ │ ├── func_ctrl.rs │ │ ├── int_en.rs │ │ ├── m.rs │ │ ├── m │ │ │ ├── exception_info0.rs │ │ │ ├── exception_info1.rs │ │ │ ├── status.rs │ │ │ └── status_clr.rs │ │ ├── region.rs │ │ ├── region │ │ │ ├── addr_end.rs │ │ │ ├── addr_start.rs │ │ │ └── pms_attr.rs │ │ └── region_filter_en.rs │ ├── lp_apm0.rs │ ├── lp_apm0 │ │ ├── clock_gate.rs │ │ ├── func_ctrl.rs │ │ ├── int_en.rs │ │ ├── m.rs │ │ ├── m │ │ │ ├── exception_info0.rs │ │ │ ├── exception_info1.rs │ │ │ ├── status.rs │ │ │ └── status_clr.rs │ │ ├── region.rs │ │ ├── region │ │ │ ├── addr_end.rs │ │ │ ├── addr_start.rs │ │ │ └── pms_attr.rs │ │ └── region_filter_en.rs │ ├── lp_clkrst.rs │ ├── lp_clkrst │ │ ├── clk_to_hp.rs │ │ ├── cpu_reset.rs │ │ ├── fosc_cntl.rs │ │ ├── lp_clk_conf.rs │ │ ├── lp_clk_en.rs │ │ ├── lp_clk_po_en.rs │ │ ├── lp_rst_en.rs │ │ ├── lpmem_force.rs │ │ ├── lpperi.rs │ │ ├── rc32k_cntl.rs │ │ ├── reset_cause.rs │ │ └── xtal32k.rs │ ├── lp_i2c0.rs │ ├── lp_i2c0 │ │ ├── clk_conf.rs │ │ ├── comd.rs │ │ ├── ctr.rs │ │ ├── data.rs │ │ ├── fifo_conf.rs │ │ ├── fifo_st.rs │ │ ├── filter_cfg.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── rxfifo_start_addr.rs │ │ ├── scl_high_period.rs │ │ ├── scl_low_period.rs │ │ ├── scl_main_st_time_out.rs │ │ ├── scl_rstart_setup.rs │ │ ├── scl_sp_conf.rs │ │ ├── scl_st_time_out.rs │ │ ├── scl_start_hold.rs │ │ ├── scl_stop_hold.rs │ │ ├── scl_stop_setup.rs │ │ ├── sda_hold.rs │ │ ├── sda_sample.rs │ │ ├── sr.rs │ │ ├── to.rs │ │ └── txfifo_start_addr.rs │ ├── lp_i2c_ana_mst.rs │ ├── lp_i2c_ana_mst │ │ ├── ana_conf1.rs │ │ ├── device_en.rs │ │ ├── i2c0_conf.rs │ │ ├── i2c0_ctrl.rs │ │ ├── i2c0_data.rs │ │ └── nouse.rs │ ├── lp_io.rs │ ├── lp_io │ │ ├── debug_sel0.rs │ │ ├── debug_sel1.rs │ │ ├── gpio.rs │ │ ├── in_.rs │ │ ├── lpi2c.rs │ │ ├── out_data.rs │ │ ├── out_data_w1tc.rs │ │ ├── out_data_w1ts.rs │ │ ├── out_enable.rs │ │ ├── out_enable_w1tc.rs │ │ ├── out_enable_w1ts.rs │ │ ├── pin.rs │ │ ├── status.rs │ │ ├── status_interrupt.rs │ │ ├── status_w1tc.rs │ │ └── status_w1ts.rs │ ├── lp_peri.rs │ ├── lp_peri │ │ ├── bus_timeout.rs │ │ ├── bus_timeout_addr.rs │ │ ├── bus_timeout_uid.rs │ │ ├── clk_en.rs │ │ ├── cpu.rs │ │ ├── interrupt_source.rs │ │ ├── mem_ctrl.rs │ │ ├── reset_en.rs │ │ └── rng_data.rs │ ├── lp_tee.rs │ ├── lp_tee │ │ ├── clock_gate.rs │ │ ├── force_acc_hp.rs │ │ └── m_mode_ctrl.rs │ ├── lp_timer.rs │ ├── lp_timer │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lp_int_clr.rs │ │ ├── lp_int_ena.rs │ │ ├── lp_int_raw.rs │ │ ├── lp_int_st.rs │ │ ├── main_buf0_high.rs │ │ ├── main_buf0_low.rs │ │ ├── main_buf1_high.rs │ │ ├── main_buf1_low.rs │ │ ├── main_overflow.rs │ │ ├── tar0_high.rs │ │ ├── tar0_low.rs │ │ ├── tar1_high.rs │ │ ├── tar1_low.rs │ │ └── update.rs │ ├── lp_uart.rs │ ├── lp_uart │ │ ├── afifo_status.rs │ │ ├── at_cmd_char.rs │ │ ├── at_cmd_gaptout.rs │ │ ├── at_cmd_postcnt.rs │ │ ├── at_cmd_precnt.rs │ │ ├── clk_conf.rs │ │ ├── clkdiv.rs │ │ ├── conf0.rs │ │ ├── conf1.rs │ │ ├── fifo.rs │ │ ├── fsm_status.rs │ │ ├── hwfc_conf.rs │ │ ├── id.rs │ │ ├── idle_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── mem_conf.rs │ │ ├── mem_rx_status.rs │ │ ├── mem_tx_status.rs │ │ ├── reg_update.rs │ │ ├── rs485_conf.rs │ │ ├── rx_filt.rs │ │ ├── sleep_conf0.rs │ │ ├── sleep_conf1.rs │ │ ├── sleep_conf2.rs │ │ ├── status.rs │ │ ├── swfc_conf0.rs │ │ ├── swfc_conf1.rs │ │ ├── tout_conf.rs │ │ └── txbrk_conf.rs │ ├── lp_wdt.rs │ ├── lp_wdt │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── swd_conf.rs │ │ ├── swd_wprotect.rs │ │ ├── wdtconfig.rs │ │ ├── wdtconfig0.rs │ │ ├── wdtfeed.rs │ │ └── wdtwprotect.rs │ ├── mcpwm0.rs │ ├── mcpwm0 │ │ ├── cap_ch.rs │ │ ├── cap_ch_cfg.rs │ │ ├── cap_status.rs │ │ ├── cap_timer_cfg.rs │ │ ├── cap_timer_phase.rs │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── carrier_cfg.rs │ │ │ ├── dt_cfg.rs │ │ │ ├── dt_fed_cfg.rs │ │ │ ├── dt_red_cfg.rs │ │ │ ├── fh_cfg0.rs │ │ │ ├── fh_cfg1.rs │ │ │ ├── fh_status.rs │ │ │ ├── gen_.rs │ │ │ ├── gen_cfg0.rs │ │ │ ├── gen_force.rs │ │ │ ├── gen_stmp_cfg.rs │ │ │ ├── gen_tstmp_a.rs │ │ │ └── gen_tstmp_b.rs │ │ ├── clk.rs │ │ ├── clk_cfg.rs │ │ ├── evt_en.rs │ │ ├── fault_detect.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── operator_timersel.rs │ │ ├── task_en.rs │ │ ├── timer.rs │ │ ├── timer │ │ │ ├── cfg0.rs │ │ │ ├── cfg1.rs │ │ │ ├── status.rs │ │ │ └── sync.rs │ │ ├── timer_synci_cfg.rs │ │ └── update_cfg.rs │ ├── mem_monitor.rs │ ├── mem_monitor │ │ ├── clock_gate.rs │ │ ├── log_check_data.rs │ │ ├── log_data_mask.rs │ │ ├── log_max.rs │ │ ├── log_mem_addr_update.rs │ │ ├── log_mem_current_addr.rs │ │ ├── log_mem_end.rs │ │ ├── log_mem_full_flag.rs │ │ ├── log_mem_start.rs │ │ ├── log_min.rs │ │ └── log_setting.rs │ ├── modem_lpcon.rs │ ├── modem_lpcon │ │ ├── clk_conf.rs │ │ ├── clk_conf_force_on.rs │ │ ├── clk_conf_power_st.rs │ │ ├── coex_lp_clk_conf.rs │ │ ├── i2c_mst_clk_conf.rs │ │ ├── lp_timer_conf.rs │ │ ├── mem_conf.rs │ │ ├── modem_32k_clk_conf.rs │ │ ├── rst_conf.rs │ │ ├── test_conf.rs │ │ └── wifi_lp_clk_conf.rs │ ├── modem_syscon.rs │ ├── modem_syscon │ │ ├── clk_conf.rs │ │ ├── clk_conf1.rs │ │ ├── clk_conf1_force_on.rs │ │ ├── clk_conf_force_on.rs │ │ ├── clk_conf_power_st.rs │ │ ├── mem_conf.rs │ │ ├── modem_rst_conf.rs │ │ ├── test_conf.rs │ │ └── wifi_bb_cfg.rs │ ├── otp_debug.rs │ ├── otp_debug │ │ ├── apb2otp_en.rs │ │ ├── blk0_backup1_w1.rs │ │ ├── blk0_backup1_w2.rs │ │ ├── blk0_backup1_w3.rs │ │ ├── blk0_backup1_w4.rs │ │ ├── blk0_backup1_w5.rs │ │ ├── blk0_backup2_w1.rs │ │ ├── blk0_backup2_w2.rs │ │ ├── blk0_backup2_w3.rs │ │ ├── blk0_backup2_w4.rs │ │ ├── blk0_backup2_w5.rs │ │ ├── blk0_backup3_w1.rs │ │ ├── blk0_backup3_w2.rs │ │ ├── blk0_backup3_w3.rs │ │ ├── blk0_backup3_w4.rs │ │ ├── blk0_backup3_w5.rs │ │ ├── blk0_backup4_w1.rs │ │ ├── blk0_backup4_w2.rs │ │ ├── blk0_backup4_w3.rs │ │ ├── blk0_backup4_w4.rs │ │ ├── blk0_backup4_w5.rs │ │ ├── blk10_w1.rs │ │ ├── blk10_w10.rs │ │ ├── blk10_w11.rs │ │ ├── blk10_w2.rs │ │ ├── blk10_w3.rs │ │ ├── blk10_w4.rs │ │ ├── blk10_w5.rs │ │ ├── blk10_w6.rs │ │ ├── blk10_w7.rs │ │ ├── blk10_w8.rs │ │ ├── blk10_w9.rs │ │ ├── blk1_w1.rs │ │ ├── blk1_w2.rs │ │ ├── blk1_w3.rs │ │ ├── blk1_w4.rs │ │ ├── blk1_w5.rs │ │ ├── blk1_w6.rs │ │ ├── blk1_w7.rs │ │ ├── blk1_w8.rs │ │ ├── blk1_w9.rs │ │ ├── blk2_w1.rs │ │ ├── blk2_w10.rs │ │ ├── blk2_w11.rs │ │ ├── blk2_w2.rs │ │ ├── blk2_w3.rs │ │ ├── blk2_w4.rs │ │ ├── blk2_w5.rs │ │ ├── blk2_w6.rs │ │ ├── blk2_w7.rs │ │ ├── blk2_w8.rs │ │ ├── blk2_w9.rs │ │ ├── blk3_w1.rs │ │ ├── blk3_w10.rs │ │ ├── blk3_w11.rs │ │ ├── blk3_w2.rs │ │ ├── blk3_w3.rs │ │ ├── blk3_w4.rs │ │ ├── blk3_w5.rs │ │ ├── blk3_w6.rs │ │ ├── blk3_w7.rs │ │ ├── blk3_w8.rs │ │ ├── blk3_w9.rs │ │ ├── blk4_w1.rs │ │ ├── blk4_w10.rs │ │ ├── blk4_w11.rs │ │ ├── blk4_w2.rs │ │ ├── blk4_w3.rs │ │ ├── blk4_w4.rs │ │ ├── blk4_w5.rs │ │ ├── blk4_w6.rs │ │ ├── blk4_w7.rs │ │ ├── blk4_w8.rs │ │ ├── blk4_w9.rs │ │ ├── blk5_w1.rs │ │ ├── blk5_w10.rs │ │ ├── blk5_w11.rs │ │ ├── blk5_w2.rs │ │ ├── blk5_w3.rs │ │ ├── blk5_w4.rs │ │ ├── blk5_w5.rs │ │ ├── blk5_w6.rs │ │ ├── blk5_w7.rs │ │ ├── blk5_w8.rs │ │ ├── blk5_w9.rs │ │ ├── blk6_w1.rs │ │ ├── blk6_w10.rs │ │ ├── blk6_w11.rs │ │ ├── blk6_w2.rs │ │ ├── blk6_w3.rs │ │ ├── blk6_w4.rs │ │ ├── blk6_w5.rs │ │ ├── blk6_w6.rs │ │ ├── blk6_w7.rs │ │ ├── blk6_w8.rs │ │ ├── blk6_w9.rs │ │ ├── blk7_w1.rs │ │ ├── blk7_w10.rs │ │ ├── blk7_w11.rs │ │ ├── blk7_w2.rs │ │ ├── blk7_w3.rs │ │ ├── blk7_w4.rs │ │ ├── blk7_w5.rs │ │ ├── blk7_w6.rs │ │ ├── blk7_w7.rs │ │ ├── blk7_w8.rs │ │ ├── blk7_w9.rs │ │ ├── blk8_w1.rs │ │ ├── blk8_w10.rs │ │ ├── blk8_w11.rs │ │ ├── blk8_w2.rs │ │ ├── blk8_w3.rs │ │ ├── blk8_w4.rs │ │ ├── blk8_w5.rs │ │ ├── blk8_w6.rs │ │ ├── blk8_w7.rs │ │ ├── blk8_w8.rs │ │ ├── blk8_w9.rs │ │ ├── blk9_w1.rs │ │ ├── blk9_w10.rs │ │ ├── blk9_w11.rs │ │ ├── blk9_w2.rs │ │ ├── blk9_w3.rs │ │ ├── blk9_w4.rs │ │ ├── blk9_w5.rs │ │ ├── blk9_w6.rs │ │ ├── blk9_w7.rs │ │ ├── blk9_w8.rs │ │ ├── blk9_w9.rs │ │ ├── clk.rs │ │ └── wr_dis.rs │ ├── parl_io.rs │ ├── parl_io │ │ ├── clk.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── rx_cfg0.rs │ │ ├── rx_cfg1.rs │ │ ├── st.rs │ │ ├── tx_cfg0.rs │ │ └── tx_cfg1.rs │ ├── pau.rs │ ├── pau │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── regdma_backup_addr.rs │ │ ├── regdma_bkp_conf.rs │ │ ├── regdma_clk_conf.rs │ │ ├── regdma_conf.rs │ │ ├── regdma_current_link_addr.rs │ │ ├── regdma_etm_ctrl.rs │ │ ├── regdma_link_0_addr.rs │ │ ├── regdma_link_1_addr.rs │ │ ├── regdma_link_2_addr.rs │ │ ├── regdma_link_3_addr.rs │ │ ├── regdma_link_mac_addr.rs │ │ ├── regdma_mem_addr.rs │ │ ├── retention_cfg.rs │ │ └── retention_link_base.rs │ ├── pcnt.rs │ ├── pcnt │ │ ├── ctrl.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── u_cnt.rs │ │ ├── u_status.rs │ │ ├── unit.rs │ │ └── unit │ │ │ ├── conf0.rs │ │ │ ├── conf1.rs │ │ │ └── conf2.rs │ ├── pcr.rs │ ├── pcr │ │ ├── aes_conf.rs │ │ ├── ahb_freq_conf.rs │ │ ├── apb_freq_conf.rs │ │ ├── assist_conf.rs │ │ ├── cache_conf.rs │ │ ├── clock_gate.rs │ │ ├── cpu_freq_conf.rs │ │ ├── cpu_waiti_conf.rs │ │ ├── ctrl_32k_conf.rs │ │ ├── ctrl_clk_out_en.rs │ │ ├── ctrl_tick_conf.rs │ │ ├── ds_conf.rs │ │ ├── ecc_conf.rs │ │ ├── ecc_pd_ctrl.rs │ │ ├── etm_conf.rs │ │ ├── fpga_debug.rs │ │ ├── gdma_conf.rs │ │ ├── hmac_conf.rs │ │ ├── i2c0_conf.rs │ │ ├── i2c_sclk_conf.rs │ │ ├── i2s_conf.rs │ │ ├── i2s_rx_clkm_conf.rs │ │ ├── i2s_rx_clkm_div_conf.rs │ │ ├── i2s_tx_clkm_conf.rs │ │ ├── i2s_tx_clkm_div_conf.rs │ │ ├── intmtx_conf.rs │ │ ├── iomux_clk_conf.rs │ │ ├── iomux_conf.rs │ │ ├── ledc_conf.rs │ │ ├── ledc_sclk_conf.rs │ │ ├── mem_monitor_conf.rs │ │ ├── modem_apb_conf.rs │ │ ├── mspi_clk_conf.rs │ │ ├── mspi_conf.rs │ │ ├── parl_clk_rx_conf.rs │ │ ├── parl_clk_tx_conf.rs │ │ ├── parl_io_conf.rs │ │ ├── pcnt_conf.rs │ │ ├── pll_div_clk_en.rs │ │ ├── pvt_monitor_conf.rs │ │ ├── pvt_monitor_func_clk_conf.rs │ │ ├── pwm_clk_conf.rs │ │ ├── pwm_conf.rs │ │ ├── regdma_conf.rs │ │ ├── reset_event_bypass.rs │ │ ├── retention_conf.rs │ │ ├── rmt_conf.rs │ │ ├── rmt_sclk_conf.rs │ │ ├── rsa_conf.rs │ │ ├── rsa_pd_ctrl.rs │ │ ├── saradc_clkm_conf.rs │ │ ├── saradc_conf.rs │ │ ├── sdio_slave_conf.rs │ │ ├── sha_conf.rs │ │ ├── spi2_clkm_conf.rs │ │ ├── spi2_conf.rs │ │ ├── sram_power_conf.rs │ │ ├── sysclk_conf.rs │ │ ├── sysclk_freq_query_0.rs │ │ ├── systimer_conf.rs │ │ ├── systimer_func_clk_conf.rs │ │ ├── timeout_conf.rs │ │ ├── timergroup0_conf.rs │ │ ├── timergroup0_timer_clk_conf.rs │ │ ├── timergroup0_wdt_clk_conf.rs │ │ ├── timergroup1_conf.rs │ │ ├── timergroup1_timer_clk_conf.rs │ │ ├── timergroup1_wdt_clk_conf.rs │ │ ├── trace_conf.rs │ │ ├── tsens_clk_conf.rs │ │ ├── twai0_conf.rs │ │ ├── twai0_func_clk_conf.rs │ │ ├── twai1_conf.rs │ │ ├── twai1_func_clk_conf.rs │ │ ├── uart.rs │ │ ├── uart │ │ │ ├── clk_conf.rs │ │ │ ├── conf.rs │ │ │ └── pd_ctrl.rs │ │ ├── uhci_conf.rs │ │ └── usb_device_conf.rs │ ├── plic_mx.rs │ ├── plic_mx │ │ ├── emip_status.rs │ │ ├── mxint_claim.rs │ │ ├── mxint_clear.rs │ │ ├── mxint_enable.rs │ │ ├── mxint_pri.rs │ │ ├── mxint_thresh.rs │ │ └── mxint_type.rs │ ├── plic_ux.rs │ ├── plic_ux │ │ ├── euip_status.rs │ │ ├── uxint_claim.rs │ │ ├── uxint_clear.rs │ │ ├── uxint_enable.rs │ │ ├── uxint_pri.rs │ │ ├── uxint_thresh.rs │ │ └── uxint_type.rs │ ├── pmu.rs │ ├── pmu │ │ ├── backup_cfg.rs │ │ ├── clk_state0.rs │ │ ├── clk_state1.rs │ │ ├── clk_state2.rs │ │ ├── hp_active_backup.rs │ │ ├── hp_active_backup_clk.rs │ │ ├── hp_active_bias.rs │ │ ├── hp_active_dig_power.rs │ │ ├── hp_active_hp_ck_power.rs │ │ ├── hp_active_hp_regulator0.rs │ │ ├── hp_active_hp_regulator1.rs │ │ ├── hp_active_hp_sys_cntl.rs │ │ ├── hp_active_icg_hp_apb.rs │ │ ├── hp_active_icg_hp_func.rs │ │ ├── hp_active_icg_modem.rs │ │ ├── hp_active_sysclk.rs │ │ ├── hp_active_xtal.rs │ │ ├── hp_ck_cntl.rs │ │ ├── hp_ck_poweron.rs │ │ ├── hp_lp_cpu_comm.rs │ │ ├── hp_modem_backup.rs │ │ ├── hp_modem_backup_clk.rs │ │ ├── hp_modem_bias.rs │ │ ├── hp_modem_dig_power.rs │ │ ├── hp_modem_hp_ck_power.rs │ │ ├── hp_modem_hp_regulator0.rs │ │ ├── hp_modem_hp_regulator1.rs │ │ ├── hp_modem_hp_sys_cntl.rs │ │ ├── hp_modem_icg_hp_apb.rs │ │ ├── hp_modem_icg_hp_func.rs │ │ ├── hp_modem_icg_modem.rs │ │ ├── hp_modem_sysclk.rs │ │ ├── hp_modem_xtal.rs │ │ ├── hp_regulator_cfg.rs │ │ ├── hp_sleep_backup.rs │ │ ├── hp_sleep_backup_clk.rs │ │ ├── hp_sleep_bias.rs │ │ ├── hp_sleep_dig_power.rs │ │ ├── hp_sleep_hp_ck_power.rs │ │ ├── hp_sleep_hp_regulator0.rs │ │ ├── hp_sleep_hp_regulator1.rs │ │ ├── hp_sleep_hp_sys_cntl.rs │ │ ├── hp_sleep_icg_hp_apb.rs │ │ ├── hp_sleep_icg_hp_func.rs │ │ ├── hp_sleep_icg_modem.rs │ │ ├── hp_sleep_lp_ck_power.rs │ │ ├── hp_sleep_lp_dcdc_reserve.rs │ │ ├── hp_sleep_lp_dig_power.rs │ │ ├── hp_sleep_lp_regulator0.rs │ │ ├── hp_sleep_lp_regulator1.rs │ │ ├── hp_sleep_sysclk.rs │ │ ├── hp_sleep_xtal.rs │ │ ├── imm_hp_apb_icg.rs │ │ ├── imm_hp_ck_power.rs │ │ ├── imm_hp_func_icg.rs │ │ ├── imm_i2c_iso.rs │ │ ├── imm_lp_icg.rs │ │ ├── imm_modem_icg.rs │ │ ├── imm_pad_hold_all.rs │ │ ├── imm_sleep_sysclk.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lp_cpu_pwr0.rs │ │ ├── lp_cpu_pwr1.rs │ │ ├── lp_int_clr.rs │ │ ├── lp_int_ena.rs │ │ ├── lp_int_raw.rs │ │ ├── lp_int_st.rs │ │ ├── lp_sleep_bias.rs │ │ ├── lp_sleep_lp_bias_reserve.rs │ │ ├── lp_sleep_lp_ck_power.rs │ │ ├── lp_sleep_lp_dig_power.rs │ │ ├── lp_sleep_lp_regulator0.rs │ │ ├── lp_sleep_lp_regulator1.rs │ │ ├── lp_sleep_xtal.rs │ │ ├── main_state.rs │ │ ├── por_status.rs │ │ ├── power_ck_wait_cntl.rs │ │ ├── power_hp_pad.rs │ │ ├── power_pd_hpaon_cntl.rs │ │ ├── power_pd_hpcpu_cntl.rs │ │ ├── power_pd_hpperi_reserve.rs │ │ ├── power_pd_hpwifi_cntl.rs │ │ ├── power_pd_lpperi_cntl.rs │ │ ├── power_pd_mem_cntl.rs │ │ ├── power_pd_mem_mask.rs │ │ ├── power_pd_top_cntl.rs │ │ ├── power_vdd_spi_cntl.rs │ │ ├── power_wait_timer0.rs │ │ ├── power_wait_timer1.rs │ │ ├── pwr_state.rs │ │ ├── rf_pwc.rs │ │ ├── slp_wakeup_cntl0.rs │ │ ├── slp_wakeup_cntl1.rs │ │ ├── slp_wakeup_cntl2.rs │ │ ├── slp_wakeup_cntl3.rs │ │ ├── slp_wakeup_cntl4.rs │ │ ├── slp_wakeup_cntl5.rs │ │ ├── slp_wakeup_cntl6.rs │ │ ├── slp_wakeup_cntl7.rs │ │ ├── slp_wakeup_status0.rs │ │ ├── slp_wakeup_status1.rs │ │ └── vdd_spi_status.rs │ ├── rmt.rs │ ├── rmt │ │ ├── ch_rx_carrier_rm.rs │ │ ├── ch_rx_conf0.rs │ │ ├── ch_rx_conf1.rs │ │ ├── ch_rx_lim.rs │ │ ├── ch_rx_status.rs │ │ ├── ch_tx_conf0.rs │ │ ├── ch_tx_lim.rs │ │ ├── ch_tx_status.rs │ │ ├── chcarrier_duty.rs │ │ ├── chdata.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── ref_cnt_rst.rs │ │ ├── sys_conf.rs │ │ └── tx_sim.rs │ ├── rng.rs │ ├── rng │ │ └── data.rs │ ├── rsa.rs │ ├── rsa │ │ ├── constant_time.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── m_mem.rs │ │ ├── m_prime.rs │ │ ├── mode.rs │ │ ├── query_clean.rs │ │ ├── query_idle.rs │ │ ├── search_enable.rs │ │ ├── search_pos.rs │ │ ├── set_start_modexp.rs │ │ ├── set_start_modmult.rs │ │ ├── set_start_mult.rs │ │ ├── x_mem.rs │ │ ├── y_mem.rs │ │ └── z_mem.rs │ ├── sha.rs │ ├── sha │ │ ├── busy.rs │ │ ├── clear_irq.rs │ │ ├── continue_.rs │ │ ├── dma_block_num.rs │ │ ├── dma_continue.rs │ │ ├── dma_start.rs │ │ ├── h_mem.rs │ │ ├── irq_ena.rs │ │ ├── m_mem.rs │ │ ├── mode.rs │ │ ├── start.rs │ │ ├── t_length.rs │ │ └── t_string.rs │ ├── slc.rs │ ├── slc │ │ ├── slc0_len_conf.rs │ │ ├── slc0_length.rs │ │ ├── slc0_rx_sharemem_end.rs │ │ ├── slc0_rx_sharemem_start.rs │ │ ├── slc0_tx_sharemem_end.rs │ │ ├── slc0_tx_sharemem_start.rs │ │ ├── slc0int_clr.rs │ │ ├── slc0int_ena.rs │ │ ├── slc0int_raw.rs │ │ ├── slc0int_st.rs │ │ ├── slc0rx_link.rs │ │ ├── slc0rx_link_addr.rs │ │ ├── slc0token1.rs │ │ ├── slc0tx_link.rs │ │ ├── slc0tx_link_addr.rs │ │ ├── slc1_rx_sharemem_end.rs │ │ ├── slc1_rx_sharemem_start.rs │ │ ├── slc1_tx_sharemem_end.rs │ │ ├── slc1_tx_sharemem_start.rs │ │ ├── slc1int_clr.rs │ │ ├── slc1int_ena1.rs │ │ ├── slc1int_raw.rs │ │ ├── slc1int_st1.rs │ │ ├── slc1rx_link.rs │ │ ├── slc1rx_link_addr.rs │ │ ├── slc1token1.rs │ │ ├── slc1tx_link.rs │ │ ├── slc1tx_link_addr.rs │ │ ├── slc_burst_len.rs │ │ ├── slc_rx_dscr_conf.rs │ │ ├── slcconf0.rs │ │ ├── slcconf1.rs │ │ └── slcintvec_tohost.rs │ ├── slchost.rs │ ├── slchost │ │ ├── check_sum0.rs │ │ ├── check_sum1.rs │ │ ├── conf.rs │ │ ├── conf_w0.rs │ │ ├── conf_w1.rs │ │ ├── conf_w10.rs │ │ ├── conf_w11.rs │ │ ├── conf_w12.rs │ │ ├── conf_w13.rs │ │ ├── conf_w14.rs │ │ ├── conf_w15.rs │ │ ├── conf_w2.rs │ │ ├── conf_w3.rs │ │ ├── conf_w4.rs │ │ ├── conf_w5.rs │ │ ├── conf_w6.rs │ │ ├── conf_w7.rs │ │ ├── conf_w8.rs │ │ ├── conf_w9.rs │ │ ├── func2_0.rs │ │ ├── func2_1.rs │ │ ├── func2_2.rs │ │ ├── gpio_in0.rs │ │ ├── gpio_in1.rs │ │ ├── gpio_status0.rs │ │ ├── gpio_status1.rs │ │ ├── inf_st.rs │ │ ├── pkt_len.rs │ │ ├── pkt_len0.rs │ │ ├── pkt_len1.rs │ │ ├── pkt_len2.rs │ │ ├── rdclr0.rs │ │ ├── rdclr1.rs │ │ ├── slc0_host_pf.rs │ │ ├── slc0host_func1_int_ena.rs │ │ ├── slc0host_func2_int_ena.rs │ │ ├── slc0host_int_clr.rs │ │ ├── slc0host_int_ena.rs │ │ ├── slc0host_int_ena1.rs │ │ ├── slc0host_int_raw.rs │ │ ├── slc0host_int_st.rs │ │ ├── slc0host_len_wd.rs │ │ ├── slc0host_rx_infor.rs │ │ ├── slc0host_token_rdata.rs │ │ ├── slc0host_token_wdata.rs │ │ ├── slc1_host_pf.rs │ │ ├── slc1host_func1_int_ena.rs │ │ ├── slc1host_func2_int_ena.rs │ │ ├── slc1host_int_clr.rs │ │ ├── slc1host_int_ena.rs │ │ ├── slc1host_int_ena1.rs │ │ ├── slc1host_int_raw.rs │ │ ├── slc1host_int_st.rs │ │ ├── slc1host_rx_infor.rs │ │ ├── slc1host_token_rdata.rs │ │ ├── slc1host_token_wdata.rs │ │ ├── slc_apbwin_conf.rs │ │ ├── slc_apbwin_rdata.rs │ │ ├── slc_apbwin_wdata.rs │ │ ├── slchostdate.rs │ │ ├── slchostid.rs │ │ ├── state_w0.rs │ │ ├── state_w1.rs │ │ ├── token_con.rs │ │ └── win_cmd.rs │ ├── soc_etm.rs │ ├── soc_etm │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── evt_id.rs │ │ │ └── task_id.rs │ │ ├── ch_ena_ad0.rs │ │ ├── ch_ena_ad0_clr.rs │ │ ├── ch_ena_ad0_set.rs │ │ ├── ch_ena_ad1.rs │ │ ├── ch_ena_ad1_clr.rs │ │ ├── ch_ena_ad1_set.rs │ │ └── clk_en.rs │ ├── spi0.rs │ ├── spi0 │ │ ├── axi_err_addr.rs │ │ ├── cache_fctrl.rs │ │ ├── cache_sctrl.rs │ │ ├── clock.rs │ │ ├── clock_gate.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── ctrl1.rs │ │ ├── ctrl2.rs │ │ ├── ddr.rs │ │ ├── din_mode.rs │ │ ├── din_num.rs │ │ ├── dout_mode.rs │ │ ├── dpa_ctrl.rs │ │ ├── ecc_ctrl.rs │ │ ├── ecc_err_addr.rs │ │ ├── fsm.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── misc.rs │ │ ├── mmu_item_content.rs │ │ ├── mmu_item_index.rs │ │ ├── mmu_power_ctrl.rs │ │ ├── pms_reject.rs │ │ ├── rd_status.rs │ │ ├── registerrnd_eco_high.rs │ │ ├── registerrnd_eco_low.rs │ │ ├── spi_fmem_pms_addr.rs │ │ ├── spi_fmem_pms_attr.rs │ │ ├── spi_fmem_pms_size.rs │ │ ├── spi_smem_ac.rs │ │ ├── spi_smem_ddr.rs │ │ ├── spi_smem_din_mode.rs │ │ ├── spi_smem_din_num.rs │ │ ├── spi_smem_dout_mode.rs │ │ ├── spi_smem_ecc_ctrl.rs │ │ ├── spi_smem_pms_addr.rs │ │ ├── spi_smem_pms_attr.rs │ │ ├── spi_smem_pms_size.rs │ │ ├── spi_smem_timing_cali.rs │ │ ├── sram_clk.rs │ │ ├── sram_cmd.rs │ │ ├── sram_drd_cmd.rs │ │ ├── sram_dwr_cmd.rs │ │ ├── timing_cali.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ ├── xts_destination.rs │ │ ├── xts_destroy.rs │ │ ├── xts_linesize.rs │ │ ├── xts_physical_address.rs │ │ ├── xts_plain_base.rs │ │ ├── xts_release.rs │ │ ├── xts_state.rs │ │ └── xts_trigger.rs │ ├── spi1.rs │ ├── spi1 │ │ ├── addr.rs │ │ ├── cache_fctrl.rs │ │ ├── clock.rs │ │ ├── clock_gate.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── ctrl1.rs │ │ ├── ctrl2.rs │ │ ├── ddr.rs │ │ ├── flash_sus_cmd.rs │ │ ├── flash_sus_ctrl.rs │ │ ├── flash_waiti_ctrl.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── misc.rs │ │ ├── miso_dlen.rs │ │ ├── mosi_dlen.rs │ │ ├── rd_status.rs │ │ ├── sus_status.rs │ │ ├── timing_cali.rs │ │ ├── tx_crc.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ └── w.rs │ ├── spi2.rs │ ├── spi2 │ │ ├── addr.rs │ │ ├── clk_gate.rs │ │ ├── clock.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── din_mode.rs │ │ ├── din_num.rs │ │ ├── dma_conf.rs │ │ ├── dma_int_clr.rs │ │ ├── dma_int_ena.rs │ │ ├── dma_int_raw.rs │ │ ├── dma_int_set.rs │ │ ├── dma_int_st.rs │ │ ├── dout_mode.rs │ │ ├── misc.rs │ │ ├── ms_dlen.rs │ │ ├── slave.rs │ │ ├── slave1.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ └── w.rs │ ├── systimer.rs │ ├── systimer │ │ ├── comp_load.rs │ │ ├── conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── real_target.rs │ │ ├── real_target │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── target_conf.rs │ │ ├── trgt.rs │ │ ├── trgt │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── unit_load.rs │ │ ├── unit_op.rs │ │ ├── unit_value.rs │ │ ├── unit_value │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── unitload.rs │ │ └── unitload │ │ │ ├── hi.rs │ │ │ └── lo.rs │ ├── tee.rs │ ├── tee │ │ ├── clock_gate.rs │ │ └── m_mode_ctrl.rs │ ├── timg0.rs │ ├── timg0 │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── regclk.rs │ │ ├── rtccalicfg.rs │ │ ├── rtccalicfg1.rs │ │ ├── rtccalicfg2.rs │ │ ├── t.rs │ │ ├── t │ │ │ ├── alarmhi.rs │ │ │ ├── alarmlo.rs │ │ │ ├── config.rs │ │ │ ├── hi.rs │ │ │ ├── lo.rs │ │ │ ├── load.rs │ │ │ ├── loadhi.rs │ │ │ ├── loadlo.rs │ │ │ └── update.rs │ │ ├── wdtconfig.rs │ │ ├── wdtconfig0.rs │ │ ├── wdtconfig1.rs │ │ ├── wdtfeed.rs │ │ └── wdtwprotect.rs │ ├── trace.rs │ ├── trace │ │ ├── clock_gate.rs │ │ ├── fifo_status.rs │ │ ├── intr_clr.rs │ │ ├── intr_ena.rs │ │ ├── intr_raw.rs │ │ ├── mem_addr_update.rs │ │ ├── mem_current_addr.rs │ │ ├── mem_end_addr.rs │ │ ├── mem_start_addr.rs │ │ ├── resync_prolonged.rs │ │ └── trigger.rs │ ├── twai0.rs │ ├── twai0 │ │ ├── arb_lost_cap.rs │ │ ├── bus_timing_0.rs │ │ ├── bus_timing_1.rs │ │ ├── clock_divider.rs │ │ ├── cmd.rs │ │ ├── data.rs │ │ ├── eco_cfg.rs │ │ ├── err_code_cap.rs │ │ ├── err_warning_limit.rs │ │ ├── hw_cfg.rs │ │ ├── hw_standby_cnt.rs │ │ ├── idle_intr_cnt.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── mode.rs │ │ ├── rx_err_cnt.rs │ │ ├── rx_message_cnt.rs │ │ ├── status.rs │ │ ├── sw_standby_cfg.rs │ │ └── tx_err_cnt.rs │ ├── uart0.rs │ ├── uart0 │ │ ├── afifo_status.rs │ │ ├── at_cmd_char.rs │ │ ├── at_cmd_gaptout.rs │ │ ├── at_cmd_postcnt.rs │ │ ├── at_cmd_precnt.rs │ │ ├── clk_conf.rs │ │ ├── clkdiv.rs │ │ ├── conf0.rs │ │ ├── conf1.rs │ │ ├── fifo.rs │ │ ├── fsm_status.rs │ │ ├── highpulse.rs │ │ ├── hwfc_conf.rs │ │ ├── id.rs │ │ ├── idle_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lowpulse.rs │ │ ├── mem_conf.rs │ │ ├── mem_rx_status.rs │ │ ├── mem_tx_status.rs │ │ ├── negpulse.rs │ │ ├── pospulse.rs │ │ ├── reg_update.rs │ │ ├── rs485_conf.rs │ │ ├── rx_filt.rs │ │ ├── rxd_cnt.rs │ │ ├── sleep_conf0.rs │ │ ├── sleep_conf1.rs │ │ ├── sleep_conf2.rs │ │ ├── status.rs │ │ ├── swfc_conf0.rs │ │ ├── swfc_conf1.rs │ │ ├── tout_conf.rs │ │ └── txbrk_conf.rs │ ├── uhci0.rs │ ├── uhci0 │ │ ├── ack_num.rs │ │ ├── conf0.rs │ │ ├── conf1.rs │ │ ├── esc_conf.rs │ │ ├── escape_conf.rs │ │ ├── hung_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pkt_thres.rs │ │ ├── quick_sent.rs │ │ ├── reg_q.rs │ │ ├── reg_q │ │ │ ├── word0.rs │ │ │ └── word1.rs │ │ ├── rx_head.rs │ │ ├── state0.rs │ │ └── state1.rs │ ├── usb_device.rs │ └── usb_device │ │ ├── bus_reset_st.rs │ │ ├── chip_rst.rs │ │ ├── conf0.rs │ │ ├── config_update.rs │ │ ├── ep1.rs │ │ ├── ep1_conf.rs │ │ ├── fram_num.rs │ │ ├── get_line_code_w0.rs │ │ ├── get_line_code_w1.rs │ │ ├── in_ep0_st.rs │ │ ├── in_ep1_st.rs │ │ ├── in_ep2_st.rs │ │ ├── in_ep3_st.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── jfifo_st.rs │ │ ├── mem_conf.rs │ │ ├── misc_conf.rs │ │ ├── out_ep0_st.rs │ │ ├── out_ep1_st.rs │ │ ├── out_ep2_st.rs │ │ ├── ser_afifo_config.rs │ │ ├── set_line_code_w0.rs │ │ ├── set_line_code_w1.rs │ │ └── test.rs └── svd │ ├── esp32c6.base.svd │ └── patches │ ├── _aes.yml │ ├── _assist_debug.yml │ ├── _date.yml │ ├── _dma.yml │ ├── _ds.yml │ ├── _ecc.yml │ ├── _gpio.yml │ ├── _hmac.yml │ ├── _i2c.yml │ ├── _interrupt.yml │ ├── _ledc.yml │ ├── _pcr.yml │ ├── _pmu.yml │ ├── _rmt.yml │ ├── _rsa.yml │ ├── _sha.yml │ ├── _spi2.yml │ ├── _timg.yml │ ├── _twai.yml │ ├── _uart.yml │ ├── _wdt.yml │ └── esp32c6.yaml ├── esp32c61 ├── .cargo │ └── config.toml ├── Cargo.toml ├── README.md ├── build.rs ├── device.x ├── rust-toolchain.toml ├── src │ ├── apb_saradc.rs │ ├── apb_saradc │ │ ├── arb_ctrl.rs │ │ ├── cali.rs │ │ ├── clkm_conf.rs │ │ ├── ctrl.rs │ │ ├── ctrl2.rs │ │ ├── dma_conf.rs │ │ ├── filter_ctrl0.rs │ │ ├── filter_ctrl1.rs │ │ ├── fsm_wait.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── onetime_sample.rs │ │ ├── sar1_status.rs │ │ ├── sar1data_status.rs │ │ ├── sar2_status.rs │ │ ├── sar2data_status.rs │ │ ├── sar_patt_tab1.rs │ │ ├── sar_patt_tab2.rs │ │ ├── thres0_ctrl.rs │ │ ├── thres1_ctrl.rs │ │ ├── thres_ctrl.rs │ │ ├── tsens_ctrl.rs │ │ ├── tsens_ctrl2.rs │ │ ├── tsens_sample.rs │ │ └── tsens_wake.rs │ ├── bus_monitor.rs │ ├── bus_monitor │ │ ├── clock_gate.rs │ │ ├── core_0_area_dram0_0_max.rs │ │ ├── core_0_area_dram0_0_min.rs │ │ ├── core_0_area_dram0_1_max.rs │ │ ├── core_0_area_dram0_1_min.rs │ │ ├── core_0_area_pc.rs │ │ ├── core_0_area_pif_0_max.rs │ │ ├── core_0_area_pif_0_min.rs │ │ ├── core_0_area_pif_1_max.rs │ │ ├── core_0_area_pif_1_min.rs │ │ ├── core_0_area_sp.rs │ │ ├── core_0_debug_mode.rs │ │ ├── core_0_dram0_exception_monitor_0.rs │ │ ├── core_0_dram0_exception_monitor_1.rs │ │ ├── core_0_dram0_exception_monitor_2.rs │ │ ├── core_0_dram0_exception_monitor_3.rs │ │ ├── core_0_dram0_exception_monitor_4.rs │ │ ├── core_0_dram0_exception_monitor_5.rs │ │ ├── core_0_intr_clr.rs │ │ ├── core_0_intr_ena.rs │ │ ├── core_0_intr_raw.rs │ │ ├── core_0_iram0_exception_monitor_0.rs │ │ ├── core_0_iram0_exception_monitor_1.rs │ │ ├── core_0_lastpc_before_exception.rs │ │ ├── core_0_montr_ena.rs │ │ ├── core_0_rcd_en.rs │ │ ├── core_0_rcd_pdebugpc.rs │ │ ├── core_0_rcd_pdebugsp.rs │ │ ├── core_0_sp_max.rs │ │ ├── core_0_sp_min.rs │ │ ├── core_0_sp_pc.rs │ │ ├── core_x_iram0_dram0_exception_monitor_0.rs │ │ └── core_x_iram0_dram0_exception_monitor_1.rs │ ├── cache.rs │ ├── cache │ │ ├── bus0_acs_conflict_cnt.rs │ │ ├── bus0_acs_hit_cnt.rs │ │ ├── bus0_acs_miss_cnt.rs │ │ ├── bus1_acs_conflict_cnt.rs │ │ ├── bus1_acs_hit_cnt.rs │ │ ├── bus1_acs_miss_cnt.rs │ │ ├── bypass_cache_conf.rs │ │ ├── cache_acs_cnt_ctrl.rs │ │ ├── cache_acs_cnt_int_clr.rs │ │ ├── cache_acs_cnt_int_ena.rs │ │ ├── cache_acs_cnt_int_raw.rs │ │ ├── cache_acs_cnt_int_st.rs │ │ ├── cache_acs_fail_ctrl.rs │ │ ├── cache_acs_fail_int_clr.rs │ │ ├── cache_acs_fail_int_ena.rs │ │ ├── cache_acs_fail_int_raw.rs │ │ ├── cache_acs_fail_int_st.rs │ │ ├── cache_addr.rs │ │ ├── cache_atomic_conf.rs │ │ ├── cache_autoload_buf_clr_ctrl.rs │ │ ├── cache_autoload_ctrl.rs │ │ ├── cache_autoload_sct0_addr.rs │ │ ├── cache_autoload_sct0_size.rs │ │ ├── cache_autoload_sct1_addr.rs │ │ ├── cache_autoload_sct1_size.rs │ │ ├── cache_autoload_sct2_addr.rs │ │ ├── cache_autoload_sct2_size.rs │ │ ├── cache_autoload_sct3_addr.rs │ │ ├── cache_autoload_sct3_size.rs │ │ ├── cache_blocksize_conf.rs │ │ ├── cache_cachesize_conf.rs │ │ ├── cache_clock_gate.rs │ │ ├── cache_ctrl.rs │ │ ├── cache_data_mem_acs_conf.rs │ │ ├── cache_debug_bus.rs │ │ ├── cache_freeze_ctrl.rs │ │ ├── cache_l2_bypass_cache_conf.rs │ │ ├── cache_l2_cache_access_attr_ctrl.rs │ │ ├── cache_l2_cache_acs_cnt_ctrl.rs │ │ ├── cache_l2_cache_acs_cnt_int_clr.rs │ │ ├── cache_l2_cache_acs_cnt_int_ena.rs │ │ ├── cache_l2_cache_acs_cnt_int_raw.rs │ │ ├── cache_l2_cache_acs_cnt_int_st.rs │ │ ├── cache_l2_cache_acs_fail_addr.rs │ │ ├── cache_l2_cache_acs_fail_ctrl.rs │ │ ├── cache_l2_cache_acs_fail_id_attr.rs │ │ ├── cache_l2_cache_acs_fail_int_clr.rs │ │ ├── cache_l2_cache_acs_fail_int_ena.rs │ │ ├── cache_l2_cache_acs_fail_int_raw.rs │ │ ├── cache_l2_cache_acs_fail_int_st.rs │ │ ├── cache_l2_cache_addr.rs │ │ ├── cache_l2_cache_autoload_buf_clr_ctrl.rs │ │ ├── cache_l2_cache_autoload_ctrl.rs │ │ ├── cache_l2_cache_autoload_sct0_addr.rs │ │ ├── cache_l2_cache_autoload_sct0_size.rs │ │ ├── cache_l2_cache_autoload_sct1_addr.rs │ │ ├── cache_l2_cache_autoload_sct1_size.rs │ │ ├── cache_l2_cache_autoload_sct2_addr.rs │ │ ├── cache_l2_cache_autoload_sct2_size.rs │ │ ├── cache_l2_cache_autoload_sct3_addr.rs │ │ ├── cache_l2_cache_autoload_sct3_size.rs │ │ ├── cache_l2_cache_blocksize_conf.rs │ │ ├── cache_l2_cache_cachesize_conf.rs │ │ ├── cache_l2_cache_ctrl.rs │ │ ├── cache_l2_cache_data_mem_acs_conf.rs │ │ ├── cache_l2_cache_debug_bus.rs │ │ ├── cache_l2_cache_freeze_ctrl.rs │ │ ├── cache_l2_cache_miss_access_ctrl.rs │ │ ├── cache_l2_cache_object_ctrl.rs │ │ ├── cache_l2_cache_preload_addr.rs │ │ ├── cache_l2_cache_preload_ctrl.rs │ │ ├── cache_l2_cache_preload_rst_ctrl.rs │ │ ├── cache_l2_cache_preload_size.rs │ │ ├── cache_l2_cache_prelock_conf.rs │ │ ├── cache_l2_cache_prelock_sct0_addr.rs │ │ ├── cache_l2_cache_prelock_sct1_addr.rs │ │ ├── cache_l2_cache_prelock_sct_size.rs │ │ ├── cache_l2_cache_sync_preload_exception.rs │ │ ├── cache_l2_cache_sync_preload_int_clr.rs │ │ ├── cache_l2_cache_sync_preload_int_ena.rs │ │ ├── cache_l2_cache_sync_preload_int_raw.rs │ │ ├── cache_l2_cache_sync_preload_int_st.rs │ │ ├── cache_l2_cache_sync_rst_ctrl.rs │ │ ├── cache_l2_cache_tag_mem_acs_conf.rs │ │ ├── cache_l2_cache_way_object.rs │ │ ├── cache_l2_cache_wrap_around_ctrl.rs │ │ ├── cache_l2_dbus0_acs_conflict_cnt.rs │ │ ├── cache_l2_dbus0_acs_hit_cnt.rs │ │ ├── cache_l2_dbus0_acs_miss_cnt.rs │ │ ├── cache_l2_dbus0_acs_nxtlvl_rd_cnt.rs │ │ ├── cache_l2_dbus0_acs_nxtlvl_wr_cnt.rs │ │ ├── cache_l2_dbus1_acs_conflict_cnt.rs │ │ ├── cache_l2_dbus1_acs_hit_cnt.rs │ │ ├── cache_l2_dbus1_acs_miss_cnt.rs │ │ ├── cache_l2_dbus1_acs_nxtlvl_rd_cnt.rs │ │ ├── cache_l2_dbus1_acs_nxtlvl_wr_cnt.rs │ │ ├── cache_l2_dbus2_acs_conflict_cnt.rs │ │ ├── cache_l2_dbus2_acs_hit_cnt.rs │ │ ├── cache_l2_dbus2_acs_miss_cnt.rs │ │ ├── cache_l2_dbus2_acs_nxtlvl_rd_cnt.rs │ │ ├── cache_l2_dbus2_acs_nxtlvl_wr_cnt.rs │ │ ├── cache_l2_dbus3_acs_conflict_cnt.rs │ │ ├── cache_l2_dbus3_acs_hit_cnt.rs │ │ ├── cache_l2_dbus3_acs_miss_cnt.rs │ │ ├── cache_l2_dbus3_acs_nxtlvl_rd_cnt.rs │ │ ├── cache_l2_dbus3_acs_nxtlvl_wr_cnt.rs │ │ ├── cache_l2_ibus0_acs_conflict_cnt.rs │ │ ├── cache_l2_ibus0_acs_hit_cnt.rs │ │ ├── cache_l2_ibus0_acs_miss_cnt.rs │ │ ├── cache_l2_ibus0_acs_nxtlvl_rd_cnt.rs │ │ ├── cache_l2_ibus1_acs_conflict_cnt.rs │ │ ├── cache_l2_ibus1_acs_hit_cnt.rs │ │ ├── cache_l2_ibus1_acs_miss_cnt.rs │ │ ├── cache_l2_ibus1_acs_nxtlvl_rd_cnt.rs │ │ ├── cache_l2_ibus2_acs_conflict_cnt.rs │ │ ├── cache_l2_ibus2_acs_hit_cnt.rs │ │ ├── cache_l2_ibus2_acs_miss_cnt.rs │ │ ├── cache_l2_ibus2_acs_nxtlvl_rd_cnt.rs │ │ ├── cache_l2_ibus3_acs_conflict_cnt.rs │ │ ├── cache_l2_ibus3_acs_hit_cnt.rs │ │ ├── cache_l2_ibus3_acs_miss_cnt.rs │ │ ├── cache_l2_ibus3_acs_nxtlvl_rd_cnt.rs │ │ ├── cache_l2_unallocate_buffer_clear.rs │ │ ├── cache_level_split0.rs │ │ ├── cache_level_split1.rs │ │ ├── cache_lock_addr.rs │ │ ├── cache_lock_ctrl.rs │ │ ├── cache_lock_map.rs │ │ ├── cache_lock_size.rs │ │ ├── cache_miss_access_ctrl.rs │ │ ├── cache_object_ctrl.rs │ │ ├── cache_preload_ctrl.rs │ │ ├── cache_preload_rst_ctrl.rs │ │ ├── cache_prelock_conf.rs │ │ ├── cache_prelock_sct0_addr.rs │ │ ├── cache_redundancy_sig0.rs │ │ ├── cache_redundancy_sig1.rs │ │ ├── cache_redundancy_sig2.rs │ │ ├── cache_redundancy_sig3.rs │ │ ├── cache_redundancy_sig4.rs │ │ ├── cache_sync_addr.rs │ │ ├── cache_sync_ctrl.rs │ │ ├── cache_sync_map.rs │ │ ├── cache_sync_preload_exception.rs │ │ ├── cache_sync_preload_int_clr.rs │ │ ├── cache_sync_preload_int_ena.rs │ │ ├── cache_sync_preload_int_raw.rs │ │ ├── cache_sync_preload_int_st.rs │ │ ├── cache_sync_rst_ctrl.rs │ │ ├── cache_sync_size.rs │ │ ├── cache_tag_mem_acs_conf.rs │ │ ├── cache_trace_ena.rs │ │ ├── cache_way_object.rs │ │ ├── cache_wrap_around_ctrl.rs │ │ ├── dbus0_acs_nxtlvl_rd_cnt.rs │ │ ├── dbus0_acs_nxtlvl_wr_cnt.rs │ │ ├── dbus1_acs_nxtlvl_rd_cnt.rs │ │ ├── dbus1_acs_nxtlvl_wr_cnt.rs │ │ ├── dbus2_acs_conflict_cnt.rs │ │ ├── dbus2_acs_hit_cnt.rs │ │ ├── dbus2_acs_miss_cnt.rs │ │ ├── dbus2_acs_nxtlvl_rd_cnt.rs │ │ ├── dbus2_acs_nxtlvl_wr_cnt.rs │ │ ├── dbus3_acs_conflict_cnt.rs │ │ ├── dbus3_acs_hit_cnt.rs │ │ ├── dbus3_acs_miss_cnt.rs │ │ ├── dbus3_acs_nxtlvl_rd_cnt.rs │ │ ├── dbus3_acs_nxtlvl_wr_cnt.rs │ │ ├── dcache_acs_fail_addr.rs │ │ ├── dcache_acs_fail_id_attr.rs │ │ ├── dcache_preload_addr.rs │ │ ├── dcache_preload_size.rs │ │ ├── dcache_prelock_sct1_addr.rs │ │ ├── dcache_prelock_sct_size.rs │ │ ├── ibus0_acs_conflict_cnt.rs │ │ ├── ibus0_acs_hit_cnt.rs │ │ ├── ibus0_acs_miss_cnt.rs │ │ ├── ibus0_acs_nxtlvl_rd_cnt.rs │ │ ├── ibus1_acs_conflict_cnt.rs │ │ ├── ibus1_acs_hit_cnt.rs │ │ ├── ibus1_acs_miss_cnt.rs │ │ ├── ibus1_acs_nxtlvl_rd_cnt.rs │ │ ├── ibus2_acs_conflict_cnt.rs │ │ ├── ibus2_acs_hit_cnt.rs │ │ ├── ibus2_acs_miss_cnt.rs │ │ ├── ibus2_acs_nxtlvl_rd_cnt.rs │ │ ├── ibus3_acs_conflict_cnt.rs │ │ ├── ibus3_acs_hit_cnt.rs │ │ ├── ibus3_acs_miss_cnt.rs │ │ ├── ibus3_acs_nxtlvl_rd_cnt.rs │ │ ├── icache0_acs_fail_addr.rs │ │ ├── icache0_acs_fail_id_attr.rs │ │ ├── icache0_autoload_ctrl.rs │ │ ├── icache0_autoload_sct0_addr.rs │ │ ├── icache0_autoload_sct0_size.rs │ │ ├── icache0_autoload_sct1_addr.rs │ │ ├── icache0_autoload_sct1_size.rs │ │ ├── icache0_preload_addr.rs │ │ ├── icache0_preload_ctrl.rs │ │ ├── icache0_preload_size.rs │ │ ├── icache0_prelock_conf.rs │ │ ├── icache0_prelock_sct0_addr.rs │ │ ├── icache0_prelock_sct1_addr.rs │ │ ├── icache0_prelock_sct_size.rs │ │ ├── icache1_acs_fail_addr.rs │ │ ├── icache1_acs_fail_id_attr.rs │ │ ├── icache1_autoload_ctrl.rs │ │ ├── icache1_autoload_sct0_addr.rs │ │ ├── icache1_autoload_sct0_size.rs │ │ ├── icache1_autoload_sct1_addr.rs │ │ ├── icache1_autoload_sct1_size.rs │ │ ├── icache1_preload_addr.rs │ │ ├── icache1_preload_ctrl.rs │ │ ├── icache1_preload_size.rs │ │ ├── icache1_prelock_conf.rs │ │ ├── icache1_prelock_sct0_addr.rs │ │ ├── icache1_prelock_sct1_addr.rs │ │ ├── icache1_prelock_sct_size.rs │ │ ├── icache2_acs_fail_addr.rs │ │ ├── icache2_acs_fail_id_attr.rs │ │ ├── icache2_autoload_ctrl.rs │ │ ├── icache2_autoload_sct0_addr.rs │ │ ├── icache2_autoload_sct0_size.rs │ │ ├── icache2_autoload_sct1_addr.rs │ │ ├── icache2_autoload_sct1_size.rs │ │ ├── icache2_preload_addr.rs │ │ ├── icache2_preload_ctrl.rs │ │ ├── icache2_preload_size.rs │ │ ├── icache2_prelock_conf.rs │ │ ├── icache2_prelock_sct0_addr.rs │ │ ├── icache2_prelock_sct1_addr.rs │ │ ├── icache2_prelock_sct_size.rs │ │ ├── icache3_acs_fail_addr.rs │ │ ├── icache3_acs_fail_id_attr.rs │ │ ├── icache3_autoload_ctrl.rs │ │ ├── icache3_autoload_sct0_addr.rs │ │ ├── icache3_autoload_sct0_size.rs │ │ ├── icache3_autoload_sct1_addr.rs │ │ ├── icache3_autoload_sct1_size.rs │ │ ├── icache3_preload_addr.rs │ │ ├── icache3_preload_ctrl.rs │ │ ├── icache3_preload_size.rs │ │ ├── icache3_prelock_conf.rs │ │ ├── icache3_prelock_sct0_addr.rs │ │ ├── icache3_prelock_sct1_addr.rs │ │ ├── icache3_prelock_sct_size.rs │ │ ├── icache_blocksize_conf.rs │ │ ├── icache_cachesize_conf.rs │ │ ├── icache_ctrl.rs │ │ └── unallocate_buffer_clear.rs │ ├── clint.rs │ ├── clint │ │ ├── msip.rs │ │ ├── mtime.rs │ │ ├── mtimecmp.rs │ │ ├── mtimectl.rs │ │ ├── usip.rs │ │ ├── utime.rs │ │ ├── utimecmp.rs │ │ └── utimectl.rs │ ├── dma.rs │ ├── dma │ │ ├── ahb_test.rs │ │ ├── ahbinf_resp_err_status0.rs │ │ ├── ahbinf_resp_err_status1.rs │ │ ├── arb_timeout.rs │ │ ├── arb_timeout_rx.rs │ │ ├── arb_timeout_tx.rs │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── in_conf0.rs │ │ │ ├── in_conf1.rs │ │ │ ├── in_dscr.rs │ │ │ ├── in_dscr_bf0.rs │ │ │ ├── in_dscr_bf1.rs │ │ │ ├── in_err_eof_des_addr.rs │ │ │ ├── in_link.rs │ │ │ ├── in_peri_sel.rs │ │ │ ├── in_pop.rs │ │ │ ├── in_state.rs │ │ │ ├── in_suc_eof_des_addr.rs │ │ │ ├── infifo_status.rs │ │ │ ├── out_conf0.rs │ │ │ ├── out_conf1.rs │ │ │ ├── out_dscr.rs │ │ │ ├── out_dscr_bf0.rs │ │ │ ├── out_dscr_bf1.rs │ │ │ ├── out_eof_bfr_des_addr.rs │ │ │ ├── out_eof_des_addr.rs │ │ │ ├── out_link.rs │ │ │ ├── out_peri_sel.rs │ │ │ ├── out_push.rs │ │ │ ├── out_state.rs │ │ │ └── outfifo_status.rs │ │ ├── date.rs │ │ ├── in_done_des_addr_ch0.rs │ │ ├── in_done_des_addr_ch1.rs │ │ ├── in_int_ch.rs │ │ ├── in_int_ch │ │ │ ├── clr.rs │ │ │ ├── ena.rs │ │ │ ├── raw.rs │ │ │ └── st.rs │ │ ├── in_link_addr_ch0.rs │ │ ├── in_link_addr_ch1.rs │ │ ├── in_peri_ch0.rs │ │ ├── in_peri_ch1.rs │ │ ├── intr_mem_end_addr.rs │ │ ├── intr_mem_start_addr.rs │ │ ├── misc_conf.rs │ │ ├── module_clk_en.rs │ │ ├── out_done_des_addr_ch0.rs │ │ ├── out_done_des_addr_ch1.rs │ │ ├── out_int_ch.rs │ │ ├── out_int_ch │ │ │ ├── clr.rs │ │ │ ├── ena.rs │ │ │ ├── raw.rs │ │ │ └── st.rs │ │ ├── out_link_addr_ch0.rs │ │ ├── out_link_addr_ch1.rs │ │ ├── out_peri_ch0.rs │ │ ├── out_peri_ch1.rs │ │ ├── rx_arb_weight_opt_dir_ch0.rs │ │ ├── rx_arb_weight_opt_dir_ch1.rs │ │ ├── rx_ch_arb_weight_ch0.rs │ │ ├── rx_ch_arb_weight_ch1.rs │ │ ├── tx_arb_weight_opt_dir_ch0.rs │ │ ├── tx_arb_weight_opt_dir_ch1.rs │ │ ├── tx_ch_arb_weight_ch0.rs │ │ ├── tx_ch_arb_weight_ch1.rs │ │ ├── weight_en.rs │ │ ├── weight_en_rx.rs │ │ └── weight_en_tx.rs │ ├── ecc.rs │ ├── ecc │ │ ├── conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── k_mem.rs │ │ ├── px_mem.rs │ │ ├── py_mem.rs │ │ ├── qx_mem.rs │ │ ├── qy_mem.rs │ │ └── qz_mem.rs │ ├── ecdsa.rs │ ├── ecdsa │ │ ├── clk.rs │ │ ├── conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── message_mem.rs │ │ ├── qax_mem.rs │ │ ├── qay_mem.rs │ │ ├── r_mem.rs │ │ ├── result.rs │ │ ├── s_mem.rs │ │ ├── sha_busy.rs │ │ ├── sha_continue.rs │ │ ├── sha_mode.rs │ │ ├── sha_start.rs │ │ ├── start.rs │ │ ├── state.rs │ │ └── z_mem.rs │ ├── efuse.rs │ ├── efuse │ │ ├── apb2otp_blk0_backup1_w1.rs │ │ ├── apb2otp_blk0_backup1_w2.rs │ │ ├── apb2otp_blk0_backup1_w3.rs │ │ ├── apb2otp_blk0_backup1_w4.rs │ │ ├── apb2otp_blk0_backup1_w5.rs │ │ ├── apb2otp_blk0_backup2_w1.rs │ │ ├── apb2otp_blk0_backup2_w2.rs │ │ ├── apb2otp_blk0_backup2_w3.rs │ │ ├── apb2otp_blk0_backup2_w4.rs │ │ ├── apb2otp_blk0_backup2_w5.rs │ │ ├── apb2otp_blk0_backup3_w1.rs │ │ ├── apb2otp_blk0_backup3_w2.rs │ │ ├── apb2otp_blk0_backup3_w3.rs │ │ ├── apb2otp_blk0_backup3_w4.rs │ │ ├── apb2otp_blk0_backup3_w5.rs │ │ ├── apb2otp_blk0_backup4_w1.rs │ │ ├── apb2otp_blk0_backup4_w2.rs │ │ ├── apb2otp_blk0_backup4_w3.rs │ │ ├── apb2otp_blk0_backup4_w4.rs │ │ ├── apb2otp_blk0_backup4_w5.rs │ │ ├── apb2otp_blk10_w1.rs │ │ ├── apb2otp_blk10_w10.rs │ │ ├── apb2otp_blk10_w11.rs │ │ ├── apb2otp_blk10_w2.rs │ │ ├── apb2otp_blk10_w3.rs │ │ ├── apb2otp_blk10_w4.rs │ │ ├── apb2otp_blk10_w5.rs │ │ ├── apb2otp_blk10_w6.rs │ │ ├── apb2otp_blk10_w7.rs │ │ ├── apb2otp_blk10_w8.rs │ │ ├── apb2otp_blk10_w9.rs │ │ ├── apb2otp_blk1_w1.rs │ │ ├── apb2otp_blk1_w2.rs │ │ ├── apb2otp_blk1_w3.rs │ │ ├── apb2otp_blk1_w4.rs │ │ ├── apb2otp_blk1_w5.rs │ │ ├── apb2otp_blk1_w6.rs │ │ ├── apb2otp_blk1_w7.rs │ │ ├── apb2otp_blk1_w8.rs │ │ ├── apb2otp_blk1_w9.rs │ │ ├── apb2otp_blk2_w1.rs │ │ ├── apb2otp_blk2_w10.rs │ │ ├── apb2otp_blk2_w11.rs │ │ ├── apb2otp_blk2_w2.rs │ │ ├── apb2otp_blk2_w3.rs │ │ ├── apb2otp_blk2_w4.rs │ │ ├── apb2otp_blk2_w5.rs │ │ ├── apb2otp_blk2_w6.rs │ │ ├── apb2otp_blk2_w7.rs │ │ ├── apb2otp_blk2_w8.rs │ │ ├── apb2otp_blk2_w9.rs │ │ ├── apb2otp_blk3_w1.rs │ │ ├── apb2otp_blk3_w10.rs │ │ ├── apb2otp_blk3_w11.rs │ │ ├── apb2otp_blk3_w2.rs │ │ ├── apb2otp_blk3_w3.rs │ │ ├── apb2otp_blk3_w4.rs │ │ ├── apb2otp_blk3_w5.rs │ │ ├── apb2otp_blk3_w6.rs │ │ ├── apb2otp_blk3_w7.rs │ │ ├── apb2otp_blk3_w8.rs │ │ ├── apb2otp_blk3_w9.rs │ │ ├── apb2otp_blk4_w1.rs │ │ ├── apb2otp_blk4_w10.rs │ │ ├── apb2otp_blk4_w11.rs │ │ ├── apb2otp_blk4_w2.rs │ │ ├── apb2otp_blk4_w3.rs │ │ ├── apb2otp_blk4_w4.rs │ │ ├── apb2otp_blk4_w5.rs │ │ ├── apb2otp_blk4_w6.rs │ │ ├── apb2otp_blk4_w7.rs │ │ ├── apb2otp_blk4_w8.rs │ │ ├── apb2otp_blk4_w9.rs │ │ ├── apb2otp_blk5_w1.rs │ │ ├── apb2otp_blk5_w10.rs │ │ ├── apb2otp_blk5_w11.rs │ │ ├── apb2otp_blk5_w2.rs │ │ ├── apb2otp_blk5_w3.rs │ │ ├── apb2otp_blk5_w4.rs │ │ ├── apb2otp_blk5_w5.rs │ │ ├── apb2otp_blk5_w6.rs │ │ ├── apb2otp_blk5_w7.rs │ │ ├── apb2otp_blk5_w8.rs │ │ ├── apb2otp_blk5_w9.rs │ │ ├── apb2otp_blk6_w1.rs │ │ ├── apb2otp_blk6_w10.rs │ │ ├── apb2otp_blk6_w11.rs │ │ ├── apb2otp_blk6_w2.rs │ │ ├── apb2otp_blk6_w3.rs │ │ ├── apb2otp_blk6_w4.rs │ │ ├── apb2otp_blk6_w5.rs │ │ ├── apb2otp_blk6_w6.rs │ │ ├── apb2otp_blk6_w7.rs │ │ ├── apb2otp_blk6_w8.rs │ │ ├── apb2otp_blk6_w9.rs │ │ ├── apb2otp_blk7_w1.rs │ │ ├── apb2otp_blk7_w10.rs │ │ ├── apb2otp_blk7_w11.rs │ │ ├── apb2otp_blk7_w2.rs │ │ ├── apb2otp_blk7_w3.rs │ │ ├── apb2otp_blk7_w4.rs │ │ ├── apb2otp_blk7_w5.rs │ │ ├── apb2otp_blk7_w6.rs │ │ ├── apb2otp_blk7_w7.rs │ │ ├── apb2otp_blk7_w8.rs │ │ ├── apb2otp_blk7_w9.rs │ │ ├── apb2otp_blk8_w1.rs │ │ ├── apb2otp_blk8_w10.rs │ │ ├── apb2otp_blk8_w11.rs │ │ ├── apb2otp_blk8_w2.rs │ │ ├── apb2otp_blk8_w3.rs │ │ ├── apb2otp_blk8_w4.rs │ │ ├── apb2otp_blk8_w5.rs │ │ ├── apb2otp_blk8_w6.rs │ │ ├── apb2otp_blk8_w7.rs │ │ ├── apb2otp_blk8_w8.rs │ │ ├── apb2otp_blk8_w9.rs │ │ ├── apb2otp_blk9_w1.rs │ │ ├── apb2otp_blk9_w10.rs │ │ ├── apb2otp_blk9_w11.rs │ │ ├── apb2otp_blk9_w2.rs │ │ ├── apb2otp_blk9_w3.rs │ │ ├── apb2otp_blk9_w4.rs │ │ ├── apb2otp_blk9_w5.rs │ │ ├── apb2otp_blk9_w6.rs │ │ ├── apb2otp_blk9_w7.rs │ │ ├── apb2otp_blk9_w8.rs │ │ ├── apb2otp_blk9_w9.rs │ │ ├── apb2otp_en.rs │ │ ├── apb2otp_wr_dis.rs │ │ ├── clk.rs │ │ ├── cmd.rs │ │ ├── conf.rs │ │ ├── dac_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pgm_check_value.rs │ │ ├── pgm_data.rs │ │ ├── rd_key0_data.rs │ │ ├── rd_key1_data.rs │ │ ├── rd_key2_data.rs │ │ ├── rd_key3_data.rs │ │ ├── rd_key4_data.rs │ │ ├── rd_key5_data.rs │ │ ├── rd_mac_sys0.rs │ │ ├── rd_mac_sys1.rs │ │ ├── rd_mac_sys2.rs │ │ ├── rd_mac_sys3.rs │ │ ├── rd_mac_sys4.rs │ │ ├── rd_mac_sys5.rs │ │ ├── rd_repeat_data0.rs │ │ ├── rd_repeat_data1.rs │ │ ├── rd_repeat_data2.rs │ │ ├── rd_repeat_data3.rs │ │ ├── rd_repeat_data4.rs │ │ ├── rd_repeat_data_err0.rs │ │ ├── rd_repeat_data_err1.rs │ │ ├── rd_repeat_data_err2.rs │ │ ├── rd_repeat_data_err3.rs │ │ ├── rd_repeat_data_err4.rs │ │ ├── rd_rs_data_err0.rs │ │ ├── rd_rs_data_err1.rs │ │ ├── rd_sys_part1_data.rs │ │ ├── rd_sys_part2_data.rs │ │ ├── rd_tim_conf.rs │ │ ├── rd_usr_data.rs │ │ ├── rd_wr_dis0.rs │ │ ├── status.rs │ │ ├── wr_tim_conf0_rs_bypass.rs │ │ ├── wr_tim_conf1.rs │ │ └── wr_tim_conf2.rs │ ├── generic.rs │ ├── generic │ │ └── raw.rs │ ├── gpio.rs │ ├── gpio │ │ ├── clock_gate.rs │ │ ├── enable.rs │ │ ├── enable1.rs │ │ ├── enable1_w1tc.rs │ │ ├── enable1_w1ts.rs │ │ ├── enable_w1tc.rs │ │ ├── enable_w1ts.rs │ │ ├── func0_in_sel_cfg.rs │ │ ├── func100_in_sel_cfg.rs │ │ ├── func10_in_sel_cfg.rs │ │ ├── func118_in_sel_cfg.rs │ │ ├── func119_in_sel_cfg.rs │ │ ├── func11_in_sel_cfg.rs │ │ ├── func120_in_sel_cfg.rs │ │ ├── func121_in_sel_cfg.rs │ │ ├── func12_in_sel_cfg.rs │ │ ├── func13_in_sel_cfg.rs │ │ ├── func14_in_sel_cfg.rs │ │ ├── func15_in_sel_cfg.rs │ │ ├── func16_in_sel_cfg.rs │ │ ├── func17_in_sel_cfg.rs │ │ ├── func27_in_sel_cfg.rs │ │ ├── func28_in_sel_cfg.rs │ │ ├── func29_in_sel_cfg.rs │ │ ├── func30_in_sel_cfg.rs │ │ ├── func31_in_sel_cfg.rs │ │ ├── func32_in_sel_cfg.rs │ │ ├── func33_in_sel_cfg.rs │ │ ├── func34_in_sel_cfg.rs │ │ ├── func35_in_sel_cfg.rs │ │ ├── func41_in_sel_cfg.rs │ │ ├── func42_in_sel_cfg.rs │ │ ├── func43_in_sel_cfg.rs │ │ ├── func46_in_sel_cfg.rs │ │ ├── func47_in_sel_cfg.rs │ │ ├── func64_in_sel_cfg.rs │ │ ├── func65_in_sel_cfg.rs │ │ ├── func66_in_sel_cfg.rs │ │ ├── func67_in_sel_cfg.rs │ │ ├── func68_in_sel_cfg.rs │ │ ├── func69_in_sel_cfg.rs │ │ ├── func6_in_sel_cfg.rs │ │ ├── func72_in_sel_cfg.rs │ │ ├── func73_in_sel_cfg.rs │ │ ├── func74_in_sel_cfg.rs │ │ ├── func7_in_sel_cfg.rs │ │ ├── func82_in_sel_cfg.rs │ │ ├── func83_in_sel_cfg.rs │ │ ├── func8_in_sel_cfg.rs │ │ ├── func97_in_sel_cfg.rs │ │ ├── func98_in_sel_cfg.rs │ │ ├── func99_in_sel_cfg.rs │ │ ├── func9_in_sel_cfg.rs │ │ ├── func_out_sel_cfg.rs │ │ ├── in1.rs │ │ ├── in_.rs │ │ ├── out.rs │ │ ├── out1.rs │ │ ├── out1_w1tc.rs │ │ ├── out1_w1ts.rs │ │ ├── out_w1tc.rs │ │ ├── out_w1ts.rs │ │ ├── pin.rs │ │ ├── procpu_int.rs │ │ ├── procpu_int1.rs │ │ ├── sdio_int.rs │ │ ├── sdio_int1.rs │ │ ├── status.rs │ │ ├── status1.rs │ │ ├── status1_w1tc.rs │ │ ├── status1_w1ts.rs │ │ ├── status_next.rs │ │ ├── status_next1.rs │ │ ├── status_w1tc.rs │ │ ├── status_w1ts.rs │ │ └── strap.rs │ ├── gpio_ext.rs │ ├── gpio_ext │ │ ├── clock_gate.rs │ │ ├── etm_event_ch_cfg.rs │ │ ├── etm_task_p0_cfg.rs │ │ ├── etm_task_p1_cfg.rs │ │ ├── etm_task_p2_cfg.rs │ │ ├── etm_task_p3_cfg.rs │ │ ├── etm_task_p4_cfg.rs │ │ ├── etm_task_p5_cfg.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pad_comp_config_0.rs │ │ ├── pad_comp_filter_0.rs │ │ └── pin_ctrl.rs │ ├── hp_apm.rs │ ├── hp_apm │ │ ├── clock_gate.rs │ │ ├── func_ctrl.rs │ │ ├── int_en.rs │ │ ├── m.rs │ │ ├── m │ │ │ ├── exception_info0.rs │ │ │ ├── exception_info1.rs │ │ │ ├── status.rs │ │ │ └── status_clr.rs │ │ ├── region.rs │ │ ├── region │ │ │ ├── addr_end.rs │ │ │ ├── addr_start.rs │ │ │ └── pms_attr.rs │ │ └── region_filter_en.rs │ ├── hp_system.rs │ ├── hp_system │ │ ├── axi_mst_pri.rs │ │ ├── clock_gate.rs │ │ ├── core_debug_runstall_conf.rs │ │ ├── cpu_peri_timeout_addr.rs │ │ ├── cpu_peri_timeout_conf.rs │ │ ├── cpu_peri_timeout_uid.rs │ │ ├── debug.rs │ │ ├── external_device_encrypt_decrypt_control.rs │ │ ├── hp_peri_timeout_addr.rs │ │ ├── hp_peri_timeout_conf.rs │ │ ├── hp_peri_timeout_uid.rs │ │ ├── modem_peri_timeout_addr.rs │ │ ├── modem_peri_timeout_conf.rs │ │ ├── modem_peri_timeout_uid.rs │ │ ├── rnd_eco.rs │ │ ├── rnd_eco_high.rs │ │ ├── rnd_eco_low.rs │ │ ├── rom_table.rs │ │ ├── rom_table_lock.rs │ │ ├── sdio_ctrl.rs │ │ ├── sdprf_ctrl.rs │ │ ├── sec_dpa_conf.rs │ │ ├── spram_ctrl.rs │ │ ├── sprf_ctrl.rs │ │ ├── sprom_ctrl.rs │ │ └── sram_usage_conf.rs │ ├── i2c0.rs │ ├── i2c0 │ │ ├── clk_conf.rs │ │ ├── comd.rs │ │ ├── ctr.rs │ │ ├── data.rs │ │ ├── fifo_conf.rs │ │ ├── fifo_st.rs │ │ ├── filter_cfg.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── rxfifo_start_addr.rs │ │ ├── scl_high_period.rs │ │ ├── scl_low_period.rs │ │ ├── scl_main_st_time_out.rs │ │ ├── scl_rstart_setup.rs │ │ ├── scl_sp_conf.rs │ │ ├── scl_st_time_out.rs │ │ ├── scl_start_hold.rs │ │ ├── scl_stop_hold.rs │ │ ├── scl_stop_setup.rs │ │ ├── scl_stretch_conf.rs │ │ ├── sda_hold.rs │ │ ├── sda_sample.rs │ │ ├── slave_addr.rs │ │ ├── sr.rs │ │ ├── to.rs │ │ └── txfifo_start_addr.rs │ ├── i2c_ana_mst.rs │ ├── i2c_ana_mst │ │ ├── ana_conf0.rs │ │ ├── ana_conf1.rs │ │ ├── ana_conf2.rs │ │ ├── burst_conf.rs │ │ ├── burst_status.rs │ │ ├── i2c0_conf.rs │ │ ├── i2c1_conf.rs │ │ ├── i2c_ctrl.rs │ │ └── i2c_ctrl1.rs │ ├── i2s.rs │ ├── i2s │ │ ├── bck_cnt.rs │ │ ├── clk_gate.rs │ │ ├── conf_sigle_data.rs │ │ ├── etm_conf.rs │ │ ├── fifo_cnt.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lc_hung_conf.rs │ │ ├── rx_conf.rs │ │ ├── rx_conf1.rs │ │ ├── rx_pdm2pcm_conf.rs │ │ ├── rx_tdm_ctrl.rs │ │ ├── rx_timing.rs │ │ ├── rxeof_num.rs │ │ ├── state.rs │ │ ├── tx_conf.rs │ │ ├── tx_conf1.rs │ │ ├── tx_pcm2pdm_conf.rs │ │ ├── tx_pcm2pdm_conf1.rs │ │ ├── tx_tdm_ctrl.rs │ │ └── tx_timing.rs │ ├── interrupt.rs │ ├── interrupt_core0.rs │ ├── interrupt_core0 │ │ ├── apb_adc_intr_map.rs │ │ ├── assist_debug_intr_map.rs │ │ ├── ble_sec_intr_map.rs │ │ ├── ble_timer_intr_map.rs │ │ ├── bt_bb_intr_map.rs │ │ ├── bt_bb_nmi_map.rs │ │ ├── bt_mac_intr_map.rs │ │ ├── cache_intr_map.rs │ │ ├── clock_gate.rs │ │ ├── coex_intr_map.rs │ │ ├── cpu_apm_m0_intr_map.rs │ │ ├── cpu_apm_m1_intr_map.rs │ │ ├── cpu_intr_from_cpu_0_map.rs │ │ ├── cpu_intr_from_cpu_1_map.rs │ │ ├── cpu_intr_from_cpu_2_map.rs │ │ ├── cpu_intr_from_cpu_3_map.rs │ │ ├── cpu_peri_timeout_intr_map.rs │ │ ├── dma_in_ch0_intr_map.rs │ │ ├── dma_in_ch1_intr_map.rs │ │ ├── dma_out_ch0_intr_map.rs │ │ ├── dma_out_ch1_intr_map.rs │ │ ├── ecc_intr_map.rs │ │ ├── ecdsa_intr_map.rs │ │ ├── efuse_intr_map.rs │ │ ├── gpio_interrupt_ext_map.rs │ │ ├── gpio_interrupt_pro_map.rs │ │ ├── gpspi2_intr_map.rs │ │ ├── hp_apm_m0_intr_map.rs │ │ ├── hp_apm_m1_intr_map.rs │ │ ├── hp_apm_m2_intr_map.rs │ │ ├── hp_apm_m3_intr_map.rs │ │ ├── hp_peri_timeout_intr_map.rs │ │ ├── i2c_ext0_intr_map.rs │ │ ├── i2c_mst_intr_map.rs │ │ ├── i2s1_intr_map.rs │ │ ├── int_status_reg_0.rs │ │ ├── int_status_reg_1.rs │ │ ├── int_status_reg_2.rs │ │ ├── ledc_intr_map.rs │ │ ├── lp_apm_m0_intr_map.rs │ │ ├── lp_peri_timeout_intr_map.rs │ │ ├── lp_rtc_timer_intr_map.rs │ │ ├── lp_timer_intr_map.rs │ │ ├── lp_wdt_intr_map.rs │ │ ├── modem_peri_timeout_intr_map.rs │ │ ├── mspi_intr_map.rs │ │ ├── pau_intr_map.rs │ │ ├── pmu_intr_map.rs │ │ ├── secure_status.rs │ │ ├── sha_intr_map.rs │ │ ├── sig_idx_assert_in_sec.rs │ │ ├── slc0_intr_map.rs │ │ ├── slc1_intr_map.rs │ │ ├── src_pass_in_sec_status_0.rs │ │ ├── src_pass_in_sec_status_1.rs │ │ ├── src_pass_in_sec_status_2.rs │ │ ├── systimer_target0_intr_map.rs │ │ ├── systimer_target1_intr_map.rs │ │ ├── systimer_target2_intr_map.rs │ │ ├── tg0_t0_intr_map.rs │ │ ├── tg0_t1_intr_map.rs │ │ ├── tg0_wdt_intr_map.rs │ │ ├── tg1_t0_intr_map.rs │ │ ├── tg1_t1_intr_map.rs │ │ ├── tg1_wdt_intr_map.rs │ │ ├── trace_intr_map.rs │ │ ├── uart0_intr_map.rs │ │ ├── uart1_intr_map.rs │ │ ├── uart2_intr_map.rs │ │ ├── usb_intr_map.rs │ │ ├── wifi_bb_intr_map.rs │ │ ├── wifi_mac_intr_map.rs │ │ ├── wifi_mac_nmi_map.rs │ │ ├── wifi_pwr_intr_map.rs │ │ └── zb_mac_intr_map.rs │ ├── intpri.rs │ ├── intpri │ │ ├── clock_gate.rs │ │ ├── cpu_intr_from_cpu_.rs │ │ ├── rnd_eco.rs │ │ ├── rnd_eco_high.rs │ │ └── rnd_eco_low.rs │ ├── io_mux.rs │ ├── io_mux │ │ ├── gpio0.rs │ │ ├── gpio1.rs │ │ ├── gpio10.rs │ │ ├── gpio11.rs │ │ ├── gpio12.rs │ │ ├── gpio13.rs │ │ ├── gpio14.rs │ │ ├── gpio15.rs │ │ ├── gpio16.rs │ │ ├── gpio17.rs │ │ ├── gpio18.rs │ │ ├── gpio19.rs │ │ ├── gpio2.rs │ │ ├── gpio20.rs │ │ ├── gpio21.rs │ │ ├── gpio22.rs │ │ ├── gpio23.rs │ │ ├── gpio24.rs │ │ ├── gpio25.rs │ │ ├── gpio26.rs │ │ ├── gpio27.rs │ │ ├── gpio28.rs │ │ ├── gpio29.rs │ │ ├── gpio3.rs │ │ ├── gpio4.rs │ │ ├── gpio5.rs │ │ ├── gpio6.rs │ │ ├── gpio7.rs │ │ ├── gpio8.rs │ │ └── gpio9.rs │ ├── ledc.rs │ ├── ledc │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── conf0.rs │ │ │ ├── conf1.rs │ │ │ ├── duty.rs │ │ │ ├── duty_r.rs │ │ │ └── hpoint.rs │ │ ├── ch_gamma_conf.rs │ │ ├── conf.rs │ │ ├── evt_task_en0.rs │ │ ├── evt_task_en1.rs │ │ ├── evt_task_en2.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── timer.rs │ │ ├── timer │ │ │ ├── conf.rs │ │ │ └── value.rs │ │ ├── timer_cmp.rs │ │ └── timer_cnt_cap.rs │ ├── lib.rs │ ├── lp_ana.rs │ ├── lp_ana │ │ ├── bod_mode0_cntl.rs │ │ ├── bod_mode1_cntl.rs │ │ ├── fib_enable.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lp_int_clr.rs │ │ ├── lp_int_ena.rs │ │ ├── lp_int_raw.rs │ │ ├── lp_int_st.rs │ │ └── power_glitch_cntl.rs │ ├── lp_aon.rs │ ├── lp_aon │ │ ├── cpucore0_cfg.rs │ │ ├── debug_sel0.rs │ │ ├── debug_sel1.rs │ │ ├── ext_wakeup_cntl.rs │ │ ├── gpio_hold0.rs │ │ ├── gpio_hold1.rs │ │ ├── gpio_mux.rs │ │ ├── io_mux.rs │ │ ├── lpbus.rs │ │ ├── lpcore.rs │ │ ├── modem_bus.rs │ │ ├── sar_cct.rs │ │ ├── sdio_active.rs │ │ ├── spram_ctrl.rs │ │ ├── sprf_ctrl.rs │ │ ├── store0.rs │ │ ├── store1.rs │ │ ├── store2.rs │ │ ├── store3.rs │ │ ├── store4.rs │ │ ├── store5.rs │ │ ├── store6.rs │ │ ├── store7.rs │ │ ├── store8.rs │ │ ├── store9.rs │ │ ├── sys_cfg.rs │ │ └── usb.rs │ ├── lp_apm.rs │ ├── lp_apm │ │ ├── clock_gate.rs │ │ ├── func_ctrl.rs │ │ ├── int_en.rs │ │ ├── m.rs │ │ ├── m │ │ │ ├── exception_info0.rs │ │ │ ├── exception_info1.rs │ │ │ ├── status.rs │ │ │ └── status_clr.rs │ │ ├── region.rs │ │ ├── region │ │ │ ├── addr_end.rs │ │ │ ├── addr_start.rs │ │ │ └── pms_attr.rs │ │ └── region_filter_en.rs │ ├── lp_clkrst.rs │ ├── lp_clkrst │ │ ├── clk_to_hp.rs │ │ ├── cpu_reset.rs │ │ ├── fosc_cntl.rs │ │ ├── lp_clk_conf.rs │ │ ├── lp_clk_en.rs │ │ ├── lp_clk_po_en.rs │ │ ├── lp_rst_en.rs │ │ ├── lpmem_force.rs │ │ ├── rc32k_cntl.rs │ │ ├── reset_cause.rs │ │ └── xtal32k.rs │ ├── lp_gpio.rs │ ├── lp_gpio │ │ ├── clock_gate.rs │ │ ├── enable.rs │ │ ├── enable_w1tc.rs │ │ ├── enable_w1ts.rs │ │ ├── func_out_sel_cfg.rs │ │ ├── in_.rs │ │ ├── out.rs │ │ ├── out_w1tc.rs │ │ ├── out_w1ts.rs │ │ ├── pin.rs │ │ ├── status.rs │ │ ├── status_next.rs │ │ ├── status_w1tc.rs │ │ └── status_w1ts.rs │ ├── lp_io_mux.rs │ ├── lp_io_mux │ │ └── gpio.rs │ ├── lp_tee.rs │ ├── lp_tee │ │ ├── clock_gate.rs │ │ ├── force_acc_hp.rs │ │ └── m_mode_ctrl.rs │ ├── lp_timer.rs │ ├── lp_timer │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lp_int_clr.rs │ │ ├── lp_int_ena.rs │ │ ├── lp_int_raw.rs │ │ ├── lp_int_st.rs │ │ ├── main_buf0_high.rs │ │ ├── main_buf0_low.rs │ │ ├── main_buf1_high.rs │ │ ├── main_buf1_low.rs │ │ ├── main_overflow.rs │ │ ├── tar0_high.rs │ │ ├── tar0_low.rs │ │ ├── tar1_high.rs │ │ ├── tar1_low.rs │ │ └── update.rs │ ├── lp_wdt.rs │ ├── lp_wdt │ │ ├── config0.rs │ │ ├── config1.rs │ │ ├── config2.rs │ │ ├── config3.rs │ │ ├── config4.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── swd_config.rs │ │ ├── swd_wprotect.rs │ │ ├── wdtfeed.rs │ │ └── wprotect.rs │ ├── lpperi.rs │ ├── lpperi │ │ ├── bus_timeout.rs │ │ ├── bus_timeout_addr.rs │ │ ├── bus_timeout_uid.rs │ │ ├── clk_en.rs │ │ ├── cpu.rs │ │ ├── interrupt_source.rs │ │ ├── reset_en.rs │ │ ├── rng_cfg.rs │ │ ├── rng_data.rs │ │ └── rng_data_sync.rs │ ├── mem_monitor.rs │ ├── mem_monitor │ │ ├── clock_gate.rs │ │ ├── log_check_data.rs │ │ ├── log_data_mask.rs │ │ ├── log_max.rs │ │ ├── log_mem_addr_update.rs │ │ ├── log_mem_current_addr.rs │ │ ├── log_mem_end.rs │ │ ├── log_mem_full_flag.rs │ │ ├── log_mem_start.rs │ │ ├── log_min.rs │ │ ├── log_mon_addr_update_0.rs │ │ ├── log_mon_addr_update_1.rs │ │ ├── log_setting.rs │ │ └── log_setting1.rs │ ├── pau.rs │ ├── pau │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── regdma_backup_addr.rs │ │ ├── regdma_bkp_conf.rs │ │ ├── regdma_clk_conf.rs │ │ ├── regdma_conf.rs │ │ ├── regdma_current_link_addr.rs │ │ ├── regdma_etm_ctrl.rs │ │ ├── regdma_link_0_addr.rs │ │ ├── regdma_link_1_addr.rs │ │ ├── regdma_link_2_addr.rs │ │ ├── regdma_link_3_addr.rs │ │ ├── regdma_link_mac_addr.rs │ │ └── regdma_mem_addr.rs │ ├── pcr.rs │ ├── pcr │ │ ├── adc_dac_inv_phase_conf.rs │ │ ├── aes_conf.rs │ │ ├── ahb_freq_conf.rs │ │ ├── apb_freq_conf.rs │ │ ├── assist_conf.rs │ │ ├── bus_clk_update.rs │ │ ├── cache_conf.rs │ │ ├── cache_pd_ctrl.rs │ │ ├── clock_gate.rs │ │ ├── cpu_freq_conf.rs │ │ ├── cpu_waiti_conf.rs │ │ ├── ctrl_32k_conf.rs │ │ ├── ctrl_clk_out_en.rs │ │ ├── ds_conf.rs │ │ ├── ecc_conf.rs │ │ ├── ecc_pd_ctrl.rs │ │ ├── ecdsa_conf.rs │ │ ├── etm_conf.rs │ │ ├── fpga_debug.rs │ │ ├── gdma_conf.rs │ │ ├── hmac_conf.rs │ │ ├── i2c_conf.rs │ │ ├── i2c_sclk_conf.rs │ │ ├── i2s_conf.rs │ │ ├── i2s_rx_clkm_conf.rs │ │ ├── i2s_rx_clkm_div_conf.rs │ │ ├── i2s_tx_clkm_conf.rs │ │ ├── i2s_tx_clkm_div_conf.rs │ │ ├── intmtx_conf.rs │ │ ├── iomux_clk_conf.rs │ │ ├── iomux_conf.rs │ │ ├── ledc_conf.rs │ │ ├── ledc_pd_ctrl.rs │ │ ├── ledc_sclk_conf.rs │ │ ├── modem_conf.rs │ │ ├── mspi_clk_conf.rs │ │ ├── mspi_conf.rs │ │ ├── pll_div_clk_en.rs │ │ ├── psram_mem_monitor_conf.rs │ │ ├── pvt_monitor_conf.rs │ │ ├── pvt_monitor_func_clk_conf.rs │ │ ├── pwdet_sar_clk_conf.rs │ │ ├── regdma_conf.rs │ │ ├── reset_event_bypass.rs │ │ ├── rsa_conf.rs │ │ ├── rsa_pd_ctrl.rs │ │ ├── sar_clk_div.rs │ │ ├── saradc_clkm_conf.rs │ │ ├── saradc_conf.rs │ │ ├── sdio_slave_conf.rs │ │ ├── sdio_slave_pd_ctrl.rs │ │ ├── sec_conf.rs │ │ ├── sha_conf.rs │ │ ├── spi2_clkm_conf.rs │ │ ├── spi2_conf.rs │ │ ├── sram_power_conf_0.rs │ │ ├── sram_power_conf_1.rs │ │ ├── sysclk_conf.rs │ │ ├── sysclk_freq_query_0.rs │ │ ├── systimer_conf.rs │ │ ├── systimer_func_clk_conf.rs │ │ ├── tcm_mem_monitor_conf.rs │ │ ├── timeout_conf.rs │ │ ├── timergroup0_conf.rs │ │ ├── timergroup0_timer_clk_conf.rs │ │ ├── timergroup0_wdt_clk_conf.rs │ │ ├── timergroup1_conf.rs │ │ ├── timergroup1_timer_clk_conf.rs │ │ ├── timergroup1_wdt_clk_conf.rs │ │ ├── timergroup_wdt_conf.rs │ │ ├── timergroup_xtal_conf.rs │ │ ├── trace_conf.rs │ │ ├── tsens_clk_conf.rs │ │ ├── uart.rs │ │ ├── uart │ │ │ ├── clk_conf.rs │ │ │ ├── conf.rs │ │ │ └── pd_ctrl.rs │ │ └── usb_device_conf.rs │ ├── pmu.rs │ ├── pmu │ │ ├── backup_cfg.rs │ │ ├── clk_state0.rs │ │ ├── clk_state1.rs │ │ ├── clk_state2.rs │ │ ├── hp_active_backup.rs │ │ ├── hp_active_backup_clk.rs │ │ ├── hp_active_bias.rs │ │ ├── hp_active_dig_power.rs │ │ ├── hp_active_hp_ck_power.rs │ │ ├── hp_active_hp_regulator0.rs │ │ ├── hp_active_hp_regulator1.rs │ │ ├── hp_active_hp_sys_cntl.rs │ │ ├── hp_active_icg_hp_apb.rs │ │ ├── hp_active_icg_hp_func.rs │ │ ├── hp_active_icg_modem.rs │ │ ├── hp_active_sysclk.rs │ │ ├── hp_active_xtal.rs │ │ ├── hp_ck_cntl.rs │ │ ├── hp_ck_poweron.rs │ │ ├── hp_lp_cpu_comm.rs │ │ ├── hp_modem_backup.rs │ │ ├── hp_modem_backup_clk.rs │ │ ├── hp_modem_bias.rs │ │ ├── hp_modem_dig_power.rs │ │ ├── hp_modem_hp_ck_power.rs │ │ ├── hp_modem_hp_regulator0.rs │ │ ├── hp_modem_hp_regulator1.rs │ │ ├── hp_modem_hp_sys_cntl.rs │ │ ├── hp_modem_icg_hp_apb.rs │ │ ├── hp_modem_icg_hp_func.rs │ │ ├── hp_modem_icg_modem.rs │ │ ├── hp_modem_sysclk.rs │ │ ├── hp_modem_xtal.rs │ │ ├── hp_regulator_cfg.rs │ │ ├── hp_sleep_backup.rs │ │ ├── hp_sleep_backup_clk.rs │ │ ├── hp_sleep_bias.rs │ │ ├── hp_sleep_dig_power.rs │ │ ├── hp_sleep_hp_ck_power.rs │ │ ├── hp_sleep_hp_regulator0.rs │ │ ├── hp_sleep_hp_regulator1.rs │ │ ├── hp_sleep_hp_sys_cntl.rs │ │ ├── hp_sleep_icg_hp_apb.rs │ │ ├── hp_sleep_icg_hp_func.rs │ │ ├── hp_sleep_icg_modem.rs │ │ ├── hp_sleep_lp_ck_power.rs │ │ ├── hp_sleep_lp_dcdc_reserve.rs │ │ ├── hp_sleep_lp_dig_power.rs │ │ ├── hp_sleep_lp_regulator0.rs │ │ ├── hp_sleep_lp_regulator1.rs │ │ ├── hp_sleep_sysclk.rs │ │ ├── hp_sleep_xtal.rs │ │ ├── imm_hp_apb_icg.rs │ │ ├── imm_hp_ck_power.rs │ │ ├── imm_hp_func_icg.rs │ │ ├── imm_i2c_iso.rs │ │ ├── imm_lp_icg.rs │ │ ├── imm_modem_icg.rs │ │ ├── imm_pad_hold_all.rs │ │ ├── imm_sleep_sysclk.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lp_cpu_pwr0.rs │ │ ├── lp_cpu_pwr1.rs │ │ ├── lp_int_clr.rs │ │ ├── lp_int_ena.rs │ │ ├── lp_int_raw.rs │ │ ├── lp_int_st.rs │ │ ├── lp_sleep_bias.rs │ │ ├── lp_sleep_lp_bias_reserve.rs │ │ ├── lp_sleep_lp_ck_power.rs │ │ ├── lp_sleep_lp_dig_power.rs │ │ ├── lp_sleep_lp_regulator0.rs │ │ ├── lp_sleep_lp_regulator1.rs │ │ ├── lp_sleep_xtal.rs │ │ ├── main_state.rs │ │ ├── por_status.rs │ │ ├── power_ck_wait_cntl.rs │ │ ├── power_hp_pad.rs │ │ ├── power_pd_hpaon_cntl.rs │ │ ├── power_pd_hpcpu_cntl.rs │ │ ├── power_pd_hpperi_cntl.rs │ │ ├── power_pd_hpwifi_cntl.rs │ │ ├── power_pd_lpperi_cntl.rs │ │ ├── power_pd_mem_cntl.rs │ │ ├── power_pd_mem_mask.rs │ │ ├── power_pd_top_cntl.rs │ │ ├── power_vdd_spi_cntl.rs │ │ ├── power_wait_timer0.rs │ │ ├── power_wait_timer1.rs │ │ ├── power_wait_timer2.rs │ │ ├── pwr_state.rs │ │ ├── rf_pwc.rs │ │ ├── slp_wakeup_cntl0.rs │ │ ├── slp_wakeup_cntl1.rs │ │ ├── slp_wakeup_cntl2.rs │ │ ├── slp_wakeup_cntl3.rs │ │ ├── slp_wakeup_cntl4.rs │ │ ├── slp_wakeup_cntl5.rs │ │ ├── slp_wakeup_cntl6.rs │ │ ├── slp_wakeup_cntl7.rs │ │ ├── slp_wakeup_status0.rs │ │ ├── slp_wakeup_status1.rs │ │ └── vdd_spi_status.rs │ ├── pvt.rs │ ├── pvt │ │ ├── bypass_chain.rs │ │ ├── clk_cfg.rs │ │ ├── comb_pd_site0_unit0_vt0_conf1.rs │ │ ├── comb_pd_site0_unit0_vt0_conf2.rs │ │ ├── comb_pd_site0_unit0_vt1_conf1.rs │ │ ├── comb_pd_site0_unit0_vt1_conf2.rs │ │ ├── comb_pd_site0_unit0_vt2_conf1.rs │ │ ├── comb_pd_site0_unit0_vt2_conf2.rs │ │ ├── comb_pd_site0_unit1_vt0_conf1.rs │ │ ├── comb_pd_site0_unit1_vt0_conf2.rs │ │ ├── comb_pd_site0_unit1_vt1_conf1.rs │ │ ├── comb_pd_site0_unit1_vt1_conf2.rs │ │ ├── comb_pd_site0_unit1_vt2_conf1.rs │ │ ├── comb_pd_site0_unit1_vt2_conf2.rs │ │ ├── comb_pd_site0_unit2_vt0_conf1.rs │ │ ├── comb_pd_site0_unit2_vt0_conf2.rs │ │ ├── comb_pd_site0_unit2_vt1_conf1.rs │ │ ├── comb_pd_site0_unit2_vt1_conf2.rs │ │ ├── comb_pd_site0_unit2_vt2_conf1.rs │ │ ├── comb_pd_site0_unit2_vt2_conf2.rs │ │ ├── comb_pd_site0_unit3_vt0_conf1.rs │ │ ├── comb_pd_site0_unit3_vt0_conf2.rs │ │ ├── comb_pd_site0_unit3_vt1_conf1.rs │ │ ├── comb_pd_site0_unit3_vt1_conf2.rs │ │ ├── comb_pd_site0_unit3_vt2_conf1.rs │ │ ├── comb_pd_site0_unit3_vt2_conf2.rs │ │ ├── comb_pd_site1_unit0_vt0_conf1.rs │ │ ├── comb_pd_site1_unit0_vt0_conf2.rs │ │ ├── comb_pd_site1_unit0_vt1_conf1.rs │ │ ├── comb_pd_site1_unit0_vt1_conf2.rs │ │ ├── comb_pd_site1_unit0_vt2_conf1.rs │ │ ├── comb_pd_site1_unit0_vt2_conf2.rs │ │ ├── comb_pd_site1_unit1_vt0_conf1.rs │ │ ├── comb_pd_site1_unit1_vt0_conf2.rs │ │ ├── comb_pd_site1_unit1_vt1_conf1.rs │ │ ├── comb_pd_site1_unit1_vt1_conf2.rs │ │ ├── comb_pd_site1_unit1_vt2_conf1.rs │ │ ├── comb_pd_site1_unit1_vt2_conf2.rs │ │ ├── comb_pd_site1_unit2_vt0_conf1.rs │ │ ├── comb_pd_site1_unit2_vt0_conf2.rs │ │ ├── comb_pd_site1_unit2_vt1_conf1.rs │ │ ├── comb_pd_site1_unit2_vt1_conf2.rs │ │ ├── comb_pd_site1_unit2_vt2_conf1.rs │ │ ├── comb_pd_site1_unit2_vt2_conf2.rs │ │ ├── comb_pd_site1_unit3_vt0_conf1.rs │ │ ├── comb_pd_site1_unit3_vt0_conf2.rs │ │ ├── comb_pd_site1_unit3_vt1_conf1.rs │ │ ├── comb_pd_site1_unit3_vt1_conf2.rs │ │ ├── comb_pd_site1_unit3_vt2_conf1.rs │ │ ├── comb_pd_site1_unit3_vt2_conf2.rs │ │ ├── comb_pd_site2_unit0_vt0_conf1.rs │ │ ├── comb_pd_site2_unit0_vt0_conf2.rs │ │ ├── comb_pd_site2_unit0_vt1_conf1.rs │ │ ├── comb_pd_site2_unit0_vt1_conf2.rs │ │ ├── comb_pd_site2_unit0_vt2_conf1.rs │ │ ├── comb_pd_site2_unit0_vt2_conf2.rs │ │ ├── comb_pd_site2_unit1_vt0_conf1.rs │ │ ├── comb_pd_site2_unit1_vt0_conf2.rs │ │ ├── comb_pd_site2_unit1_vt1_conf1.rs │ │ ├── comb_pd_site2_unit1_vt1_conf2.rs │ │ ├── comb_pd_site2_unit1_vt2_conf1.rs │ │ ├── comb_pd_site2_unit1_vt2_conf2.rs │ │ ├── comb_pd_site2_unit2_vt0_conf1.rs │ │ ├── comb_pd_site2_unit2_vt0_conf2.rs │ │ ├── comb_pd_site2_unit2_vt1_conf1.rs │ │ ├── comb_pd_site2_unit2_vt1_conf2.rs │ │ ├── comb_pd_site2_unit2_vt2_conf1.rs │ │ ├── comb_pd_site2_unit2_vt2_conf2.rs │ │ ├── comb_pd_site2_unit3_vt0_conf1.rs │ │ ├── comb_pd_site2_unit3_vt0_conf2.rs │ │ ├── comb_pd_site2_unit3_vt1_conf1.rs │ │ ├── comb_pd_site2_unit3_vt1_conf2.rs │ │ ├── comb_pd_site2_unit3_vt2_conf1.rs │ │ ├── comb_pd_site2_unit3_vt2_conf2.rs │ │ ├── comb_pd_site3_unit0_vt0_conf1.rs │ │ ├── comb_pd_site3_unit0_vt0_conf2.rs │ │ ├── comb_pd_site3_unit0_vt1_conf1.rs │ │ ├── comb_pd_site3_unit0_vt1_conf2.rs │ │ ├── comb_pd_site3_unit0_vt2_conf1.rs │ │ ├── comb_pd_site3_unit0_vt2_conf2.rs │ │ ├── comb_pd_site3_unit1_vt0_conf1.rs │ │ ├── comb_pd_site3_unit1_vt0_conf2.rs │ │ ├── comb_pd_site3_unit1_vt1_conf1.rs │ │ ├── comb_pd_site3_unit1_vt1_conf2.rs │ │ ├── comb_pd_site3_unit1_vt2_conf1.rs │ │ ├── comb_pd_site3_unit1_vt2_conf2.rs │ │ ├── comb_pd_site3_unit2_vt0_conf1.rs │ │ ├── comb_pd_site3_unit2_vt0_conf2.rs │ │ ├── comb_pd_site3_unit2_vt1_conf1.rs │ │ ├── comb_pd_site3_unit2_vt1_conf2.rs │ │ ├── comb_pd_site3_unit2_vt2_conf1.rs │ │ ├── comb_pd_site3_unit2_vt2_conf2.rs │ │ ├── comb_pd_site3_unit3_vt0_conf1.rs │ │ ├── comb_pd_site3_unit3_vt0_conf2.rs │ │ ├── comb_pd_site3_unit3_vt1_conf1.rs │ │ ├── comb_pd_site3_unit3_vt1_conf2.rs │ │ ├── comb_pd_site3_unit3_vt2_conf1.rs │ │ ├── comb_pd_site3_unit3_vt2_conf2.rs │ │ ├── dbias_channel0_sel.rs │ │ ├── dbias_channel1_sel.rs │ │ ├── dbias_channel2_sel.rs │ │ ├── dbias_channel3_sel.rs │ │ ├── dbias_channel4_sel.rs │ │ ├── dbias_channel_sel0.rs │ │ ├── dbias_channel_sel1.rs │ │ ├── dbias_cmd0.rs │ │ ├── dbias_cmd1.rs │ │ ├── dbias_cmd2.rs │ │ ├── dbias_cmd3.rs │ │ ├── dbias_cmd4.rs │ │ ├── dbias_timer.rs │ │ ├── pmup_bitmap_high0.rs │ │ ├── pmup_bitmap_high1.rs │ │ ├── pmup_bitmap_high2.rs │ │ ├── pmup_bitmap_high3.rs │ │ ├── pmup_bitmap_high4.rs │ │ ├── pmup_bitmap_low0.rs │ │ ├── pmup_bitmap_low1.rs │ │ ├── pmup_bitmap_low2.rs │ │ ├── pmup_bitmap_low3.rs │ │ ├── pmup_bitmap_low4.rs │ │ ├── pmup_channel_cfg.rs │ │ ├── pmup_drv_cfg.rs │ │ └── value_update.rs │ ├── sha.rs │ ├── sha │ │ ├── _3_busy.rs │ │ ├── _3_clean_m.rs │ │ ├── _3_clear_int.rs │ │ ├── _3_continue.rs │ │ ├── _3_dma_block_num.rs │ │ ├── _3_dma_continue.rs │ │ ├── _3_dma_start.rs │ │ ├── _3_int_ena.rs │ │ ├── _3_m_mem.rs │ │ ├── _3_m_out_mem.rs │ │ ├── _3_mode.rs │ │ ├── _3_shake_length.rs │ │ ├── _3_start.rs │ │ ├── busy.rs │ │ ├── clear_irq.rs │ │ ├── continue_.rs │ │ ├── dma_block_num.rs │ │ ├── dma_continue.rs │ │ ├── dma_start.rs │ │ ├── h_mem.rs │ │ ├── irq_ena.rs │ │ ├── m_mem.rs │ │ ├── mode.rs │ │ ├── start.rs │ │ ├── t_length.rs │ │ └── t_string.rs │ ├── slc.rs │ ├── slc │ │ ├── slc0_len_conf.rs │ │ ├── slc0_length.rs │ │ ├── slc0_rx_sharemem_end.rs │ │ ├── slc0_rx_sharemem_start.rs │ │ ├── slc0_tx_sharemem_end.rs │ │ ├── slc0_tx_sharemem_start.rs │ │ ├── slc0int_clr.rs │ │ ├── slc0int_ena.rs │ │ ├── slc0int_raw.rs │ │ ├── slc0int_st.rs │ │ ├── slc0rx_link.rs │ │ ├── slc0rx_link_addr.rs │ │ ├── slc0token1.rs │ │ ├── slc0tx_link.rs │ │ ├── slc0tx_link_addr.rs │ │ ├── slc1_rx_sharemem_end.rs │ │ ├── slc1_rx_sharemem_start.rs │ │ ├── slc1_tx_sharemem_end.rs │ │ ├── slc1_tx_sharemem_start.rs │ │ ├── slc1int_clr.rs │ │ ├── slc1int_ena1.rs │ │ ├── slc1int_raw.rs │ │ ├── slc1int_st1.rs │ │ ├── slc1rx_link.rs │ │ ├── slc1rx_link_addr.rs │ │ ├── slc1token1.rs │ │ ├── slc1tx_link.rs │ │ ├── slc1tx_link_addr.rs │ │ ├── slc_burst_len.rs │ │ ├── slc_rx_dscr_conf.rs │ │ ├── slcconf0.rs │ │ ├── slcconf1.rs │ │ └── slcintvec_tohost.rs │ ├── soc_etm.rs │ ├── soc_etm │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── evt_id.rs │ │ │ └── task_id.rs │ │ ├── ch_ena_ad0.rs │ │ ├── ch_ena_ad0_clr.rs │ │ ├── ch_ena_ad0_set.rs │ │ ├── ch_ena_ad1.rs │ │ ├── ch_ena_ad1_clr.rs │ │ ├── ch_ena_ad1_set.rs │ │ ├── clk_en.rs │ │ ├── evt_st0.rs │ │ ├── evt_st0_clr.rs │ │ ├── evt_st1.rs │ │ ├── evt_st1_clr.rs │ │ ├── evt_st2.rs │ │ ├── evt_st2_clr.rs │ │ ├── evt_st3.rs │ │ ├── evt_st3_clr.rs │ │ ├── task_st0.rs │ │ ├── task_st0_clr.rs │ │ ├── task_st1.rs │ │ ├── task_st1_clr.rs │ │ ├── task_st2.rs │ │ ├── task_st2_clr.rs │ │ ├── task_st3.rs │ │ ├── task_st3_clr.rs │ │ ├── task_st4.rs │ │ └── task_st4_clr.rs │ ├── spi0.rs │ ├── spi0 │ │ ├── axi_err_addr.rs │ │ ├── axi_err_resp_en.rs │ │ ├── cache_fctrl.rs │ │ ├── cache_sctrl.rs │ │ ├── clock.rs │ │ ├── clock_gate.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── ctrl1.rs │ │ ├── ctrl2.rs │ │ ├── ddr.rs │ │ ├── din_mode.rs │ │ ├── din_num.rs │ │ ├── dout_mode.rs │ │ ├── dpa_ctrl.rs │ │ ├── ecc_ctrl.rs │ │ ├── ecc_err_addr.rs │ │ ├── fmem_pms0_attr.rs │ │ ├── fmem_pms1_attr.rs │ │ ├── fmem_pms2_attr.rs │ │ ├── fmem_pms3_attr.rs │ │ ├── fmem_pms_addr.rs │ │ ├── fmem_pms_size.rs │ │ ├── fsm.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── misc.rs │ │ ├── mmu_item_content.rs │ │ ├── mmu_item_index.rs │ │ ├── mmu_power_ctrl.rs │ │ ├── nand_flash_cfg_data0.rs │ │ ├── nand_flash_cfg_data1.rs │ │ ├── nand_flash_cfg_data2.rs │ │ ├── nand_flash_cmd_lut0.rs │ │ ├── nand_flash_en.rs │ │ ├── nand_flash_spi_seq0.rs │ │ ├── nand_flash_sr_addr0.rs │ │ ├── nand_flash_sr_din0.rs │ │ ├── pms_reject.rs │ │ ├── pms_reject_addr.rs │ │ ├── rd_status.rs │ │ ├── registerrnd_eco_high.rs │ │ ├── registerrnd_eco_low.rs │ │ ├── smem_ac.rs │ │ ├── smem_axi_addr_ctrl.rs │ │ ├── smem_ddr.rs │ │ ├── smem_din_hex_mode.rs │ │ ├── smem_din_hex_num.rs │ │ ├── smem_din_mode.rs │ │ ├── smem_din_num.rs │ │ ├── smem_dout_hex_mode.rs │ │ ├── smem_dout_mode.rs │ │ ├── smem_ecc_ctrl.rs │ │ ├── smem_pms0_attr.rs │ │ ├── smem_pms1_attr.rs │ │ ├── smem_pms2_attr.rs │ │ ├── smem_pms3_attr.rs │ │ ├── smem_pms_addr.rs │ │ ├── smem_pms_size.rs │ │ ├── smem_timing_cali.rs │ │ ├── sram_clk.rs │ │ ├── sram_cmd.rs │ │ ├── sram_drd_cmd.rs │ │ ├── sram_dwr_cmd.rs │ │ ├── timing_cali.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ ├── xts_destination.rs │ │ ├── xts_destroy.rs │ │ ├── xts_linesize.rs │ │ ├── xts_physical_address.rs │ │ ├── xts_plain_base.rs │ │ ├── xts_pseudo_round_conf.rs │ │ ├── xts_release.rs │ │ ├── xts_state.rs │ │ └── xts_trigger.rs │ ├── spi1.rs │ ├── spi1 │ │ ├── addr.rs │ │ ├── cache_fctrl.rs │ │ ├── clock.rs │ │ ├── clock_gate.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── ctrl1.rs │ │ ├── ctrl2.rs │ │ ├── ddr.rs │ │ ├── flash_sus_cmd.rs │ │ ├── flash_sus_ctrl.rs │ │ ├── flash_waiti_ctrl.rs │ │ ├── flash_waiti_ctrl1.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── misc.rs │ │ ├── miso_dlen.rs │ │ ├── mosi_dlen.rs │ │ ├── rd_status.rs │ │ ├── sus_status.rs │ │ ├── timing_cali.rs │ │ ├── tx_crc.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ └── w.rs │ ├── spi2.rs │ ├── spi2 │ │ ├── spi_addr.rs │ │ ├── spi_clk_gate.rs │ │ ├── spi_clock.rs │ │ ├── spi_cmd.rs │ │ ├── spi_ctrl.rs │ │ ├── spi_din_mode.rs │ │ ├── spi_din_num.rs │ │ ├── spi_dma_conf.rs │ │ ├── spi_dma_int_clr.rs │ │ ├── spi_dma_int_ena.rs │ │ ├── spi_dma_int_raw.rs │ │ ├── spi_dma_int_set.rs │ │ ├── spi_dma_int_st.rs │ │ ├── spi_dout_mode.rs │ │ ├── spi_misc.rs │ │ ├── spi_ms_dlen.rs │ │ ├── spi_slave.rs │ │ ├── spi_slave1.rs │ │ ├── spi_user.rs │ │ ├── spi_user1.rs │ │ ├── spi_user2.rs │ │ ├── spi_w0.rs │ │ ├── spi_w1.rs │ │ ├── spi_w10.rs │ │ ├── spi_w11.rs │ │ ├── spi_w12.rs │ │ ├── spi_w13.rs │ │ ├── spi_w14.rs │ │ ├── spi_w15.rs │ │ ├── spi_w2.rs │ │ ├── spi_w3.rs │ │ ├── spi_w4.rs │ │ ├── spi_w5.rs │ │ ├── spi_w6.rs │ │ ├── spi_w7.rs │ │ ├── spi_w8.rs │ │ └── spi_w9.rs │ ├── systimer.rs │ ├── systimer │ │ ├── comp_load.rs │ │ ├── conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── real_target.rs │ │ ├── real_target │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── target_conf.rs │ │ ├── trgt.rs │ │ ├── trgt │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── unit_load.rs │ │ ├── unit_op.rs │ │ ├── unit_value.rs │ │ ├── unit_value │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── unitload.rs │ │ └── unitload │ │ │ ├── hi.rs │ │ │ └── lo.rs │ ├── tee.rs │ ├── tee │ │ ├── clock_gate.rs │ │ └── m_mode_ctrl.rs │ ├── timg0.rs │ ├── timg0 │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── regclk.rs │ │ ├── rtccalicfg.rs │ │ ├── rtccalicfg1.rs │ │ ├── rtccalicfg2.rs │ │ ├── t.rs │ │ ├── t │ │ │ ├── alarmhi.rs │ │ │ ├── alarmlo.rs │ │ │ ├── config.rs │ │ │ ├── hi.rs │ │ │ ├── lo.rs │ │ │ ├── load.rs │ │ │ ├── loadhi.rs │ │ │ ├── loadlo.rs │ │ │ └── update.rs │ │ ├── wdtconfig.rs │ │ ├── wdtconfig0.rs │ │ ├── wdtconfig1.rs │ │ ├── wdtfeed.rs │ │ └── wdtwprotect.rs │ ├── trace.rs │ ├── trace │ │ ├── ahb_config.rs │ │ ├── clock_gate.rs │ │ ├── config.rs │ │ ├── fifo_status.rs │ │ ├── filter_comparator_control.rs │ │ ├── filter_control.rs │ │ ├── filter_match_control.rs │ │ ├── filter_p_comparator_match.rs │ │ ├── filter_s_comparator_match.rs │ │ ├── intr_clr.rs │ │ ├── intr_ena.rs │ │ ├── intr_raw.rs │ │ ├── mem_addr_update.rs │ │ ├── mem_current_addr.rs │ │ ├── mem_end_addr.rs │ │ ├── mem_start_addr.rs │ │ ├── resync_prolonged.rs │ │ └── trigger.rs │ ├── uart0.rs │ ├── uart0 │ │ ├── afifo_status.rs │ │ ├── at_cmd_char_sync.rs │ │ ├── at_cmd_gaptout_sync.rs │ │ ├── at_cmd_postcnt_sync.rs │ │ ├── at_cmd_precnt_sync.rs │ │ ├── clk_conf.rs │ │ ├── clkdiv_sync.rs │ │ ├── conf0_sync.rs │ │ ├── conf1.rs │ │ ├── fifo.rs │ │ ├── fsm_status.rs │ │ ├── highpulse.rs │ │ ├── hwfc_conf_sync.rs │ │ ├── id.rs │ │ ├── idle_conf_sync.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lowpulse.rs │ │ ├── mem_conf.rs │ │ ├── mem_rx_status.rs │ │ ├── mem_tx_status.rs │ │ ├── negpulse.rs │ │ ├── pospulse.rs │ │ ├── reg_update.rs │ │ ├── rs485_conf_sync.rs │ │ ├── rx_filt.rs │ │ ├── rxd_cnt.rs │ │ ├── sleep_conf0.rs │ │ ├── sleep_conf1.rs │ │ ├── sleep_conf2.rs │ │ ├── status.rs │ │ ├── swfc_conf0_sync.rs │ │ ├── swfc_conf1.rs │ │ ├── tout_conf_sync.rs │ │ └── txbrk_conf_sync.rs │ ├── usb_device.rs │ └── usb_device │ │ ├── bus_reset_st.rs │ │ ├── chip_rst.rs │ │ ├── conf0.rs │ │ ├── config_update.rs │ │ ├── ep1.rs │ │ ├── ep1_conf.rs │ │ ├── fram_num.rs │ │ ├── get_line_code_w0.rs │ │ ├── get_line_code_w1.rs │ │ ├── in_ep0_st.rs │ │ ├── in_ep1_st.rs │ │ ├── in_ep2_st.rs │ │ ├── in_ep3_st.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── jfifo_st.rs │ │ ├── mem_conf.rs │ │ ├── misc_conf.rs │ │ ├── out_ep0_st.rs │ │ ├── out_ep1_st.rs │ │ ├── out_ep2_st.rs │ │ ├── ser_afifo_config.rs │ │ ├── serial_ep_timeout0.rs │ │ ├── serial_ep_timeout1.rs │ │ ├── set_line_code_w0.rs │ │ ├── set_line_code_w1.rs │ │ └── test.rs └── svd │ ├── esp32c61.base.svd │ └── patches │ ├── _date.yml │ └── esp32c61.yaml ├── esp32h2 ├── .cargo │ └── config.toml ├── Cargo.toml ├── README.md ├── build.rs ├── device.x ├── rust-toolchain.toml ├── src │ ├── aes.rs │ ├── aes │ │ ├── aad_block_num.rs │ │ ├── block_mode.rs │ │ ├── block_num.rs │ │ ├── continue_.rs │ │ ├── dma_enable.rs │ │ ├── dma_exit.rs │ │ ├── endian.rs │ │ ├── h_mem.rs │ │ ├── inc_sel.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── iv_mem.rs │ │ ├── j0_mem.rs │ │ ├── key.rs │ │ ├── mode.rs │ │ ├── remainder_bit_num.rs │ │ ├── state.rs │ │ ├── t0_mem.rs │ │ ├── text_in.rs │ │ ├── text_out.rs │ │ └── trigger.rs │ ├── apb_saradc.rs │ ├── apb_saradc │ │ ├── arb_ctrl.rs │ │ ├── cali.rs │ │ ├── clkm_conf.rs │ │ ├── ctrl.rs │ │ ├── ctrl2.rs │ │ ├── dma_conf.rs │ │ ├── filter_ctrl0.rs │ │ ├── filter_ctrl1.rs │ │ ├── fsm_wait.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── onetime_sample.rs │ │ ├── sar1_status.rs │ │ ├── sar1data_status.rs │ │ ├── sar2_status.rs │ │ ├── sar2data_status.rs │ │ ├── sar_patt_tab1.rs │ │ ├── sar_patt_tab2.rs │ │ ├── thres0_ctrl.rs │ │ ├── thres1_ctrl.rs │ │ ├── thres_ctrl.rs │ │ ├── tsens_ctrl.rs │ │ ├── tsens_ctrl2.rs │ │ ├── tsens_sample.rs │ │ └── tsens_wake.rs │ ├── assist_debug.rs │ ├── assist_debug │ │ ├── clock_gate.rs │ │ ├── core_x_iram0_dram0_exception_monitor.rs │ │ ├── cpu.rs │ │ └── cpu │ │ │ ├── area_dram0_0_max.rs │ │ │ ├── area_dram0_0_min.rs │ │ │ ├── area_dram0_1_max.rs │ │ │ ├── area_dram0_1_min.rs │ │ │ ├── area_pc.rs │ │ │ ├── area_pif_0_max.rs │ │ │ ├── area_pif_0_min.rs │ │ │ ├── area_pif_1_max.rs │ │ │ ├── area_pif_1_min.rs │ │ │ ├── area_sp.rs │ │ │ ├── debug_mode.rs │ │ │ ├── dram0_exception_monitor_0.rs │ │ │ ├── dram0_exception_monitor_1.rs │ │ │ ├── dram0_exception_monitor_2.rs │ │ │ ├── dram0_exception_monitor_3.rs │ │ │ ├── intr_clr.rs │ │ │ ├── intr_ena.rs │ │ │ ├── intr_raw.rs │ │ │ ├── iram0_exception_monitor_0.rs │ │ │ ├── iram0_exception_monitor_1.rs │ │ │ ├── lastpc_before_exception.rs │ │ │ ├── montr_ena.rs │ │ │ ├── rcd_en.rs │ │ │ ├── rcd_pdebugpc.rs │ │ │ ├── rcd_pdebugsp.rs │ │ │ ├── sp_max.rs │ │ │ ├── sp_min.rs │ │ │ └── sp_pc.rs │ ├── clint.rs │ ├── clint │ │ ├── msip.rs │ │ ├── mtime.rs │ │ ├── mtimecmp.rs │ │ ├── mtimectl.rs │ │ ├── usip.rs │ │ ├── utime.rs │ │ ├── utimecmp.rs │ │ └── utimectl.rs │ ├── dma.rs │ ├── dma │ │ ├── ahb_test.rs │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── in_conf0.rs │ │ │ ├── in_conf1.rs │ │ │ ├── in_dscr.rs │ │ │ ├── in_dscr_bf0.rs │ │ │ ├── in_dscr_bf1.rs │ │ │ ├── in_err_eof_des_addr.rs │ │ │ ├── in_link.rs │ │ │ ├── in_peri_sel.rs │ │ │ ├── in_pop.rs │ │ │ ├── in_pri.rs │ │ │ ├── in_state.rs │ │ │ ├── in_suc_eof_des_addr.rs │ │ │ ├── infifo_status.rs │ │ │ ├── out_conf0.rs │ │ │ ├── out_conf1.rs │ │ │ ├── out_dscr.rs │ │ │ ├── out_dscr_bf0.rs │ │ │ ├── out_dscr_bf1.rs │ │ │ ├── out_eof_bfr_des_addr.rs │ │ │ ├── out_eof_des_addr.rs │ │ │ ├── out_link.rs │ │ │ ├── out_peri_sel.rs │ │ │ ├── out_pri.rs │ │ │ ├── out_push.rs │ │ │ ├── out_state.rs │ │ │ └── outfifo_status.rs │ │ ├── date.rs │ │ ├── in_int_ch.rs │ │ ├── in_int_ch │ │ │ ├── clr.rs │ │ │ ├── ena.rs │ │ │ ├── raw.rs │ │ │ └── st.rs │ │ ├── misc_conf.rs │ │ ├── out_int_ch.rs │ │ └── out_int_ch │ │ │ ├── clr.rs │ │ │ ├── ena.rs │ │ │ ├── raw.rs │ │ │ └── st.rs │ ├── ds.rs │ ├── ds │ │ ├── box_mem.rs │ │ ├── iv_mem.rs │ │ ├── m_mem.rs │ │ ├── query_busy.rs │ │ ├── query_check.rs │ │ ├── query_key_wrong.rs │ │ ├── rb_mem.rs │ │ ├── set_continue.rs │ │ ├── set_finish.rs │ │ ├── set_start.rs │ │ ├── x_mem.rs │ │ ├── y_mem.rs │ │ └── z_mem.rs │ ├── ecc.rs │ ├── ecc │ │ ├── k_mem.rs │ │ ├── mult_conf.rs │ │ ├── mult_int_clr.rs │ │ ├── mult_int_ena.rs │ │ ├── mult_int_raw.rs │ │ ├── mult_int_st.rs │ │ ├── px_mem.rs │ │ ├── py_mem.rs │ │ ├── qx_mem.rs │ │ ├── qy_mem.rs │ │ └── qz_mem.rs │ ├── efuse.rs │ ├── efuse │ │ ├── clk.rs │ │ ├── cmd.rs │ │ ├── conf.rs │ │ ├── dac_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pgm_check_value0.rs │ │ ├── pgm_check_value1.rs │ │ ├── pgm_check_value2.rs │ │ ├── pgm_data0.rs │ │ ├── pgm_data1.rs │ │ ├── pgm_data2.rs │ │ ├── pgm_data3.rs │ │ ├── pgm_data4.rs │ │ ├── pgm_data5.rs │ │ ├── pgm_data6.rs │ │ ├── pgm_data7.rs │ │ ├── rd_key0_data0.rs │ │ ├── rd_key0_data1.rs │ │ ├── rd_key0_data2.rs │ │ ├── rd_key0_data3.rs │ │ ├── rd_key0_data4.rs │ │ ├── rd_key0_data5.rs │ │ ├── rd_key0_data6.rs │ │ ├── rd_key0_data7.rs │ │ ├── rd_key1_data0.rs │ │ ├── rd_key1_data1.rs │ │ ├── rd_key1_data2.rs │ │ ├── rd_key1_data3.rs │ │ ├── rd_key1_data4.rs │ │ ├── rd_key1_data5.rs │ │ ├── rd_key1_data6.rs │ │ ├── rd_key1_data7.rs │ │ ├── rd_key2_data0.rs │ │ ├── rd_key2_data1.rs │ │ ├── rd_key2_data2.rs │ │ ├── rd_key2_data3.rs │ │ ├── rd_key2_data4.rs │ │ ├── rd_key2_data5.rs │ │ ├── rd_key2_data6.rs │ │ ├── rd_key2_data7.rs │ │ ├── rd_key3_data0.rs │ │ ├── rd_key3_data1.rs │ │ ├── rd_key3_data2.rs │ │ ├── rd_key3_data3.rs │ │ ├── rd_key3_data4.rs │ │ ├── rd_key3_data5.rs │ │ ├── rd_key3_data6.rs │ │ ├── rd_key3_data7.rs │ │ ├── rd_key4_data0.rs │ │ ├── rd_key4_data1.rs │ │ ├── rd_key4_data2.rs │ │ ├── rd_key4_data3.rs │ │ ├── rd_key4_data4.rs │ │ ├── rd_key4_data5.rs │ │ ├── rd_key4_data6.rs │ │ ├── rd_key4_data7.rs │ │ ├── rd_key5_data0.rs │ │ ├── rd_key5_data1.rs │ │ ├── rd_key5_data2.rs │ │ ├── rd_key5_data3.rs │ │ ├── rd_key5_data4.rs │ │ ├── rd_key5_data5.rs │ │ ├── rd_key5_data6.rs │ │ ├── rd_key5_data7.rs │ │ ├── rd_mac_sys_0.rs │ │ ├── rd_mac_sys_1.rs │ │ ├── rd_mac_sys_2.rs │ │ ├── rd_mac_sys_3.rs │ │ ├── rd_mac_sys_4.rs │ │ ├── rd_mac_sys_5.rs │ │ ├── rd_repeat_data0.rs │ │ ├── rd_repeat_data1.rs │ │ ├── rd_repeat_data2.rs │ │ ├── rd_repeat_data3.rs │ │ ├── rd_repeat_data4.rs │ │ ├── rd_repeat_err0.rs │ │ ├── rd_repeat_err1.rs │ │ ├── rd_repeat_err2.rs │ │ ├── rd_repeat_err3.rs │ │ ├── rd_repeat_err4.rs │ │ ├── rd_rs_err0.rs │ │ ├── rd_rs_err1.rs │ │ ├── rd_sys_part1_data0.rs │ │ ├── rd_sys_part1_data1.rs │ │ ├── rd_sys_part1_data2.rs │ │ ├── rd_sys_part1_data3.rs │ │ ├── rd_sys_part1_data4.rs │ │ ├── rd_sys_part1_data5.rs │ │ ├── rd_sys_part1_data6.rs │ │ ├── rd_sys_part1_data7.rs │ │ ├── rd_sys_part2_data0.rs │ │ ├── rd_sys_part2_data1.rs │ │ ├── rd_sys_part2_data2.rs │ │ ├── rd_sys_part2_data3.rs │ │ ├── rd_sys_part2_data4.rs │ │ ├── rd_sys_part2_data5.rs │ │ ├── rd_sys_part2_data6.rs │ │ ├── rd_sys_part2_data7.rs │ │ ├── rd_tim_conf.rs │ │ ├── rd_usr_data0.rs │ │ ├── rd_usr_data1.rs │ │ ├── rd_usr_data2.rs │ │ ├── rd_usr_data3.rs │ │ ├── rd_usr_data4.rs │ │ ├── rd_usr_data5.rs │ │ ├── rd_usr_data6.rs │ │ ├── rd_usr_data7.rs │ │ ├── rd_wr_dis.rs │ │ ├── status.rs │ │ ├── wr_tim_conf0_rs_bypass.rs │ │ ├── wr_tim_conf1.rs │ │ └── wr_tim_conf2.rs │ ├── generic.rs │ ├── generic │ │ └── raw.rs │ ├── gpio.rs │ ├── gpio │ │ ├── bt_select.rs │ │ ├── clock_gate.rs │ │ ├── cpusdio_int.rs │ │ ├── enable.rs │ │ ├── enable_w1tc.rs │ │ ├── enable_w1ts.rs │ │ ├── func_in_sel_cfg.rs │ │ ├── func_out_sel_cfg.rs │ │ ├── in_.rs │ │ ├── out.rs │ │ ├── out_w1tc.rs │ │ ├── out_w1ts.rs │ │ ├── pcpu_int.rs │ │ ├── pcpu_nmi_int.rs │ │ ├── pin.rs │ │ ├── sdio_select.rs │ │ ├── status.rs │ │ ├── status_next.rs │ │ ├── status_w1tc.rs │ │ ├── status_w1ts.rs │ │ └── strap.rs │ ├── gpio_sd.rs │ ├── gpio_sd │ │ ├── clock_gate.rs │ │ ├── etm_event_ch_cfg.rs │ │ ├── etm_task_p0_cfg.rs │ │ ├── etm_task_p1_cfg.rs │ │ ├── etm_task_p2_cfg.rs │ │ ├── etm_task_p3_cfg.rs │ │ ├── etm_task_p4_cfg.rs │ │ ├── etm_task_p5_cfg.rs │ │ ├── etm_task_p6_cfg.rs │ │ ├── glitch_filter_ch.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pad_comp_config.rs │ │ ├── pad_comp_filter.rs │ │ ├── sigmadelta.rs │ │ └── sigmadelta_misc.rs │ ├── hmac.rs │ ├── hmac │ │ ├── one_block.rs │ │ ├── query_busy.rs │ │ ├── query_error.rs │ │ ├── rd_result_mem.rs │ │ ├── set_invalidate_ds.rs │ │ ├── set_invalidate_jtag.rs │ │ ├── set_message_end.rs │ │ ├── set_message_ing.rs │ │ ├── set_message_one.rs │ │ ├── set_message_pad.rs │ │ ├── set_para_finish.rs │ │ ├── set_para_key.rs │ │ ├── set_para_purpose.rs │ │ ├── set_result_finish.rs │ │ ├── set_start.rs │ │ ├── soft_jtag_ctrl.rs │ │ ├── wr_jtag.rs │ │ └── wr_message_mem.rs │ ├── hp_apm.rs │ ├── hp_apm │ │ ├── clock_gate.rs │ │ ├── func_ctrl.rs │ │ ├── int_en.rs │ │ ├── m.rs │ │ ├── m │ │ │ ├── exception_info0.rs │ │ │ ├── exception_info1.rs │ │ │ ├── status.rs │ │ │ └── status_clr.rs │ │ ├── region.rs │ │ ├── region │ │ │ ├── addr_end.rs │ │ │ ├── addr_start.rs │ │ │ └── pms_attr.rs │ │ └── region_filter_en.rs │ ├── hp_sys.rs │ ├── hp_sys │ │ ├── clock_gate.rs │ │ ├── cpu_peri_timeout_addr.rs │ │ ├── cpu_peri_timeout_conf.rs │ │ ├── cpu_peri_timeout_uid.rs │ │ ├── external_device_encrypt_decrypt_control.rs │ │ ├── hp_peri_timeout_addr.rs │ │ ├── hp_peri_timeout_conf.rs │ │ ├── hp_peri_timeout_uid.rs │ │ ├── mem_test_conf.rs │ │ ├── rnd_eco.rs │ │ ├── rnd_eco_high.rs │ │ ├── rnd_eco_low.rs │ │ ├── rom_table.rs │ │ ├── rom_table_lock.rs │ │ ├── sec_dpa_conf.rs │ │ └── sram_usage_conf.rs │ ├── i2c0.rs │ ├── i2c0 │ │ ├── clk_conf.rs │ │ ├── comd.rs │ │ ├── ctr.rs │ │ ├── data.rs │ │ ├── fifo_conf.rs │ │ ├── fifo_st.rs │ │ ├── filter_cfg.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── rxfifo_start_addr.rs │ │ ├── scl_high_period.rs │ │ ├── scl_low_period.rs │ │ ├── scl_main_st_time_out.rs │ │ ├── scl_rstart_setup.rs │ │ ├── scl_sp_conf.rs │ │ ├── scl_st_time_out.rs │ │ ├── scl_start_hold.rs │ │ ├── scl_stop_hold.rs │ │ ├── scl_stop_setup.rs │ │ ├── scl_stretch_conf.rs │ │ ├── sda_hold.rs │ │ ├── sda_sample.rs │ │ ├── slave_addr.rs │ │ ├── sr.rs │ │ ├── to.rs │ │ └── txfifo_start_addr.rs │ ├── i2c_ana_mst.rs │ ├── i2c_ana_mst │ │ ├── ana_conf0.rs │ │ ├── ana_conf1.rs │ │ ├── ana_conf2.rs │ │ ├── burst_conf.rs │ │ ├── burst_status.rs │ │ ├── i2c0_conf.rs │ │ ├── i2c1_conf.rs │ │ ├── i2c_ctrl.rs │ │ └── i2c_ctrl1.rs │ ├── i2s0.rs │ ├── i2s0 │ │ ├── conf_sigle_data.rs │ │ ├── etm_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lc_hung_conf.rs │ │ ├── rx_clkm_conf.rs │ │ ├── rx_clkm_div_conf.rs │ │ ├── rx_conf.rs │ │ ├── rx_conf1.rs │ │ ├── rx_tdm_ctrl.rs │ │ ├── rx_timing.rs │ │ ├── rxeof_num.rs │ │ ├── state.rs │ │ ├── tx_clkm_conf.rs │ │ ├── tx_clkm_div_conf.rs │ │ ├── tx_conf.rs │ │ ├── tx_conf1.rs │ │ ├── tx_pcm2pdm_conf.rs │ │ ├── tx_pcm2pdm_conf1.rs │ │ ├── tx_tdm_ctrl.rs │ │ └── tx_timing.rs │ ├── ieee802154.rs │ ├── ieee802154 │ │ ├── ack_frame_pending_en.rs │ │ ├── ack_timeout.rs │ │ ├── bb_clk.rs │ │ ├── cca_busy_cnt.rs │ │ ├── cca_fail_cnt.rs │ │ ├── channel.rs │ │ ├── clk_counter.rs │ │ ├── clk_counter_match_val.rs │ │ ├── coex_pti.rs │ │ ├── command.rs │ │ ├── cont_rx_delay.rs │ │ ├── core_dummy_data.rs │ │ ├── core_gck_cfg.rs │ │ ├── crc_error_cnt.rs │ │ ├── ctrl_cfg.rs │ │ ├── dcdc_ctrl.rs │ │ ├── debug_ctrl.rs │ │ ├── debug_sel_cfg0.rs │ │ ├── debug_sel_cfg1.rs │ │ ├── dma_dummy.rs │ │ ├── dma_gck_cfg.rs │ │ ├── dtm_config.rs │ │ ├── dtm_pkt_counter.rs │ │ ├── dtm_tx_pkt_config.rs │ │ ├── ed_abort_cnt.rs │ │ ├── ed_scan_cfg.rs │ │ ├── ed_scan_coex_cnt.rs │ │ ├── ed_scan_duration.rs │ │ ├── enhance_ack_cfg.rs │ │ ├── error_cnt_clear.rs │ │ ├── event_en.rs │ │ ├── event_status.rs │ │ ├── ifs.rs │ │ ├── ifs_counter.rs │ │ ├── inf.rs │ │ ├── inf │ │ │ ├── extend_addr0.rs │ │ │ ├── extend_addr1.rs │ │ │ ├── pan_id.rs │ │ │ └── short_addr.rs │ │ ├── no_rss_detect_cnt.rs │ │ ├── paon_delay.rs │ │ ├── rx_abort_coex_cnt.rs │ │ ├── rx_abort_intr_ctrl.rs │ │ ├── rx_ack_abort_coex_cnt.rs │ │ ├── rx_ack_timeout_cnt.rs │ │ ├── rx_filter_fail_cnt.rs │ │ ├── rx_length.rs │ │ ├── rx_restart_cnt.rs │ │ ├── rx_status.rs │ │ ├── rxdma_addr.rs │ │ ├── rxdma_ctrl_state.rs │ │ ├── rxdma_err.rs │ │ ├── rxon_delay.rs │ │ ├── sec_ctrl.rs │ │ ├── sec_extend_address0.rs │ │ ├── sec_extend_address1.rs │ │ ├── sec_key.rs │ │ ├── sfd_timeout_cnt.rs │ │ ├── sfd_wait_symbol.rs │ │ ├── test_control.rs │ │ ├── time.rs │ │ ├── time │ │ │ ├── threshold.rs │ │ │ └── value.rs │ │ ├── tx_abort_interrupt_control.rs │ │ ├── tx_ack_abort_coex_cnt.rs │ │ ├── tx_break_coex_cnt.rs │ │ ├── tx_ccm_schedule_status.rs │ │ ├── tx_power.rs │ │ ├── tx_security_error_cnt.rs │ │ ├── tx_status.rs │ │ ├── txdma_addr.rs │ │ ├── txdma_ctrl_state.rs │ │ ├── txdma_err.rs │ │ ├── txen_stop_delay.rs │ │ ├── txoff_delay.rs │ │ ├── txon_delay.rs │ │ ├── txrx_path_delay.rs │ │ ├── txrx_status.rs │ │ └── txrx_switch_delay.rs │ ├── interrupt.rs │ ├── interrupt_core0.rs │ ├── interrupt_core0 │ │ ├── clock_gate.rs │ │ ├── core_0_intr_map.rs │ │ └── core_0_intr_status.rs │ ├── intpri.rs │ ├── intpri │ │ ├── clock_gate.rs │ │ ├── cpu_int_clear.rs │ │ ├── cpu_int_eip_status.rs │ │ ├── cpu_int_enable.rs │ │ ├── cpu_int_pri.rs │ │ ├── cpu_int_thresh.rs │ │ ├── cpu_int_type.rs │ │ ├── cpu_intr_from_cpu.rs │ │ ├── rnd_eco.rs │ │ ├── rnd_eco_high.rs │ │ └── rnd_eco_low.rs │ ├── io_mux.rs │ ├── io_mux │ │ ├── gpio.rs │ │ ├── modem_diag_en.rs │ │ └── pin_ctrl.rs │ ├── ledc.rs │ ├── ledc │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── conf0.rs │ │ │ ├── conf1.rs │ │ │ ├── duty.rs │ │ │ ├── duty_r.rs │ │ │ └── hpoint.rs │ │ ├── ch_gamma_conf.rs │ │ ├── ch_gamma_rd_addr.rs │ │ ├── ch_gamma_rd_data.rs │ │ ├── ch_gamma_wr.rs │ │ ├── ch_gamma_wr_addr.rs │ │ ├── conf.rs │ │ ├── evt_task_en0.rs │ │ ├── evt_task_en1.rs │ │ ├── evt_task_en2.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── timer.rs │ │ ├── timer │ │ │ ├── conf.rs │ │ │ └── value.rs │ │ ├── timer_cmp.rs │ │ └── timer_cnt_cap.rs │ ├── lib.rs │ ├── lp_ana.rs │ ├── lp_ana │ │ ├── bod_mode0_cntl.rs │ │ ├── bod_mode1_cntl.rs │ │ ├── ck_glitch_cntl.rs │ │ ├── fib_enable.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lp_int_clr.rs │ │ ├── lp_int_ena.rs │ │ ├── lp_int_raw.rs │ │ ├── lp_int_st.rs │ │ ├── pg_glitch_cntl.rs │ │ ├── vdd_source_cntl.rs │ │ ├── vddbat_bod_cntl.rs │ │ └── vddbat_charge_cntl.rs │ ├── lp_aon.rs │ ├── lp_aon │ │ ├── cpucore0_cfg.rs │ │ ├── ext_wakeup_cntl.rs │ │ ├── gpio_hold0.rs │ │ ├── gpio_hold1.rs │ │ ├── gpio_mux.rs │ │ ├── io_mux.rs │ │ ├── jtag_sel.rs │ │ ├── lpbus.rs │ │ ├── lpcore.rs │ │ ├── sar_cct.rs │ │ ├── sdio_active.rs │ │ ├── store0.rs │ │ ├── sys_cfg.rs │ │ └── usb.rs │ ├── lp_apm.rs │ ├── lp_apm │ │ ├── clock_gate.rs │ │ ├── func_ctrl.rs │ │ ├── int_en.rs │ │ ├── m.rs │ │ ├── m │ │ │ ├── exception_info0.rs │ │ │ ├── exception_info1.rs │ │ │ ├── status.rs │ │ │ └── status_clr.rs │ │ ├── region.rs │ │ ├── region │ │ │ ├── addr_end.rs │ │ │ ├── addr_start.rs │ │ │ └── pms_attr.rs │ │ └── region_filter_en.rs │ ├── lp_apm0.rs │ ├── lp_apm0 │ │ ├── clock_gate.rs │ │ ├── func_ctrl.rs │ │ ├── int_en.rs │ │ ├── m0_exception_info0.rs │ │ ├── m0_exception_info1.rs │ │ ├── m0_status.rs │ │ ├── m0_status_clr.rs │ │ ├── region0_addr_end.rs │ │ ├── region0_addr_start.rs │ │ ├── region0_pms_attr.rs │ │ ├── region1_addr_end.rs │ │ ├── region1_addr_start.rs │ │ ├── region1_pms_attr.rs │ │ ├── region2_addr_end.rs │ │ ├── region2_addr_start.rs │ │ ├── region2_pms_attr.rs │ │ ├── region3_addr_end.rs │ │ ├── region3_addr_start.rs │ │ ├── region3_pms_attr.rs │ │ └── region_filter_en.rs │ ├── lp_clkrst.rs │ ├── lp_clkrst │ │ ├── clk_to_hp.rs │ │ ├── cpu_reset.rs │ │ ├── fosc_cntl.rs │ │ ├── lp_clk_conf.rs │ │ ├── lp_clk_en.rs │ │ ├── lp_clk_po_en.rs │ │ ├── lp_rst_en.rs │ │ ├── lpmem_force.rs │ │ ├── lpperi.rs │ │ ├── rc32k_cntl.rs │ │ ├── reset_cause.rs │ │ └── xtal32k.rs │ ├── lp_peri.rs │ ├── lp_peri │ │ ├── bus_timeout.rs │ │ ├── bus_timeout_addr.rs │ │ ├── bus_timeout_uid.rs │ │ ├── clk_en.rs │ │ ├── cpu.rs │ │ ├── debug_sel0.rs │ │ ├── debug_sel1.rs │ │ ├── interrupt_source.rs │ │ ├── mem_ctrl.rs │ │ ├── reset_en.rs │ │ └── rng_data.rs │ ├── lp_timer.rs │ ├── lp_timer │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── main_buf0_high.rs │ │ ├── main_buf0_low.rs │ │ ├── main_buf1_high.rs │ │ ├── main_buf1_low.rs │ │ ├── main_overflow.rs │ │ ├── tar0_high.rs │ │ ├── tar0_low.rs │ │ └── update.rs │ ├── lp_wdt.rs │ ├── lp_wdt │ │ ├── config5.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── swd_conf.rs │ │ ├── swd_wprotect.rs │ │ ├── wdtconfig.rs │ │ ├── wdtconfig0.rs │ │ ├── wdtfeed.rs │ │ └── wdtwprotect.rs │ ├── mcpwm0.rs │ ├── mcpwm0 │ │ ├── cap_ch.rs │ │ ├── cap_ch_cfg.rs │ │ ├── cap_status.rs │ │ ├── cap_timer_cfg.rs │ │ ├── cap_timer_phase.rs │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── carrier_cfg.rs │ │ │ ├── dt_cfg.rs │ │ │ ├── dt_fed_cfg.rs │ │ │ ├── dt_red_cfg.rs │ │ │ ├── fh_cfg0.rs │ │ │ ├── fh_cfg1.rs │ │ │ ├── fh_status.rs │ │ │ ├── gen_.rs │ │ │ ├── gen_cfg0.rs │ │ │ ├── gen_force.rs │ │ │ ├── gen_stmp_cfg.rs │ │ │ ├── gen_tstmp_a.rs │ │ │ └── gen_tstmp_b.rs │ │ ├── clk.rs │ │ ├── clk_cfg.rs │ │ ├── evt_en.rs │ │ ├── fault_detect.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── operator_timersel.rs │ │ ├── task_en.rs │ │ ├── timer.rs │ │ ├── timer │ │ │ ├── cfg0.rs │ │ │ ├── cfg1.rs │ │ │ ├── status.rs │ │ │ └── sync.rs │ │ ├── timer_synci_cfg.rs │ │ └── update_cfg.rs │ ├── mem_monitor.rs │ ├── mem_monitor │ │ ├── clock_gate.rs │ │ ├── log_check_data.rs │ │ ├── log_data_mask.rs │ │ ├── log_max.rs │ │ ├── log_mem_addr_update.rs │ │ ├── log_mem_current_addr.rs │ │ ├── log_mem_end.rs │ │ ├── log_mem_full_flag.rs │ │ ├── log_mem_start.rs │ │ ├── log_min.rs │ │ └── log_setting.rs │ ├── modem_lpcon.rs │ ├── modem_lpcon │ │ ├── clk_conf.rs │ │ ├── clk_conf_force_on.rs │ │ ├── coex_lp_clk_conf.rs │ │ ├── mem_conf.rs │ │ ├── rst_conf.rs │ │ ├── test_conf.rs │ │ └── tick_conf.rs │ ├── modem_syscon.rs │ ├── modem_syscon │ │ ├── clk_conf.rs │ │ ├── clk_conf1.rs │ │ ├── clk_conf1_force_on.rs │ │ ├── clk_conf_force_on.rs │ │ ├── mem_conf.rs │ │ ├── modem_rst_conf.rs │ │ └── test_conf.rs │ ├── otp_debug.rs │ ├── otp_debug │ │ ├── apb2otp_en.rs │ │ ├── blk0_backup1_w1.rs │ │ ├── blk0_backup1_w2.rs │ │ ├── blk0_backup1_w3.rs │ │ ├── blk0_backup1_w4.rs │ │ ├── blk0_backup1_w5.rs │ │ ├── blk0_backup2_w1.rs │ │ ├── blk0_backup2_w2.rs │ │ ├── blk0_backup2_w3.rs │ │ ├── blk0_backup2_w4.rs │ │ ├── blk0_backup2_w5.rs │ │ ├── blk0_backup3_w1.rs │ │ ├── blk0_backup3_w2.rs │ │ ├── blk0_backup3_w3.rs │ │ ├── blk0_backup3_w4.rs │ │ ├── blk0_backup3_w5.rs │ │ ├── blk0_backup4_w1.rs │ │ ├── blk0_backup4_w2.rs │ │ ├── blk0_backup4_w3.rs │ │ ├── blk0_backup4_w4.rs │ │ ├── blk0_backup4_w5.rs │ │ ├── blk10_w1.rs │ │ ├── blk10_w10.rs │ │ ├── blk10_w11.rs │ │ ├── blk10_w2.rs │ │ ├── blk10_w3.rs │ │ ├── blk10_w4.rs │ │ ├── blk10_w5.rs │ │ ├── blk10_w6.rs │ │ ├── blk10_w7.rs │ │ ├── blk10_w8.rs │ │ ├── blk10_w9.rs │ │ ├── blk1_w1.rs │ │ ├── blk1_w2.rs │ │ ├── blk1_w3.rs │ │ ├── blk1_w4.rs │ │ ├── blk1_w5.rs │ │ ├── blk1_w6.rs │ │ ├── blk1_w7.rs │ │ ├── blk1_w8.rs │ │ ├── blk1_w9.rs │ │ ├── blk2_w1.rs │ │ ├── blk2_w10.rs │ │ ├── blk2_w11.rs │ │ ├── blk2_w2.rs │ │ ├── blk2_w3.rs │ │ ├── blk2_w4.rs │ │ ├── blk2_w5.rs │ │ ├── blk2_w6.rs │ │ ├── blk2_w7.rs │ │ ├── blk2_w8.rs │ │ ├── blk2_w9.rs │ │ ├── blk3_w1.rs │ │ ├── blk3_w10.rs │ │ ├── blk3_w11.rs │ │ ├── blk3_w2.rs │ │ ├── blk3_w3.rs │ │ ├── blk3_w4.rs │ │ ├── blk3_w5.rs │ │ ├── blk3_w6.rs │ │ ├── blk3_w7.rs │ │ ├── blk3_w8.rs │ │ ├── blk3_w9.rs │ │ ├── blk4_w1.rs │ │ ├── blk4_w10.rs │ │ ├── blk4_w11.rs │ │ ├── blk4_w2.rs │ │ ├── blk4_w3.rs │ │ ├── blk4_w4.rs │ │ ├── blk4_w5.rs │ │ ├── blk4_w6.rs │ │ ├── blk4_w7.rs │ │ ├── blk4_w8.rs │ │ ├── blk4_w9.rs │ │ ├── blk5_w1.rs │ │ ├── blk5_w10.rs │ │ ├── blk5_w11.rs │ │ ├── blk5_w2.rs │ │ ├── blk5_w3.rs │ │ ├── blk5_w4.rs │ │ ├── blk5_w5.rs │ │ ├── blk5_w6.rs │ │ ├── blk5_w7.rs │ │ ├── blk5_w8.rs │ │ ├── blk5_w9.rs │ │ ├── blk6_w1.rs │ │ ├── blk6_w10.rs │ │ ├── blk6_w11.rs │ │ ├── blk6_w2.rs │ │ ├── blk6_w3.rs │ │ ├── blk6_w4.rs │ │ ├── blk6_w5.rs │ │ ├── blk6_w6.rs │ │ ├── blk6_w7.rs │ │ ├── blk6_w8.rs │ │ ├── blk6_w9.rs │ │ ├── blk7_w1.rs │ │ ├── blk7_w10.rs │ │ ├── blk7_w11.rs │ │ ├── blk7_w2.rs │ │ ├── blk7_w3.rs │ │ ├── blk7_w4.rs │ │ ├── blk7_w5.rs │ │ ├── blk7_w6.rs │ │ ├── blk7_w7.rs │ │ ├── blk7_w8.rs │ │ ├── blk7_w9.rs │ │ ├── blk8_w1.rs │ │ ├── blk8_w10.rs │ │ ├── blk8_w11.rs │ │ ├── blk8_w2.rs │ │ ├── blk8_w3.rs │ │ ├── blk8_w4.rs │ │ ├── blk8_w5.rs │ │ ├── blk8_w6.rs │ │ ├── blk8_w7.rs │ │ ├── blk8_w8.rs │ │ ├── blk8_w9.rs │ │ ├── blk9_w1.rs │ │ ├── blk9_w10.rs │ │ ├── blk9_w11.rs │ │ ├── blk9_w2.rs │ │ ├── blk9_w3.rs │ │ ├── blk9_w4.rs │ │ ├── blk9_w5.rs │ │ ├── blk9_w6.rs │ │ ├── blk9_w7.rs │ │ ├── blk9_w8.rs │ │ ├── blk9_w9.rs │ │ ├── clk.rs │ │ └── wr_dis.rs │ ├── parl_io.rs │ ├── parl_io │ │ ├── clk.rs │ │ ├── fifo_cfg.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── reg_update.rs │ │ ├── rx_clk_cfg.rs │ │ ├── rx_data_cfg.rs │ │ ├── rx_genrl_cfg.rs │ │ ├── rx_mode_cfg.rs │ │ ├── rx_st0.rs │ │ ├── rx_st1.rs │ │ ├── rx_start_cfg.rs │ │ ├── st.rs │ │ ├── tx_clk_cfg.rs │ │ ├── tx_data_cfg.rs │ │ ├── tx_genrl_cfg.rs │ │ ├── tx_st0.rs │ │ └── tx_start_cfg.rs │ ├── pau.rs │ ├── pau │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── regdma_backup_addr.rs │ │ ├── regdma_bkp_conf.rs │ │ ├── regdma_clk_conf.rs │ │ ├── regdma_conf.rs │ │ ├── regdma_current_link_addr.rs │ │ ├── regdma_etm_ctrl.rs │ │ ├── regdma_link_0_addr.rs │ │ ├── regdma_link_1_addr.rs │ │ ├── regdma_link_2_addr.rs │ │ ├── regdma_link_3_addr.rs │ │ ├── regdma_link_mac_addr.rs │ │ ├── regdma_mem_addr.rs │ │ ├── retention_cfg.rs │ │ └── retention_link_base.rs │ ├── pcnt.rs │ ├── pcnt │ │ ├── ctrl.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── u_cnt.rs │ │ ├── u_status.rs │ │ ├── unit.rs │ │ └── unit │ │ │ ├── conf0.rs │ │ │ ├── conf1.rs │ │ │ └── conf2.rs │ ├── pcr.rs │ ├── pcr │ │ ├── adc_inv_phase_conf.rs │ │ ├── aes_conf.rs │ │ ├── ahb_freq_conf.rs │ │ ├── apb_freq_conf.rs │ │ ├── assist_conf.rs │ │ ├── bus_clk_update.rs │ │ ├── cache_conf.rs │ │ ├── clock_gate.rs │ │ ├── cpu_freq_conf.rs │ │ ├── cpu_waiti_conf.rs │ │ ├── ctrl_32k_conf.rs │ │ ├── ctrl_clk_out_en.rs │ │ ├── ctrl_tick_conf.rs │ │ ├── ds_conf.rs │ │ ├── ecc_conf.rs │ │ ├── ecc_pd_ctrl.rs │ │ ├── ecdsa_conf.rs │ │ ├── etm_conf.rs │ │ ├── fpga_debug.rs │ │ ├── gdma_conf.rs │ │ ├── hmac_conf.rs │ │ ├── i2c0_conf.rs │ │ ├── i2c0_sclk_conf.rs │ │ ├── i2c1_conf.rs │ │ ├── i2c1_sclk_conf.rs │ │ ├── i2s_conf.rs │ │ ├── i2s_rx_clkm_conf.rs │ │ ├── i2s_rx_clkm_div_conf.rs │ │ ├── i2s_tx_clkm_conf.rs │ │ ├── i2s_tx_clkm_div_conf.rs │ │ ├── intmtx_conf.rs │ │ ├── iomux_clk_conf.rs │ │ ├── iomux_conf.rs │ │ ├── ledc_conf.rs │ │ ├── ledc_sclk_conf.rs │ │ ├── mem_monitor_conf.rs │ │ ├── modem_conf.rs │ │ ├── mspi_clk_conf.rs │ │ ├── mspi_conf.rs │ │ ├── parl_clk_rx_conf.rs │ │ ├── parl_clk_tx_conf.rs │ │ ├── parl_io_conf.rs │ │ ├── pcnt_conf.rs │ │ ├── pll_div_clk_en.rs │ │ ├── pvt_monitor_conf.rs │ │ ├── pvt_monitor_func_clk_conf.rs │ │ ├── pwdet_sar_clk_conf.rs │ │ ├── pwm_clk_conf.rs │ │ ├── pwm_conf.rs │ │ ├── regdma_conf.rs │ │ ├── reset_event_bypass.rs │ │ ├── rmt_conf.rs │ │ ├── rmt_sclk_conf.rs │ │ ├── rsa_conf.rs │ │ ├── rsa_pd_ctrl.rs │ │ ├── sar_clk_div.rs │ │ ├── saradc_clkm_conf.rs │ │ ├── saradc_conf.rs │ │ ├── sdm_inv_phase_conf.rs │ │ ├── sec_conf.rs │ │ ├── sha_conf.rs │ │ ├── spi2_clkm_conf.rs │ │ ├── spi2_conf.rs │ │ ├── sram_power_conf_0.rs │ │ ├── sram_power_conf_1.rs │ │ ├── sysclk_conf.rs │ │ ├── sysclk_freq_query_0.rs │ │ ├── systimer_conf.rs │ │ ├── systimer_func_clk_conf.rs │ │ ├── timeout_conf.rs │ │ ├── timergroup0_conf.rs │ │ ├── timergroup0_timer_clk_conf.rs │ │ ├── timergroup0_wdt_clk_conf.rs │ │ ├── timergroup1_conf.rs │ │ ├── timergroup1_timer_clk_conf.rs │ │ ├── timergroup1_wdt_clk_conf.rs │ │ ├── trace_conf.rs │ │ ├── tsens_clk_conf.rs │ │ ├── twai0_conf.rs │ │ ├── twai0_func_clk_conf.rs │ │ ├── uart.rs │ │ ├── uart │ │ │ ├── clk_conf.rs │ │ │ ├── conf.rs │ │ │ └── pd_ctrl.rs │ │ ├── uhci_conf.rs │ │ └── usb_device_conf.rs │ ├── plic_mx.rs │ ├── plic_mx │ │ ├── emip_status.rs │ │ ├── mxint_claim.rs │ │ ├── mxint_clear.rs │ │ ├── mxint_enable.rs │ │ ├── mxint_pri.rs │ │ ├── mxint_thresh.rs │ │ └── mxint_type.rs │ ├── plic_ux.rs │ ├── plic_ux │ │ ├── euip_status.rs │ │ ├── uxint_claim.rs │ │ ├── uxint_clear.rs │ │ ├── uxint_enable.rs │ │ ├── uxint_pri.rs │ │ ├── uxint_thresh.rs │ │ └── uxint_type.rs │ ├── pmu.rs │ ├── pmu │ │ ├── backup_cfg.rs │ │ ├── clk_state0.rs │ │ ├── clk_state1.rs │ │ ├── clk_state2.rs │ │ ├── hp_active_backup.rs │ │ ├── hp_active_backup_clk.rs │ │ ├── hp_active_bias.rs │ │ ├── hp_active_dig_power.rs │ │ ├── hp_active_hp_ck_power.rs │ │ ├── hp_active_hp_regulator0.rs │ │ ├── hp_active_hp_regulator1.rs │ │ ├── hp_active_hp_sys_cntl.rs │ │ ├── hp_active_icg_hp_apb.rs │ │ ├── hp_active_icg_hp_func.rs │ │ ├── hp_active_icg_modem.rs │ │ ├── hp_active_sysclk.rs │ │ ├── hp_active_xtal.rs │ │ ├── hp_ck_cntl.rs │ │ ├── hp_ck_poweron.rs │ │ ├── hp_lp_cpu_comm.rs │ │ ├── hp_modem_backup.rs │ │ ├── hp_modem_backup_clk.rs │ │ ├── hp_modem_bias.rs │ │ ├── hp_modem_dig_power.rs │ │ ├── hp_modem_hp_ck_power.rs │ │ ├── hp_modem_hp_regulator0.rs │ │ ├── hp_modem_hp_regulator1.rs │ │ ├── hp_modem_hp_sys_cntl.rs │ │ ├── hp_modem_icg_hp_apb.rs │ │ ├── hp_modem_icg_hp_func.rs │ │ ├── hp_modem_icg_modem.rs │ │ ├── hp_modem_sysclk.rs │ │ ├── hp_modem_xtal.rs │ │ ├── hp_regulator_cfg.rs │ │ ├── hp_sleep_backup.rs │ │ ├── hp_sleep_backup_clk.rs │ │ ├── hp_sleep_bias.rs │ │ ├── hp_sleep_dig_power.rs │ │ ├── hp_sleep_hp_ck_power.rs │ │ ├── hp_sleep_hp_regulator0.rs │ │ ├── hp_sleep_hp_regulator1.rs │ │ ├── hp_sleep_hp_sys_cntl.rs │ │ ├── hp_sleep_icg_hp_apb.rs │ │ ├── hp_sleep_icg_hp_func.rs │ │ ├── hp_sleep_icg_modem.rs │ │ ├── hp_sleep_lp_ck_power.rs │ │ ├── hp_sleep_lp_dcdc_reserve.rs │ │ ├── hp_sleep_lp_dig_power.rs │ │ ├── hp_sleep_lp_regulator0.rs │ │ ├── hp_sleep_lp_regulator1.rs │ │ ├── hp_sleep_sysclk.rs │ │ ├── hp_sleep_xtal.rs │ │ ├── imm_hp_apb_icg.rs │ │ ├── imm_hp_ck_power.rs │ │ ├── imm_hp_func_icg.rs │ │ ├── imm_i2c_iso.rs │ │ ├── imm_lp_icg.rs │ │ ├── imm_modem_icg.rs │ │ ├── imm_pad_hold_all.rs │ │ ├── imm_sleep_sysclk.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lp_cpu_pwr0.rs │ │ ├── lp_cpu_pwr1.rs │ │ ├── lp_int_clr.rs │ │ ├── lp_int_ena.rs │ │ ├── lp_int_raw.rs │ │ ├── lp_int_st.rs │ │ ├── lp_sleep_bias.rs │ │ ├── lp_sleep_lp_bias_reserve.rs │ │ ├── lp_sleep_lp_ck_power.rs │ │ ├── lp_sleep_lp_dig_power.rs │ │ ├── lp_sleep_lp_regulator0.rs │ │ ├── lp_sleep_lp_regulator1.rs │ │ ├── lp_sleep_xtal.rs │ │ ├── main_state.rs │ │ ├── por_status.rs │ │ ├── power_ck_wait_cntl.rs │ │ ├── power_hp_pad.rs │ │ ├── power_pd_hpaon_cntl.rs │ │ ├── power_pd_hpcpu_cntl.rs │ │ ├── power_pd_hpperi_reserve.rs │ │ ├── power_pd_hpwifi_cntl.rs │ │ ├── power_pd_lpperi_cntl.rs │ │ ├── power_pd_mem_cntl.rs │ │ ├── power_pd_mem_mask.rs │ │ ├── power_pd_top_cntl.rs │ │ ├── power_vdd_spi_cntl.rs │ │ ├── power_wait_timer0.rs │ │ ├── power_wait_timer1.rs │ │ ├── pwr_state.rs │ │ ├── rf_pwc.rs │ │ ├── slp_wakeup_cntl0.rs │ │ ├── slp_wakeup_cntl1.rs │ │ ├── slp_wakeup_cntl2.rs │ │ ├── slp_wakeup_cntl3.rs │ │ ├── slp_wakeup_cntl4.rs │ │ ├── slp_wakeup_cntl5.rs │ │ ├── slp_wakeup_cntl6.rs │ │ ├── slp_wakeup_cntl7.rs │ │ ├── slp_wakeup_status0.rs │ │ ├── slp_wakeup_status1.rs │ │ ├── vdd_spi_status.rs │ │ └── vddbat_cfg.rs │ ├── rmt.rs │ ├── rmt │ │ ├── ch_rx_carrier_rm.rs │ │ ├── ch_rx_conf0.rs │ │ ├── ch_rx_conf1.rs │ │ ├── ch_rx_lim.rs │ │ ├── ch_rx_status.rs │ │ ├── ch_tx_conf0.rs │ │ ├── ch_tx_lim.rs │ │ ├── ch_tx_status.rs │ │ ├── chcarrier_duty.rs │ │ ├── chdata.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── ref_cnt_rst.rs │ │ ├── sys_conf.rs │ │ └── tx_sim.rs │ ├── rng.rs │ ├── rng │ │ └── data.rs │ ├── rsa.rs │ ├── rsa │ │ ├── constant_time.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── m_mem.rs │ │ ├── m_prime.rs │ │ ├── mode.rs │ │ ├── query_clean.rs │ │ ├── query_idle.rs │ │ ├── search_enable.rs │ │ ├── search_pos.rs │ │ ├── set_start_modexp.rs │ │ ├── set_start_modmult.rs │ │ ├── set_start_mult.rs │ │ ├── x_mem.rs │ │ ├── y_mem.rs │ │ └── z_mem.rs │ ├── sha.rs │ ├── sha │ │ ├── busy.rs │ │ ├── clear_irq.rs │ │ ├── continue_.rs │ │ ├── dma_block_num.rs │ │ ├── dma_continue.rs │ │ ├── dma_start.rs │ │ ├── h_mem.rs │ │ ├── irq_ena.rs │ │ ├── m_mem.rs │ │ ├── mode.rs │ │ ├── start.rs │ │ ├── t_length.rs │ │ └── t_string.rs │ ├── soc_etm.rs │ ├── soc_etm │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── evt_id.rs │ │ │ └── task_id.rs │ │ ├── ch_ena_ad0.rs │ │ ├── ch_ena_ad0_clr.rs │ │ ├── ch_ena_ad0_set.rs │ │ ├── ch_ena_ad1.rs │ │ ├── ch_ena_ad1_clr.rs │ │ ├── ch_ena_ad1_set.rs │ │ └── clk_en.rs │ ├── spi0.rs │ ├── spi0 │ │ ├── axi_err_addr.rs │ │ ├── cache_fctrl.rs │ │ ├── cache_sctrl.rs │ │ ├── clock.rs │ │ ├── clock_gate.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── ctrl1.rs │ │ ├── ctrl2.rs │ │ ├── ddr.rs │ │ ├── din_mode.rs │ │ ├── din_num.rs │ │ ├── dout_mode.rs │ │ ├── dpa_ctrl.rs │ │ ├── ecc_ctrl.rs │ │ ├── ecc_err_addr.rs │ │ ├── fsm.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── misc.rs │ │ ├── mmu_item_content.rs │ │ ├── mmu_item_index.rs │ │ ├── mmu_power_ctrl.rs │ │ ├── pms_reject.rs │ │ ├── rd_status.rs │ │ ├── registerrnd_eco_high.rs │ │ ├── registerrnd_eco_low.rs │ │ ├── spi_fmem_pms_addr.rs │ │ ├── spi_fmem_pms_attr.rs │ │ ├── spi_fmem_pms_size.rs │ │ ├── spi_smem_ac.rs │ │ ├── spi_smem_ddr.rs │ │ ├── spi_smem_din_mode.rs │ │ ├── spi_smem_din_num.rs │ │ ├── spi_smem_dout_mode.rs │ │ ├── spi_smem_ecc_ctrl.rs │ │ ├── spi_smem_pms_addr.rs │ │ ├── spi_smem_pms_attr.rs │ │ ├── spi_smem_pms_size.rs │ │ ├── spi_smem_timing_cali.rs │ │ ├── sram_clk.rs │ │ ├── sram_cmd.rs │ │ ├── sram_drd_cmd.rs │ │ ├── sram_dwr_cmd.rs │ │ ├── timing_cali.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ ├── xts_destination.rs │ │ ├── xts_destroy.rs │ │ ├── xts_linesize.rs │ │ ├── xts_physical_address.rs │ │ ├── xts_plain_base.rs │ │ ├── xts_release.rs │ │ ├── xts_state.rs │ │ └── xts_trigger.rs │ ├── spi1.rs │ ├── spi1 │ │ ├── addr.rs │ │ ├── cache_fctrl.rs │ │ ├── clock.rs │ │ ├── clock_gate.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── ctrl1.rs │ │ ├── ctrl2.rs │ │ ├── ddr.rs │ │ ├── flash_sus_cmd.rs │ │ ├── flash_sus_ctrl.rs │ │ ├── flash_waiti_ctrl.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── misc.rs │ │ ├── miso_dlen.rs │ │ ├── mosi_dlen.rs │ │ ├── rd_status.rs │ │ ├── sus_status.rs │ │ ├── timing_cali.rs │ │ ├── tx_crc.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ └── w.rs │ ├── spi2.rs │ ├── spi2 │ │ ├── addr.rs │ │ ├── clk_gate.rs │ │ ├── clock.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── din_mode.rs │ │ ├── din_num.rs │ │ ├── dma_conf.rs │ │ ├── dma_int_clr.rs │ │ ├── dma_int_ena.rs │ │ ├── dma_int_raw.rs │ │ ├── dma_int_set.rs │ │ ├── dma_int_st.rs │ │ ├── dout_mode.rs │ │ ├── misc.rs │ │ ├── ms_dlen.rs │ │ ├── slave.rs │ │ ├── slave1.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ └── w.rs │ ├── systimer.rs │ ├── systimer │ │ ├── comp_load.rs │ │ ├── conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── real_target.rs │ │ ├── real_target │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── target_conf.rs │ │ ├── trgt.rs │ │ ├── trgt │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── unit_load.rs │ │ ├── unit_op.rs │ │ ├── unit_value.rs │ │ ├── unit_value │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── unitload.rs │ │ └── unitload │ │ │ ├── hi.rs │ │ │ └── lo.rs │ ├── tee.rs │ ├── tee │ │ ├── clock_gate.rs │ │ └── m_mode_ctrl.rs │ ├── timg0.rs │ ├── timg0 │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── regclk.rs │ │ ├── rtccalicfg.rs │ │ ├── rtccalicfg1.rs │ │ ├── rtccalicfg2.rs │ │ ├── t.rs │ │ ├── t │ │ │ ├── alarmhi.rs │ │ │ ├── alarmlo.rs │ │ │ ├── config.rs │ │ │ ├── hi.rs │ │ │ ├── lo.rs │ │ │ ├── load.rs │ │ │ ├── loadhi.rs │ │ │ ├── loadlo.rs │ │ │ └── update.rs │ │ ├── wdtconfig.rs │ │ ├── wdtconfig0.rs │ │ ├── wdtconfig1.rs │ │ ├── wdtfeed.rs │ │ └── wdtwprotect.rs │ ├── trace.rs │ ├── trace │ │ ├── clock_gate.rs │ │ ├── fifo_status.rs │ │ ├── intr_clr.rs │ │ ├── intr_ena.rs │ │ ├── intr_raw.rs │ │ ├── mem_addr_update.rs │ │ ├── mem_current_addr.rs │ │ ├── mem_end_addr.rs │ │ ├── mem_start_addr.rs │ │ ├── resync_prolonged.rs │ │ └── trigger.rs │ ├── twai0.rs │ ├── twai0 │ │ ├── arb_lost_cap.rs │ │ ├── bus_timing_0.rs │ │ ├── bus_timing_1.rs │ │ ├── clock_divider.rs │ │ ├── cmd.rs │ │ ├── data.rs │ │ ├── eco_cfg.rs │ │ ├── err_code_cap.rs │ │ ├── err_warning_limit.rs │ │ ├── hw_cfg.rs │ │ ├── hw_standby_cnt.rs │ │ ├── idle_intr_cnt.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── mode.rs │ │ ├── rx_err_cnt.rs │ │ ├── rx_message_cnt.rs │ │ ├── status.rs │ │ ├── sw_standby_cfg.rs │ │ └── tx_err_cnt.rs │ ├── uart0.rs │ ├── uart0 │ │ ├── afifo_status.rs │ │ ├── at_cmd_char.rs │ │ ├── at_cmd_gaptout.rs │ │ ├── at_cmd_postcnt.rs │ │ ├── at_cmd_precnt.rs │ │ ├── clk_conf.rs │ │ ├── clkdiv.rs │ │ ├── conf0.rs │ │ ├── conf1.rs │ │ ├── fifo.rs │ │ ├── fsm_status.rs │ │ ├── highpulse.rs │ │ ├── hwfc_conf.rs │ │ ├── id.rs │ │ ├── idle_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lowpulse.rs │ │ ├── mem_conf.rs │ │ ├── mem_rx_status.rs │ │ ├── mem_tx_status.rs │ │ ├── negpulse.rs │ │ ├── pospulse.rs │ │ ├── reg_update.rs │ │ ├── rs485_conf.rs │ │ ├── rx_filt.rs │ │ ├── rxd_cnt.rs │ │ ├── sleep_conf0.rs │ │ ├── sleep_conf1.rs │ │ ├── sleep_conf2.rs │ │ ├── status.rs │ │ ├── swfc_conf0.rs │ │ ├── swfc_conf1.rs │ │ ├── tout_conf.rs │ │ └── txbrk_conf.rs │ ├── uhci0.rs │ ├── uhci0 │ │ ├── ack_num.rs │ │ ├── conf0.rs │ │ ├── conf1.rs │ │ ├── esc_conf.rs │ │ ├── escape_conf.rs │ │ ├── hung_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pkt_thres.rs │ │ ├── quick_sent.rs │ │ ├── reg_q.rs │ │ ├── reg_q │ │ │ ├── word0.rs │ │ │ └── word1.rs │ │ ├── rx_head.rs │ │ ├── state0.rs │ │ └── state1.rs │ ├── usb_device.rs │ └── usb_device │ │ ├── bus_reset_st.rs │ │ ├── chip_rst.rs │ │ ├── conf0.rs │ │ ├── config_update.rs │ │ ├── ep1.rs │ │ ├── ep1_conf.rs │ │ ├── fram_num.rs │ │ ├── get_line_code_w0.rs │ │ ├── get_line_code_w1.rs │ │ ├── in_ep0_st.rs │ │ ├── in_ep1_st.rs │ │ ├── in_ep2_st.rs │ │ ├── in_ep3_st.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── jfifo_st.rs │ │ ├── mem_conf.rs │ │ ├── misc_conf.rs │ │ ├── out_ep0_st.rs │ │ ├── out_ep1_st.rs │ │ ├── out_ep2_st.rs │ │ ├── ser_afifo_config.rs │ │ ├── set_line_code_w0.rs │ │ ├── set_line_code_w1.rs │ │ └── test.rs └── svd │ ├── esp32h2.base.svd │ └── patches │ ├── _aes.yml │ ├── _assist_debug.yml │ ├── _date.yml │ ├── _dma.yml │ ├── _ds.yml │ ├── _ecc.yml │ ├── _gpio.yml │ ├── _hmac.yml │ ├── _i2c.yml │ ├── _interrupt.yml │ ├── _ledc.yml │ ├── _lp_wdt.yml │ ├── _pcnt.yml │ ├── _pcr.yml │ ├── _pmu.yml │ ├── _rmt.yml │ ├── _rsa.yml │ ├── _sha.yml │ ├── _spi.yml │ ├── _timg.yml │ ├── _uart.yml │ └── esp32h2.yaml ├── esp32p4 ├── .cargo │ └── config.toml ├── Cargo.toml ├── README.md ├── build.rs ├── device.x ├── rust-toolchain.toml ├── src │ ├── adc.rs │ ├── adc │ │ ├── arb_ctrl.rs │ │ ├── cali.rs │ │ ├── ctrl.rs │ │ ├── ctrl2.rs │ │ ├── ctrl_date.rs │ │ ├── dma_conf.rs │ │ ├── filter_ctrl0.rs │ │ ├── filter_ctrl1.rs │ │ ├── fsm_wait.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── rnd_eco_cs.rs │ │ ├── rnd_eco_high.rs │ │ ├── rnd_eco_low.rs │ │ ├── sar1_data_status.rs │ │ ├── sar1_patt_tab1.rs │ │ ├── sar1_patt_tab2.rs │ │ ├── sar1_patt_tab3.rs │ │ ├── sar1_patt_tab4.rs │ │ ├── sar1_status.rs │ │ ├── sar2_data_status.rs │ │ ├── sar2_patt_tab1.rs │ │ ├── sar2_patt_tab2.rs │ │ ├── sar2_patt_tab3.rs │ │ ├── sar2_patt_tab4.rs │ │ ├── sar2_status.rs │ │ ├── thres0_ctrl.rs │ │ ├── thres1_ctrl.rs │ │ └── thres_ctrl.rs │ ├── aes.rs │ ├── aes │ │ ├── aad_block_num.rs │ │ ├── block_mode.rs │ │ ├── block_num.rs │ │ ├── continue_.rs │ │ ├── date.rs │ │ ├── dma_enable.rs │ │ ├── dma_exit.rs │ │ ├── endian.rs │ │ ├── h_mem.rs │ │ ├── inc_sel.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── iv_mem.rs │ │ ├── j0_mem.rs │ │ ├── key.rs │ │ ├── mode.rs │ │ ├── remainder_bit_num.rs │ │ ├── state.rs │ │ ├── t0_mem.rs │ │ ├── text_in.rs │ │ ├── text_out.rs │ │ └── trigger.rs │ ├── ahb_dma.rs │ ├── ahb_dma │ │ ├── ahb_test.rs │ │ ├── arb_timeout_rx.rs │ │ ├── arb_timeout_tx.rs │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── in_conf0.rs │ │ │ ├── in_conf1.rs │ │ │ ├── in_dscr.rs │ │ │ ├── in_dscr_bf0.rs │ │ │ ├── in_dscr_bf1.rs │ │ │ ├── in_err_eof_des_addr.rs │ │ │ ├── in_link.rs │ │ │ ├── in_peri_sel.rs │ │ │ ├── in_pop.rs │ │ │ ├── in_pri.rs │ │ │ ├── in_state.rs │ │ │ ├── in_suc_eof_des_addr.rs │ │ │ ├── infifo_status.rs │ │ │ ├── out_conf0.rs │ │ │ ├── out_conf1.rs │ │ │ ├── out_dscr.rs │ │ │ ├── out_dscr_bf0.rs │ │ │ ├── out_dscr_bf1.rs │ │ │ ├── out_eof_bfr_des_addr.rs │ │ │ ├── out_eof_des_addr.rs │ │ │ ├── out_link.rs │ │ │ ├── out_peri_sel.rs │ │ │ ├── out_pri.rs │ │ │ ├── out_push.rs │ │ │ ├── out_state.rs │ │ │ └── outfifo_status.rs │ │ ├── date.rs │ │ ├── in_crc_ch.rs │ │ ├── in_crc_ch │ │ │ ├── in_crc_clear.rs │ │ │ ├── in_crc_final_result.rs │ │ │ ├── in_crc_init_data.rs │ │ │ ├── rx_arb_weigh_opt_dir.rs │ │ │ ├── rx_ch_arb_weigh.rs │ │ │ ├── rx_crc_data_en_addr.rs │ │ │ ├── rx_crc_data_en_wr_data.rs │ │ │ ├── rx_crc_en_addr.rs │ │ │ ├── rx_crc_en_wr_data.rs │ │ │ └── rx_crc_width.rs │ │ ├── in_int_ch.rs │ │ ├── in_int_ch │ │ │ ├── clr.rs │ │ │ ├── ena.rs │ │ │ ├── raw.rs │ │ │ └── st.rs │ │ ├── in_link_addr_ch.rs │ │ ├── intr_mem_end_addr.rs │ │ ├── intr_mem_start_addr.rs │ │ ├── misc_conf.rs │ │ ├── out_crc_ch.rs │ │ ├── out_crc_ch │ │ │ ├── out_crc_clear.rs │ │ │ ├── out_crc_final_result.rs │ │ │ ├── out_crc_init_data.rs │ │ │ ├── tx_arb_weigh_opt_dir.rs │ │ │ ├── tx_ch_arb_weigh.rs │ │ │ ├── tx_crc_data_en_addr.rs │ │ │ ├── tx_crc_data_en_wr_data.rs │ │ │ ├── tx_crc_en_addr.rs │ │ │ ├── tx_crc_en_wr_data.rs │ │ │ └── tx_crc_width.rs │ │ ├── out_int_ch.rs │ │ ├── out_int_ch │ │ │ ├── clr.rs │ │ │ ├── ena.rs │ │ │ ├── raw.rs │ │ │ └── st.rs │ │ ├── out_link_addr_ch.rs │ │ ├── weight_en_rx.rs │ │ └── weight_en_tx.rs │ ├── assist_debug.rs │ ├── assist_debug │ │ ├── clock_gate.rs │ │ ├── core_0_area_dram0_0_max.rs │ │ ├── core_0_area_dram0_0_min.rs │ │ ├── core_0_area_dram0_1_max.rs │ │ ├── core_0_area_dram0_1_min.rs │ │ ├── core_0_area_pc.rs │ │ ├── core_0_area_pif_0_max.rs │ │ ├── core_0_area_pif_0_min.rs │ │ ├── core_0_area_pif_1_max.rs │ │ ├── core_0_area_pif_1_min.rs │ │ ├── core_0_area_sp.rs │ │ ├── core_0_debug_mode.rs │ │ ├── core_0_dram0_exception_monitor_0.rs │ │ ├── core_0_dram0_exception_monitor_1.rs │ │ ├── core_0_dram0_exception_monitor_2.rs │ │ ├── core_0_dram0_exception_monitor_3.rs │ │ ├── core_0_dram0_exception_monitor_4.rs │ │ ├── core_0_dram0_exception_monitor_5.rs │ │ ├── core_0_intr_clr.rs │ │ ├── core_0_intr_ena.rs │ │ ├── core_0_intr_raw.rs │ │ ├── core_0_intr_rls.rs │ │ ├── core_0_iram0_exception_monitor_0.rs │ │ ├── core_0_iram0_exception_monitor_1.rs │ │ ├── core_0_lastpc_before_exception.rs │ │ ├── core_0_rcd_en.rs │ │ ├── core_0_rcd_pdebugpc.rs │ │ ├── core_0_rcd_pdebugsp.rs │ │ ├── core_0_sp_max.rs │ │ ├── core_0_sp_min.rs │ │ ├── core_0_sp_pc.rs │ │ ├── core_1_area_dram0_0_max.rs │ │ ├── core_1_area_dram0_0_min.rs │ │ ├── core_1_area_dram0_1_max.rs │ │ ├── core_1_area_dram0_1_min.rs │ │ ├── core_1_area_pc.rs │ │ ├── core_1_area_pif_0_max.rs │ │ ├── core_1_area_pif_0_min.rs │ │ ├── core_1_area_pif_1_max.rs │ │ ├── core_1_area_pif_1_min.rs │ │ ├── core_1_area_sp.rs │ │ ├── core_1_debug_mode.rs │ │ ├── core_1_dram0_exception_monitor_0.rs │ │ ├── core_1_dram0_exception_monitor_1.rs │ │ ├── core_1_dram0_exception_monitor_2.rs │ │ ├── core_1_dram0_exception_monitor_3.rs │ │ ├── core_1_dram0_exception_monitor_4.rs │ │ ├── core_1_dram0_exception_monitor_5.rs │ │ ├── core_1_intr_clr.rs │ │ ├── core_1_intr_ena.rs │ │ ├── core_1_intr_raw.rs │ │ ├── core_1_intr_rls.rs │ │ ├── core_1_iram0_exception_monitor_0.rs │ │ ├── core_1_iram0_exception_monitor_1.rs │ │ ├── core_1_lastpc_before_exception.rs │ │ ├── core_1_rcd_en.rs │ │ ├── core_1_rcd_pdebugpc.rs │ │ ├── core_1_rcd_pdebugsp.rs │ │ ├── core_1_sp_max.rs │ │ ├── core_1_sp_min.rs │ │ ├── core_1_sp_pc.rs │ │ ├── core_x_iram0_dram0_exception_monitor_0.rs │ │ ├── core_x_iram0_dram0_exception_monitor_1.rs │ │ └── date.rs │ ├── axi_dma.rs │ ├── axi_dma │ │ ├── arb_timeout.rs │ │ ├── date.rs │ │ ├── extr_mem_end_addr.rs │ │ ├── extr_mem_start_addr.rs │ │ ├── in_ch.rs │ │ ├── in_ch │ │ │ ├── crc.rs │ │ │ ├── crc │ │ │ │ ├── in_crc_clear.rs │ │ │ │ ├── in_crc_final_result.rs │ │ │ │ ├── in_crc_init_data.rs │ │ │ │ ├── rx_crc_data_en_addr.rs │ │ │ │ ├── rx_crc_data_en_wr_data.rs │ │ │ │ ├── rx_crc_en_addr.rs │ │ │ │ ├── rx_crc_en_wr_data.rs │ │ │ │ └── rx_crc_width.rs │ │ │ ├── in_conf0.rs │ │ │ ├── in_conf1.rs │ │ │ ├── in_dscr.rs │ │ │ ├── in_dscr_bf0.rs │ │ │ ├── in_dscr_bf1.rs │ │ │ ├── in_err_eof_des_addr.rs │ │ │ ├── in_int.rs │ │ │ ├── in_int │ │ │ │ ├── clr.rs │ │ │ │ ├── ena.rs │ │ │ │ ├── raw.rs │ │ │ │ └── st.rs │ │ │ ├── in_link1.rs │ │ │ ├── in_link2.rs │ │ │ ├── in_peri_sel.rs │ │ │ ├── in_pop.rs │ │ │ ├── in_pri.rs │ │ │ ├── in_state.rs │ │ │ ├── in_suc_eof_des_addr.rs │ │ │ └── infifo_status.rs │ │ ├── in_mem_conf.rs │ │ ├── in_reset_avail_ch.rs │ │ ├── infifo_status1_ch.rs │ │ ├── intr_mem_end_addr.rs │ │ ├── intr_mem_start_addr.rs │ │ ├── misc_conf.rs │ │ ├── out_ch.rs │ │ ├── out_ch │ │ │ ├── crc.rs │ │ │ ├── crc │ │ │ │ ├── out_crc_clear.rs │ │ │ │ ├── out_crc_final_result.rs │ │ │ │ ├── out_crc_init_data.rs │ │ │ │ ├── tx_crc_data_en_addr.rs │ │ │ │ ├── tx_crc_data_en_wr_data.rs │ │ │ │ ├── tx_crc_en_addr.rs │ │ │ │ ├── tx_crc_en_wr_data.rs │ │ │ │ └── tx_crc_width.rs │ │ │ ├── out_conf0.rs │ │ │ ├── out_conf1.rs │ │ │ ├── out_dscr.rs │ │ │ ├── out_dscr_bf0.rs │ │ │ ├── out_dscr_bf1.rs │ │ │ ├── out_eof_bfr_des_addr.rs │ │ │ ├── out_eof_des_addr.rs │ │ │ ├── out_int.rs │ │ │ ├── out_int │ │ │ │ ├── clr.rs │ │ │ │ ├── ena.rs │ │ │ │ ├── raw.rs │ │ │ │ └── st.rs │ │ │ ├── out_link1.rs │ │ │ ├── out_link2.rs │ │ │ ├── out_peri_sel.rs │ │ │ ├── out_pri.rs │ │ │ ├── out_push.rs │ │ │ ├── out_state.rs │ │ │ └── outfifo_status.rs │ │ ├── out_reset_avail_ch.rs │ │ ├── outfifo_status1_ch.rs │ │ ├── rdn_eco_high.rs │ │ ├── rdn_eco_low.rs │ │ ├── rdn_result.rs │ │ ├── rresp_cnt.rs │ │ ├── weight_en.rs │ │ └── wresp_cnt.rs │ ├── axi_icm.rs │ ├── axi_icm │ │ ├── cmd.rs │ │ ├── data.rs │ │ ├── hw_cfg.rs │ │ └── verid_fileds.rs │ ├── bitscrambler.rs │ ├── bitscrambler │ │ ├── rx_ctrl.rs │ │ ├── rx_inst_cfg0.rs │ │ ├── rx_inst_cfg1.rs │ │ ├── rx_lut_cfg0.rs │ │ ├── rx_lut_cfg1.rs │ │ ├── rx_state.rs │ │ ├── rx_tailing_bits.rs │ │ ├── sys.rs │ │ ├── tx_ctrl.rs │ │ ├── tx_inst_cfg0.rs │ │ ├── tx_inst_cfg1.rs │ │ ├── tx_lut_cfg0.rs │ │ ├── tx_lut_cfg1.rs │ │ ├── tx_state.rs │ │ ├── tx_tailing_bits.rs │ │ └── version.rs │ ├── cache.rs │ ├── cache │ │ ├── clock_gate.rs │ │ ├── date.rs │ │ ├── l1_bypass_cache_conf.rs │ │ ├── l1_cache_acs_cnt_ctrl.rs │ │ ├── l1_cache_acs_cnt_int_clr.rs │ │ ├── l1_cache_acs_cnt_int_ena.rs │ │ ├── l1_cache_acs_cnt_int_raw.rs │ │ ├── l1_cache_acs_cnt_int_st.rs │ │ ├── l1_cache_acs_fail_ctrl.rs │ │ ├── l1_cache_acs_fail_int_clr.rs │ │ ├── l1_cache_acs_fail_int_ena.rs │ │ ├── l1_cache_acs_fail_int_raw.rs │ │ ├── l1_cache_acs_fail_int_st.rs │ │ ├── l1_cache_atomic_conf.rs │ │ ├── l1_cache_autoload_buf_clr_ctrl.rs │ │ ├── l1_cache_data_mem_acs_conf.rs │ │ ├── l1_cache_data_mem_power_ctrl.rs │ │ ├── l1_cache_debug_bus.rs │ │ ├── l1_cache_freeze_ctrl.rs │ │ ├── l1_cache_object_ctrl.rs │ │ ├── l1_cache_preload_rst_ctrl.rs │ │ ├── l1_cache_sync_rst_ctrl.rs │ │ ├── l1_cache_tag_mem_acs_conf.rs │ │ ├── l1_cache_tag_mem_power_ctrl.rs │ │ ├── l1_cache_vaddr.rs │ │ ├── l1_cache_way_object.rs │ │ ├── l1_cache_wrap_around_ctrl.rs │ │ ├── l1_dbus0_acs_conflict_cnt.rs │ │ ├── l1_dbus0_acs_hit_cnt.rs │ │ ├── l1_dbus0_acs_miss_cnt.rs │ │ ├── l1_dbus0_acs_nxtlvl_rd_cnt.rs │ │ ├── l1_dbus0_acs_nxtlvl_wr_cnt.rs │ │ ├── l1_dbus1_acs_conflict_cnt.rs │ │ ├── l1_dbus1_acs_hit_cnt.rs │ │ ├── l1_dbus1_acs_miss_cnt.rs │ │ ├── l1_dbus1_acs_nxtlvl_rd_cnt.rs │ │ ├── l1_dbus1_acs_nxtlvl_wr_cnt.rs │ │ ├── l1_dbus2_acs_conflict_cnt.rs │ │ ├── l1_dbus2_acs_hit_cnt.rs │ │ ├── l1_dbus2_acs_miss_cnt.rs │ │ ├── l1_dbus2_acs_nxtlvl_rd_cnt.rs │ │ ├── l1_dbus2_acs_nxtlvl_wr_cnt.rs │ │ ├── l1_dbus3_acs_conflict_cnt.rs │ │ ├── l1_dbus3_acs_hit_cnt.rs │ │ ├── l1_dbus3_acs_miss_cnt.rs │ │ ├── l1_dbus3_acs_nxtlvl_rd_cnt.rs │ │ ├── l1_dbus3_acs_nxtlvl_wr_cnt.rs │ │ ├── l1_dcache_acs_fail_addr.rs │ │ ├── l1_dcache_acs_fail_id_attr.rs │ │ ├── l1_dcache_autoload_ctrl.rs │ │ ├── l1_dcache_autoload_sct0_addr.rs │ │ ├── l1_dcache_autoload_sct0_size.rs │ │ ├── l1_dcache_autoload_sct1_addr.rs │ │ ├── l1_dcache_autoload_sct1_size.rs │ │ ├── l1_dcache_autoload_sct2_addr.rs │ │ ├── l1_dcache_autoload_sct2_size.rs │ │ ├── l1_dcache_autoload_sct3_addr.rs │ │ ├── l1_dcache_autoload_sct3_size.rs │ │ ├── l1_dcache_blocksize_conf.rs │ │ ├── l1_dcache_cachesize_conf.rs │ │ ├── l1_dcache_ctrl.rs │ │ ├── l1_dcache_preload_addr.rs │ │ ├── l1_dcache_preload_ctrl.rs │ │ ├── l1_dcache_preload_size.rs │ │ ├── l1_dcache_prelock_conf.rs │ │ ├── l1_dcache_prelock_sct0_addr.rs │ │ ├── l1_dcache_prelock_sct1_addr.rs │ │ ├── l1_dcache_prelock_sct_size.rs │ │ ├── l1_ibus0_acs_conflict_cnt.rs │ │ ├── l1_ibus0_acs_hit_cnt.rs │ │ ├── l1_ibus0_acs_miss_cnt.rs │ │ ├── l1_ibus0_acs_nxtlvl_rd_cnt.rs │ │ ├── l1_ibus1_acs_conflict_cnt.rs │ │ ├── l1_ibus1_acs_hit_cnt.rs │ │ ├── l1_ibus1_acs_miss_cnt.rs │ │ ├── l1_ibus1_acs_nxtlvl_rd_cnt.rs │ │ ├── l1_ibus2_acs_conflict_cnt.rs │ │ ├── l1_ibus2_acs_hit_cnt.rs │ │ ├── l1_ibus2_acs_miss_cnt.rs │ │ ├── l1_ibus2_acs_nxtlvl_rd_cnt.rs │ │ ├── l1_ibus3_acs_conflict_cnt.rs │ │ ├── l1_ibus3_acs_hit_cnt.rs │ │ ├── l1_ibus3_acs_miss_cnt.rs │ │ ├── l1_ibus3_acs_nxtlvl_rd_cnt.rs │ │ ├── l1_icache0_acs_fail_addr.rs │ │ ├── l1_icache0_acs_fail_id_attr.rs │ │ ├── l1_icache0_autoload_ctrl.rs │ │ ├── l1_icache0_autoload_sct0_addr.rs │ │ ├── l1_icache0_autoload_sct0_size.rs │ │ ├── l1_icache0_autoload_sct1_addr.rs │ │ ├── l1_icache0_autoload_sct1_size.rs │ │ ├── l1_icache0_preload_addr.rs │ │ ├── l1_icache0_preload_ctrl.rs │ │ ├── l1_icache0_preload_size.rs │ │ ├── l1_icache0_prelock_conf.rs │ │ ├── l1_icache0_prelock_sct0_addr.rs │ │ ├── l1_icache0_prelock_sct1_addr.rs │ │ ├── l1_icache0_prelock_sct_size.rs │ │ ├── l1_icache1_acs_fail_addr.rs │ │ ├── l1_icache1_acs_fail_id_attr.rs │ │ ├── l1_icache1_autoload_ctrl.rs │ │ ├── l1_icache1_autoload_sct0_addr.rs │ │ ├── l1_icache1_autoload_sct0_size.rs │ │ ├── l1_icache1_autoload_sct1_addr.rs │ │ ├── l1_icache1_autoload_sct1_size.rs │ │ ├── l1_icache1_preload_addr.rs │ │ ├── l1_icache1_preload_ctrl.rs │ │ ├── l1_icache1_preload_size.rs │ │ ├── l1_icache1_prelock_conf.rs │ │ ├── l1_icache1_prelock_sct0_addr.rs │ │ ├── l1_icache1_prelock_sct1_addr.rs │ │ ├── l1_icache1_prelock_sct_size.rs │ │ ├── l1_icache2_acs_fail_addr.rs │ │ ├── l1_icache2_acs_fail_id_attr.rs │ │ ├── l1_icache2_autoload_ctrl.rs │ │ ├── l1_icache2_autoload_sct0_addr.rs │ │ ├── l1_icache2_autoload_sct0_size.rs │ │ ├── l1_icache2_autoload_sct1_addr.rs │ │ ├── l1_icache2_autoload_sct1_size.rs │ │ ├── l1_icache2_preload_addr.rs │ │ ├── l1_icache2_preload_ctrl.rs │ │ ├── l1_icache2_preload_size.rs │ │ ├── l1_icache2_prelock_conf.rs │ │ ├── l1_icache2_prelock_sct0_addr.rs │ │ ├── l1_icache2_prelock_sct1_addr.rs │ │ ├── l1_icache2_prelock_sct_size.rs │ │ ├── l1_icache3_acs_fail_addr.rs │ │ ├── l1_icache3_acs_fail_id_attr.rs │ │ ├── l1_icache3_autoload_ctrl.rs │ │ ├── l1_icache3_autoload_sct0_addr.rs │ │ ├── l1_icache3_autoload_sct0_size.rs │ │ ├── l1_icache3_autoload_sct1_addr.rs │ │ ├── l1_icache3_autoload_sct1_size.rs │ │ ├── l1_icache3_preload_addr.rs │ │ ├── l1_icache3_preload_ctrl.rs │ │ ├── l1_icache3_preload_size.rs │ │ ├── l1_icache3_prelock_conf.rs │ │ ├── l1_icache3_prelock_sct0_addr.rs │ │ ├── l1_icache3_prelock_sct1_addr.rs │ │ ├── l1_icache3_prelock_sct_size.rs │ │ ├── l1_icache_blocksize_conf.rs │ │ ├── l1_icache_cachesize_conf.rs │ │ ├── l1_icache_ctrl.rs │ │ ├── l1_unallocate_buffer_clear.rs │ │ ├── l2_bypass_cache_conf.rs │ │ ├── l2_cache_access_attr_ctrl.rs │ │ ├── l2_cache_acs_cnt_ctrl.rs │ │ ├── l2_cache_acs_cnt_int_clr.rs │ │ ├── l2_cache_acs_cnt_int_ena.rs │ │ ├── l2_cache_acs_cnt_int_raw.rs │ │ ├── l2_cache_acs_cnt_int_st.rs │ │ ├── l2_cache_acs_fail_addr.rs │ │ ├── l2_cache_acs_fail_ctrl.rs │ │ ├── l2_cache_acs_fail_id_attr.rs │ │ ├── l2_cache_acs_fail_int_clr.rs │ │ ├── l2_cache_acs_fail_int_ena.rs │ │ ├── l2_cache_acs_fail_int_raw.rs │ │ ├── l2_cache_acs_fail_int_st.rs │ │ ├── l2_cache_autoload_buf_clr_ctrl.rs │ │ ├── l2_cache_autoload_ctrl.rs │ │ ├── l2_cache_autoload_sct0_addr.rs │ │ ├── l2_cache_autoload_sct0_size.rs │ │ ├── l2_cache_autoload_sct1_addr.rs │ │ ├── l2_cache_autoload_sct1_size.rs │ │ ├── l2_cache_autoload_sct2_addr.rs │ │ ├── l2_cache_autoload_sct2_size.rs │ │ ├── l2_cache_autoload_sct3_addr.rs │ │ ├── l2_cache_autoload_sct3_size.rs │ │ ├── l2_cache_blocksize_conf.rs │ │ ├── l2_cache_cachesize_conf.rs │ │ ├── l2_cache_ctrl.rs │ │ ├── l2_cache_data_mem_acs_conf.rs │ │ ├── l2_cache_data_mem_power_ctrl.rs │ │ ├── l2_cache_debug_bus.rs │ │ ├── l2_cache_freeze_ctrl.rs │ │ ├── l2_cache_object_ctrl.rs │ │ ├── l2_cache_preload_addr.rs │ │ ├── l2_cache_preload_ctrl.rs │ │ ├── l2_cache_preload_rst_ctrl.rs │ │ ├── l2_cache_preload_size.rs │ │ ├── l2_cache_prelock_conf.rs │ │ ├── l2_cache_prelock_sct0_addr.rs │ │ ├── l2_cache_prelock_sct1_addr.rs │ │ ├── l2_cache_prelock_sct_size.rs │ │ ├── l2_cache_sync_preload_exception.rs │ │ ├── l2_cache_sync_preload_int_clr.rs │ │ ├── l2_cache_sync_preload_int_ena.rs │ │ ├── l2_cache_sync_preload_int_raw.rs │ │ ├── l2_cache_sync_preload_int_st.rs │ │ ├── l2_cache_sync_rst_ctrl.rs │ │ ├── l2_cache_tag_mem_acs_conf.rs │ │ ├── l2_cache_tag_mem_power_ctrl.rs │ │ ├── l2_cache_vaddr.rs │ │ ├── l2_cache_way_object.rs │ │ ├── l2_cache_wrap_around_ctrl.rs │ │ ├── l2_dbus0_acs_conflict_cnt.rs │ │ ├── l2_dbus0_acs_hit_cnt.rs │ │ ├── l2_dbus0_acs_miss_cnt.rs │ │ ├── l2_dbus0_acs_nxtlvl_rd_cnt.rs │ │ ├── l2_dbus0_acs_nxtlvl_wr_cnt.rs │ │ ├── l2_dbus1_acs_conflict_cnt.rs │ │ ├── l2_dbus1_acs_hit_cnt.rs │ │ ├── l2_dbus1_acs_miss_cnt.rs │ │ ├── l2_dbus1_acs_nxtlvl_rd_cnt.rs │ │ ├── l2_dbus1_acs_nxtlvl_wr_cnt.rs │ │ ├── l2_dbus2_acs_conflict_cnt.rs │ │ ├── l2_dbus2_acs_hit_cnt.rs │ │ ├── l2_dbus2_acs_miss_cnt.rs │ │ ├── l2_dbus2_acs_nxtlvl_rd_cnt.rs │ │ ├── l2_dbus2_acs_nxtlvl_wr_cnt.rs │ │ ├── l2_dbus3_acs_conflict_cnt.rs │ │ ├── l2_dbus3_acs_hit_cnt.rs │ │ ├── l2_dbus3_acs_miss_cnt.rs │ │ ├── l2_dbus3_acs_nxtlvl_rd_cnt.rs │ │ ├── l2_dbus3_acs_nxtlvl_wr_cnt.rs │ │ ├── l2_ibus0_acs_conflict_cnt.rs │ │ ├── l2_ibus0_acs_hit_cnt.rs │ │ ├── l2_ibus0_acs_miss_cnt.rs │ │ ├── l2_ibus0_acs_nxtlvl_rd_cnt.rs │ │ ├── l2_ibus1_acs_conflict_cnt.rs │ │ ├── l2_ibus1_acs_hit_cnt.rs │ │ ├── l2_ibus1_acs_miss_cnt.rs │ │ ├── l2_ibus1_acs_nxtlvl_rd_cnt.rs │ │ ├── l2_ibus2_acs_conflict_cnt.rs │ │ ├── l2_ibus2_acs_hit_cnt.rs │ │ ├── l2_ibus2_acs_miss_cnt.rs │ │ ├── l2_ibus2_acs_nxtlvl_rd_cnt.rs │ │ ├── l2_ibus3_acs_conflict_cnt.rs │ │ ├── l2_ibus3_acs_hit_cnt.rs │ │ ├── l2_ibus3_acs_miss_cnt.rs │ │ ├── l2_ibus3_acs_nxtlvl_rd_cnt.rs │ │ ├── l2_unallocate_buffer_clear.rs │ │ ├── level_split0.rs │ │ ├── level_split1.rs │ │ ├── lock_addr.rs │ │ ├── lock_ctrl.rs │ │ ├── lock_map.rs │ │ ├── lock_size.rs │ │ ├── redundancy_sig0.rs │ │ ├── redundancy_sig1.rs │ │ ├── redundancy_sig2.rs │ │ ├── redundancy_sig3.rs │ │ ├── redundancy_sig4.rs │ │ ├── sync_addr.rs │ │ ├── sync_ctrl.rs │ │ ├── sync_l1_cache_preload_exception.rs │ │ ├── sync_l1_cache_preload_int_clr.rs │ │ ├── sync_l1_cache_preload_int_ena.rs │ │ ├── sync_l1_cache_preload_int_raw.rs │ │ ├── sync_l1_cache_preload_int_st.rs │ │ ├── sync_map.rs │ │ └── sync_size.rs │ ├── clic.rs │ ├── clic │ │ ├── int_config.rs │ │ ├── int_ctrl.rs │ │ ├── int_info.rs │ │ └── int_thresh.rs │ ├── dma.rs │ ├── dma │ │ ├── cfg0.rs │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── axi_id0.rs │ │ │ ├── axi_qos0.rs │ │ │ ├── blk_tfr_resumereq0.rs │ │ │ ├── block_ts0.rs │ │ │ ├── cfg0.rs │ │ │ ├── cfg1.rs │ │ │ ├── ctl0.rs │ │ │ ├── ctl1.rs │ │ │ ├── dar0.rs │ │ │ ├── dar1.rs │ │ │ ├── dstat0.rs │ │ │ ├── dstatar0.rs │ │ │ ├── dstatar1.rs │ │ │ ├── intclear0.rs │ │ │ ├── intclear1.rs │ │ │ ├── intsignal_enable0.rs │ │ │ ├── intsignal_enable1.rs │ │ │ ├── intstatus0.rs │ │ │ ├── intstatus1.rs │ │ │ ├── intstatus_enable0.rs │ │ │ ├── intstatus_enable1.rs │ │ │ ├── llp0.rs │ │ │ ├── llp1.rs │ │ │ ├── sar0.rs │ │ │ ├── sar1.rs │ │ │ ├── sstat0.rs │ │ │ ├── sstatar0.rs │ │ │ ├── sstatar1.rs │ │ │ ├── status0.rs │ │ │ ├── status1.rs │ │ │ ├── swhsdst0.rs │ │ │ └── swhssrc0.rs │ │ ├── chen0.rs │ │ ├── chen1.rs │ │ ├── commonreg_intclear0.rs │ │ ├── commonreg_intsignal_enable0.rs │ │ ├── commonreg_intstatus0.rs │ │ ├── commonreg_intstatus_enable0.rs │ │ ├── compver0.rs │ │ ├── id0.rs │ │ ├── intstatus0.rs │ │ ├── lowpower_cfg0.rs │ │ ├── lowpower_cfg1.rs │ │ └── reset0.rs │ ├── ds.rs │ ├── ds │ │ ├── box_mem.rs │ │ ├── date.rs │ │ ├── iv_mem.rs │ │ ├── m_mem.rs │ │ ├── query_busy.rs │ │ ├── query_check.rs │ │ ├── query_key_wrong.rs │ │ ├── rb_mem.rs │ │ ├── set_continue.rs │ │ ├── set_finish.rs │ │ ├── set_start.rs │ │ ├── x_mem.rs │ │ ├── y_mem.rs │ │ └── z_mem.rs │ ├── ecc.rs │ ├── ecc │ │ ├── k_mem.rs │ │ ├── mult_conf.rs │ │ ├── mult_date.rs │ │ ├── mult_int_clr.rs │ │ ├── mult_int_ena.rs │ │ ├── mult_int_raw.rs │ │ ├── mult_int_st.rs │ │ ├── px_mem.rs │ │ └── py_mem.rs │ ├── ecdsa.rs │ ├── ecdsa │ │ ├── clk.rs │ │ ├── conf.rs │ │ ├── date.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── message_mem.rs │ │ ├── qax_mem.rs │ │ ├── qay_mem.rs │ │ ├── r_mem.rs │ │ ├── result.rs │ │ ├── s_mem.rs │ │ ├── sha_busy.rs │ │ ├── sha_continue.rs │ │ ├── sha_mode.rs │ │ ├── sha_start.rs │ │ ├── start.rs │ │ ├── state.rs │ │ └── z_mem.rs │ ├── efuse.rs │ ├── efuse │ │ ├── apb2otp_blk0_backup1_w1.rs │ │ ├── apb2otp_blk0_backup1_w2.rs │ │ ├── apb2otp_blk0_backup1_w3.rs │ │ ├── apb2otp_blk0_backup1_w4.rs │ │ ├── apb2otp_blk0_backup1_w5.rs │ │ ├── apb2otp_blk0_backup2_w1.rs │ │ ├── apb2otp_blk0_backup2_w2.rs │ │ ├── apb2otp_blk0_backup2_w3.rs │ │ ├── apb2otp_blk0_backup2_w4.rs │ │ ├── apb2otp_blk0_backup2_w5.rs │ │ ├── apb2otp_blk0_backup3_w1.rs │ │ ├── apb2otp_blk0_backup3_w2.rs │ │ ├── apb2otp_blk0_backup3_w3.rs │ │ ├── apb2otp_blk0_backup3_w4.rs │ │ ├── apb2otp_blk0_backup3_w5.rs │ │ ├── apb2otp_blk0_backup4_w1.rs │ │ ├── apb2otp_blk0_backup4_w2.rs │ │ ├── apb2otp_blk0_backup4_w3.rs │ │ ├── apb2otp_blk0_backup4_w4.rs │ │ ├── apb2otp_blk0_backup4_w5.rs │ │ ├── apb2otp_blk10_w1.rs │ │ ├── apb2otp_blk10_w10.rs │ │ ├── apb2otp_blk10_w11.rs │ │ ├── apb2otp_blk10_w2.rs │ │ ├── apb2otp_blk10_w3.rs │ │ ├── apb2otp_blk10_w4.rs │ │ ├── apb2otp_blk10_w5.rs │ │ ├── apb2otp_blk10_w6.rs │ │ ├── apb2otp_blk10_w7.rs │ │ ├── apb2otp_blk10_w8.rs │ │ ├── apb2otp_blk10_w9.rs │ │ ├── apb2otp_blk1_w1.rs │ │ ├── apb2otp_blk1_w2.rs │ │ ├── apb2otp_blk1_w3.rs │ │ ├── apb2otp_blk1_w4.rs │ │ ├── apb2otp_blk1_w5.rs │ │ ├── apb2otp_blk1_w6.rs │ │ ├── apb2otp_blk1_w7.rs │ │ ├── apb2otp_blk1_w8.rs │ │ ├── apb2otp_blk1_w9.rs │ │ ├── apb2otp_blk2_w1.rs │ │ ├── apb2otp_blk2_w10.rs │ │ ├── apb2otp_blk2_w11.rs │ │ ├── apb2otp_blk2_w2.rs │ │ ├── apb2otp_blk2_w3.rs │ │ ├── apb2otp_blk2_w4.rs │ │ ├── apb2otp_blk2_w5.rs │ │ ├── apb2otp_blk2_w6.rs │ │ ├── apb2otp_blk2_w7.rs │ │ ├── apb2otp_blk2_w8.rs │ │ ├── apb2otp_blk2_w9.rs │ │ ├── apb2otp_blk3_w1.rs │ │ ├── apb2otp_blk3_w10.rs │ │ ├── apb2otp_blk3_w11.rs │ │ ├── apb2otp_blk3_w2.rs │ │ ├── apb2otp_blk3_w3.rs │ │ ├── apb2otp_blk3_w4.rs │ │ ├── apb2otp_blk3_w5.rs │ │ ├── apb2otp_blk3_w6.rs │ │ ├── apb2otp_blk3_w7.rs │ │ ├── apb2otp_blk3_w8.rs │ │ ├── apb2otp_blk3_w9.rs │ │ ├── apb2otp_blk4_w1.rs │ │ ├── apb2otp_blk4_w10.rs │ │ ├── apb2otp_blk4_w11.rs │ │ ├── apb2otp_blk4_w2.rs │ │ ├── apb2otp_blk4_w3.rs │ │ ├── apb2otp_blk4_w4.rs │ │ ├── apb2otp_blk4_w5.rs │ │ ├── apb2otp_blk4_w6.rs │ │ ├── apb2otp_blk4_w7.rs │ │ ├── apb2otp_blk4_w8.rs │ │ ├── apb2otp_blk4_w9.rs │ │ ├── apb2otp_blk5_w1.rs │ │ ├── apb2otp_blk5_w10.rs │ │ ├── apb2otp_blk5_w11.rs │ │ ├── apb2otp_blk5_w2.rs │ │ ├── apb2otp_blk5_w3.rs │ │ ├── apb2otp_blk5_w4.rs │ │ ├── apb2otp_blk5_w5.rs │ │ ├── apb2otp_blk5_w6.rs │ │ ├── apb2otp_blk5_w7.rs │ │ ├── apb2otp_blk5_w8.rs │ │ ├── apb2otp_blk5_w9.rs │ │ ├── apb2otp_blk6_w1.rs │ │ ├── apb2otp_blk6_w10.rs │ │ ├── apb2otp_blk6_w11.rs │ │ ├── apb2otp_blk6_w2.rs │ │ ├── apb2otp_blk6_w3.rs │ │ ├── apb2otp_blk6_w4.rs │ │ ├── apb2otp_blk6_w5.rs │ │ ├── apb2otp_blk6_w6.rs │ │ ├── apb2otp_blk6_w7.rs │ │ ├── apb2otp_blk6_w8.rs │ │ ├── apb2otp_blk6_w9.rs │ │ ├── apb2otp_blk7_w1.rs │ │ ├── apb2otp_blk7_w10.rs │ │ ├── apb2otp_blk7_w11.rs │ │ ├── apb2otp_blk7_w2.rs │ │ ├── apb2otp_blk7_w3.rs │ │ ├── apb2otp_blk7_w4.rs │ │ ├── apb2otp_blk7_w5.rs │ │ ├── apb2otp_blk7_w6.rs │ │ ├── apb2otp_blk7_w7.rs │ │ ├── apb2otp_blk7_w8.rs │ │ ├── apb2otp_blk7_w9.rs │ │ ├── apb2otp_blk8_w1.rs │ │ ├── apb2otp_blk8_w10.rs │ │ ├── apb2otp_blk8_w11.rs │ │ ├── apb2otp_blk8_w2.rs │ │ ├── apb2otp_blk8_w3.rs │ │ ├── apb2otp_blk8_w4.rs │ │ ├── apb2otp_blk8_w5.rs │ │ ├── apb2otp_blk8_w6.rs │ │ ├── apb2otp_blk8_w7.rs │ │ ├── apb2otp_blk8_w8.rs │ │ ├── apb2otp_blk8_w9.rs │ │ ├── apb2otp_blk9_w1.rs │ │ ├── apb2otp_blk9_w10.rs │ │ ├── apb2otp_blk9_w11.rs │ │ ├── apb2otp_blk9_w2.rs │ │ ├── apb2otp_blk9_w3.rs │ │ ├── apb2otp_blk9_w4.rs │ │ ├── apb2otp_blk9_w5.rs │ │ ├── apb2otp_blk9_w6.rs │ │ ├── apb2otp_blk9_w7.rs │ │ ├── apb2otp_blk9_w8.rs │ │ ├── apb2otp_blk9_w9.rs │ │ ├── apb2otp_en.rs │ │ ├── apb2otp_wr_dis.rs │ │ ├── clk.rs │ │ ├── cmd.rs │ │ ├── conf.rs │ │ ├── dac_conf.rs │ │ ├── date.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pgm_check_value0.rs │ │ ├── pgm_check_value1.rs │ │ ├── pgm_check_value2.rs │ │ ├── pgm_data0.rs │ │ ├── pgm_data1.rs │ │ ├── pgm_data2.rs │ │ ├── pgm_data3.rs │ │ ├── pgm_data4.rs │ │ ├── pgm_data5.rs │ │ ├── pgm_data6.rs │ │ ├── pgm_data7.rs │ │ ├── rd_key0_data0.rs │ │ ├── rd_key0_data1.rs │ │ ├── rd_key0_data2.rs │ │ ├── rd_key0_data3.rs │ │ ├── rd_key0_data4.rs │ │ ├── rd_key0_data5.rs │ │ ├── rd_key0_data6.rs │ │ ├── rd_key0_data7.rs │ │ ├── rd_key1_data0.rs │ │ ├── rd_key1_data1.rs │ │ ├── rd_key1_data2.rs │ │ ├── rd_key1_data3.rs │ │ ├── rd_key1_data4.rs │ │ ├── rd_key1_data5.rs │ │ ├── rd_key1_data6.rs │ │ ├── rd_key1_data7.rs │ │ ├── rd_key2_data0.rs │ │ ├── rd_key2_data1.rs │ │ ├── rd_key2_data2.rs │ │ ├── rd_key2_data3.rs │ │ ├── rd_key2_data4.rs │ │ ├── rd_key2_data5.rs │ │ ├── rd_key2_data6.rs │ │ ├── rd_key2_data7.rs │ │ ├── rd_key3_data0.rs │ │ ├── rd_key3_data1.rs │ │ ├── rd_key3_data2.rs │ │ ├── rd_key3_data3.rs │ │ ├── rd_key3_data4.rs │ │ ├── rd_key3_data5.rs │ │ ├── rd_key3_data6.rs │ │ ├── rd_key3_data7.rs │ │ ├── rd_key4_data0.rs │ │ ├── rd_key4_data1.rs │ │ ├── rd_key4_data2.rs │ │ ├── rd_key4_data3.rs │ │ ├── rd_key4_data4.rs │ │ ├── rd_key4_data5.rs │ │ ├── rd_key4_data6.rs │ │ ├── rd_key4_data7.rs │ │ ├── rd_key5_data0.rs │ │ ├── rd_key5_data1.rs │ │ ├── rd_key5_data2.rs │ │ ├── rd_key5_data3.rs │ │ ├── rd_key5_data4.rs │ │ ├── rd_key5_data5.rs │ │ ├── rd_key5_data6.rs │ │ ├── rd_key5_data7.rs │ │ ├── rd_mac_sys_0.rs │ │ ├── rd_mac_sys_1.rs │ │ ├── rd_mac_sys_2.rs │ │ ├── rd_mac_sys_3.rs │ │ ├── rd_mac_sys_4.rs │ │ ├── rd_mac_sys_5.rs │ │ ├── rd_repeat_data0.rs │ │ ├── rd_repeat_data1.rs │ │ ├── rd_repeat_data2.rs │ │ ├── rd_repeat_data3.rs │ │ ├── rd_repeat_data4.rs │ │ ├── rd_repeat_err0.rs │ │ ├── rd_repeat_err1.rs │ │ ├── rd_repeat_err2.rs │ │ ├── rd_repeat_err3.rs │ │ ├── rd_repeat_err4.rs │ │ ├── rd_rs_err0.rs │ │ ├── rd_rs_err1.rs │ │ ├── rd_sys_part1_data0.rs │ │ ├── rd_sys_part1_data1.rs │ │ ├── rd_sys_part1_data2.rs │ │ ├── rd_sys_part1_data3.rs │ │ ├── rd_sys_part1_data4.rs │ │ ├── rd_sys_part1_data5.rs │ │ ├── rd_sys_part1_data6.rs │ │ ├── rd_sys_part1_data7.rs │ │ ├── rd_sys_part2_data0.rs │ │ ├── rd_sys_part2_data1.rs │ │ ├── rd_sys_part2_data2.rs │ │ ├── rd_sys_part2_data3.rs │ │ ├── rd_sys_part2_data4.rs │ │ ├── rd_sys_part2_data5.rs │ │ ├── rd_sys_part2_data6.rs │ │ ├── rd_sys_part2_data7.rs │ │ ├── rd_tim_conf.rs │ │ ├── rd_usr_data0.rs │ │ ├── rd_usr_data1.rs │ │ ├── rd_usr_data2.rs │ │ ├── rd_usr_data3.rs │ │ ├── rd_usr_data4.rs │ │ ├── rd_usr_data5.rs │ │ ├── rd_usr_data6.rs │ │ ├── rd_usr_data7.rs │ │ ├── rd_wr_dis.rs │ │ ├── status.rs │ │ ├── wr_tim_conf0_rs_bypass.rs │ │ ├── wr_tim_conf1.rs │ │ └── wr_tim_conf2.rs │ ├── generic.rs │ ├── generic │ │ └── raw.rs │ ├── gpio.rs │ ├── gpio │ │ ├── bist_ctrl.rs │ │ ├── bistin_sel.rs │ │ ├── bt_select.rs │ │ ├── clock_gate.rs │ │ ├── date.rs │ │ ├── enable.rs │ │ ├── enable1.rs │ │ ├── enable1_w1tc.rs │ │ ├── enable1_w1ts.rs │ │ ├── enable_w1tc.rs │ │ ├── enable_w1ts.rs │ │ ├── func_in_sel_cfg.rs │ │ ├── func_out_sel_cfg.rs │ │ ├── in1.rs │ │ ├── in_.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── intr1_0.rs │ │ ├── intr1_1.rs │ │ ├── intr1_2.rs │ │ ├── intr1_3.rs │ │ ├── intr_0.rs │ │ ├── intr_1.rs │ │ ├── intr_2.rs │ │ ├── intr_3.rs │ │ ├── out.rs │ │ ├── out1.rs │ │ ├── out1_w1tc.rs │ │ ├── out1_w1ts.rs │ │ ├── out_w1tc.rs │ │ ├── out_w1ts.rs │ │ ├── pin.rs │ │ ├── recive_seq.rs │ │ ├── send_seq.rs │ │ ├── status.rs │ │ ├── status1.rs │ │ ├── status1_w1tc.rs │ │ ├── status1_w1ts.rs │ │ ├── status_next.rs │ │ ├── status_next1.rs │ │ ├── status_w1tc.rs │ │ ├── status_w1ts.rs │ │ ├── strap.rs │ │ ├── zero_det0_filter_cnt.rs │ │ └── zero_det1_filter_cnt.rs │ ├── gpio_sd.rs │ ├── gpio_sd │ │ ├── clock_gate.rs │ │ ├── etm_event_ch_cfg.rs │ │ ├── etm_task_p0_cfg.rs │ │ ├── etm_task_p10_cfg.rs │ │ ├── etm_task_p11_cfg.rs │ │ ├── etm_task_p12_cfg.rs │ │ ├── etm_task_p13_cfg.rs │ │ ├── etm_task_p1_cfg.rs │ │ ├── etm_task_p2_cfg.rs │ │ ├── etm_task_p3_cfg.rs │ │ ├── etm_task_p4_cfg.rs │ │ ├── etm_task_p5_cfg.rs │ │ ├── etm_task_p6_cfg.rs │ │ ├── etm_task_p7_cfg.rs │ │ ├── etm_task_p8_cfg.rs │ │ ├── etm_task_p9_cfg.rs │ │ ├── glitch_filter_ch.rs │ │ ├── sigmadelta.rs │ │ ├── sigmadelta_misc.rs │ │ └── version.rs │ ├── h264.rs │ ├── h264 │ │ ├── a_db_bypass.rs │ │ ├── a_deci_score.rs │ │ ├── a_deci_score_offset.rs │ │ ├── a_no_roi_region_qp_offset.rs │ │ ├── a_rc_conf0.rs │ │ ├── a_rc_conf1.rs │ │ ├── a_roi_config.rs │ │ ├── a_roi_region0.rs │ │ ├── a_roi_region0_3_qp.rs │ │ ├── a_roi_region1.rs │ │ ├── a_roi_region2.rs │ │ ├── a_roi_region3.rs │ │ ├── a_roi_region4.rs │ │ ├── a_roi_region4_7_qp.rs │ │ ├── a_roi_region5.rs │ │ ├── a_roi_region6.rs │ │ ├── a_roi_region7.rs │ │ ├── a_sys_conf.rs │ │ ├── a_sys_mb_res.rs │ │ ├── b_db_bypass.rs │ │ ├── b_deci_score.rs │ │ ├── b_deci_score_offset.rs │ │ ├── b_no_roi_region_qp_offset.rs │ │ ├── b_rc_conf0.rs │ │ ├── b_rc_conf1.rs │ │ ├── b_roi_config.rs │ │ ├── b_roi_region0.rs │ │ ├── b_roi_region0_3_qp.rs │ │ ├── b_roi_region1.rs │ │ ├── b_roi_region2.rs │ │ ├── b_roi_region3.rs │ │ ├── b_roi_region4.rs │ │ ├── b_roi_region4_7_qp.rs │ │ ├── b_roi_region5.rs │ │ ├── b_roi_region6.rs │ │ ├── b_roi_region7.rs │ │ ├── b_sys_conf.rs │ │ ├── b_sys_mb_res.rs │ │ ├── bs_threshold.rs │ │ ├── conf.rs │ │ ├── date.rs │ │ ├── debug_dma_sel.rs │ │ ├── debug_info0.rs │ │ ├── debug_info1.rs │ │ ├── debug_info2.rs │ │ ├── frame_code_length.rs │ │ ├── gop_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── mv_merge_config.rs │ │ ├── rc_status0.rs │ │ ├── rc_status1.rs │ │ ├── rc_status2.rs │ │ ├── slice_header_byte0.rs │ │ ├── slice_header_byte1.rs │ │ ├── slice_header_byte_length.rs │ │ ├── slice_header_remain.rs │ │ ├── sys_ctrl.rs │ │ └── sys_status.rs │ ├── h264_dma.rs │ ├── h264_dma │ │ ├── counter_rst.rs │ │ ├── date.rs │ │ ├── exter_axi_err.rs │ │ ├── exter_mem_end_addr0.rs │ │ ├── exter_mem_end_addr1.rs │ │ ├── exter_mem_start_addr0.rs │ │ ├── exter_mem_start_addr1.rs │ │ ├── in_arb_config.rs │ │ ├── in_ch.rs │ │ ├── in_ch │ │ │ ├── arb.rs │ │ │ ├── buf_hb_rcv.rs │ │ │ ├── conf0.rs │ │ │ ├── dscr.rs │ │ │ ├── dscr_bf0.rs │ │ │ ├── dscr_bf1.rs │ │ │ ├── err_eof_des_addr.rs │ │ │ ├── etm_conf.rs │ │ │ ├── fifo_cnt.rs │ │ │ ├── fifo_status.rs │ │ │ ├── int_clr.rs │ │ │ ├── int_ena.rs │ │ │ ├── int_raw.rs │ │ │ ├── int_st.rs │ │ │ ├── link_addr.rs │ │ │ ├── link_conf.rs │ │ │ ├── pop.rs │ │ │ ├── pop_data_cnt.rs │ │ │ ├── ro_pd_conf.rs │ │ │ ├── state.rs │ │ │ ├── suc_eof_des_addr.rs │ │ │ └── xaddr.rs │ │ ├── in_ch5.rs │ │ ├── in_ch5 │ │ │ ├── arb.rs │ │ │ ├── buf_hb_rcv.rs │ │ │ ├── conf0.rs │ │ │ ├── conf1.rs │ │ │ ├── conf2.rs │ │ │ ├── conf3.rs │ │ │ ├── fifo_cnt.rs │ │ │ ├── fifo_status.rs │ │ │ ├── int_clr.rs │ │ │ ├── int_ena.rs │ │ │ ├── int_raw.rs │ │ │ ├── int_st.rs │ │ │ ├── pop.rs │ │ │ ├── pop_data_cnt.rs │ │ │ ├── state.rs │ │ │ └── xaddr.rs │ │ ├── inter_axi_err.rs │ │ ├── inter_mem_end_addr0.rs │ │ ├── inter_mem_end_addr1.rs │ │ ├── inter_mem_start_addr0.rs │ │ ├── inter_mem_start_addr1.rs │ │ ├── out_arb_config.rs │ │ ├── out_ch.rs │ │ ├── out_ch │ │ │ ├── arb.rs │ │ │ ├── block_buf_len.rs │ │ │ ├── buf_len.rs │ │ │ ├── conf0.rs │ │ │ ├── dscr.rs │ │ │ ├── dscr_bf0.rs │ │ │ ├── dscr_bf1.rs │ │ │ ├── eof_des_addr.rs │ │ │ ├── etm_conf.rs │ │ │ ├── fifo_bcnt.rs │ │ │ ├── fifo_status.rs │ │ │ ├── int_clr.rs │ │ │ ├── int_ena.rs │ │ │ ├── int_raw.rs │ │ │ ├── int_st.rs │ │ │ ├── link_addr.rs │ │ │ ├── link_conf.rs │ │ │ ├── mode_enable.rs │ │ │ ├── mode_yuv.rs │ │ │ ├── push.rs │ │ │ ├── push_bytecnt.rs │ │ │ ├── ro_pd_conf.rs │ │ │ ├── ro_status.rs │ │ │ ├── state.rs │ │ │ └── xaddr.rs │ │ ├── rst_conf.rs │ │ ├── rx_ch0_counter.rs │ │ ├── rx_ch1_counter.rs │ │ ├── rx_ch2_counter.rs │ │ └── rx_ch5_counter.rs │ ├── hmac.rs │ ├── hmac │ │ ├── date.rs │ │ ├── one_block.rs │ │ ├── query_busy.rs │ │ ├── query_error.rs │ │ ├── rd_result_mem.rs │ │ ├── set_invalidate_ds.rs │ │ ├── set_invalidate_jtag.rs │ │ ├── set_message_end.rs │ │ ├── set_message_ing.rs │ │ ├── set_message_one.rs │ │ ├── set_message_pad.rs │ │ ├── set_para_finish.rs │ │ ├── set_para_key.rs │ │ ├── set_para_purpose.rs │ │ ├── set_result_finish.rs │ │ ├── set_start.rs │ │ ├── soft_jtag_ctrl.rs │ │ ├── wr_jtag.rs │ │ └── wr_message_mem.rs │ ├── hp_sys.rs │ ├── hp_sys │ │ ├── ahb2axi_bresp_err_int_clr.rs │ │ ├── ahb2axi_bresp_err_int_ena.rs │ │ ├── ahb2axi_bresp_err_int_raw.rs │ │ ├── ahb2axi_bresp_err_int_st.rs │ │ ├── apb_sync_postw_en.rs │ │ ├── bitscrambler_peri_sel.rs │ │ ├── cache_apb_postw_en.rs │ │ ├── cache_clk_config.rs │ │ ├── cache_reset_config.rs │ │ ├── clk_en.rs │ │ ├── core_ahb_timeout.rs │ │ ├── core_dbus_timeout.rs │ │ ├── core_debug_runstall_conf.rs │ │ ├── core_dmactive_lpcore.rs │ │ ├── core_err_resp_dis.rs │ │ ├── core_ibus_timeout.rs │ │ ├── core_timeout_int_clr.rs │ │ ├── core_timeout_int_ena.rs │ │ ├── core_timeout_int_raw.rs │ │ ├── core_timeout_int_st.rs │ │ ├── cpu_corestalled_st.rs │ │ ├── cpu_intr_from_cpu_0.rs │ │ ├── cpu_intr_from_cpu_1.rs │ │ ├── cpu_intr_from_cpu_2.rs │ │ ├── cpu_intr_from_cpu_3.rs │ │ ├── cpu_waiti_conf.rs │ │ ├── crypto_ctrl.rs │ │ ├── design_for_verification0.rs │ │ ├── design_for_verification1.rs │ │ ├── dma_addr_ctrl.rs │ │ ├── ecc_pd_ctrl.rs │ │ ├── gdma_ctrl.rs │ │ ├── gmac_ctrl0.rs │ │ ├── gmac_ctrl1.rs │ │ ├── gmac_ctrl2.rs │ │ ├── gpio_ded_hold_ctrl.rs │ │ ├── gpio_o_hold_ctrl0.rs │ │ ├── gpio_o_hold_ctrl1.rs │ │ ├── gpio_o_hys_ctrl0.rs │ │ ├── gpio_o_hys_ctrl1.rs │ │ ├── icm_cpu_h2x_cfg.rs │ │ ├── l1_cache_pwr_ctrl.rs │ │ ├── l1cache_bus0_id.rs │ │ ├── l1cache_bus1_id.rs │ │ ├── l2_cache_pwr_ctrl.rs │ │ ├── l2_mem_ahb_buffer_ctrl.rs │ │ ├── l2_mem_err_resp_ctrl.rs │ │ ├── l2_mem_int_clr.rs │ │ ├── l2_mem_int_ena.rs │ │ ├── l2_mem_int_raw.rs │ │ ├── l2_mem_int_record0.rs │ │ ├── l2_mem_int_record1.rs │ │ ├── l2_mem_int_st.rs │ │ ├── l2_mem_l2_cache_ecc.rs │ │ ├── l2_mem_l2_ram_ecc.rs │ │ ├── l2_mem_ram_pwr_ctrl0.rs │ │ ├── l2_mem_rdn_eco_cs.rs │ │ ├── l2_mem_rdn_eco_high.rs │ │ ├── l2_mem_rdn_eco_low.rs │ │ ├── l2_mem_refresh.rs │ │ ├── l2_mem_subsize.rs │ │ ├── l2_mem_sw_ecc_bwe_mask.rs │ │ ├── l2_rom_pwr_ctrl0.rs │ │ ├── peri1_apb_postw_en.rs │ │ ├── peri_mem_clk_force_on.rs │ │ ├── probe_out.rs │ │ ├── probea_ctrl.rs │ │ ├── probeb_ctrl.rs │ │ ├── psram_flash_addr_interchange.rs │ │ ├── rdn_eco_cs.rs │ │ ├── rng_cfg.rs │ │ ├── rsa_pd_ctrl.rs │ │ ├── tcm_err_resp_ctrl.rs │ │ ├── tcm_init.rs │ │ ├── tcm_int_clr.rs │ │ ├── tcm_int_ena.rs │ │ ├── tcm_int_raw.rs │ │ ├── tcm_int_st.rs │ │ ├── tcm_parity_check_ctrl.rs │ │ ├── tcm_parity_int_record.rs │ │ ├── tcm_ram_pwr_ctrl0.rs │ │ ├── tcm_ram_wrr_config.rs │ │ ├── tcm_rdn_eco_cs.rs │ │ ├── tcm_rdn_eco_high.rs │ │ ├── tcm_rdn_eco_low.rs │ │ ├── tcm_sw_parity_bwe_mask.rs │ │ ├── uart_pd_ctrl.rs │ │ ├── usb20otg_mem_ctrl.rs │ │ ├── usbotg20_ctrl.rs │ │ ├── ver_date.rs │ │ └── vpu_ctrl.rs │ ├── hp_sys_clkrst.rs │ ├── hp_sys_clkrst │ │ ├── ana_pll_ctrl0.rs │ │ ├── clk_en0.rs │ │ ├── clk_force_on_ctrl0.rs │ │ ├── cpu_clk_status0.rs │ │ ├── cpu_src_freq0.rs │ │ ├── dbg_clk_ctrl0.rs │ │ ├── dbg_clk_ctrl1.rs │ │ ├── dpa_ctrl0.rs │ │ ├── hp_force_norst0.rs │ │ ├── hp_force_norst1.rs │ │ ├── hp_rst_en0.rs │ │ ├── hp_rst_en1.rs │ │ ├── hp_rst_en2.rs │ │ ├── hpcore_wdt_reset_source0.rs │ │ ├── hpwdt_core0_rst_ctrl0.rs │ │ ├── hpwdt_core1_rst_ctrl0.rs │ │ ├── peri_clk_ctrl00.rs │ │ ├── peri_clk_ctrl01.rs │ │ ├── peri_clk_ctrl02.rs │ │ ├── peri_clk_ctrl03.rs │ │ ├── peri_clk_ctrl10.rs │ │ ├── peri_clk_ctrl11.rs │ │ ├── peri_clk_ctrl110.rs │ │ ├── peri_clk_ctrl111.rs │ │ ├── peri_clk_ctrl112.rs │ │ ├── peri_clk_ctrl113.rs │ │ ├── peri_clk_ctrl114.rs │ │ ├── peri_clk_ctrl115.rs │ │ ├── peri_clk_ctrl116.rs │ │ ├── peri_clk_ctrl117.rs │ │ ├── peri_clk_ctrl118.rs │ │ ├── peri_clk_ctrl119.rs │ │ ├── peri_clk_ctrl12.rs │ │ ├── peri_clk_ctrl120.rs │ │ ├── peri_clk_ctrl13.rs │ │ ├── peri_clk_ctrl14.rs │ │ ├── peri_clk_ctrl15.rs │ │ ├── peri_clk_ctrl16.rs │ │ ├── peri_clk_ctrl17.rs │ │ ├── peri_clk_ctrl18.rs │ │ ├── peri_clk_ctrl19.rs │ │ ├── peri_clk_ctrl20.rs │ │ ├── peri_clk_ctrl21.rs │ │ ├── peri_clk_ctrl22.rs │ │ ├── peri_clk_ctrl23.rs │ │ ├── peri_clk_ctrl24.rs │ │ ├── peri_clk_ctrl25.rs │ │ ├── peri_clk_ctrl26.rs │ │ ├── peri_clk_ctrl27.rs │ │ ├── ref_clk_ctrl0.rs │ │ ├── ref_clk_ctrl1.rs │ │ ├── ref_clk_ctrl2.rs │ │ ├── root_clk_ctrl0.rs │ │ ├── root_clk_ctrl1.rs │ │ ├── root_clk_ctrl2.rs │ │ ├── root_clk_ctrl3.rs │ │ ├── soc_clk_ctrl0.rs │ │ ├── soc_clk_ctrl1.rs │ │ ├── soc_clk_ctrl2.rs │ │ └── soc_clk_ctrl3.rs │ ├── i2c0.rs │ ├── i2c0 │ │ ├── clk_conf.rs │ │ ├── comd.rs │ │ ├── ctr.rs │ │ ├── data.rs │ │ ├── date.rs │ │ ├── fifo_conf.rs │ │ ├── fifo_st.rs │ │ ├── filter_cfg.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── rxfifo_start_addr.rs │ │ ├── scl_high_period.rs │ │ ├── scl_low_period.rs │ │ ├── scl_main_st_time_out.rs │ │ ├── scl_rstart_setup.rs │ │ ├── scl_sp_conf.rs │ │ ├── scl_st_time_out.rs │ │ ├── scl_start_hold.rs │ │ ├── scl_stop_hold.rs │ │ ├── scl_stop_setup.rs │ │ ├── scl_stretch_conf.rs │ │ ├── sda_hold.rs │ │ ├── sda_sample.rs │ │ ├── slave_addr.rs │ │ ├── sr.rs │ │ ├── to.rs │ │ └── txfifo_start_addr.rs │ ├── i2s0.rs │ ├── i2s0 │ │ ├── bck_cnt.rs │ │ ├── clk_gate.rs │ │ ├── conf_sigle_data.rs │ │ ├── date.rs │ │ ├── etm_conf.rs │ │ ├── fifo_cnt.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lc_hung_conf.rs │ │ ├── rx_conf.rs │ │ ├── rx_conf1.rs │ │ ├── rx_pdm2pcm_conf.rs │ │ ├── rx_tdm_ctrl.rs │ │ ├── rx_timing.rs │ │ ├── rxeof_num.rs │ │ ├── state.rs │ │ ├── tx_conf.rs │ │ ├── tx_conf1.rs │ │ ├── tx_pcm2pdm_conf.rs │ │ ├── tx_pcm2pdm_conf1.rs │ │ ├── tx_tdm_ctrl.rs │ │ └── tx_timing.rs │ ├── i3c_mst.rs │ ├── i3c_mst │ │ ├── buffer_status_level.rs │ │ ├── buffer_thld_ctrl.rs │ │ ├── bus_free_time.rs │ │ ├── data_buffer_status_level.rs │ │ ├── data_buffer_thld_ctrl.rs │ │ ├── device_ctrl.rs │ │ ├── device_table.rs │ │ ├── fpga_debug_probe.rs │ │ ├── ibi_notify_ctrl.rs │ │ ├── ibi_sir_req_payload.rs │ │ ├── ibi_sir_req_reject.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── present_state0.rs │ │ ├── present_state1.rs │ │ ├── reset_ctrl.rs │ │ ├── rnd_eco_cs.rs │ │ ├── rnd_eco_high.rs │ │ ├── rnd_eco_low.rs │ │ ├── scl_ext_low_time.rs │ │ ├── scl_i2c_fm_time.rs │ │ ├── scl_i2c_fmp_time.rs │ │ ├── scl_i3c_mst_od_time.rs │ │ ├── scl_i3c_mst_pp_time.rs │ │ ├── scl_rstart_setup.rs │ │ ├── scl_start_hold.rs │ │ ├── scl_stop_hold.rs │ │ ├── scl_stop_setup.rs │ │ ├── scl_termn_t_ext_low_time.rs │ │ ├── sda_hold_time.rs │ │ ├── sda_sample_time.rs │ │ ├── time_out_value.rs │ │ ├── ver_id.rs │ │ └── ver_type.rs │ ├── i3c_mst_mem.rs │ ├── i3c_mst_mem │ │ ├── command_buf_port.rs │ │ ├── dev_addr_table10_loc.rs │ │ ├── dev_addr_table11_loc.rs │ │ ├── dev_addr_table12_loc.rs │ │ ├── dev_addr_table1_loc.rs │ │ ├── dev_addr_table2_loc.rs │ │ ├── dev_addr_table3_loc.rs │ │ ├── dev_addr_table4_loc.rs │ │ ├── dev_addr_table5_loc.rs │ │ ├── dev_addr_table6_loc.rs │ │ ├── dev_addr_table7_loc.rs │ │ ├── dev_addr_table8_loc.rs │ │ ├── dev_addr_table9_loc.rs │ │ ├── dev_char_table10_loc1.rs │ │ ├── dev_char_table10_loc2.rs │ │ ├── dev_char_table10_loc3.rs │ │ ├── dev_char_table10_loc4.rs │ │ ├── dev_char_table11_loc1.rs │ │ ├── dev_char_table11_loc2.rs │ │ ├── dev_char_table11_loc3.rs │ │ ├── dev_char_table11_loc4.rs │ │ ├── dev_char_table12_loc1.rs │ │ ├── dev_char_table12_loc2.rs │ │ ├── dev_char_table12_loc3.rs │ │ ├── dev_char_table12_loc4.rs │ │ ├── dev_char_table1_loc1.rs │ │ ├── dev_char_table1_loc2.rs │ │ ├── dev_char_table1_loc3.rs │ │ ├── dev_char_table1_loc4.rs │ │ ├── dev_char_table2_loc1.rs │ │ ├── dev_char_table2_loc2.rs │ │ ├── dev_char_table2_loc3.rs │ │ ├── dev_char_table2_loc4.rs │ │ ├── dev_char_table3_loc1.rs │ │ ├── dev_char_table3_loc2.rs │ │ ├── dev_char_table3_loc3.rs │ │ ├── dev_char_table3_loc4.rs │ │ ├── dev_char_table4_loc1.rs │ │ ├── dev_char_table4_loc2.rs │ │ ├── dev_char_table4_loc3.rs │ │ ├── dev_char_table4_loc4.rs │ │ ├── dev_char_table5_loc1.rs │ │ ├── dev_char_table5_loc2.rs │ │ ├── dev_char_table5_loc3.rs │ │ ├── dev_char_table5_loc4.rs │ │ ├── dev_char_table6_loc1.rs │ │ ├── dev_char_table6_loc2.rs │ │ ├── dev_char_table6_loc3.rs │ │ ├── dev_char_table6_loc4.rs │ │ ├── dev_char_table7_loc1.rs │ │ ├── dev_char_table7_loc2.rs │ │ ├── dev_char_table7_loc3.rs │ │ ├── dev_char_table7_loc4.rs │ │ ├── dev_char_table8_loc1.rs │ │ ├── dev_char_table8_loc2.rs │ │ ├── dev_char_table8_loc3.rs │ │ ├── dev_char_table8_loc4.rs │ │ ├── dev_char_table9_loc1.rs │ │ ├── dev_char_table9_loc2.rs │ │ ├── dev_char_table9_loc3.rs │ │ ├── dev_char_table9_loc4.rs │ │ ├── ibi_data_buf.rs │ │ ├── ibi_status_buf.rs │ │ ├── response_buf_port.rs │ │ ├── rx_data_port.rs │ │ └── tx_data_port.rs │ ├── i3c_slv.rs │ ├── i3c_slv │ │ ├── capabilities.rs │ │ ├── capabilities2.rs │ │ ├── config.rs │ │ ├── ctrl.rs │ │ ├── datactrl.rs │ │ ├── idext.rs │ │ ├── idpartno.rs │ │ ├── intclr.rs │ │ ├── intmasked.rs │ │ ├── intset.rs │ │ ├── rdarab.rs │ │ ├── rdatah.rs │ │ ├── status.rs │ │ ├── vendorid.rs │ │ ├── wdatab.rs │ │ └── wdatabe.rs │ ├── interrupt.rs │ ├── interrupt_core0.rs │ ├── interrupt_core0 │ │ ├── adc_int_map.rs │ │ ├── aes_int_map.rs │ │ ├── ahb_pdma_in_ch0_int_map.rs │ │ ├── ahb_pdma_in_ch1_int_map.rs │ │ ├── ahb_pdma_in_ch2_int_map.rs │ │ ├── ahb_pdma_out_ch0_int_map.rs │ │ ├── ahb_pdma_out_ch1_int_map.rs │ │ ├── ahb_pdma_out_ch2_int_map.rs │ │ ├── assist_debug_int_map.rs │ │ ├── axi_pdma_in_ch0_int_map.rs │ │ ├── axi_pdma_in_ch1_int_map.rs │ │ ├── axi_pdma_in_ch2_int_map.rs │ │ ├── axi_pdma_out_ch0_int_map.rs │ │ ├── axi_pdma_out_ch1_int_map.rs │ │ ├── axi_pdma_out_ch2_int_map.rs │ │ ├── cache_int_map.rs │ │ ├── can0_int_map.rs │ │ ├── can1_int_map.rs │ │ ├── can2_int_map.rs │ │ ├── clock_gate.rs │ │ ├── core0_trace_int_map.rs │ │ ├── core1_trace_int_map.rs │ │ ├── cpu_int_from_cpu_0_map.rs │ │ ├── cpu_int_from_cpu_1_map.rs │ │ ├── cpu_int_from_cpu_2_map.rs │ │ ├── cpu_int_from_cpu_3_map.rs │ │ ├── csi_bridge_int_map.rs │ │ ├── csi_int_map.rs │ │ ├── dma2d_in_ch0_int_map.rs │ │ ├── dma2d_in_ch1_int_map.rs │ │ ├── dma2d_out_ch0_int_map.rs │ │ ├── dma2d_out_ch1_int_map.rs │ │ ├── dma2d_out_ch2_int_map.rs │ │ ├── dsi_bridge_int_map.rs │ │ ├── dsi_int_map.rs │ │ ├── ecc_int_map.rs │ │ ├── ecdsa_int_map.rs │ │ ├── flash_mspi_int_map.rs │ │ ├── gdma_int_map.rs │ │ ├── gmii_phy_int_map.rs │ │ ├── gpio_int0_map.rs │ │ ├── gpio_int1_map.rs │ │ ├── gpio_int2_map.rs │ │ ├── gpio_int3_map.rs │ │ ├── gpio_pad_comp_int_map.rs │ │ ├── h264_dma2d_in_ch0_int_map.rs │ │ ├── h264_dma2d_in_ch1_int_map.rs │ │ ├── h264_dma2d_in_ch2_int_map.rs │ │ ├── h264_dma2d_in_ch3_int_map.rs │ │ ├── h264_dma2d_in_ch4_int_map.rs │ │ ├── h264_dma2d_in_ch5_int_map.rs │ │ ├── h264_dma2d_out_ch0_int_map.rs │ │ ├── h264_dma2d_out_ch1_int_map.rs │ │ ├── h264_dma2d_out_ch2_int_map.rs │ │ ├── h264_dma2d_out_ch3_int_map.rs │ │ ├── h264_dma2d_out_ch4_int_map.rs │ │ ├── h264_reg_int_map.rs │ │ ├── hp_core_ctrl_int_map.rs │ │ ├── hp_parlio_rx_int_map.rs │ │ ├── hp_parlio_tx_int_map.rs │ │ ├── hp_pau_int_map.rs │ │ ├── hp_sysreg_int_map.rs │ │ ├── i2c0_int_map.rs │ │ ├── i2c1_int_map.rs │ │ ├── i2s0_int_map.rs │ │ ├── i2s1_int_map.rs │ │ ├── i2s2_int_map.rs │ │ ├── i3c_mst_int_map.rs │ │ ├── i3c_slv_int_map.rs │ │ ├── interrupt_reg_date.rs │ │ ├── intr_status_reg_0.rs │ │ ├── intr_status_reg_1.rs │ │ ├── intr_status_reg_2.rs │ │ ├── intr_status_reg_3.rs │ │ ├── isp_int_map.rs │ │ ├── jpeg_int_map.rs │ │ ├── km_int_map.rs │ │ ├── lcd_cam_int_map.rs │ │ ├── ledc_int_map.rs │ │ ├── lp_adc_int_map.rs │ │ ├── lp_anaperi_int_map.rs │ │ ├── lp_efuse_int_map.rs │ │ ├── lp_gpio_int_map.rs │ │ ├── lp_huk_int_map.rs │ │ ├── lp_i2c_int_map.rs │ │ ├── lp_i2s_int_map.rs │ │ ├── lp_rtc_int_map.rs │ │ ├── lp_spi_int_map.rs │ │ ├── lp_sw_int_map.rs │ │ ├── lp_sysreg_int_map.rs │ │ ├── lp_timer_reg_0_int_map.rs │ │ ├── lp_timer_reg_1_int_map.rs │ │ ├── lp_touch_int_map.rs │ │ ├── lp_tsens_int_map.rs │ │ ├── lp_uart_int_map.rs │ │ ├── lp_wdt_int_map.rs │ │ ├── lpi_int_map.rs │ │ ├── mb_hp_int_map.rs │ │ ├── mb_lp_int_map.rs │ │ ├── pcnt_int_map.rs │ │ ├── pmt_int_map.rs │ │ ├── pmu_reg_0_int_map.rs │ │ ├── pmu_reg_1_int_map.rs │ │ ├── ppa_int_map.rs │ │ ├── psram_mspi_int_map.rs │ │ ├── pwm0_int_map.rs │ │ ├── pwm1_int_map.rs │ │ ├── rmt_int_map.rs │ │ ├── rsa_int_map.rs │ │ ├── sbd_int_map.rs │ │ ├── sdio_host_int_map.rs │ │ ├── sha_int_map.rs │ │ ├── spi2_int_map.rs │ │ ├── spi3_int_map.rs │ │ ├── sys_icm_int_map.rs │ │ ├── systimer_target0_int_map.rs │ │ ├── systimer_target1_int_map.rs │ │ ├── systimer_target2_int_map.rs │ │ ├── timergrp0_t0_int_map.rs │ │ ├── timergrp0_t1_int_map.rs │ │ ├── timergrp0_wdt_int_map.rs │ │ ├── timergrp1_t0_int_map.rs │ │ ├── timergrp1_t1_int_map.rs │ │ ├── timergrp1_wdt_int_map.rs │ │ ├── uart0_int_map.rs │ │ ├── uart1_int_map.rs │ │ ├── uart2_int_map.rs │ │ ├── uart3_int_map.rs │ │ ├── uart4_int_map.rs │ │ ├── uhci0_int_map.rs │ │ ├── usb_device_int_map.rs │ │ ├── usb_otg11_int_map.rs │ │ ├── usb_otg_endp_multi_proc_int_map.rs │ │ └── usb_otg_int_map.rs │ ├── interrupt_core1.rs │ ├── interrupt_core1 │ │ ├── adc_int_map.rs │ │ ├── aes_int_map.rs │ │ ├── ahb_pdma_in_ch0_int_map.rs │ │ ├── ahb_pdma_in_ch1_int_map.rs │ │ ├── ahb_pdma_in_ch2_int_map.rs │ │ ├── ahb_pdma_out_ch0_int_map.rs │ │ ├── ahb_pdma_out_ch1_int_map.rs │ │ ├── ahb_pdma_out_ch2_int_map.rs │ │ ├── assist_debug_int_map.rs │ │ ├── axi_pdma_in_ch0_int_map.rs │ │ ├── axi_pdma_in_ch1_int_map.rs │ │ ├── axi_pdma_in_ch2_int_map.rs │ │ ├── axi_pdma_out_ch0_int_map.rs │ │ ├── axi_pdma_out_ch1_int_map.rs │ │ ├── axi_pdma_out_ch2_int_map.rs │ │ ├── cache_int_map.rs │ │ ├── can0_int_map.rs │ │ ├── can1_int_map.rs │ │ ├── can2_int_map.rs │ │ ├── clock_gate.rs │ │ ├── core0_trace_int_map.rs │ │ ├── core1_trace_int_map.rs │ │ ├── cpu_int_from_cpu_0_map.rs │ │ ├── cpu_int_from_cpu_1_map.rs │ │ ├── cpu_int_from_cpu_2_map.rs │ │ ├── cpu_int_from_cpu_3_map.rs │ │ ├── csi_bridge_int_map.rs │ │ ├── csi_int_map.rs │ │ ├── dma2d_in_ch0_int_map.rs │ │ ├── dma2d_in_ch1_int_map.rs │ │ ├── dma2d_out_ch0_int_map.rs │ │ ├── dma2d_out_ch1_int_map.rs │ │ ├── dma2d_out_ch2_int_map.rs │ │ ├── dsi_bridge_int_map.rs │ │ ├── dsi_int_map.rs │ │ ├── ecc_int_map.rs │ │ ├── ecdsa_int_map.rs │ │ ├── flash_mspi_int_map.rs │ │ ├── gdma_int_map.rs │ │ ├── gmii_phy_int_map.rs │ │ ├── gpio_int0_map.rs │ │ ├── gpio_int1_map.rs │ │ ├── gpio_int2_map.rs │ │ ├── gpio_int3_map.rs │ │ ├── gpio_pad_comp_int_map.rs │ │ ├── h264_dma2d_in_ch0_int_map.rs │ │ ├── h264_dma2d_in_ch1_int_map.rs │ │ ├── h264_dma2d_in_ch2_int_map.rs │ │ ├── h264_dma2d_in_ch3_int_map.rs │ │ ├── h264_dma2d_in_ch4_int_map.rs │ │ ├── h264_dma2d_in_ch5_int_map.rs │ │ ├── h264_dma2d_out_ch0_int_map.rs │ │ ├── h264_dma2d_out_ch1_int_map.rs │ │ ├── h264_dma2d_out_ch2_int_map.rs │ │ ├── h264_dma2d_out_ch3_int_map.rs │ │ ├── h264_dma2d_out_ch4_int_map.rs │ │ ├── h264_reg_int_map.rs │ │ ├── hp_core_ctrl_int_map.rs │ │ ├── hp_parlio_rx_int_map.rs │ │ ├── hp_parlio_tx_int_map.rs │ │ ├── hp_pau_int_map.rs │ │ ├── hp_sysreg_int_map.rs │ │ ├── i2c0_int_map.rs │ │ ├── i2c1_int_map.rs │ │ ├── i2s0_int_map.rs │ │ ├── i2s1_int_map.rs │ │ ├── i2s2_int_map.rs │ │ ├── i3c_mst_int_map.rs │ │ ├── i3c_slv_int_map.rs │ │ ├── interrupt_reg_date.rs │ │ ├── intr_status_reg_0.rs │ │ ├── intr_status_reg_1.rs │ │ ├── intr_status_reg_2.rs │ │ ├── intr_status_reg_3.rs │ │ ├── isp_int_map.rs │ │ ├── jpeg_int_map.rs │ │ ├── km_int_map.rs │ │ ├── lcd_cam_int_map.rs │ │ ├── ledc_int_map.rs │ │ ├── lp_adc_int_map.rs │ │ ├── lp_anaperi_int_map.rs │ │ ├── lp_efuse_int_map.rs │ │ ├── lp_gpio_int_map.rs │ │ ├── lp_huk_int_map.rs │ │ ├── lp_i2c_int_map.rs │ │ ├── lp_i2s_int_map.rs │ │ ├── lp_rtc_int_map.rs │ │ ├── lp_spi_int_map.rs │ │ ├── lp_sw_int_map.rs │ │ ├── lp_sysreg_int_map.rs │ │ ├── lp_timer_reg_0_int_map.rs │ │ ├── lp_timer_reg_1_int_map.rs │ │ ├── lp_touch_int_map.rs │ │ ├── lp_tsens_int_map.rs │ │ ├── lp_uart_int_map.rs │ │ ├── lp_wdt_int_map.rs │ │ ├── lpi_int_map.rs │ │ ├── mb_hp_int_map.rs │ │ ├── mb_lp_int_map.rs │ │ ├── pcnt_int_map.rs │ │ ├── pmt_int_map.rs │ │ ├── pmu_reg_0_int_map.rs │ │ ├── pmu_reg_1_int_map.rs │ │ ├── ppa_int_map.rs │ │ ├── psram_mspi_int_map.rs │ │ ├── pwm0_int_map.rs │ │ ├── pwm1_int_map.rs │ │ ├── rmt_int_map.rs │ │ ├── rsa_int_map.rs │ │ ├── sbd_int_map.rs │ │ ├── sdio_host_int_map.rs │ │ ├── sha_int_map.rs │ │ ├── spi2_int_map.rs │ │ ├── spi3_int_map.rs │ │ ├── sys_icm_int_map.rs │ │ ├── systimer_target0_int_map.rs │ │ ├── systimer_target1_int_map.rs │ │ ├── systimer_target2_int_map.rs │ │ ├── timergrp0_t0_int_map.rs │ │ ├── timergrp0_t1_int_map.rs │ │ ├── timergrp0_wdt_int_map.rs │ │ ├── timergrp1_t0_int_map.rs │ │ ├── timergrp1_t1_int_map.rs │ │ ├── timergrp1_wdt_int_map.rs │ │ ├── uart0_int_map.rs │ │ ├── uart1_int_map.rs │ │ ├── uart2_int_map.rs │ │ ├── uart3_int_map.rs │ │ ├── uart4_int_map.rs │ │ ├── uhci0_int_map.rs │ │ ├── usb_device_int_map.rs │ │ ├── usb_otg11_int_map.rs │ │ ├── usb_otg_endp_multi_proc_int_map.rs │ │ └── usb_otg_int_map.rs │ ├── io_mux.rs │ ├── io_mux │ │ ├── date.rs │ │ └── gpio.rs │ ├── isp.rs │ ├── isp │ │ ├── ae_block_mean_0.rs │ │ ├── ae_block_mean_1.rs │ │ ├── ae_block_mean_2.rs │ │ ├── ae_block_mean_3.rs │ │ ├── ae_block_mean_4.rs │ │ ├── ae_block_mean_5.rs │ │ ├── ae_block_mean_6.rs │ │ ├── ae_bx.rs │ │ ├── ae_by.rs │ │ ├── ae_ctrl.rs │ │ ├── ae_monitor.rs │ │ ├── ae_win_reciprocal.rs │ │ ├── ae_winpixnum.rs │ │ ├── af_ctrl0.rs │ │ ├── af_ctrl1.rs │ │ ├── af_env_user_th_lum.rs │ │ ├── af_env_user_th_sum.rs │ │ ├── af_gen_th_ctrl.rs │ │ ├── af_hscale_a.rs │ │ ├── af_hscale_b.rs │ │ ├── af_hscale_c.rs │ │ ├── af_lum_a.rs │ │ ├── af_lum_b.rs │ │ ├── af_lum_c.rs │ │ ├── af_sum_a.rs │ │ ├── af_sum_b.rs │ │ ├── af_sum_c.rs │ │ ├── af_threshold.rs │ │ ├── af_vscale_a.rs │ │ ├── af_vscale_b.rs │ │ ├── af_vscale_c.rs │ │ ├── awb0_acc_b.rs │ │ ├── awb0_acc_g.rs │ │ ├── awb0_acc_r.rs │ │ ├── awb0_white_cnt.rs │ │ ├── awb_hscale.rs │ │ ├── awb_mode.rs │ │ ├── awb_th_bg.rs │ │ ├── awb_th_lum.rs │ │ ├── awb_th_rg.rs │ │ ├── awb_vscale.rs │ │ ├── bf_gau0.rs │ │ ├── bf_gau1.rs │ │ ├── bf_matrix_ctrl.rs │ │ ├── bf_sigma.rs │ │ ├── blc_ctrl0.rs │ │ ├── blc_ctrl1.rs │ │ ├── blc_ctrl2.rs │ │ ├── blc_mean.rs │ │ ├── blc_value.rs │ │ ├── cam_cntl.rs │ │ ├── cam_conf.rs │ │ ├── ccm_coef0.rs │ │ ├── ccm_coef1.rs │ │ ├── ccm_coef3.rs │ │ ├── ccm_coef4.rs │ │ ├── ccm_coef5.rs │ │ ├── clk_en.rs │ │ ├── cntl.rs │ │ ├── color_ctrl.rs │ │ ├── demosaic_grad_ratio.rs │ │ ├── demosaic_matrix_ctrl.rs │ │ ├── dma_cntl.rs │ │ ├── dma_raw_data.rs │ │ ├── dpc_conf.rs │ │ ├── dpc_ctrl.rs │ │ ├── dpc_deadpix_cnt.rs │ │ ├── dpc_matrix_ctrl.rs │ │ ├── frame_cfg.rs │ │ ├── gamma_bx1.rs │ │ ├── gamma_bx2.rs │ │ ├── gamma_by1.rs │ │ ├── gamma_by2.rs │ │ ├── gamma_by3.rs │ │ ├── gamma_by4.rs │ │ ├── gamma_ctrl.rs │ │ ├── gamma_gx1.rs │ │ ├── gamma_gx2.rs │ │ ├── gamma_gy1.rs │ │ ├── gamma_gy2.rs │ │ ├── gamma_gy3.rs │ │ ├── gamma_gy4.rs │ │ ├── gamma_rx1.rs │ │ ├── gamma_rx2.rs │ │ ├── gamma_ry1.rs │ │ ├── gamma_ry2.rs │ │ ├── gamma_ry3.rs │ │ ├── gamma_ry4.rs │ │ ├── hist_bin0.rs │ │ ├── hist_bin1.rs │ │ ├── hist_bin10.rs │ │ ├── hist_bin11.rs │ │ ├── hist_bin12.rs │ │ ├── hist_bin13.rs │ │ ├── hist_bin14.rs │ │ ├── hist_bin15.rs │ │ ├── hist_bin2.rs │ │ ├── hist_bin3.rs │ │ ├── hist_bin4.rs │ │ ├── hist_bin5.rs │ │ ├── hist_bin6.rs │ │ ├── hist_bin7.rs │ │ ├── hist_bin8.rs │ │ ├── hist_bin9.rs │ │ ├── hist_coeff.rs │ │ ├── hist_mode.rs │ │ ├── hist_offs.rs │ │ ├── hist_seg0.rs │ │ ├── hist_seg1.rs │ │ ├── hist_seg2.rs │ │ ├── hist_seg3.rs │ │ ├── hist_size.rs │ │ ├── hist_weight0.rs │ │ ├── hist_weight1.rs │ │ ├── hist_weight2.rs │ │ ├── hist_weight3.rs │ │ ├── hist_weight4.rs │ │ ├── hist_weight5.rs │ │ ├── hist_weight6.rs │ │ ├── hsync_cnt.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lsc_tablesize.rs │ │ ├── lut_cmd.rs │ │ ├── lut_rdata.rs │ │ ├── lut_wdata.rs │ │ ├── median_matrix_ctrl.rs │ │ ├── mem_aux_ctrl_0.rs │ │ ├── mem_aux_ctrl_1.rs │ │ ├── mem_aux_ctrl_2.rs │ │ ├── mem_aux_ctrl_3.rs │ │ ├── mem_aux_ctrl_4.rs │ │ ├── rdn_eco_cs.rs │ │ ├── rdn_eco_high.rs │ │ ├── rdn_eco_low.rs │ │ ├── sharp_ctrl0.rs │ │ ├── sharp_ctrl1.rs │ │ ├── sharp_filter0.rs │ │ ├── sharp_filter1.rs │ │ ├── sharp_filter2.rs │ │ ├── sharp_matrix_ctrl.rs │ │ ├── ver_date.rs │ │ └── yuv_format.rs │ ├── jpeg.rs │ ├── jpeg │ │ ├── c.rs │ │ ├── config.rs │ │ ├── decode_conf.rs │ │ ├── decoder_status0.rs │ │ ├── decoder_status1.rs │ │ ├── decoder_status2.rs │ │ ├── decoder_status3.rs │ │ ├── decoder_status4.rs │ │ ├── decoder_status5.rs │ │ ├── dht_codemin_ac0.rs │ │ ├── dht_codemin_ac1.rs │ │ ├── dht_codemin_dc0.rs │ │ ├── dht_codemin_dc1.rs │ │ ├── dht_info.rs │ │ ├── dht_totlen_ac0.rs │ │ ├── dht_totlen_ac1.rs │ │ ├── dht_totlen_dc0.rs │ │ ├── dht_totlen_dc1.rs │ │ ├── dht_val_ac0.rs │ │ ├── dht_val_ac1.rs │ │ ├── dht_val_dc0.rs │ │ ├── dht_val_dc1.rs │ │ ├── dqt_info.rs │ │ ├── eco_high.rs │ │ ├── eco_low.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pic_size.rs │ │ ├── status0.rs │ │ ├── status2.rs │ │ ├── status3.rs │ │ ├── status4.rs │ │ ├── status5.rs │ │ ├── sys.rs │ │ ├── t0qnr.rs │ │ ├── t1qnr.rs │ │ ├── t2qnr.rs │ │ ├── t3qnr.rs │ │ └── version.rs │ ├── lcd_cam.rs │ ├── lcd_cam │ │ ├── cam_ctrl.rs │ │ ├── cam_ctrl1.rs │ │ ├── cam_rgb_yuv.rs │ │ ├── lc_dma_int_clr.rs │ │ ├── lc_dma_int_ena.rs │ │ ├── lc_dma_int_raw.rs │ │ ├── lc_dma_int_st.rs │ │ ├── lc_reg_date.rs │ │ ├── lcd_clock.rs │ │ ├── lcd_ctrl.rs │ │ ├── lcd_ctrl1.rs │ │ ├── lcd_ctrl2.rs │ │ ├── lcd_dly_mode_cfg1.rs │ │ ├── lcd_dly_mode_cfg2.rs │ │ ├── lcd_first_cmd_val.rs │ │ ├── lcd_latter_cmd_val.rs │ │ ├── lcd_misc.rs │ │ ├── lcd_rgb_yuv.rs │ │ └── lcd_user.rs │ ├── ledc.rs │ ├── ledc │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── conf0.rs │ │ │ ├── conf1.rs │ │ │ ├── duty.rs │ │ │ ├── duty_r.rs │ │ │ └── hpoint.rs │ │ ├── ch_gamma_conf.rs │ │ ├── conf.rs │ │ ├── date.rs │ │ ├── evt_task_en0.rs │ │ ├── evt_task_en1.rs │ │ ├── evt_task_en2.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── timer.rs │ │ ├── timer │ │ │ ├── conf.rs │ │ │ └── value.rs │ │ ├── timer_cmp.rs │ │ └── timer_cnt_cap.rs │ ├── lib.rs │ ├── lp_adc.rs │ ├── lp_adc │ │ ├── amp_ctrl1.rs │ │ ├── amp_ctrl2.rs │ │ ├── amp_ctrl3.rs │ │ ├── atten1.rs │ │ ├── atten2.rs │ │ ├── cocpu_int_raw.rs │ │ ├── force_wpd_sar.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_ena_w1tc.rs │ │ ├── int_ena_w1ts.rs │ │ ├── int_st.rs │ │ ├── meas1_ctrl1.rs │ │ ├── meas1_ctrl2.rs │ │ ├── meas1_mux.rs │ │ ├── meas2_ctrl1.rs │ │ ├── meas2_ctrl2.rs │ │ ├── meas2_mux.rs │ │ ├── meas_status.rs │ │ ├── reader1_ctrl.rs │ │ ├── reader1_status.rs │ │ ├── reader2_ctrl.rs │ │ ├── reader2_status.rs │ │ ├── reg_clken.rs │ │ ├── rnd_eco_cs.rs │ │ ├── rnd_eco_high.rs │ │ ├── rnd_eco_low.rs │ │ ├── sar1_hw_wakeup.rs │ │ ├── sar2_hw_wakeup.rs │ │ ├── wakeup1.rs │ │ ├── wakeup2.rs │ │ └── wakeup_sel.rs │ ├── lp_ana.rs │ ├── lp_ana │ │ ├── bod_mode0_cntl.rs │ │ ├── bod_mode1_cntl.rs │ │ ├── ck_glitch_cntl.rs │ │ ├── date.rs │ │ ├── fib_enable.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lp_int_clr.rs │ │ ├── lp_int_ena.rs │ │ ├── lp_int_raw.rs │ │ ├── lp_int_st.rs │ │ ├── pg_glitch_cntl.rs │ │ ├── touch_ana_para.rs │ │ ├── touch_approach.rs │ │ ├── touch_approach_work_meas_num.rs │ │ ├── touch_clr.rs │ │ ├── touch_filter1.rs │ │ ├── touch_filter2.rs │ │ ├── touch_filter3.rs │ │ ├── touch_freq0_scan_para.rs │ │ ├── touch_freq1_scan_para.rs │ │ ├── touch_freq2_scan_para.rs │ │ ├── touch_mux0.rs │ │ ├── touch_mux1.rs │ │ ├── touch_pad0_th0.rs │ │ ├── touch_pad0_th1.rs │ │ ├── touch_pad0_th2.rs │ │ ├── touch_pad10_th0.rs │ │ ├── touch_pad10_th1.rs │ │ ├── touch_pad10_th2.rs │ │ ├── touch_pad11_th0.rs │ │ ├── touch_pad11_th1.rs │ │ ├── touch_pad11_th2.rs │ │ ├── touch_pad12_th0.rs │ │ ├── touch_pad12_th1.rs │ │ ├── touch_pad12_th2.rs │ │ ├── touch_pad13_th0.rs │ │ ├── touch_pad13_th1.rs │ │ ├── touch_pad13_th2.rs │ │ ├── touch_pad14_th0.rs │ │ ├── touch_pad14_th1.rs │ │ ├── touch_pad14_th2.rs │ │ ├── touch_pad1_th0.rs │ │ ├── touch_pad1_th1.rs │ │ ├── touch_pad1_th2.rs │ │ ├── touch_pad2_th0.rs │ │ ├── touch_pad2_th1.rs │ │ ├── touch_pad2_th2.rs │ │ ├── touch_pad3_th0.rs │ │ ├── touch_pad3_th1.rs │ │ ├── touch_pad3_th2.rs │ │ ├── touch_pad4_th0.rs │ │ ├── touch_pad4_th1.rs │ │ ├── touch_pad4_th2.rs │ │ ├── touch_pad5_th0.rs │ │ ├── touch_pad5_th1.rs │ │ ├── touch_pad5_th2.rs │ │ ├── touch_pad6_th0.rs │ │ ├── touch_pad6_th1.rs │ │ ├── touch_pad6_th2.rs │ │ ├── touch_pad7_th0.rs │ │ ├── touch_pad7_th1.rs │ │ ├── touch_pad7_th2.rs │ │ ├── touch_pad8_th0.rs │ │ ├── touch_pad8_th1.rs │ │ ├── touch_pad8_th2.rs │ │ ├── touch_pad9_th0.rs │ │ ├── touch_pad9_th1.rs │ │ ├── touch_pad9_th2.rs │ │ ├── touch_scan_ctrl1.rs │ │ ├── touch_scan_ctrl2.rs │ │ ├── touch_slp0.rs │ │ ├── touch_slp1.rs │ │ ├── touch_work.rs │ │ ├── touch_work_meas_num.rs │ │ ├── vdd_source_cntl.rs │ │ ├── vddbat_bod_cntl.rs │ │ └── vddbat_charge_cntl.rs │ ├── lp_aon_clkrst.rs │ ├── lp_aon_clkrst │ │ ├── lp_aonclkrst_clk_to_hp.rs │ │ ├── lp_aonclkrst_date.rs │ │ ├── lp_aonclkrst_fosc_cntl.rs │ │ ├── lp_aonclkrst_hp_clk_ctrl.rs │ │ ├── lp_aonclkrst_hp_sdmmc_emac_rst_ctrl.rs │ │ ├── lp_aonclkrst_hp_usb_clkrst_ctrl0.rs │ │ ├── lp_aonclkrst_hp_usb_clkrst_ctrl1.rs │ │ ├── lp_aonclkrst_hpcpu_reset_ctrl0.rs │ │ ├── lp_aonclkrst_hpcpu_reset_ctrl1.rs │ │ ├── lp_aonclkrst_hpsys_0_reset_bypass.rs │ │ ├── lp_aonclkrst_hpsys_apm_reset_bypass.rs │ │ ├── lp_aonclkrst_lp_clk_conf.rs │ │ ├── lp_aonclkrst_lp_clk_en.rs │ │ ├── lp_aonclkrst_lp_clk_po_en.rs │ │ ├── lp_aonclkrst_lp_rst_en.rs │ │ ├── lp_aonclkrst_lpmem_force.rs │ │ ├── lp_aonclkrst_mux_hpsys_reset_bypass.rs │ │ ├── lp_aonclkrst_rc32k_cntl.rs │ │ ├── lp_aonclkrst_reset_cause.rs │ │ ├── lp_aonclkrst_sosc_cntl.rs │ │ └── lp_aonclkrst_xtal32k.rs │ ├── lp_gpio.rs │ ├── lp_gpio │ │ ├── clk_en.rs │ │ ├── enable.rs │ │ ├── enable_w1tc.rs │ │ ├── enable_w1ts.rs │ │ ├── func0_in_sel_cfg.rs │ │ ├── func0_out_sel_cfg.rs │ │ ├── func10_in_sel_cfg.rs │ │ ├── func10_out_sel_cfg.rs │ │ ├── func11_in_sel_cfg.rs │ │ ├── func11_out_sel_cfg.rs │ │ ├── func12_in_sel_cfg.rs │ │ ├── func12_out_sel_cfg.rs │ │ ├── func13_in_sel_cfg.rs │ │ ├── func13_out_sel_cfg.rs │ │ ├── func14_out_sel_cfg.rs │ │ ├── func15_out_sel_cfg.rs │ │ ├── func1_in_sel_cfg.rs │ │ ├── func1_out_sel_cfg.rs │ │ ├── func2_in_sel_cfg.rs │ │ ├── func2_out_sel_cfg.rs │ │ ├── func3_in_sel_cfg.rs │ │ ├── func3_out_sel_cfg.rs │ │ ├── func4_in_sel_cfg.rs │ │ ├── func4_out_sel_cfg.rs │ │ ├── func5_in_sel_cfg.rs │ │ ├── func5_out_sel_cfg.rs │ │ ├── func6_in_sel_cfg.rs │ │ ├── func6_out_sel_cfg.rs │ │ ├── func7_in_sel_cfg.rs │ │ ├── func7_out_sel_cfg.rs │ │ ├── func8_in_sel_cfg.rs │ │ ├── func8_out_sel_cfg.rs │ │ ├── func9_in_sel_cfg.rs │ │ ├── func9_out_sel_cfg.rs │ │ ├── in_.rs │ │ ├── out.rs │ │ ├── out_w1tc.rs │ │ ├── out_w1ts.rs │ │ ├── pin0.rs │ │ ├── pin1.rs │ │ ├── pin10.rs │ │ ├── pin11.rs │ │ ├── pin12.rs │ │ ├── pin13.rs │ │ ├── pin14.rs │ │ ├── pin15.rs │ │ ├── pin2.rs │ │ ├── pin3.rs │ │ ├── pin4.rs │ │ ├── pin5.rs │ │ ├── pin6.rs │ │ ├── pin7.rs │ │ ├── pin8.rs │ │ ├── pin9.rs │ │ ├── status.rs │ │ ├── status_next.rs │ │ ├── status_w1tc.rs │ │ ├── status_w1ts.rs │ │ └── ver_date.rs │ ├── lp_huk.rs │ ├── lp_huk │ │ ├── clk.rs │ │ ├── conf.rs │ │ ├── date.rs │ │ ├── info_mem.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── start.rs │ │ ├── state.rs │ │ └── status.rs │ ├── lp_i2c0.rs │ ├── lp_i2c0 │ │ ├── clk_conf.rs │ │ ├── comd.rs │ │ ├── ctr.rs │ │ ├── data.rs │ │ ├── date.rs │ │ ├── fifo_conf.rs │ │ ├── fifo_st.rs │ │ ├── filter_cfg.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── rxfifo_start_addr.rs │ │ ├── scl_high_period.rs │ │ ├── scl_low_period.rs │ │ ├── scl_main_st_time_out.rs │ │ ├── scl_rstart_setup.rs │ │ ├── scl_sp_conf.rs │ │ ├── scl_st_time_out.rs │ │ ├── scl_start_hold.rs │ │ ├── scl_stop_hold.rs │ │ ├── scl_stop_setup.rs │ │ ├── sda_hold.rs │ │ ├── sda_sample.rs │ │ ├── sr.rs │ │ ├── to.rs │ │ └── txfifo_start_addr.rs │ ├── lp_i2c_ana_mst.rs │ ├── lp_i2c_ana_mst │ │ ├── ana_conf0.rs │ │ ├── ana_conf1.rs │ │ ├── ana_conf2.rs │ │ ├── clk160m.rs │ │ ├── date.rs │ │ ├── hw_i2c_ctrl.rs │ │ ├── i2c0_conf.rs │ │ ├── i2c0_ctrl.rs │ │ ├── i2c0_ctrl1.rs │ │ ├── i2c1_conf.rs │ │ ├── i2c1_ctrl.rs │ │ ├── i2c1_ctrl1.rs │ │ ├── i2c_burst_conf.rs │ │ ├── i2c_burst_status.rs │ │ └── nouse.rs │ ├── lp_i2s0.rs │ ├── lp_i2s0 │ │ ├── clk_gate.rs │ │ ├── conf_sigle_data.rs │ │ ├── date.rs │ │ ├── eco_conf.rs │ │ ├── eco_high.rs │ │ ├── eco_low.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lc_hung_conf.rs │ │ ├── rx_conf.rs │ │ ├── rx_conf1.rs │ │ ├── rx_mem_conf.rs │ │ ├── rx_pdm_conf.rs │ │ ├── rx_tdm_ctrl.rs │ │ ├── rx_timing.rs │ │ ├── rxeof_num.rs │ │ ├── vad_conf.rs │ │ ├── vad_ob0.rs │ │ ├── vad_ob1.rs │ │ ├── vad_ob2.rs │ │ ├── vad_ob3.rs │ │ ├── vad_ob4.rs │ │ ├── vad_ob5.rs │ │ ├── vad_ob6.rs │ │ ├── vad_ob7.rs │ │ ├── vad_ob8.rs │ │ ├── vad_param0.rs │ │ ├── vad_param1.rs │ │ ├── vad_param2.rs │ │ ├── vad_param3.rs │ │ ├── vad_param4.rs │ │ ├── vad_param5.rs │ │ ├── vad_param6.rs │ │ ├── vad_param7.rs │ │ ├── vad_param8.rs │ │ └── vad_result.rs │ ├── lp_intr.rs │ ├── lp_intr │ │ ├── date.rs │ │ ├── status.rs │ │ ├── sw_int_clr.rs │ │ ├── sw_int_ena.rs │ │ ├── sw_int_raw.rs │ │ └── sw_int_st.rs │ ├── lp_io_mux.rs │ ├── lp_io_mux │ │ ├── clk_en.rs │ │ ├── ext_wakeup0_sel.rs │ │ ├── lp_pad_hold.rs │ │ ├── lp_pad_hys.rs │ │ ├── pad0.rs │ │ ├── pad1.rs │ │ ├── pad10.rs │ │ ├── pad11.rs │ │ ├── pad120.rs │ │ ├── pad13.rs │ │ ├── pad14.rs │ │ ├── pad15.rs │ │ ├── pad2.rs │ │ ├── pad3.rs │ │ ├── pad4.rs │ │ ├── pad5.rs │ │ ├── pad6.rs │ │ ├── pad7.rs │ │ ├── pad8.rs │ │ ├── pad9.rs │ │ └── ver_date.rs │ ├── lp_peri.rs │ ├── lp_peri │ │ ├── adc_ctrl.rs │ │ ├── clk_en.rs │ │ ├── core_clk_sel.rs │ │ ├── cpu.rs │ │ ├── date.rs │ │ ├── lp_i2s_rxclk_div_num.rs │ │ ├── lp_i2s_rxclk_div_xyz.rs │ │ ├── lp_i2s_txclk_div_num.rs │ │ ├── lp_i2s_txclk_div_xyz.rs │ │ ├── mem_ctrl.rs │ │ └── reset_en.rs │ ├── lp_sys.rs │ ├── lp_sys │ │ ├── ana_xpd_pad_group.rs │ │ ├── backup_dma_cfg0.rs │ │ ├── backup_dma_cfg1.rs │ │ ├── backup_dma_cfg2.rs │ │ ├── boot_addr_hp_core1.rs │ │ ├── boot_addr_hp_lp.rs │ │ ├── clk_sel_ctrl.rs │ │ ├── ext_wakeup1.rs │ │ ├── ext_wakeup1_status.rs │ │ ├── f2s_apb_brg_cntl.rs │ │ ├── hp_mem_aux_ctrl.rs │ │ ├── hp_por_rst_bypass_ctrl.rs │ │ ├── hp_rom_aux_ctrl.rs │ │ ├── hp_root_clk_ctrl.rs │ │ ├── idbus_addrhole_addr.rs │ │ ├── idbus_addrhole_info.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lp_addrhole_addr.rs │ │ ├── lp_addrhole_info.rs │ │ ├── lp_clk_ctrl.rs │ │ ├── lp_core_ahb_timeout.rs │ │ ├── lp_core_boot_addr.rs │ │ ├── lp_core_dbus_timeout.rs │ │ ├── lp_core_err_resp_dis.rs │ │ ├── lp_core_ibus_timeout.rs │ │ ├── lp_cpu_dbg_pc.rs │ │ ├── lp_cpu_exc_pc.rs │ │ ├── lp_mem_aux_ctrl.rs │ │ ├── lp_pmu_rdn_eco_high.rs │ │ ├── lp_pmu_rdn_eco_low.rs │ │ ├── lp_probe_out.rs │ │ ├── lp_probea_ctrl.rs │ │ ├── lp_probeb_ctrl.rs │ │ ├── lp_rom_aux_ctrl.rs │ │ ├── lp_rst_ctrl.rs │ │ ├── lp_store0.rs │ │ ├── lp_store1.rs │ │ ├── lp_store10.rs │ │ ├── lp_store11.rs │ │ ├── lp_store12.rs │ │ ├── lp_store13.rs │ │ ├── lp_store14.rs │ │ ├── lp_store15.rs │ │ ├── lp_store2.rs │ │ ├── lp_store3.rs │ │ ├── lp_store4.rs │ │ ├── lp_store5.rs │ │ ├── lp_store6.rs │ │ ├── lp_store7.rs │ │ ├── lp_store8.rs │ │ ├── lp_store9.rs │ │ ├── lp_sys_ver_date.rs │ │ ├── lp_tcm_pwr_ctrl.rs │ │ ├── lp_tcm_ram_rdn_eco_cs.rs │ │ ├── lp_tcm_ram_rdn_eco_high.rs │ │ ├── lp_tcm_ram_rdn_eco_low.rs │ │ ├── lp_tcm_rom_rdn_eco_cs.rs │ │ ├── lp_tcm_rom_rdn_eco_high.rs │ │ ├── lp_tcm_rom_rdn_eco_low.rs │ │ ├── pad_comp0.rs │ │ ├── pad_comp1.rs │ │ ├── rng_cfg.rs │ │ ├── rng_data.rs │ │ ├── sys_ctrl.rs │ │ └── usb_ctrl.rs │ ├── lp_timer.rs │ ├── lp_timer │ │ ├── date.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lp_int_clr.rs │ │ ├── lp_int_ena.rs │ │ ├── lp_int_raw.rs │ │ ├── lp_int_st.rs │ │ ├── main_buf0_high.rs │ │ ├── main_buf0_low.rs │ │ ├── main_buf1_high.rs │ │ ├── main_buf1_low.rs │ │ ├── main_overflow.rs │ │ ├── tar0_high.rs │ │ ├── tar0_low.rs │ │ ├── tar1_high.rs │ │ ├── tar1_low.rs │ │ └── update.rs │ ├── lp_touch.rs │ ├── lp_touch │ │ ├── chn_status.rs │ │ ├── chn_tmp_status.rs │ │ ├── date.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── status_0.rs │ │ ├── status_1.rs │ │ ├── status_10.rs │ │ ├── status_11.rs │ │ ├── status_12.rs │ │ ├── status_13.rs │ │ ├── status_14.rs │ │ ├── status_15.rs │ │ ├── status_16.rs │ │ ├── status_17.rs │ │ ├── status_2.rs │ │ ├── status_3.rs │ │ ├── status_4.rs │ │ ├── status_5.rs │ │ ├── status_6.rs │ │ ├── status_7.rs │ │ ├── status_8.rs │ │ └── status_9.rs │ ├── lp_tsens.rs │ ├── lp_tsens │ │ ├── clk_conf.rs │ │ ├── ctrl.rs │ │ ├── ctrl2.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_ena_w1tc.rs │ │ ├── int_ena_w1ts.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── rnd_eco_cs.rs │ │ ├── rnd_eco_high.rs │ │ ├── rnd_eco_low.rs │ │ ├── sample_rate.rs │ │ └── wakeup_ctrl.rs │ ├── lp_uart.rs │ ├── lp_uart │ │ ├── afifo_status.rs │ │ ├── at_cmd_char_sync.rs │ │ ├── at_cmd_gaptout_sync.rs │ │ ├── at_cmd_postcnt_sync.rs │ │ ├── at_cmd_precnt_sync.rs │ │ ├── clk_conf.rs │ │ ├── clkdiv_sync.rs │ │ ├── conf0_sync.rs │ │ ├── conf1.rs │ │ ├── date.rs │ │ ├── fifo.rs │ │ ├── fsm_status.rs │ │ ├── hwfc_conf_sync.rs │ │ ├── id.rs │ │ ├── idle_conf_sync.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── mem_conf.rs │ │ ├── mem_rx_status.rs │ │ ├── mem_tx_status.rs │ │ ├── reg_update.rs │ │ ├── rs485_conf_sync.rs │ │ ├── rx_filt.rs │ │ ├── sleep_conf0.rs │ │ ├── sleep_conf1.rs │ │ ├── sleep_conf2.rs │ │ ├── status.rs │ │ ├── swfc_conf0_sync.rs │ │ ├── swfc_conf1.rs │ │ ├── tout_conf_sync.rs │ │ └── txbrk_conf_sync.rs │ ├── lp_wdt.rs │ ├── lp_wdt │ │ ├── config0.rs │ │ ├── config1.rs │ │ ├── config2.rs │ │ ├── config3.rs │ │ ├── config4.rs │ │ ├── date.rs │ │ ├── feed.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── swd_config.rs │ │ ├── swd_wprotect.rs │ │ └── wprotect.rs │ ├── mcpwm0.rs │ ├── mcpwm0 │ │ ├── cap_ch.rs │ │ ├── cap_ch_cfg.rs │ │ ├── cap_status.rs │ │ ├── cap_timer_cfg.rs │ │ ├── cap_timer_phase.rs │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── carrier_cfg.rs │ │ │ ├── dt_cfg.rs │ │ │ ├── dt_fed_cfg.rs │ │ │ ├── dt_red_cfg.rs │ │ │ ├── fh_cfg0.rs │ │ │ ├── fh_cfg1.rs │ │ │ ├── fh_status.rs │ │ │ ├── gen_.rs │ │ │ ├── gen_cfg0.rs │ │ │ ├── gen_force.rs │ │ │ ├── gen_stmp_cfg.rs │ │ │ ├── gen_tstmp_a.rs │ │ │ └── gen_tstmp_b.rs │ │ ├── clk.rs │ │ ├── clk_cfg.rs │ │ ├── evt_en.rs │ │ ├── evt_en2.rs │ │ ├── fault_detect.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── op_tstmp_e1.rs │ │ ├── op_tstmp_e2.rs │ │ ├── operator_timersel.rs │ │ ├── task_en.rs │ │ ├── timer.rs │ │ ├── timer │ │ │ ├── cfg0.rs │ │ │ ├── cfg1.rs │ │ │ ├── status.rs │ │ │ └── sync.rs │ │ ├── timer_synci_cfg.rs │ │ ├── update_cfg.rs │ │ └── version.rs │ ├── mipi_csi_bridge.rs │ ├── mipi_csi_bridge │ │ ├── buf_flow_ctl.rs │ │ ├── clk_en.rs │ │ ├── csi_en.rs │ │ ├── data_type_cfg.rs │ │ ├── dma_req_cfg.rs │ │ ├── dma_req_interval.rs │ │ ├── dmablk_size.rs │ │ ├── endian_mode.rs │ │ ├── frame_cfg.rs │ │ ├── host_ctrl.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── mem_ctrl.rs │ │ ├── rdn_eco_cs.rs │ │ ├── rdn_eco_high.rs │ │ └── rdn_eco_low.rs │ ├── mipi_csi_host.rs │ ├── mipi_csi_host │ │ ├── csi2_resetn.rs │ │ ├── dphy_rstz.rs │ │ ├── int_force_bndry_frame_fatal.rs │ │ ├── int_force_crc_frame_fatal.rs │ │ ├── int_force_data_id.rs │ │ ├── int_force_ecc_corrected.rs │ │ ├── int_force_phy.rs │ │ ├── int_force_phy_fatal.rs │ │ ├── int_force_pkt_fatal.rs │ │ ├── int_force_pld_crc_fatal.rs │ │ ├── int_force_seq_frame_fatal.rs │ │ ├── int_msk_bndry_frame_fatal.rs │ │ ├── int_msk_crc_frame_fatal.rs │ │ ├── int_msk_data_id.rs │ │ ├── int_msk_ecc_corrected.rs │ │ ├── int_msk_phy.rs │ │ ├── int_msk_phy_fatal.rs │ │ ├── int_msk_pkt_fatal.rs │ │ ├── int_msk_pld_crc_fatal.rs │ │ ├── int_msk_seq_frame_fatal.rs │ │ ├── int_st_bndry_frame_fatal.rs │ │ ├── int_st_crc_frame_fatal.rs │ │ ├── int_st_data_id.rs │ │ ├── int_st_ecc_corrected.rs │ │ ├── int_st_main.rs │ │ ├── int_st_phy.rs │ │ ├── int_st_phy_fatal.rs │ │ ├── int_st_pkt_fatal.rs │ │ ├── int_st_pld_crc_fatal.rs │ │ ├── int_st_seq_frame_fatal.rs │ │ ├── n_lanes.rs │ │ ├── phy_cal.rs │ │ ├── phy_rx.rs │ │ ├── phy_shutdownz.rs │ │ ├── phy_stopstate.rs │ │ ├── phy_test_ctrl0.rs │ │ ├── phy_test_ctrl1.rs │ │ ├── scrambling.rs │ │ ├── scrambling_seed1.rs │ │ ├── scrambling_seed2.rs │ │ ├── vc_extension.rs │ │ └── version.rs │ ├── mipi_dsi_bridge.rs │ ├── mipi_dsi_bridge │ │ ├── blk_raw_num_cfg.rs │ │ ├── clk_en.rs │ │ ├── dma_block_interval.rs │ │ ├── dma_flow_ctrl.rs │ │ ├── dma_frame_interval.rs │ │ ├── dma_req_cfg.rs │ │ ├── dma_req_interval.rs │ │ ├── dpi_config_update.rs │ │ ├── dpi_h_cfg0.rs │ │ ├── dpi_h_cfg1.rs │ │ ├── dpi_lcd_ctl.rs │ │ ├── dpi_misc_config.rs │ │ ├── dpi_rsv_dpi_data.rs │ │ ├── dpi_v_cfg0.rs │ │ ├── dpi_v_cfg1.rs │ │ ├── en.rs │ │ ├── fifo_flow_status.rs │ │ ├── host_bist_ctl.rs │ │ ├── host_ctrl.rs │ │ ├── host_trigger_rev.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── mem_aux_ctrl.rs │ │ ├── mem_clk_ctrl.rs │ │ ├── phy_hs_loopback_ctrl.rs │ │ ├── phy_loopback_cnt.rs │ │ ├── phy_lp_loopback_ctrl.rs │ │ ├── pixel_type.rs │ │ ├── raw_buf_almost_empty_thrd.rs │ │ ├── raw_buf_credit_ctl.rs │ │ ├── raw_num_cfg.rs │ │ ├── rdn_eco_cs.rs │ │ ├── rdn_eco_high.rs │ │ ├── rdn_eco_low.rs │ │ └── yuv_cfg.rs │ ├── mipi_dsi_host.rs │ ├── mipi_dsi_host │ │ ├── bta_to_cnt.rs │ │ ├── clkmgr_cfg.rs │ │ ├── cmd_mode_cfg.rs │ │ ├── cmd_pkt_status.rs │ │ ├── dbi_cfg.rs │ │ ├── dbi_cmdsize.rs │ │ ├── dbi_partitioning_en.rs │ │ ├── dbi_vcid.rs │ │ ├── dpi_cfg_pol.rs │ │ ├── dpi_color_coding.rs │ │ ├── dpi_color_coding_act.rs │ │ ├── dpi_lp_cmd_tim.rs │ │ ├── dpi_lp_cmd_tim_act.rs │ │ ├── dpi_vcid.rs │ │ ├── dpi_vcid_act.rs │ │ ├── dsc_parameter.rs │ │ ├── edpi_cmd_size.rs │ │ ├── edpi_te_hw_cfg.rs │ │ ├── gen_hdr.rs │ │ ├── gen_pld_data.rs │ │ ├── gen_vcid.rs │ │ ├── hs_rd_to_cnt.rs │ │ ├── hs_wr_to_cnt.rs │ │ ├── int_force0.rs │ │ ├── int_force1.rs │ │ ├── int_msk0.rs │ │ ├── int_msk1.rs │ │ ├── int_st0.rs │ │ ├── int_st1.rs │ │ ├── lp_rd_to_cnt.rs │ │ ├── lp_wr_to_cnt.rs │ │ ├── lpclk_ctrl.rs │ │ ├── mode_cfg.rs │ │ ├── pckhdl_cfg.rs │ │ ├── phy_cal.rs │ │ ├── phy_if_cfg.rs │ │ ├── phy_rstz.rs │ │ ├── phy_status.rs │ │ ├── phy_tmr_cfg.rs │ │ ├── phy_tmr_lpclk_cfg.rs │ │ ├── phy_tmr_rd_cfg.rs │ │ ├── phy_tst_ctrl0.rs │ │ ├── phy_tst_ctrl1.rs │ │ ├── phy_tx_triggers.rs │ │ ├── phy_ulps_ctrl.rs │ │ ├── pwr_up.rs │ │ ├── sdf_3d.rs │ │ ├── sdf_3d_act.rs │ │ ├── to_cnt_cfg.rs │ │ ├── version.rs │ │ ├── vid_hbp_time.rs │ │ ├── vid_hbp_time_act.rs │ │ ├── vid_hline_time.rs │ │ ├── vid_hline_time_act.rs │ │ ├── vid_hsa_time.rs │ │ ├── vid_hsa_time_act.rs │ │ ├── vid_mode_cfg.rs │ │ ├── vid_mode_cfg_act.rs │ │ ├── vid_null_size.rs │ │ ├── vid_null_size_act.rs │ │ ├── vid_num_chunks.rs │ │ ├── vid_num_chunks_act.rs │ │ ├── vid_pkt_size.rs │ │ ├── vid_pkt_size_act.rs │ │ ├── vid_pkt_status.rs │ │ ├── vid_shadow_ctrl.rs │ │ ├── vid_vactive_lines.rs │ │ ├── vid_vactive_lines_act.rs │ │ ├── vid_vbp_lines.rs │ │ ├── vid_vbp_lines_act.rs │ │ ├── vid_vfp_lines.rs │ │ ├── vid_vfp_lines_act.rs │ │ ├── vid_vsa_lines.rs │ │ └── vid_vsa_lines_act.rs │ ├── parl_io.rs │ ├── parl_io │ │ ├── clk.rs │ │ ├── fifo_cfg.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── reg_update.rs │ │ ├── rx_clk_cfg.rs │ │ ├── rx_data_cfg.rs │ │ ├── rx_genrl_cfg.rs │ │ ├── rx_mode_cfg.rs │ │ ├── rx_st0.rs │ │ ├── rx_st1.rs │ │ ├── rx_start_cfg.rs │ │ ├── st.rs │ │ ├── tx_clk_cfg.rs │ │ ├── tx_data_cfg.rs │ │ ├── tx_genrl_cfg.rs │ │ ├── tx_st0.rs │ │ ├── tx_start_cfg.rs │ │ └── version.rs │ ├── pau.rs │ ├── pau │ │ ├── date.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── regdma_backup_addr.rs │ │ ├── regdma_bkp_conf.rs │ │ ├── regdma_clk_conf.rs │ │ ├── regdma_conf.rs │ │ ├── regdma_current_link_addr.rs │ │ ├── regdma_etm_ctrl.rs │ │ ├── regdma_link_0_addr.rs │ │ ├── regdma_link_1_addr.rs │ │ ├── regdma_link_2_addr.rs │ │ ├── regdma_link_3_addr.rs │ │ ├── regdma_link_mac_addr.rs │ │ └── regdma_mem_addr.rs │ ├── pcnt.rs │ ├── pcnt │ │ ├── ctrl.rs │ │ ├── date.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── u0_change_conf.rs │ │ ├── u1_change_conf.rs │ │ ├── u2_change_conf.rs │ │ ├── u3_change_conf.rs │ │ ├── u_cnt.rs │ │ ├── u_status.rs │ │ ├── unit.rs │ │ └── unit │ │ │ ├── conf0.rs │ │ │ ├── conf1.rs │ │ │ └── conf2.rs │ ├── pmu.rs │ ├── pmu │ │ ├── backup_cfg.rs │ │ ├── clk_state0.rs │ │ ├── clk_state1.rs │ │ ├── clk_state2.rs │ │ ├── cpu_sw_stall.rs │ │ ├── date.rs │ │ ├── dcm_ctrl.rs │ │ ├── dcm_wait_delay.rs │ │ ├── ext_ldo_p0_0p1a.rs │ │ ├── ext_ldo_p0_0p1a_ana.rs │ │ ├── ext_ldo_p0_0p2a.rs │ │ ├── ext_ldo_p0_0p2a_ana.rs │ │ ├── ext_ldo_p0_0p3a.rs │ │ ├── ext_ldo_p0_0p3a_ana.rs │ │ ├── ext_ldo_p1_0p1a.rs │ │ ├── ext_ldo_p1_0p1a_ana.rs │ │ ├── ext_ldo_p1_0p2a.rs │ │ ├── ext_ldo_p1_0p2a_ana.rs │ │ ├── ext_ldo_p1_0p3a.rs │ │ ├── ext_ldo_p1_0p3a_ana.rs │ │ ├── ext_wakeup_cntl.rs │ │ ├── ext_wakeup_lv.rs │ │ ├── ext_wakeup_sel.rs │ │ ├── ext_wakeup_st.rs │ │ ├── hp_active_backup.rs │ │ ├── hp_active_backup_clk.rs │ │ ├── hp_active_bias.rs │ │ ├── hp_active_dig_power.rs │ │ ├── hp_active_hp_ck_power.rs │ │ ├── hp_active_hp_regulator0.rs │ │ ├── hp_active_hp_regulator1.rs │ │ ├── hp_active_hp_sys_cntl.rs │ │ ├── hp_active_icg_hp_apb.rs │ │ ├── hp_active_icg_hp_func.rs │ │ ├── hp_active_icg_modem.rs │ │ ├── hp_active_sysclk.rs │ │ ├── hp_active_xtal.rs │ │ ├── hp_ck_cntl.rs │ │ ├── hp_ck_poweron.rs │ │ ├── hp_lp_cpu_comm.rs │ │ ├── hp_modem_backup.rs │ │ ├── hp_modem_backup_clk.rs │ │ ├── hp_modem_bias.rs │ │ ├── hp_modem_dig_power.rs │ │ ├── hp_modem_hp_ck_power.rs │ │ ├── hp_modem_hp_regulator0.rs │ │ ├── hp_modem_hp_regulator1.rs │ │ ├── hp_modem_hp_sys_cntl.rs │ │ ├── hp_modem_icg_hp_apb.rs │ │ ├── hp_modem_icg_hp_func.rs │ │ ├── hp_modem_icg_modem.rs │ │ ├── hp_modem_sysclk.rs │ │ ├── hp_modem_xtal.rs │ │ ├── hp_regulator_cfg.rs │ │ ├── hp_sleep_backup.rs │ │ ├── hp_sleep_backup_clk.rs │ │ ├── hp_sleep_bias.rs │ │ ├── hp_sleep_dig_power.rs │ │ ├── hp_sleep_hp_ck_power.rs │ │ ├── hp_sleep_hp_regulator0.rs │ │ ├── hp_sleep_hp_regulator1.rs │ │ ├── hp_sleep_hp_sys_cntl.rs │ │ ├── hp_sleep_icg_hp_apb.rs │ │ ├── hp_sleep_icg_hp_func.rs │ │ ├── hp_sleep_icg_modem.rs │ │ ├── hp_sleep_lp_ck_power.rs │ │ ├── hp_sleep_lp_dcdc_reserve.rs │ │ ├── hp_sleep_lp_dig_power.rs │ │ ├── hp_sleep_lp_regulator0.rs │ │ ├── hp_sleep_lp_regulator1.rs │ │ ├── hp_sleep_sysclk.rs │ │ ├── hp_sleep_xtal.rs │ │ ├── imm_hp_apb_icg.rs │ │ ├── imm_hp_ck_power.rs │ │ ├── imm_hp_func_icg.rs │ │ ├── imm_i2c_iso.rs │ │ ├── imm_lp_icg.rs │ │ ├── imm_modem_icg.rs │ │ ├── imm_pad_hold_all.rs │ │ ├── imm_sleep_sysclk.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lp_cpu_pwr0.rs │ │ ├── lp_cpu_pwr1.rs │ │ ├── lp_cpu_pwr2.rs │ │ ├── lp_cpu_pwr3.rs │ │ ├── lp_cpu_pwr4.rs │ │ ├── lp_cpu_pwr5.rs │ │ ├── lp_int_clr.rs │ │ ├── lp_int_ena.rs │ │ ├── lp_int_raw.rs │ │ ├── lp_int_st.rs │ │ ├── lp_sleep_bias.rs │ │ ├── lp_sleep_lp_bias_reserve.rs │ │ ├── lp_sleep_lp_ck_power.rs │ │ ├── lp_sleep_lp_dig_power.rs │ │ ├── lp_sleep_lp_regulator0.rs │ │ ├── lp_sleep_lp_regulator1.rs │ │ ├── lp_sleep_xtal.rs │ │ ├── main_state.rs │ │ ├── por_status.rs │ │ ├── power_ck_wait_cntl.rs │ │ ├── power_dcdc_switch.rs │ │ ├── power_hp_pad.rs │ │ ├── power_pd_cnnt_cntl.rs │ │ ├── power_pd_cnnt_mask.rs │ │ ├── power_pd_hpmem_cntl.rs │ │ ├── power_pd_hpmem_mask.rs │ │ ├── power_pd_lpperi_cntl.rs │ │ ├── power_pd_lpperi_mask.rs │ │ ├── power_pd_top_cntl.rs │ │ ├── power_pd_top_mask.rs │ │ ├── power_wait_timer0.rs │ │ ├── power_wait_timer1.rs │ │ ├── pwr_state.rs │ │ ├── rdn_eco.rs │ │ ├── rf_pwc.rs │ │ ├── sdio_wakeup_cntl.rs │ │ ├── slp_wakeup_cntl0.rs │ │ ├── slp_wakeup_cntl1.rs │ │ ├── slp_wakeup_cntl2.rs │ │ ├── slp_wakeup_cntl3.rs │ │ ├── slp_wakeup_cntl4.rs │ │ ├── slp_wakeup_cntl5.rs │ │ ├── slp_wakeup_cntl6.rs │ │ ├── slp_wakeup_cntl7.rs │ │ ├── slp_wakeup_cntl8.rs │ │ ├── slp_wakeup_status0.rs │ │ ├── slp_wakeup_status1.rs │ │ ├── slp_wakeup_status2.rs │ │ ├── touch_pwr_cntl.rs │ │ ├── vddbat_cfg.rs │ │ └── xtal_slp.rs │ ├── ppa.rs │ ├── ppa │ │ ├── blend0_clut_data.rs │ │ ├── blend1_clut_data.rs │ │ ├── blend_byte_order.rs │ │ ├── blend_color_mode.rs │ │ ├── blend_fix_alpha.rs │ │ ├── blend_fix_pixel.rs │ │ ├── blend_rgb.rs │ │ ├── blend_st.rs │ │ ├── blend_trans_mode.rs │ │ ├── blend_tx_size.rs │ │ ├── ck_bg_high.rs │ │ ├── ck_bg_low.rs │ │ ├── ck_default.rs │ │ ├── ck_fg_high.rs │ │ ├── ck_fg_low.rs │ │ ├── clut_cnt.rs │ │ ├── clut_conf.rs │ │ ├── date.rs │ │ ├── eco_cell_ctrl.rs │ │ ├── eco_high.rs │ │ ├── eco_low.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── reg_conf.rs │ │ ├── sr_byte_order.rs │ │ ├── sr_color_mode.rs │ │ ├── sr_fix_alpha.rs │ │ ├── sr_mem_pd.rs │ │ ├── sr_param_err_st.rs │ │ ├── sr_scal_rotate.rs │ │ ├── sr_status.rs │ │ └── sram_ctrl.rs │ ├── pvt.rs │ ├── pvt │ │ ├── clk_cfg.rs │ │ ├── comb_pd_site0_unit0_vt0_conf1.rs │ │ ├── comb_pd_site0_unit0_vt0_conf2.rs │ │ ├── comb_pd_site0_unit0_vt1_conf1.rs │ │ ├── comb_pd_site0_unit0_vt1_conf2.rs │ │ ├── comb_pd_site0_unit0_vt2_conf1.rs │ │ ├── comb_pd_site0_unit0_vt2_conf2.rs │ │ ├── comb_pd_site0_unit1_vt0_conf1.rs │ │ ├── comb_pd_site0_unit1_vt0_conf2.rs │ │ ├── comb_pd_site0_unit1_vt1_conf1.rs │ │ ├── comb_pd_site0_unit1_vt1_conf2.rs │ │ ├── comb_pd_site0_unit1_vt2_conf1.rs │ │ ├── comb_pd_site0_unit1_vt2_conf2.rs │ │ ├── comb_pd_site0_unit2_vt0_conf1.rs │ │ ├── comb_pd_site0_unit2_vt0_conf2.rs │ │ ├── comb_pd_site0_unit2_vt1_conf1.rs │ │ ├── comb_pd_site0_unit2_vt1_conf2.rs │ │ ├── comb_pd_site0_unit2_vt2_conf1.rs │ │ ├── comb_pd_site0_unit2_vt2_conf2.rs │ │ ├── comb_pd_site0_unit3_vt0_conf1.rs │ │ ├── comb_pd_site0_unit3_vt0_conf2.rs │ │ ├── comb_pd_site0_unit3_vt1_conf1.rs │ │ ├── comb_pd_site0_unit3_vt1_conf2.rs │ │ ├── comb_pd_site0_unit3_vt2_conf1.rs │ │ ├── comb_pd_site0_unit3_vt2_conf2.rs │ │ ├── comb_pd_site1_unit0_vt0_conf1.rs │ │ ├── comb_pd_site1_unit0_vt0_conf2.rs │ │ ├── comb_pd_site1_unit0_vt1_conf1.rs │ │ ├── comb_pd_site1_unit0_vt1_conf2.rs │ │ ├── comb_pd_site1_unit0_vt2_conf1.rs │ │ ├── comb_pd_site1_unit0_vt2_conf2.rs │ │ ├── comb_pd_site1_unit1_vt0_conf1.rs │ │ ├── comb_pd_site1_unit1_vt0_conf2.rs │ │ ├── comb_pd_site1_unit1_vt1_conf1.rs │ │ ├── comb_pd_site1_unit1_vt1_conf2.rs │ │ ├── comb_pd_site1_unit1_vt2_conf1.rs │ │ ├── comb_pd_site1_unit1_vt2_conf2.rs │ │ ├── comb_pd_site1_unit2_vt0_conf1.rs │ │ ├── comb_pd_site1_unit2_vt0_conf2.rs │ │ ├── comb_pd_site1_unit2_vt1_conf1.rs │ │ ├── comb_pd_site1_unit2_vt1_conf2.rs │ │ ├── comb_pd_site1_unit2_vt2_conf1.rs │ │ ├── comb_pd_site1_unit2_vt2_conf2.rs │ │ ├── comb_pd_site1_unit3_vt0_conf1.rs │ │ ├── comb_pd_site1_unit3_vt0_conf2.rs │ │ ├── comb_pd_site1_unit3_vt1_conf1.rs │ │ ├── comb_pd_site1_unit3_vt1_conf2.rs │ │ ├── comb_pd_site1_unit3_vt2_conf1.rs │ │ ├── comb_pd_site1_unit3_vt2_conf2.rs │ │ ├── comb_pd_site2_unit0_vt0_conf1.rs │ │ ├── comb_pd_site2_unit0_vt0_conf2.rs │ │ ├── comb_pd_site2_unit0_vt1_conf1.rs │ │ ├── comb_pd_site2_unit0_vt1_conf2.rs │ │ ├── comb_pd_site2_unit0_vt2_conf1.rs │ │ ├── comb_pd_site2_unit0_vt2_conf2.rs │ │ ├── comb_pd_site2_unit1_vt0_conf1.rs │ │ ├── comb_pd_site2_unit1_vt0_conf2.rs │ │ ├── comb_pd_site2_unit1_vt1_conf1.rs │ │ ├── comb_pd_site2_unit1_vt1_conf2.rs │ │ ├── comb_pd_site2_unit1_vt2_conf1.rs │ │ ├── comb_pd_site2_unit1_vt2_conf2.rs │ │ ├── comb_pd_site2_unit2_vt0_conf1.rs │ │ ├── comb_pd_site2_unit2_vt0_conf2.rs │ │ ├── comb_pd_site2_unit2_vt1_conf1.rs │ │ ├── comb_pd_site2_unit2_vt1_conf2.rs │ │ ├── comb_pd_site2_unit2_vt2_conf1.rs │ │ ├── comb_pd_site2_unit2_vt2_conf2.rs │ │ ├── comb_pd_site2_unit3_vt0_conf1.rs │ │ ├── comb_pd_site2_unit3_vt0_conf2.rs │ │ ├── comb_pd_site2_unit3_vt1_conf1.rs │ │ ├── comb_pd_site2_unit3_vt1_conf2.rs │ │ ├── comb_pd_site2_unit3_vt2_conf1.rs │ │ ├── comb_pd_site2_unit3_vt2_conf2.rs │ │ ├── comb_pd_site3_unit0_vt0_conf1.rs │ │ ├── comb_pd_site3_unit0_vt0_conf2.rs │ │ ├── comb_pd_site3_unit0_vt1_conf1.rs │ │ ├── comb_pd_site3_unit0_vt1_conf2.rs │ │ ├── comb_pd_site3_unit0_vt2_conf1.rs │ │ ├── comb_pd_site3_unit0_vt2_conf2.rs │ │ ├── comb_pd_site3_unit1_vt0_conf1.rs │ │ ├── comb_pd_site3_unit1_vt0_conf2.rs │ │ ├── comb_pd_site3_unit1_vt1_conf1.rs │ │ ├── comb_pd_site3_unit1_vt1_conf2.rs │ │ ├── comb_pd_site3_unit1_vt2_conf1.rs │ │ ├── comb_pd_site3_unit1_vt2_conf2.rs │ │ ├── comb_pd_site3_unit2_vt0_conf1.rs │ │ ├── comb_pd_site3_unit2_vt0_conf2.rs │ │ ├── comb_pd_site3_unit2_vt1_conf1.rs │ │ ├── comb_pd_site3_unit2_vt1_conf2.rs │ │ ├── comb_pd_site3_unit2_vt2_conf1.rs │ │ ├── comb_pd_site3_unit2_vt2_conf2.rs │ │ ├── comb_pd_site3_unit3_vt0_conf1.rs │ │ ├── comb_pd_site3_unit3_vt0_conf2.rs │ │ ├── comb_pd_site3_unit3_vt1_conf1.rs │ │ ├── comb_pd_site3_unit3_vt1_conf2.rs │ │ ├── comb_pd_site3_unit3_vt2_conf1.rs │ │ ├── comb_pd_site3_unit3_vt2_conf2.rs │ │ ├── date.rs │ │ ├── dbias_channel0_sel.rs │ │ ├── dbias_channel1_sel.rs │ │ ├── dbias_channel2_sel.rs │ │ ├── dbias_channel3_sel.rs │ │ ├── dbias_channel4_sel.rs │ │ ├── dbias_channel_sel0.rs │ │ ├── dbias_channel_sel1.rs │ │ ├── dbias_cmd0.rs │ │ ├── dbias_cmd1.rs │ │ ├── dbias_cmd2.rs │ │ ├── dbias_cmd3.rs │ │ ├── dbias_cmd4.rs │ │ ├── dbias_timer.rs │ │ ├── pmup_bitmap_high0.rs │ │ ├── pmup_bitmap_high1.rs │ │ ├── pmup_bitmap_high2.rs │ │ ├── pmup_bitmap_high3.rs │ │ ├── pmup_bitmap_high4.rs │ │ ├── pmup_bitmap_low0.rs │ │ ├── pmup_bitmap_low1.rs │ │ ├── pmup_bitmap_low2.rs │ │ ├── pmup_bitmap_low3.rs │ │ ├── pmup_bitmap_low4.rs │ │ ├── pmup_channel_cfg.rs │ │ ├── pmup_drv_cfg.rs │ │ └── value_update.rs │ ├── rmt.rs │ ├── rmt │ │ ├── ch_rx_carrier_rm.rs │ │ ├── ch_rx_lim.rs │ │ ├── ch_tx_lim.rs │ │ ├── chcarrier_duty.rs │ │ ├── date.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── ref_cnt_rst.rs │ │ ├── rx_chconf0.rs │ │ ├── rx_chconf1.rs │ │ ├── rx_chdata.rs │ │ ├── rx_chstatus.rs │ │ ├── sys_conf.rs │ │ ├── tx_chconf0.rs │ │ ├── tx_chdata.rs │ │ ├── tx_chstatus.rs │ │ └── tx_sim.rs │ ├── rsa.rs │ ├── rsa │ │ ├── constant_time.rs │ │ ├── date.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── m_mem.rs │ │ ├── m_prime.rs │ │ ├── mode.rs │ │ ├── query_clean.rs │ │ ├── query_idle.rs │ │ ├── search_enable.rs │ │ ├── search_pos.rs │ │ ├── set_start_modexp.rs │ │ ├── set_start_modmult.rs │ │ ├── set_start_mult.rs │ │ ├── x_mem.rs │ │ ├── y_mem.rs │ │ └── z_mem.rs │ ├── sdhost.rs │ ├── sdhost │ │ ├── blksiz.rs │ │ ├── bmod.rs │ │ ├── bufaddr.rs │ │ ├── buffifo.rs │ │ ├── bytcnt.rs │ │ ├── cardthrctl.rs │ │ ├── cdetect.rs │ │ ├── clk_edge_sel.rs │ │ ├── clkdiv.rs │ │ ├── clkena.rs │ │ ├── clksrc.rs │ │ ├── cmd.rs │ │ ├── cmdarg.rs │ │ ├── ctrl.rs │ │ ├── ctype.rs │ │ ├── dbaddr.rs │ │ ├── debnce.rs │ │ ├── dll_clk_conf.rs │ │ ├── dll_conf.rs │ │ ├── dscaddr.rs │ │ ├── emmcddr.rs │ │ ├── enshift.rs │ │ ├── fifoth.rs │ │ ├── hcon.rs │ │ ├── idinten.rs │ │ ├── idsts.rs │ │ ├── intmask.rs │ │ ├── mintsts.rs │ │ ├── pldmnd.rs │ │ ├── raw_ints.rs │ │ ├── resp0.rs │ │ ├── resp1.rs │ │ ├── resp2.rs │ │ ├── resp3.rs │ │ ├── rintsts.rs │ │ ├── rst_n.rs │ │ ├── status.rs │ │ ├── tbbcnt.rs │ │ ├── tcbcnt.rs │ │ ├── tmout.rs │ │ ├── uhs.rs │ │ ├── usrid.rs │ │ ├── verid.rs │ │ └── wrtprt.rs │ ├── sha.rs │ ├── sha │ │ ├── busy.rs │ │ ├── clear_irq.rs │ │ ├── continue_.rs │ │ ├── date.rs │ │ ├── dma_block_num.rs │ │ ├── dma_continue.rs │ │ ├── dma_start.rs │ │ ├── h_mem.rs │ │ ├── irq_ena.rs │ │ ├── m_mem.rs │ │ ├── mode.rs │ │ ├── start.rs │ │ ├── t_length.rs │ │ └── t_string.rs │ ├── soc_etm.rs │ ├── soc_etm │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── evt_id.rs │ │ │ └── task_id.rs │ │ ├── ch_ena_ad0.rs │ │ ├── ch_ena_ad0_clr.rs │ │ ├── ch_ena_ad0_set.rs │ │ ├── ch_ena_ad1.rs │ │ ├── ch_ena_ad1_clr.rs │ │ ├── ch_ena_ad1_set.rs │ │ ├── clk_en.rs │ │ ├── date.rs │ │ ├── evt_st0.rs │ │ ├── evt_st0_clr.rs │ │ ├── evt_st1.rs │ │ ├── evt_st1_clr.rs │ │ ├── evt_st2.rs │ │ ├── evt_st2_clr.rs │ │ ├── evt_st3.rs │ │ ├── evt_st3_clr.rs │ │ ├── evt_st4.rs │ │ ├── evt_st4_clr.rs │ │ ├── evt_st5.rs │ │ ├── evt_st5_clr.rs │ │ ├── evt_st6.rs │ │ ├── evt_st6_clr.rs │ │ ├── evt_st7.rs │ │ ├── evt_st7_clr.rs │ │ ├── task_st0.rs │ │ ├── task_st0_clr.rs │ │ ├── task_st1.rs │ │ ├── task_st1_clr.rs │ │ ├── task_st2.rs │ │ ├── task_st2_clr.rs │ │ ├── task_st3.rs │ │ ├── task_st3_clr.rs │ │ ├── task_st4.rs │ │ ├── task_st4_clr.rs │ │ ├── task_st5.rs │ │ ├── task_st5_clr.rs │ │ ├── task_st6.rs │ │ └── task_st6_clr.rs │ ├── spi0.rs │ ├── spi0 │ │ ├── axi_err_addr.rs │ │ ├── axi_err_resp_en.rs │ │ ├── cache_fctrl.rs │ │ ├── cache_sctrl.rs │ │ ├── clock.rs │ │ ├── clock_gate.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── ctrl1.rs │ │ ├── ctrl2.rs │ │ ├── date.rs │ │ ├── ddr.rs │ │ ├── din_mode.rs │ │ ├── din_num.rs │ │ ├── dout_mode.rs │ │ ├── dpa_ctrl.rs │ │ ├── ecc_ctrl.rs │ │ ├── ecc_err_addr.rs │ │ ├── fsm.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── misc.rs │ │ ├── mmu_item_content.rs │ │ ├── mmu_item_index.rs │ │ ├── mmu_power_ctrl.rs │ │ ├── pms_reject.rs │ │ ├── rd_status.rs │ │ ├── registerrnd_eco_high.rs │ │ ├── registerrnd_eco_low.rs │ │ ├── spi_fmem_pms_addr.rs │ │ ├── spi_fmem_pms_attr.rs │ │ ├── spi_fmem_pms_size.rs │ │ ├── spi_smem_ac.rs │ │ ├── spi_smem_axi_addr_ctrl.rs │ │ ├── spi_smem_ddr.rs │ │ ├── spi_smem_din_hex_mode.rs │ │ ├── spi_smem_din_hex_num.rs │ │ ├── spi_smem_din_mode.rs │ │ ├── spi_smem_din_num.rs │ │ ├── spi_smem_dout_hex_mode.rs │ │ ├── spi_smem_dout_mode.rs │ │ ├── spi_smem_ecc_ctrl.rs │ │ ├── spi_smem_pms_addr.rs │ │ ├── spi_smem_pms_attr.rs │ │ ├── spi_smem_pms_size.rs │ │ ├── spi_smem_timing_cali.rs │ │ ├── sram_clk.rs │ │ ├── sram_cmd.rs │ │ ├── sram_drd_cmd.rs │ │ ├── sram_dwr_cmd.rs │ │ ├── timing_cali.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ ├── xts_date.rs │ │ ├── xts_destination.rs │ │ ├── xts_destroy.rs │ │ ├── xts_linesize.rs │ │ ├── xts_physical_address.rs │ │ ├── xts_plain_base.rs │ │ ├── xts_release.rs │ │ ├── xts_state.rs │ │ └── xts_trigger.rs │ ├── spi1.rs │ ├── spi1 │ │ ├── addr.rs │ │ ├── cache_fctrl.rs │ │ ├── clock.rs │ │ ├── clock_gate.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── ctrl1.rs │ │ ├── ctrl2.rs │ │ ├── date.rs │ │ ├── ddr.rs │ │ ├── flash_sus_cmd.rs │ │ ├── flash_sus_ctrl.rs │ │ ├── flash_waiti_ctrl.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── misc.rs │ │ ├── miso_dlen.rs │ │ ├── mosi_dlen.rs │ │ ├── rd_status.rs │ │ ├── sus_status.rs │ │ ├── timing_cali.rs │ │ ├── tx_crc.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ └── w.rs │ ├── spi2.rs │ ├── spi2 │ │ ├── addr.rs │ │ ├── clk_gate.rs │ │ ├── clock.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── date.rs │ │ ├── din_mode.rs │ │ ├── din_num.rs │ │ ├── dma_conf.rs │ │ ├── dma_int_clr.rs │ │ ├── dma_int_ena.rs │ │ ├── dma_int_raw.rs │ │ ├── dma_int_set.rs │ │ ├── dma_int_st.rs │ │ ├── dout_mode.rs │ │ ├── misc.rs │ │ ├── ms_dlen.rs │ │ ├── slave.rs │ │ ├── slave1.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ └── w.rs │ ├── spi3.rs │ ├── spi3 │ │ ├── addr.rs │ │ ├── clk_gate.rs │ │ ├── clock.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── date.rs │ │ ├── din_mode.rs │ │ ├── din_num.rs │ │ ├── dma_conf.rs │ │ ├── dma_int_clr.rs │ │ ├── dma_int_ena.rs │ │ ├── dma_int_raw.rs │ │ ├── dma_int_set.rs │ │ ├── dma_int_st.rs │ │ ├── dout_mode.rs │ │ ├── misc.rs │ │ ├── ms_dlen.rs │ │ ├── slave.rs │ │ ├── slave1.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ └── w.rs │ ├── systimer.rs │ ├── systimer │ │ ├── comp_load.rs │ │ ├── conf.rs │ │ ├── date.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── real_target.rs │ │ ├── real_target │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── target_conf.rs │ │ ├── trgt.rs │ │ ├── trgt │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── unit_load.rs │ │ ├── unit_op.rs │ │ ├── unit_value.rs │ │ ├── unit_value │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── unitload.rs │ │ └── unitload │ │ │ ├── hi.rs │ │ │ └── lo.rs │ ├── timg0.rs │ ├── timg0 │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── ntimers_date.rs │ │ ├── regclk.rs │ │ ├── rtccalicfg.rs │ │ ├── rtccalicfg1.rs │ │ ├── rtccalicfg2.rs │ │ ├── t.rs │ │ ├── t │ │ │ ├── alarmhi.rs │ │ │ ├── alarmlo.rs │ │ │ ├── config.rs │ │ │ ├── hi.rs │ │ │ ├── lo.rs │ │ │ ├── load.rs │ │ │ ├── loadhi.rs │ │ │ ├── loadlo.rs │ │ │ └── update.rs │ │ ├── wdtconfig.rs │ │ ├── wdtconfig0.rs │ │ ├── wdtconfig1.rs │ │ ├── wdtfeed.rs │ │ └── wdtwprotect.rs │ ├── trace0.rs │ ├── trace0 │ │ ├── ahb_config.rs │ │ ├── clock_gate.rs │ │ ├── config.rs │ │ ├── date.rs │ │ ├── fifo_status.rs │ │ ├── filter_comparator_control.rs │ │ ├── filter_control.rs │ │ ├── filter_match_control.rs │ │ ├── filter_p_comparator_match.rs │ │ ├── filter_s_comparator_match.rs │ │ ├── intr_clr.rs │ │ ├── intr_ena.rs │ │ ├── intr_raw.rs │ │ ├── mem_addr_update.rs │ │ ├── mem_current_addr.rs │ │ ├── mem_end_addr.rs │ │ ├── mem_start_addr.rs │ │ ├── resync_prolonged.rs │ │ └── trigger.rs │ ├── twai0.rs │ ├── twai0 │ │ ├── arb_lost_cap.rs │ │ ├── bus_timing_0.rs │ │ ├── bus_timing_1.rs │ │ ├── clock_divider.rs │ │ ├── cmd.rs │ │ ├── data.rs │ │ ├── eco_cfg.rs │ │ ├── err_code_cap.rs │ │ ├── err_warning_limit.rs │ │ ├── hw_cfg.rs │ │ ├── hw_standby_cnt.rs │ │ ├── idle_intr_cnt.rs │ │ ├── interrupt.rs │ │ ├── interrupt_enable.rs │ │ ├── mode.rs │ │ ├── rx_err_cnt.rs │ │ ├── rx_message_counter.rs │ │ ├── status.rs │ │ ├── sw_standby_cfg.rs │ │ ├── timestamp_cfg.rs │ │ ├── timestamp_data.rs │ │ ├── timestamp_prescaler.rs │ │ └── tx_err_cnt.rs │ ├── uart0.rs │ ├── uart0 │ │ ├── afifo_status.rs │ │ ├── at_cmd_char.rs │ │ ├── at_cmd_gaptout.rs │ │ ├── at_cmd_postcnt.rs │ │ ├── at_cmd_precnt.rs │ │ ├── clk_conf.rs │ │ ├── clkdiv.rs │ │ ├── conf0.rs │ │ ├── conf1.rs │ │ ├── date.rs │ │ ├── fifo.rs │ │ ├── fsm_status.rs │ │ ├── highpulse.rs │ │ ├── hwfc_conf.rs │ │ ├── id.rs │ │ ├── idle_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lowpulse.rs │ │ ├── mem_conf.rs │ │ ├── mem_rx_status.rs │ │ ├── mem_tx_status.rs │ │ ├── negpulse.rs │ │ ├── pospulse.rs │ │ ├── reg_update.rs │ │ ├── rs485_conf.rs │ │ ├── rx_filt.rs │ │ ├── rxd_cnt.rs │ │ ├── sleep_conf0.rs │ │ ├── sleep_conf1.rs │ │ ├── sleep_conf2.rs │ │ ├── status.rs │ │ ├── swfc_conf0.rs │ │ ├── swfc_conf1.rs │ │ ├── tout_conf.rs │ │ └── txbrk_conf.rs │ ├── uhci0.rs │ ├── uhci0 │ │ ├── ack_num.rs │ │ ├── conf0.rs │ │ ├── conf1.rs │ │ ├── date.rs │ │ ├── esc_conf.rs │ │ ├── escape_conf.rs │ │ ├── hung_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pkt_thres.rs │ │ ├── quick_sent.rs │ │ ├── reg_q.rs │ │ ├── reg_q │ │ │ ├── word0.rs │ │ │ └── word1.rs │ │ ├── rx_head.rs │ │ ├── state0.rs │ │ └── state1.rs │ ├── usb_device.rs │ ├── usb_device │ │ ├── bus_reset_st.rs │ │ ├── chip_rst.rs │ │ ├── conf0.rs │ │ ├── config_update.rs │ │ ├── date.rs │ │ ├── eco_cell_ctrl_48.rs │ │ ├── eco_cell_ctrl_apb.rs │ │ ├── eco_high_48.rs │ │ ├── eco_high_apb.rs │ │ ├── eco_low_48.rs │ │ ├── eco_low_apb.rs │ │ ├── ep1.rs │ │ ├── ep1_conf.rs │ │ ├── fram_num.rs │ │ ├── get_line_code_w0.rs │ │ ├── get_line_code_w1.rs │ │ ├── in_ep0_st.rs │ │ ├── in_ep1_st.rs │ │ ├── in_ep2_st.rs │ │ ├── in_ep3_st.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── jfifo_st.rs │ │ ├── mem_conf.rs │ │ ├── misc_conf.rs │ │ ├── out_ep0_st.rs │ │ ├── out_ep1_st.rs │ │ ├── out_ep2_st.rs │ │ ├── ser_afifo_config.rs │ │ ├── set_line_code_w0.rs │ │ ├── set_line_code_w1.rs │ │ ├── sram_ctrl.rs │ │ └── test.rs │ ├── usb_wrap.rs │ └── usb_wrap │ │ ├── date.rs │ │ ├── otg_conf.rs │ │ └── test_conf.rs └── svd │ ├── esp32p4.base.svd │ └── patches │ ├── _aes.yml │ ├── _ds.yml │ ├── _ecc.yml │ ├── _ecdsa.yml │ ├── _gpio.yml │ ├── _hmac.yml │ ├── _hp_sys.yml │ ├── _hp_sys_clkrst.yml │ ├── _io_mux.yml │ ├── _lp_huk.yml │ ├── _rsa.yml │ ├── _sha.yml │ ├── _timg.yml │ ├── _uart.yml │ ├── _usb_device.yml │ └── esp32p4.yaml ├── esp32s2-ulp ├── .cargo │ └── config.toml ├── Cargo.toml ├── README.md ├── build.rs ├── device.x ├── rust-toolchain.toml ├── src │ ├── generic.rs │ ├── generic │ │ └── raw.rs │ ├── interrupt.rs │ ├── lib.rs │ ├── rtc_cntl.rs │ ├── rtc_cntl │ │ ├── cocpu_ctrl.rs │ │ ├── state0.rs │ │ ├── ulp_cp_ctrl.rs │ │ ├── ulp_cp_timer.rs │ │ └── ulp_cp_timer_1.rs │ ├── rtc_i2c.rs │ ├── rtc_i2c │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── data.rs │ │ ├── date.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── scl_high.rs │ │ ├── scl_low.rs │ │ ├── scl_start_period.rs │ │ ├── scl_stop_period.rs │ │ ├── sda_duty.rs │ │ ├── slave_addr.rs │ │ ├── status.rs │ │ └── to.rs │ ├── rtc_io.rs │ ├── rtc_io │ │ ├── enable.rs │ │ ├── enable_w1tc.rs │ │ ├── enable_w1ts.rs │ │ ├── ext_wakeup0.rs │ │ ├── in_.rs │ │ ├── out.rs │ │ ├── out_w1tc.rs │ │ ├── out_w1ts.rs │ │ ├── pad_dac1.rs │ │ ├── pad_dac2.rs │ │ ├── pin.rs │ │ ├── rtc_debug_sel.rs │ │ ├── rtc_io_date.rs │ │ ├── rtc_io_touch_ctrl.rs │ │ ├── rtc_pad19.rs │ │ ├── rtc_pad20.rs │ │ ├── rtc_pad21.rs │ │ ├── sar_i2c_io.rs │ │ ├── status.rs │ │ ├── status_w1tc.rs │ │ ├── status_w1ts.rs │ │ ├── touch_pad.rs │ │ ├── xtal_32n_pad.rs │ │ ├── xtal_32p_pad.rs │ │ └── xtl_ext_ctr.rs │ ├── sens.rs │ └── sens │ │ ├── sar_cocpu_int_clr.rs │ │ ├── sar_cocpu_int_ena.rs │ │ ├── sar_cocpu_int_raw.rs │ │ ├── sar_cocpu_int_st.rs │ │ ├── sar_i2c_ctrl.rs │ │ ├── sar_slave_addr1.rs │ │ ├── sar_slave_addr2.rs │ │ ├── sar_slave_addr3.rs │ │ └── sar_slave_addr4.rs └── svd │ ├── esp32s2-ulp.base.svd │ └── patches │ ├── _rtc_cntl.yml │ ├── _sens.yml │ └── esp32s2-ulp.yaml ├── esp32s2 ├── .cargo │ └── config.toml ├── Cargo.toml ├── README.md ├── build.rs ├── device.x ├── rust-toolchain.toml ├── src │ ├── aes.rs │ ├── aes │ │ ├── aad_block_num.rs │ │ ├── block_mode.rs │ │ ├── block_num.rs │ │ ├── continue_.rs │ │ ├── date.rs │ │ ├── dma_enable.rs │ │ ├── dma_exit.rs │ │ ├── endian.rs │ │ ├── h_mem.rs │ │ ├── inc_sel.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── iv_mem.rs │ │ ├── j0_mem.rs │ │ ├── key.rs │ │ ├── mode.rs │ │ ├── remainder_bit_num.rs │ │ ├── state.rs │ │ ├── t0_mem.rs │ │ ├── text_in.rs │ │ ├── text_out.rs │ │ └── trigger.rs │ ├── apb_saradc.rs │ ├── apb_saradc │ │ ├── apb_dac_ctrl.rs │ │ ├── arb_ctrl.rs │ │ ├── clkm_conf.rs │ │ ├── ctrl.rs │ │ ├── ctrl2.rs │ │ ├── dma_conf.rs │ │ ├── filter_ctrl.rs │ │ ├── filter_status.rs │ │ ├── fsm.rs │ │ ├── fsm_wait.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── sar1_patt_tab1.rs │ │ ├── sar1_patt_tab2.rs │ │ ├── sar1_patt_tab3.rs │ │ ├── sar1_patt_tab4.rs │ │ ├── sar1_status.rs │ │ ├── sar2_patt_tab1.rs │ │ ├── sar2_patt_tab2.rs │ │ ├── sar2_patt_tab3.rs │ │ ├── sar2_patt_tab4.rs │ │ ├── sar2_status.rs │ │ └── thres_ctrl.rs │ ├── bb.rs │ ├── bb │ │ └── bbpd_ctrl.rs │ ├── copy_dma.rs │ ├── copy_dma │ │ ├── conf.rs │ │ ├── in_eof_des_addr.rs │ │ ├── in_link.rs │ │ ├── in_st.rs │ │ ├── inlink_dscr.rs │ │ ├── inlink_dscr_bf0.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── out_eof_bfr_des_addr.rs │ │ ├── out_eof_des_addr.rs │ │ ├── out_link.rs │ │ ├── out_st.rs │ │ ├── outlink_dscr.rs │ │ └── outlink_dscr_bf0.rs │ ├── crypto_dma.rs │ ├── crypto_dma │ │ ├── aes_sha_select.rs │ │ ├── ahb_test.rs │ │ ├── conf.rs │ │ ├── conf1.rs │ │ ├── dma_in_dscr.rs │ │ ├── dma_in_dscr_bf0.rs │ │ ├── dma_out_dscr.rs │ │ ├── dma_out_dscr_bf0.rs │ │ ├── in_err_eof_des_addr.rs │ │ ├── in_link.rs │ │ ├── in_status.rs │ │ ├── in_suc_eof_des_addr.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── out_eof_bfr_des_addr.rs │ │ ├── out_eof_des_addr.rs │ │ ├── out_link.rs │ │ ├── out_status.rs │ │ ├── pd_conf.rs │ │ ├── state0.rs │ │ └── state1.rs │ ├── dedicated_gpio.rs │ ├── dedicated_gpio │ │ ├── in_dly.rs │ │ ├── in_scan.rs │ │ ├── intr_clr.rs │ │ ├── intr_raw.rs │ │ ├── intr_rcgn.rs │ │ ├── intr_rls.rs │ │ ├── intr_st.rs │ │ ├── out_cpu.rs │ │ ├── out_drt.rs │ │ ├── out_idv.rs │ │ ├── out_msk.rs │ │ └── out_scan.rs │ ├── ds.rs │ ├── ds │ │ ├── c_mem.rs │ │ ├── iv_.rs │ │ ├── query_busy.rs │ │ ├── query_check.rs │ │ ├── query_key_wrong.rs │ │ ├── set_finish.rs │ │ ├── set_me.rs │ │ ├── set_start.rs │ │ ├── x_mem.rs │ │ └── z_mem.rs │ ├── efuse.rs │ ├── efuse │ │ ├── clk.rs │ │ ├── cmd.rs │ │ ├── conf.rs │ │ ├── dac_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pgm_check_value.rs │ │ ├── pgm_data.rs │ │ ├── rd_key0_data.rs │ │ ├── rd_key1_data.rs │ │ ├── rd_key2_data.rs │ │ ├── rd_key3_data.rs │ │ ├── rd_key4_data.rs │ │ ├── rd_key5_data.rs │ │ ├── rd_mac_spi_sys_0.rs │ │ ├── rd_mac_spi_sys_1.rs │ │ ├── rd_mac_spi_sys_2.rs │ │ ├── rd_mac_spi_sys_3.rs │ │ ├── rd_mac_spi_sys_4.rs │ │ ├── rd_mac_spi_sys_5.rs │ │ ├── rd_repeat_data0.rs │ │ ├── rd_repeat_data1.rs │ │ ├── rd_repeat_data2.rs │ │ ├── rd_repeat_data3.rs │ │ ├── rd_repeat_data4.rs │ │ ├── rd_repeat_err0.rs │ │ ├── rd_repeat_err1.rs │ │ ├── rd_repeat_err2.rs │ │ ├── rd_repeat_err3.rs │ │ ├── rd_repeat_err4.rs │ │ ├── rd_rs_err0.rs │ │ ├── rd_rs_err1.rs │ │ ├── rd_sys_data_part1_.rs │ │ ├── rd_sys_data_part2_.rs │ │ ├── rd_tim_conf.rs │ │ ├── rd_usr_data.rs │ │ ├── rd_wr_dis.rs │ │ ├── status.rs │ │ ├── wr_tim_conf0.rs │ │ ├── wr_tim_conf1.rs │ │ └── wr_tim_conf2.rs │ ├── extmem.rs │ ├── extmem │ │ ├── cache_bridge_arbiter_ctrl.rs │ │ ├── cache_conf_misc.rs │ │ ├── cache_dbg_int_clr.rs │ │ ├── cache_dbg_int_ena.rs │ │ ├── cache_dbg_status0.rs │ │ ├── cache_dbg_status1.rs │ │ ├── cache_encrypt_decrypt_clk_force_on.rs │ │ ├── cache_encrypt_decrypt_record_disable.rs │ │ ├── cache_preload_int_ctrl.rs │ │ ├── cache_sync_int_ctrl.rs │ │ ├── clock_gate.rs │ │ ├── dbus0_abandon_cnt.rs │ │ ├── dbus0_acs_cnt.rs │ │ ├── dbus0_acs_miss_cnt.rs │ │ ├── dbus0_acs_wb_cnt.rs │ │ ├── dbus1_abandon_cnt.rs │ │ ├── dbus1_acs_cnt.rs │ │ ├── dbus1_acs_miss_cnt.rs │ │ ├── dbus1_acs_wb_cnt.rs │ │ ├── dbus2_abandon_cnt.rs │ │ ├── dbus2_acs_cnt.rs │ │ ├── dbus2_acs_miss_cnt.rs │ │ ├── dbus2_acs_wb_cnt.rs │ │ ├── dc_preload_cnt.rs │ │ ├── dc_preload_evict_cnt.rs │ │ ├── dc_preload_miss_cnt.rs │ │ ├── ibus0_abandon_cnt.rs │ │ ├── ibus0_acs_cnt.rs │ │ ├── ibus0_acs_miss_cnt.rs │ │ ├── ibus1_abandon_cnt.rs │ │ ├── ibus1_acs_cnt.rs │ │ ├── ibus1_acs_miss_cnt.rs │ │ ├── ibus2_abandon_cnt.rs │ │ ├── ibus2_acs_cnt.rs │ │ ├── ibus2_acs_miss_cnt.rs │ │ ├── ic_preload_cnt.rs │ │ ├── ic_preload_miss_cnt.rs │ │ ├── pro_cache_acs_cnt_clr.rs │ │ ├── pro_cache_mmu_fault_content.rs │ │ ├── pro_cache_mmu_fault_vaddr.rs │ │ ├── pro_cache_mmu_power_ctrl.rs │ │ ├── pro_cache_state.rs │ │ ├── pro_cache_wrap_around_ctrl.rs │ │ ├── pro_dcache_autoload_cfg.rs │ │ ├── pro_dcache_autoload_section0_addr.rs │ │ ├── pro_dcache_autoload_section0_size.rs │ │ ├── pro_dcache_autoload_section1_addr.rs │ │ ├── pro_dcache_autoload_section1_size.rs │ │ ├── pro_dcache_ctrl.rs │ │ ├── pro_dcache_ctrl1.rs │ │ ├── pro_dcache_lock0_addr.rs │ │ ├── pro_dcache_lock0_size.rs │ │ ├── pro_dcache_lock1_addr.rs │ │ ├── pro_dcache_lock1_size.rs │ │ ├── pro_dcache_mem_sync0.rs │ │ ├── pro_dcache_mem_sync1.rs │ │ ├── pro_dcache_preload_addr.rs │ │ ├── pro_dcache_preload_size.rs │ │ ├── pro_dcache_reject_st.rs │ │ ├── pro_dcache_reject_vaddr.rs │ │ ├── pro_dcache_tag_power_ctrl.rs │ │ ├── pro_icache_autoload_cfg.rs │ │ ├── pro_icache_autoload_section0_addr.rs │ │ ├── pro_icache_autoload_section0_size.rs │ │ ├── pro_icache_autoload_section1_addr.rs │ │ ├── pro_icache_autoload_section1_size.rs │ │ ├── pro_icache_ctrl.rs │ │ ├── pro_icache_ctrl1.rs │ │ ├── pro_icache_lock0_addr.rs │ │ ├── pro_icache_lock0_size.rs │ │ ├── pro_icache_lock1_addr.rs │ │ ├── pro_icache_lock1_size.rs │ │ ├── pro_icache_mem_sync0.rs │ │ ├── pro_icache_mem_sync1.rs │ │ ├── pro_icache_preload_addr.rs │ │ ├── pro_icache_preload_size.rs │ │ ├── pro_icache_reject_st.rs │ │ ├── pro_icache_reject_vaddr.rs │ │ └── pro_icache_tag_power_ctrl.rs │ ├── fe.rs │ ├── fe │ │ └── gen_ctrl.rs │ ├── fe2.rs │ ├── fe2 │ │ └── tx_interp_ctrl.rs │ ├── generic.rs │ ├── generic │ │ └── raw.rs │ ├── gpio.rs │ ├── gpio │ │ ├── bt_select.rs │ │ ├── clock_gate.rs │ │ ├── cpusdio_int.rs │ │ ├── cpusdio_int1.rs │ │ ├── enable.rs │ │ ├── enable1.rs │ │ ├── enable1_w1tc.rs │ │ ├── enable1_w1ts.rs │ │ ├── enable_w1tc.rs │ │ ├── enable_w1ts.rs │ │ ├── func_in_sel_cfg.rs │ │ ├── func_out_sel_cfg.rs │ │ ├── in1.rs │ │ ├── in_.rs │ │ ├── out.rs │ │ ├── out1.rs │ │ ├── out1_w1tc.rs │ │ ├── out1_w1ts.rs │ │ ├── out_w1tc.rs │ │ ├── out_w1ts.rs │ │ ├── pcpu_int.rs │ │ ├── pcpu_int1.rs │ │ ├── pcpu_nmi_int.rs │ │ ├── pcpu_nmi_int1.rs │ │ ├── pin.rs │ │ ├── sdio_select.rs │ │ ├── status.rs │ │ ├── status1.rs │ │ ├── status1_w1tc.rs │ │ ├── status1_w1ts.rs │ │ ├── status_next.rs │ │ ├── status_next1.rs │ │ ├── status_w1tc.rs │ │ ├── status_w1ts.rs │ │ └── strap.rs │ ├── gpio_sd.rs │ ├── gpio_sd │ │ ├── clock_gate.rs │ │ ├── sigmadelta.rs │ │ └── sigmadelta_misc.rs │ ├── hmac.rs │ ├── hmac │ │ ├── one_block.rs │ │ ├── query_busy.rs │ │ ├── query_error.rs │ │ ├── rd_result_.rs │ │ ├── set_invalidate_ds.rs │ │ ├── set_invalidate_jtag.rs │ │ ├── set_message_end.rs │ │ ├── set_message_ing.rs │ │ ├── set_message_one.rs │ │ ├── set_message_pad.rs │ │ ├── set_para_finish.rs │ │ ├── set_para_key.rs │ │ ├── set_para_purpose.rs │ │ ├── set_result_finish.rs │ │ ├── set_start.rs │ │ └── wr_message_.rs │ ├── i2c0.rs │ ├── i2c0 │ │ ├── comd.rs │ │ ├── ctr.rs │ │ ├── data.rs │ │ ├── fifo_conf.rs │ │ ├── fifo_st.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── scl_filter_cfg.rs │ │ ├── scl_high_period.rs │ │ ├── scl_low_period.rs │ │ ├── scl_main_st_time_out.rs │ │ ├── scl_rstart_setup.rs │ │ ├── scl_sp_conf.rs │ │ ├── scl_st_time_out.rs │ │ ├── scl_start_hold.rs │ │ ├── scl_stop_hold.rs │ │ ├── scl_stop_setup.rs │ │ ├── scl_stretch_conf.rs │ │ ├── sda_filter_cfg.rs │ │ ├── sda_hold.rs │ │ ├── sda_sample.rs │ │ ├── slave_addr.rs │ │ ├── sr.rs │ │ └── to.rs │ ├── i2c_ana_mst.rs │ ├── i2c_ana_mst │ │ ├── config0.rs │ │ ├── config1.rs │ │ └── config2.rs │ ├── i2s0.rs │ ├── i2s0 │ │ ├── clkm_conf.rs │ │ ├── conf.rs │ │ ├── conf1.rs │ │ ├── conf2.rs │ │ ├── conf_chan.rs │ │ ├── conf_sigle_data.rs │ │ ├── fifo_conf.rs │ │ ├── in_eof_des_addr.rs │ │ ├── in_link.rs │ │ ├── infifo_pop.rs │ │ ├── inlink_dscr.rs │ │ ├── inlink_dscr_bf0.rs │ │ ├── inlink_dscr_bf1.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lc_conf.rs │ │ ├── lc_hung_conf.rs │ │ ├── lc_state0.rs │ │ ├── lc_state1.rs │ │ ├── out_eof_bfr_des_addr.rs │ │ ├── out_eof_des_addr.rs │ │ ├── out_link.rs │ │ ├── outfifo_push.rs │ │ ├── outlink_dscr.rs │ │ ├── outlink_dscr_bf0.rs │ │ ├── outlink_dscr_bf1.rs │ │ ├── pd_conf.rs │ │ ├── rxeof_num.rs │ │ ├── sample_rate_conf.rs │ │ ├── state.rs │ │ └── timing.rs │ ├── interrupt_core0.rs │ ├── interrupt_core0 │ │ ├── clock_gate.rs │ │ ├── core_0_intr_map.rs │ │ └── core_0_intr_status.rs │ ├── io_mux.rs │ ├── io_mux │ │ ├── gpio.rs │ │ └── pin_ctrl.rs │ ├── ledc.rs │ ├── ledc │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── conf0.rs │ │ │ ├── conf1.rs │ │ │ ├── duty.rs │ │ │ ├── duty_r.rs │ │ │ └── hpoint.rs │ │ ├── conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── timer.rs │ │ └── timer │ │ │ ├── conf.rs │ │ │ └── value.rs │ ├── lib.rs │ ├── nrx.rs │ ├── nrx │ │ └── nrxpd_ctrl.rs │ ├── pcnt.rs │ ├── pcnt │ │ ├── ctrl.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── u_cnt.rs │ │ ├── u_status.rs │ │ ├── unit.rs │ │ └── unit │ │ │ ├── conf0.rs │ │ │ ├── conf1.rs │ │ │ └── conf2.rs │ ├── pms.rs │ ├── pms │ │ ├── apb_peripheral_0.rs │ │ ├── apb_peripheral_1.rs │ │ ├── apb_peripheral_intr.rs │ │ ├── apb_peripheral_status.rs │ │ ├── cache_mmu_access_0.rs │ │ ├── cache_mmu_access_1.rs │ │ ├── cache_source_0.rs │ │ ├── cache_source_1.rs │ │ ├── cache_tag_access_0.rs │ │ ├── cache_tag_access_1.rs │ │ ├── clock_gate.rs │ │ ├── cpu_peripheral_intr.rs │ │ ├── cpu_peripheral_status.rs │ │ ├── dma_apb_i_0.rs │ │ ├── dma_apb_i_1.rs │ │ ├── dma_apb_i_2.rs │ │ ├── dma_apb_i_3.rs │ │ ├── dma_rx_i_0.rs │ │ ├── dma_rx_i_1.rs │ │ ├── dma_rx_i_2.rs │ │ ├── dma_rx_i_3.rs │ │ ├── dma_tx_i_0.rs │ │ ├── dma_tx_i_1.rs │ │ ├── dma_tx_i_2.rs │ │ ├── dma_tx_i_3.rs │ │ ├── mac_dump_0.rs │ │ ├── mac_dump_1.rs │ │ ├── occupy_0.rs │ │ ├── occupy_1.rs │ │ ├── occupy_2.rs │ │ ├── occupy_3.rs │ │ ├── pro_ahb_0.rs │ │ ├── pro_ahb_1.rs │ │ ├── pro_ahb_2.rs │ │ ├── pro_ahb_3.rs │ │ ├── pro_ahb_4.rs │ │ ├── pro_boot_location_0.rs │ │ ├── pro_boot_location_1.rs │ │ ├── pro_cache_0.rs │ │ ├── pro_cache_1.rs │ │ ├── pro_cache_2.rs │ │ ├── pro_cache_3.rs │ │ ├── pro_cache_4.rs │ │ ├── pro_dport_0.rs │ │ ├── pro_dport_1.rs │ │ ├── pro_dport_2.rs │ │ ├── pro_dport_3.rs │ │ ├── pro_dport_4.rs │ │ ├── pro_dport_5.rs │ │ ├── pro_dport_6.rs │ │ ├── pro_dport_7.rs │ │ ├── pro_dram0_0.rs │ │ ├── pro_dram0_1.rs │ │ ├── pro_dram0_2.rs │ │ ├── pro_dram0_3.rs │ │ ├── pro_dram0_4.rs │ │ ├── pro_iram0_0.rs │ │ ├── pro_iram0_1.rs │ │ ├── pro_iram0_2.rs │ │ ├── pro_iram0_3.rs │ │ ├── pro_iram0_4.rs │ │ ├── pro_iram0_5.rs │ │ ├── pro_trace_0.rs │ │ ├── pro_trace_1.rs │ │ ├── sdio_0.rs │ │ └── sdio_1.rs │ ├── rmt.rs │ ├── rmt │ │ ├── apb_conf.rs │ │ ├── ch_rx_carrier_rm.rs │ │ ├── ch_tx_lim.rs │ │ ├── chaddr.rs │ │ ├── chcarrier_duty.rs │ │ ├── chconf0.rs │ │ ├── chconf1.rs │ │ ├── chdata.rs │ │ ├── chstatus.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── ref_cnt_rst.rs │ │ └── tx_sim.rs │ ├── rng.rs │ ├── rng │ │ └── data.rs │ ├── rsa.rs │ ├── rsa │ │ ├── clean.rs │ │ ├── constant_time.rs │ │ ├── idle.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── m_mem.rs │ │ ├── m_prime.rs │ │ ├── mode.rs │ │ ├── modexp_start.rs │ │ ├── modmult_start.rs │ │ ├── mult_start.rs │ │ ├── search_enable.rs │ │ ├── search_pos.rs │ │ ├── x_mem.rs │ │ ├── y_mem.rs │ │ └── z_mem.rs │ ├── rtc_cntl.rs │ ├── rtc_cntl │ │ ├── ana_conf.rs │ │ ├── bias_conf.rs │ │ ├── brown_out.rs │ │ ├── clk_conf.rs │ │ ├── cocpu_ctrl.rs │ │ ├── cpu_period_conf.rs │ │ ├── diag0.rs │ │ ├── dig_iso.rs │ │ ├── dig_pad_hold.rs │ │ ├── dig_pwc.rs │ │ ├── ext_wakeup1.rs │ │ ├── ext_wakeup1_status.rs │ │ ├── ext_wakeup_conf.rs │ │ ├── ext_xtl_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── low_power_st.rs │ │ ├── options0.rs │ │ ├── options1.rs │ │ ├── pad_hold.rs │ │ ├── pwc.rs │ │ ├── reg.rs │ │ ├── reset_state.rs │ │ ├── sdio_act_conf.rs │ │ ├── sdio_conf.rs │ │ ├── slow_clk_conf.rs │ │ ├── slp_reject_cause.rs │ │ ├── slp_reject_conf.rs │ │ ├── slp_timer0.rs │ │ ├── slp_timer1.rs │ │ ├── slp_wakeup_cause.rs │ │ ├── state0.rs │ │ ├── store0.rs │ │ ├── sw_cpu_stall.rs │ │ ├── swd_conf.rs │ │ ├── swd_wprotect.rs │ │ ├── time_high0.rs │ │ ├── time_high1.rs │ │ ├── time_low0.rs │ │ ├── time_low1.rs │ │ ├── time_update.rs │ │ ├── timer1.rs │ │ ├── timer2.rs │ │ ├── timer3.rs │ │ ├── timer4.rs │ │ ├── timer5.rs │ │ ├── timer6.rs │ │ ├── touch_approach.rs │ │ ├── touch_ctrl1.rs │ │ ├── touch_ctrl2.rs │ │ ├── touch_filter_ctrl.rs │ │ ├── touch_scan_ctrl.rs │ │ ├── touch_slp_thres.rs │ │ ├── touch_timeout_ctrl.rs │ │ ├── ulp_cp_ctrl.rs │ │ ├── ulp_cp_timer.rs │ │ ├── ulp_cp_timer_1.rs │ │ ├── usb_conf.rs │ │ ├── wakeup_state.rs │ │ ├── wdtconfig.rs │ │ ├── wdtconfig0.rs │ │ ├── wdtfeed.rs │ │ ├── wdtwprotect.rs │ │ ├── xtal32k_clk_factor.rs │ │ └── xtal32k_conf.rs │ ├── rtc_i2c.rs │ ├── rtc_i2c │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── data.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── scl_high.rs │ │ ├── scl_low.rs │ │ ├── scl_start_period.rs │ │ ├── scl_stop_period.rs │ │ ├── sda_duty.rs │ │ ├── slave_addr.rs │ │ ├── status.rs │ │ └── to.rs │ ├── rtc_io.rs │ ├── rtc_io │ │ ├── enable_w1tc.rs │ │ ├── ext_wakeup0.rs │ │ ├── pad_dac.rs │ │ ├── pin.rs │ │ ├── rtc_debug_sel.rs │ │ ├── rtc_gpio_enable.rs │ │ ├── rtc_gpio_enable_w1ts.rs │ │ ├── rtc_gpio_in.rs │ │ ├── rtc_gpio_out.rs │ │ ├── rtc_gpio_out_w1tc.rs │ │ ├── rtc_gpio_out_w1ts.rs │ │ ├── rtc_gpio_status.rs │ │ ├── rtc_gpio_status_w1tc.rs │ │ ├── rtc_gpio_status_w1ts.rs │ │ ├── rtc_io_touch_ctrl.rs │ │ ├── rtc_pad19.rs │ │ ├── sar_i2c_io.rs │ │ ├── touch_pad.rs │ │ └── xtl_ext_ctr.rs │ ├── sens.rs │ ├── sens │ │ ├── sar_amp_ctrl1.rs │ │ ├── sar_amp_ctrl2.rs │ │ ├── sar_amp_ctrl3.rs │ │ ├── sar_atten1.rs │ │ ├── sar_atten2.rs │ │ ├── sar_cocpu_debug.rs │ │ ├── sar_cocpu_int_clr.rs │ │ ├── sar_cocpu_int_ena.rs │ │ ├── sar_cocpu_int_raw.rs │ │ ├── sar_cocpu_int_st.rs │ │ ├── sar_cocpu_state.rs │ │ ├── sar_dac_ctrl1.rs │ │ ├── sar_dac_ctrl2.rs │ │ ├── sar_hall_ctrl.rs │ │ ├── sar_i2c_ctrl.rs │ │ ├── sar_io_mux_conf.rs │ │ ├── sar_meas1_ctrl1.rs │ │ ├── sar_meas1_ctrl2.rs │ │ ├── sar_meas1_mux.rs │ │ ├── sar_meas2_ctrl1.rs │ │ ├── sar_meas2_ctrl2.rs │ │ ├── sar_meas2_mux.rs │ │ ├── sar_nouse.rs │ │ ├── sar_power_xpd_sar.rs │ │ ├── sar_reader1_ctrl.rs │ │ ├── sar_reader1_status.rs │ │ ├── sar_reader2_ctrl.rs │ │ ├── sar_reader2_status.rs │ │ ├── sar_slave_addr1.rs │ │ ├── sar_slave_addr2.rs │ │ ├── sar_slave_addr3.rs │ │ ├── sar_slave_addr4.rs │ │ ├── sar_touch_appr_status.rs │ │ ├── sar_touch_chn_st.rs │ │ ├── sar_touch_conf.rs │ │ ├── sar_touch_scan_status.rs │ │ ├── sar_touch_status.rs │ │ ├── sar_touch_thres.rs │ │ ├── sar_tsens_ctrl.rs │ │ ├── sar_tsens_ctrl2.rs │ │ └── sardate.rs │ ├── sha.rs │ ├── sha │ │ ├── busy.rs │ │ ├── continue_.rs │ │ ├── dma_block_num.rs │ │ ├── dma_continue.rs │ │ ├── dma_start.rs │ │ ├── h_mem.rs │ │ ├── int_clear.rs │ │ ├── int_ena.rs │ │ ├── m_mem.rs │ │ ├── mode.rs │ │ ├── start.rs │ │ ├── t_length.rs │ │ └── t_string.rs │ ├── spi0.rs │ ├── spi0 │ │ ├── addr.rs │ │ ├── cache_fctrl.rs │ │ ├── cache_sctrl.rs │ │ ├── clock.rs │ │ ├── clock_gate.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── ctrl1.rs │ │ ├── ctrl2.rs │ │ ├── ddr.rs │ │ ├── din_mode.rs │ │ ├── din_num.rs │ │ ├── dout_mode.rs │ │ ├── dout_num.rs │ │ ├── ext_addr.rs │ │ ├── flash_sus_cmd.rs │ │ ├── flash_sus_ctrl.rs │ │ ├── flash_waiti_ctrl.rs │ │ ├── fsm.rs │ │ ├── misc.rs │ │ ├── miso_dlen.rs │ │ ├── mosi_dlen.rs │ │ ├── rd_status.rs │ │ ├── spi_smem_ac.rs │ │ ├── spi_smem_ddr.rs │ │ ├── spi_smem_din_mode.rs │ │ ├── spi_smem_din_num.rs │ │ ├── spi_smem_dout_mode.rs │ │ ├── spi_smem_dout_num.rs │ │ ├── spi_smem_timing_cali.rs │ │ ├── sram_clk.rs │ │ ├── sram_cmd.rs │ │ ├── sram_drd_cmd.rs │ │ ├── sram_dwr_cmd.rs │ │ ├── sus_status.rs │ │ ├── timing_cali.rs │ │ ├── tx_crc.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ └── w.rs │ ├── spi2.rs │ ├── spi2 │ │ ├── addr.rs │ │ ├── cache_sctrl.rs │ │ ├── clock.rs │ │ ├── clock_gate.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── ctrl1.rs │ │ ├── ctrl2.rs │ │ ├── din_mode.rs │ │ ├── din_num.rs │ │ ├── dma_conf.rs │ │ ├── dma_in_link.rs │ │ ├── dma_instatus.rs │ │ ├── dma_int_clr.rs │ │ ├── dma_int_ena.rs │ │ ├── dma_int_raw.rs │ │ ├── dma_int_st.rs │ │ ├── dma_out_link.rs │ │ ├── dma_outstatus.rs │ │ ├── dout_mode.rs │ │ ├── dout_num.rs │ │ ├── fsm.rs │ │ ├── hold.rs │ │ ├── in_err_eof_des_addr.rs │ │ ├── in_suc_eof_des_addr.rs │ │ ├── inlink_dscr.rs │ │ ├── inlink_dscr_bf0.rs │ │ ├── inlink_dscr_bf1.rs │ │ ├── lcd_ctrl.rs │ │ ├── lcd_ctrl1.rs │ │ ├── lcd_ctrl2.rs │ │ ├── lcd_d_mode.rs │ │ ├── lcd_d_num.rs │ │ ├── misc.rs │ │ ├── miso_dlen.rs │ │ ├── mosi_dlen.rs │ │ ├── out_eof_bfr_des_addr.rs │ │ ├── out_eof_des_addr.rs │ │ ├── outlink_dscr.rs │ │ ├── outlink_dscr_bf0.rs │ │ ├── outlink_dscr_bf1.rs │ │ ├── slave.rs │ │ ├── slave1.rs │ │ ├── slv_rd_byte.rs │ │ ├── slv_rdbuf_dlen.rs │ │ ├── slv_wrbuf_dlen.rs │ │ ├── sram_clk.rs │ │ ├── sram_drd_cmd.rs │ │ ├── sram_dwr_cmd.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ └── w.rs │ ├── syscon.rs │ ├── syscon │ │ ├── clk_out_en.rs │ │ ├── ext_mem_pms_lock.rs │ │ ├── flash_ace0_addr.rs │ │ ├── flash_ace0_attr.rs │ │ ├── flash_ace0_size.rs │ │ ├── front_end_mem_pd.rs │ │ ├── host_inf_sel.rs │ │ ├── redcy_sig0.rs │ │ ├── redcy_sig1.rs │ │ ├── sdio_ctrl.rs │ │ ├── spi_mem_pms_ctrl.rs │ │ ├── spi_mem_reject_addr.rs │ │ ├── sram_ace0_addr.rs │ │ ├── sram_ace0_attr.rs │ │ ├── sram_ace0_size.rs │ │ ├── sram_ace1_addr.rs │ │ ├── sram_ace1_attr.rs │ │ ├── sram_ace1_size.rs │ │ ├── sram_ace2_addr.rs │ │ ├── sram_ace2_attr.rs │ │ ├── sram_ace2_size.rs │ │ ├── sram_ace3_addr.rs │ │ ├── sram_ace3_attr.rs │ │ ├── sram_ace3_size.rs │ │ ├── sysclk_conf.rs │ │ ├── tick_conf.rs │ │ ├── wifi_bb_cfg.rs │ │ ├── wifi_bb_cfg_2.rs │ │ ├── wifi_clk_en.rs │ │ └── wifi_rst_en.rs │ ├── system.rs │ ├── system │ │ ├── bt_lpck_div_frac.rs │ │ ├── bustoextmem_ena.rs │ │ ├── cache_control.rs │ │ ├── clock_gate.rs │ │ ├── cpu_intr_from_cpu.rs │ │ ├── cpu_per_conf.rs │ │ ├── cpu_peri_clk_en.rs │ │ ├── cpu_peri_rst_en.rs │ │ ├── external_device_encrypt_decrypt_control.rs │ │ ├── jtag_ctrl_0.rs │ │ ├── jtag_ctrl_1.rs │ │ ├── jtag_ctrl_2.rs │ │ ├── jtag_ctrl_3.rs │ │ ├── jtag_ctrl_4.rs │ │ ├── jtag_ctrl_5.rs │ │ ├── jtag_ctrl_6.rs │ │ ├── jtag_ctrl_7.rs │ │ ├── lpck_div_int.rs │ │ ├── mem_pd_mask.rs │ │ ├── perip_clk_en0.rs │ │ ├── perip_clk_en1.rs │ │ ├── perip_rst_en0.rs │ │ ├── perip_rst_en1.rs │ │ ├── redundant_eco_ctrl.rs │ │ ├── rom_ctrl_0.rs │ │ ├── rom_ctrl_1.rs │ │ ├── rsa_pd_ctrl.rs │ │ ├── rtc_fastmem_config.rs │ │ ├── rtc_fastmem_crc.rs │ │ ├── sram_ctrl_0.rs │ │ ├── sram_ctrl_1.rs │ │ ├── sram_ctrl_2.rs │ │ └── sysclk_conf.rs │ ├── systimer.rs │ ├── systimer │ │ ├── conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── load.rs │ │ ├── load_hi.rs │ │ ├── load_lo.rs │ │ ├── step.rs │ │ ├── target_conf.rs │ │ ├── trgt.rs │ │ ├── trgt │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── unit_op.rs │ │ ├── unit_value.rs │ │ └── unit_value │ │ │ ├── hi.rs │ │ │ └── lo.rs │ ├── timg0.rs │ ├── timg0 │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lactalarmhi.rs │ │ ├── lactalarmlo.rs │ │ ├── lactconfig.rs │ │ ├── lacthi.rs │ │ ├── lactlo.rs │ │ ├── lactload.rs │ │ ├── lactloadhi.rs │ │ ├── lactloadlo.rs │ │ ├── lactrtc.rs │ │ ├── lactupdate.rs │ │ ├── regclk.rs │ │ ├── rtccalicfg.rs │ │ ├── rtccalicfg1.rs │ │ ├── rtccalicfg2.rs │ │ ├── t.rs │ │ ├── t │ │ │ ├── alarmhi.rs │ │ │ ├── alarmlo.rs │ │ │ ├── config.rs │ │ │ ├── hi.rs │ │ │ ├── lo.rs │ │ │ ├── load.rs │ │ │ ├── loadhi.rs │ │ │ ├── loadlo.rs │ │ │ └── update.rs │ │ ├── wdtconfig.rs │ │ ├── wdtconfig0.rs │ │ ├── wdtconfig1.rs │ │ ├── wdtfeed.rs │ │ └── wdtwprotect.rs │ ├── twai0.rs │ ├── twai0 │ │ ├── arb_lost_cap.rs │ │ ├── bus_timing_0.rs │ │ ├── bus_timing_1.rs │ │ ├── clock_divider.rs │ │ ├── cmd.rs │ │ ├── data.rs │ │ ├── err_code_cap.rs │ │ ├── err_warning_limit.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── mode.rs │ │ ├── rx_err_cnt.rs │ │ ├── rx_message_cnt.rs │ │ ├── status.rs │ │ └── tx_err_cnt.rs │ ├── uart0.rs │ ├── uart0 │ │ ├── at_cmd_char.rs │ │ ├── at_cmd_gaptout.rs │ │ ├── at_cmd_postcnt.rs │ │ ├── at_cmd_precnt.rs │ │ ├── autobaud.rs │ │ ├── clkdiv.rs │ │ ├── conf0.rs │ │ ├── conf1.rs │ │ ├── fifo.rs │ │ ├── flow_conf.rs │ │ ├── fsm_status.rs │ │ ├── highpulse.rs │ │ ├── id.rs │ │ ├── idle_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lowpulse.rs │ │ ├── mem_conf.rs │ │ ├── mem_rx_status.rs │ │ ├── mem_tx_status.rs │ │ ├── negpulse.rs │ │ ├── pospulse.rs │ │ ├── rs485_conf.rs │ │ ├── rxd_cnt.rs │ │ ├── sleep_conf.rs │ │ ├── status.rs │ │ ├── swfc_conf0.rs │ │ └── swfc_conf1.rs │ ├── uhci0.rs │ ├── uhci0 │ │ ├── ahb_test.rs │ │ ├── conf0.rs │ │ ├── conf1.rs │ │ ├── dma_in_dscr.rs │ │ ├── dma_in_dscr_bf0.rs │ │ ├── dma_in_err_eof_des_addr.rs │ │ ├── dma_in_link.rs │ │ ├── dma_in_pop.rs │ │ ├── dma_in_status.rs │ │ ├── dma_in_suc_eof_des_addr.rs │ │ ├── dma_out_dscr.rs │ │ ├── dma_out_dscr_bf0.rs │ │ ├── dma_out_eof_bfr_des_addr.rs │ │ ├── dma_out_eof_des_addr.rs │ │ ├── dma_out_link.rs │ │ ├── dma_out_push.rs │ │ ├── dma_out_status.rs │ │ ├── esc_conf.rs │ │ ├── escape_conf.rs │ │ ├── hung_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pkt_thres.rs │ │ ├── q.rs │ │ ├── q │ │ │ ├── word0.rs │ │ │ └── word1.rs │ │ ├── quick_sent.rs │ │ ├── rx_head.rs │ │ ├── state0.rs │ │ └── state1.rs │ ├── usb0.rs │ ├── usb0 │ │ ├── daint.rs │ │ ├── daintmsk.rs │ │ ├── dcfg.rs │ │ ├── dctl.rs │ │ ├── diepempmsk.rs │ │ ├── diepmsk.rs │ │ ├── dieptxf.rs │ │ ├── doepmsk.rs │ │ ├── dsts.rs │ │ ├── dthrctl.rs │ │ ├── dvbusdis.rs │ │ ├── dvbuspulse.rs │ │ ├── fifo.rs │ │ ├── gahbcfg.rs │ │ ├── gdfifocfg.rs │ │ ├── ghwcfg1.rs │ │ ├── ghwcfg2.rs │ │ ├── ghwcfg3.rs │ │ ├── ghwcfg4.rs │ │ ├── gintmsk.rs │ │ ├── gintsts.rs │ │ ├── gnptxfsiz.rs │ │ ├── gnptxsts.rs │ │ ├── gotgctl.rs │ │ ├── gotgint.rs │ │ ├── grstctl.rs │ │ ├── grxfsiz.rs │ │ ├── grxstsp.rs │ │ ├── grxstsr.rs │ │ ├── gsnpsid.rs │ │ ├── gusbcfg.rs │ │ ├── haint.rs │ │ ├── haintmsk.rs │ │ ├── hc.rs │ │ ├── hc │ │ │ ├── char.rs │ │ │ ├── dma.rs │ │ │ ├── dmab.rs │ │ │ ├── int.rs │ │ │ ├── intmsk.rs │ │ │ └── tsiz.rs │ │ ├── hcfg.rs │ │ ├── hfir.rs │ │ ├── hflbaddr.rs │ │ ├── hfnum.rs │ │ ├── hprt.rs │ │ ├── hptxfsiz.rs │ │ ├── hptxsts.rs │ │ ├── in_ep.rs │ │ ├── in_ep │ │ │ ├── diepctl.rs │ │ │ └── dieptsiz.rs │ │ ├── in_ep0.rs │ │ ├── in_ep0 │ │ │ ├── diepctl.rs │ │ │ ├── diepdma.rs │ │ │ ├── diepdmab.rs │ │ │ ├── diepint.rs │ │ │ ├── dieptsiz.rs │ │ │ └── dtxfsts.rs │ │ ├── out_ep.rs │ │ ├── out_ep │ │ │ ├── doepctl.rs │ │ │ └── doeptsiz.rs │ │ ├── out_ep0.rs │ │ ├── out_ep0 │ │ │ ├── doepctl.rs │ │ │ ├── doepdma.rs │ │ │ ├── doepdmab.rs │ │ │ ├── doepint.rs │ │ │ └── doeptsiz.rs │ │ └── pcgcctl.rs │ ├── usb_wrap.rs │ ├── usb_wrap │ │ ├── otg_conf.rs │ │ └── test_conf.rs │ ├── wifi.rs │ ├── wifi │ │ ├── crypto_control.rs │ │ ├── crypto_control │ │ │ ├── crypto_key_slot_state.rs │ │ │ ├── general_crypto_control.rs │ │ │ └── interface_crypto_control.rs │ │ ├── crypto_key_slot.rs │ │ ├── crypto_key_slot │ │ │ ├── addr_high.rs │ │ │ ├── addr_low.rs │ │ │ └── key_value.rs │ │ ├── ctrl.rs │ │ ├── duration.rs │ │ ├── filter_bank.rs │ │ ├── filter_bank │ │ │ ├── addr_high.rs │ │ │ ├── addr_low.rs │ │ │ ├── mask_high.rs │ │ │ └── mask_low.rs │ │ ├── filter_control.rs │ │ ├── ht_sig.rs │ │ ├── ht_unknown.rs │ │ ├── mac_interrupt.rs │ │ ├── mac_interrupt │ │ │ ├── wifi_int_clear.rs │ │ │ └── wifi_int_status.rs │ │ ├── mac_time.rs │ │ ├── plcp1.rs │ │ ├── plcp2.rs │ │ ├── pmd.rs │ │ ├── pwr_interrupt.rs │ │ ├── pwr_interrupt │ │ │ ├── pwr_int_clear.rs │ │ │ └── pwr_int_status.rs │ │ ├── rx_ctrl.rs │ │ ├── rx_ctrl_filter.rs │ │ ├── rx_dma_list.rs │ │ ├── rx_dma_list │ │ │ ├── rx_descr_base.rs │ │ │ ├── rx_descr_last.rs │ │ │ └── rx_descr_next.rs │ │ ├── tx_slot_config.rs │ │ ├── tx_slot_config │ │ │ ├── config.rs │ │ │ └── plcp0.rs │ │ ├── txq_state.rs │ │ └── txq_state │ │ │ ├── tx_complete_clear.rs │ │ │ ├── tx_complete_status.rs │ │ │ ├── tx_error_clear.rs │ │ │ └── tx_error_status.rs │ ├── xts_aes.rs │ └── xts_aes │ │ ├── destination.rs │ │ ├── destroy.rs │ │ ├── linesize.rs │ │ ├── physical_address.rs │ │ ├── plain_.rs │ │ ├── release.rs │ │ ├── state.rs │ │ └── trigger.rs └── svd │ ├── esp32s2.base.svd │ └── patches │ ├── _aes.yml │ ├── _date.yml │ ├── _ds.yml │ ├── _gpio.yml │ ├── _hmac.yml │ ├── _i2c.yml │ ├── _interrupt.yml │ ├── _io_mux.yml │ ├── _ledc.yml │ ├── _pcnt.yml │ ├── _rmt.yml │ ├── _rsa.yml │ ├── _rtc_cntl.yml │ ├── _rtc_i2c.yml │ ├── _rtc_io.yml │ ├── _sha.yml │ ├── _syscon.yml │ ├── _system.yml │ ├── _systimer.yml │ ├── _timg.yml │ ├── _uart.yml │ ├── esp32s2.yaml │ └── wifi.yaml ├── esp32s3-ulp ├── .cargo │ └── config.toml ├── Cargo.toml ├── README.md ├── build.rs ├── device.x ├── rust-toolchain.toml ├── src │ ├── generic.rs │ ├── generic │ │ └── raw.rs │ ├── interrupt.rs │ ├── lib.rs │ ├── rtc_cntl.rs │ ├── rtc_cntl │ │ ├── cocpu_ctrl.rs │ │ ├── rtc_state0.rs │ │ ├── rtc_ulp_cp_ctrl.rs │ │ ├── rtc_ulp_cp_timer.rs │ │ └── rtc_ulp_cp_timer_1.rs │ ├── rtc_i2c.rs │ ├── rtc_i2c │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── data.rs │ │ ├── date.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── scl_high.rs │ │ ├── scl_low.rs │ │ ├── scl_start_period.rs │ │ ├── scl_stop_period.rs │ │ ├── sda_duty.rs │ │ ├── slave_addr.rs │ │ ├── status.rs │ │ └── to.rs │ ├── rtc_io.rs │ ├── rtc_io │ │ ├── date.rs │ │ ├── enable.rs │ │ ├── enable_w1tc.rs │ │ ├── enable_w1ts.rs │ │ ├── ext_wakeup0.rs │ │ ├── in_.rs │ │ ├── out.rs │ │ ├── out_w1tc.rs │ │ ├── out_w1ts.rs │ │ ├── pad_dac1.rs │ │ ├── pad_dac2.rs │ │ ├── pin0.rs │ │ ├── pin1.rs │ │ ├── pin10.rs │ │ ├── pin11.rs │ │ ├── pin12.rs │ │ ├── pin13.rs │ │ ├── pin14.rs │ │ ├── pin15.rs │ │ ├── pin16.rs │ │ ├── pin17.rs │ │ ├── pin18.rs │ │ ├── pin19.rs │ │ ├── pin2.rs │ │ ├── pin20.rs │ │ ├── pin21.rs │ │ ├── pin3.rs │ │ ├── pin4.rs │ │ ├── pin5.rs │ │ ├── pin6.rs │ │ ├── pin7.rs │ │ ├── pin8.rs │ │ ├── pin9.rs │ │ ├── rtc_debug_sel.rs │ │ ├── rtc_pad19.rs │ │ ├── rtc_pad20.rs │ │ ├── rtc_pad21.rs │ │ ├── sar_i2c_io.rs │ │ ├── status.rs │ │ ├── status_w1tc.rs │ │ ├── status_w1ts.rs │ │ ├── touch_ctrl.rs │ │ ├── touch_pad0.rs │ │ ├── touch_pad1.rs │ │ ├── touch_pad10.rs │ │ ├── touch_pad11.rs │ │ ├── touch_pad12.rs │ │ ├── touch_pad13.rs │ │ ├── touch_pad14.rs │ │ ├── touch_pad2.rs │ │ ├── touch_pad3.rs │ │ ├── touch_pad4.rs │ │ ├── touch_pad5.rs │ │ ├── touch_pad6.rs │ │ ├── touch_pad7.rs │ │ ├── touch_pad8.rs │ │ ├── touch_pad9.rs │ │ ├── xtal_32n_pad.rs │ │ ├── xtal_32p_pad.rs │ │ └── xtl_ext_ctr.rs │ ├── sens.rs │ └── sens │ │ ├── sar_cocpu_int_clr.rs │ │ ├── sar_cocpu_int_ena.rs │ │ ├── sar_cocpu_int_raw.rs │ │ ├── sar_cocpu_int_st.rs │ │ ├── sar_i2c_ctrl.rs │ │ ├── sar_slave_addr1.rs │ │ ├── sar_slave_addr2.rs │ │ ├── sar_slave_addr3.rs │ │ └── sar_slave_addr4.rs └── svd │ ├── esp32s3-ulp.base.svd │ └── patches │ ├── _rtc_cntl.yml │ ├── _sens.yml │ └── esp32s3-ulp.yaml ├── esp32s3 ├── .cargo │ └── config.toml ├── Cargo.toml ├── README.md ├── build.rs ├── device.x ├── rust-toolchain.toml ├── src │ ├── aes.rs │ ├── aes │ │ ├── aad_block_num.rs │ │ ├── block_mode.rs │ │ ├── block_num.rs │ │ ├── continue_.rs │ │ ├── date.rs │ │ ├── dma_enable.rs │ │ ├── dma_exit.rs │ │ ├── h_mem.rs │ │ ├── inc_sel.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── iv_mem.rs │ │ ├── j0_mem.rs │ │ ├── key.rs │ │ ├── mode.rs │ │ ├── remainder_bit_num.rs │ │ ├── state.rs │ │ ├── t0_mem.rs │ │ ├── text_in.rs │ │ ├── text_out.rs │ │ └── trigger.rs │ ├── apb_ctrl.rs │ ├── apb_ctrl │ │ ├── clk_out_en.rs │ │ ├── clkgate_force_on.rs │ │ ├── ext_mem_pms_lock.rs │ │ ├── ext_mem_writeback_bypass.rs │ │ ├── flash_ace0_addr.rs │ │ ├── flash_ace0_attr.rs │ │ ├── flash_ace0_size.rs │ │ ├── front_end_mem_pd.rs │ │ ├── host_inf_sel.rs │ │ ├── mem_power_down.rs │ │ ├── mem_power_up.rs │ │ ├── redcy_sig0.rs │ │ ├── redcy_sig1.rs │ │ ├── retention_ctrl.rs │ │ ├── retention_ctrl1.rs │ │ ├── retention_ctrl2.rs │ │ ├── retention_ctrl3.rs │ │ ├── retention_ctrl4.rs │ │ ├── retention_ctrl5.rs │ │ ├── sdio_ctrl.rs │ │ ├── spi_mem_ecc_ctrl.rs │ │ ├── spi_mem_pms_ctrl.rs │ │ ├── spi_mem_reject_addr.rs │ │ ├── sram_ace0_addr.rs │ │ ├── sram_ace0_attr.rs │ │ ├── sram_ace0_size.rs │ │ ├── sram_ace1_addr.rs │ │ ├── sram_ace1_attr.rs │ │ ├── sram_ace1_size.rs │ │ ├── sram_ace2_addr.rs │ │ ├── sram_ace2_attr.rs │ │ ├── sram_ace2_size.rs │ │ ├── sram_ace3_addr.rs │ │ ├── sram_ace3_attr.rs │ │ ├── sram_ace3_size.rs │ │ ├── sysclk_conf.rs │ │ ├── tick_conf.rs │ │ ├── wifi_bb_cfg.rs │ │ ├── wifi_bb_cfg_2.rs │ │ ├── wifi_clk_en.rs │ │ └── wifi_rst_en.rs │ ├── apb_saradc.rs │ ├── apb_saradc │ │ ├── apb_saradc1_data_status.rs │ │ ├── apb_saradc2_data_status.rs │ │ ├── arb_ctrl.rs │ │ ├── clkm_conf.rs │ │ ├── ctrl.rs │ │ ├── ctrl2.rs │ │ ├── dma_conf.rs │ │ ├── filter_ctrl0.rs │ │ ├── filter_ctrl1.rs │ │ ├── fsm_wait.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── sar1_patt_tab1.rs │ │ ├── sar1_patt_tab2.rs │ │ ├── sar1_patt_tab3.rs │ │ ├── sar1_patt_tab4.rs │ │ ├── sar1_status.rs │ │ ├── sar2_patt_tab1.rs │ │ ├── sar2_patt_tab2.rs │ │ ├── sar2_patt_tab3.rs │ │ ├── sar2_patt_tab4.rs │ │ ├── sar2_status.rs │ │ ├── thres0_ctrl.rs │ │ ├── thres1_ctrl.rs │ │ └── thres_ctrl.rs │ ├── assist_debug.rs │ ├── assist_debug │ │ ├── core_x_iram0_dram0_exception_monitor.rs │ │ ├── cpu.rs │ │ ├── cpu │ │ │ ├── area_dram0_0_max.rs │ │ │ ├── area_dram0_0_min.rs │ │ │ ├── area_dram0_1_max.rs │ │ │ ├── area_dram0_1_min.rs │ │ │ ├── area_pc.rs │ │ │ ├── area_pif_0_max.rs │ │ │ ├── area_pif_0_min.rs │ │ │ ├── area_pif_1_max.rs │ │ │ ├── area_pif_1_min.rs │ │ │ ├── area_sp.rs │ │ │ ├── dram0_exception_monitor_0.rs │ │ │ ├── dram0_exception_monitor_1.rs │ │ │ ├── dram0_exception_monitor_2.rs │ │ │ ├── dram0_exception_monitor_3.rs │ │ │ ├── dram0_exception_monitor_4.rs │ │ │ ├── dram0_exception_monitor_5.rs │ │ │ ├── intr_clr.rs │ │ │ ├── intr_ena.rs │ │ │ ├── intr_raw.rs │ │ │ ├── iram0_exception_monitor_0.rs │ │ │ ├── iram0_exception_monitor_1.rs │ │ │ ├── montr_ena.rs │ │ │ ├── rcd_pdebugdata.rs │ │ │ ├── rcd_pdebugenable.rs │ │ │ ├── rcd_pdebuginst.rs │ │ │ ├── rcd_pdebugls0addr.rs │ │ │ ├── rcd_pdebugls0data.rs │ │ │ ├── rcd_pdebugls0stat.rs │ │ │ ├── rcd_pdebugpc.rs │ │ │ ├── rcd_pdebugstatus.rs │ │ │ ├── rcd_recording.rs │ │ │ ├── rcd_sp.rs │ │ │ ├── sp_max.rs │ │ │ ├── sp_min.rs │ │ │ ├── sp_pc.rs │ │ │ └── sp_unstable.rs │ │ ├── log_data.rs │ │ ├── log_data_mask.rs │ │ ├── log_max.rs │ │ ├── log_mem_end.rs │ │ ├── log_mem_full_flag.rs │ │ ├── log_mem_start.rs │ │ ├── log_mem_writing_addr.rs │ │ ├── log_min.rs │ │ └── log_setting.rs │ ├── bb.rs │ ├── bb │ │ └── bbpd_ctrl.rs │ ├── dma.rs │ ├── dma │ │ ├── ahb_test.rs │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── in_conf0.rs │ │ │ ├── in_conf1.rs │ │ │ ├── in_dscr.rs │ │ │ ├── in_dscr_bf0.rs │ │ │ ├── in_dscr_bf1.rs │ │ │ ├── in_err_eof_des_addr.rs │ │ │ ├── in_int.rs │ │ │ ├── in_int │ │ │ │ ├── clr.rs │ │ │ │ ├── ena.rs │ │ │ │ ├── raw.rs │ │ │ │ └── st.rs │ │ │ ├── in_link.rs │ │ │ ├── in_peri_sel.rs │ │ │ ├── in_pop.rs │ │ │ ├── in_pri.rs │ │ │ ├── in_state.rs │ │ │ ├── in_suc_eof_des_addr.rs │ │ │ ├── in_wight.rs │ │ │ ├── infifo_status.rs │ │ │ ├── out_conf0.rs │ │ │ ├── out_conf1.rs │ │ │ ├── out_dscr.rs │ │ │ ├── out_dscr_bf0.rs │ │ │ ├── out_dscr_bf1.rs │ │ │ ├── out_eof_bfr_des_addr.rs │ │ │ ├── out_eof_des_addr.rs │ │ │ ├── out_int.rs │ │ │ ├── out_int │ │ │ │ ├── clr.rs │ │ │ │ ├── ena.rs │ │ │ │ ├── raw.rs │ │ │ │ └── st.rs │ │ │ ├── out_link.rs │ │ │ ├── out_peri_sel.rs │ │ │ ├── out_pri.rs │ │ │ ├── out_push.rs │ │ │ ├── out_state.rs │ │ │ ├── out_wight.rs │ │ │ └── outfifo_status.rs │ │ ├── extmem_reject_addr.rs │ │ ├── extmem_reject_int_clr.rs │ │ ├── extmem_reject_int_ena.rs │ │ ├── extmem_reject_int_raw.rs │ │ ├── extmem_reject_int_st.rs │ │ ├── extmem_reject_st.rs │ │ ├── in_sram_size_ch.rs │ │ ├── misc_conf.rs │ │ ├── out_sram_size_ch.rs │ │ └── pd_conf.rs │ ├── ds.rs │ ├── ds │ │ ├── c_mem.rs │ │ ├── iv_.rs │ │ ├── query_busy.rs │ │ ├── query_check.rs │ │ ├── query_key_wrong.rs │ │ ├── set_finish.rs │ │ ├── set_me.rs │ │ ├── set_start.rs │ │ ├── x_mem.rs │ │ └── z_mem.rs │ ├── efuse.rs │ ├── efuse │ │ ├── clk.rs │ │ ├── cmd.rs │ │ ├── conf.rs │ │ ├── dac_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pgm_check_value0.rs │ │ ├── pgm_check_value1.rs │ │ ├── pgm_check_value2.rs │ │ ├── pgm_data0.rs │ │ ├── pgm_data1.rs │ │ ├── pgm_data2.rs │ │ ├── pgm_data3.rs │ │ ├── pgm_data4.rs │ │ ├── pgm_data5.rs │ │ ├── pgm_data6.rs │ │ ├── pgm_data7.rs │ │ ├── rd_key0_data0.rs │ │ ├── rd_key0_data1.rs │ │ ├── rd_key0_data2.rs │ │ ├── rd_key0_data3.rs │ │ ├── rd_key0_data4.rs │ │ ├── rd_key0_data5.rs │ │ ├── rd_key0_data6.rs │ │ ├── rd_key0_data7.rs │ │ ├── rd_key1_data0.rs │ │ ├── rd_key1_data1.rs │ │ ├── rd_key1_data2.rs │ │ ├── rd_key1_data3.rs │ │ ├── rd_key1_data4.rs │ │ ├── rd_key1_data5.rs │ │ ├── rd_key1_data6.rs │ │ ├── rd_key1_data7.rs │ │ ├── rd_key2_data0.rs │ │ ├── rd_key2_data1.rs │ │ ├── rd_key2_data2.rs │ │ ├── rd_key2_data3.rs │ │ ├── rd_key2_data4.rs │ │ ├── rd_key2_data5.rs │ │ ├── rd_key2_data6.rs │ │ ├── rd_key2_data7.rs │ │ ├── rd_key3_data0.rs │ │ ├── rd_key3_data1.rs │ │ ├── rd_key3_data2.rs │ │ ├── rd_key3_data3.rs │ │ ├── rd_key3_data4.rs │ │ ├── rd_key3_data5.rs │ │ ├── rd_key3_data6.rs │ │ ├── rd_key3_data7.rs │ │ ├── rd_key4_data0.rs │ │ ├── rd_key4_data1.rs │ │ ├── rd_key4_data2.rs │ │ ├── rd_key4_data3.rs │ │ ├── rd_key4_data4.rs │ │ ├── rd_key4_data5.rs │ │ ├── rd_key4_data6.rs │ │ ├── rd_key4_data7.rs │ │ ├── rd_key5_data0.rs │ │ ├── rd_key5_data1.rs │ │ ├── rd_key5_data2.rs │ │ ├── rd_key5_data3.rs │ │ ├── rd_key5_data4.rs │ │ ├── rd_key5_data5.rs │ │ ├── rd_key5_data6.rs │ │ ├── rd_key5_data7.rs │ │ ├── rd_mac_spi_sys_0.rs │ │ ├── rd_mac_spi_sys_1.rs │ │ ├── rd_mac_spi_sys_2.rs │ │ ├── rd_mac_spi_sys_3.rs │ │ ├── rd_mac_spi_sys_4.rs │ │ ├── rd_mac_spi_sys_5.rs │ │ ├── rd_repeat_data0.rs │ │ ├── rd_repeat_data1.rs │ │ ├── rd_repeat_data2.rs │ │ ├── rd_repeat_data3.rs │ │ ├── rd_repeat_data4.rs │ │ ├── rd_repeat_err0.rs │ │ ├── rd_repeat_err1.rs │ │ ├── rd_repeat_err2.rs │ │ ├── rd_repeat_err3.rs │ │ ├── rd_repeat_err4.rs │ │ ├── rd_rs_err0.rs │ │ ├── rd_rs_err1.rs │ │ ├── rd_sys_part1_data0.rs │ │ ├── rd_sys_part1_data1.rs │ │ ├── rd_sys_part1_data2.rs │ │ ├── rd_sys_part1_data3.rs │ │ ├── rd_sys_part1_data4.rs │ │ ├── rd_sys_part1_data5.rs │ │ ├── rd_sys_part1_data6.rs │ │ ├── rd_sys_part1_data7.rs │ │ ├── rd_sys_part2_data0.rs │ │ ├── rd_sys_part2_data1.rs │ │ ├── rd_sys_part2_data2.rs │ │ ├── rd_sys_part2_data3.rs │ │ ├── rd_sys_part2_data4.rs │ │ ├── rd_sys_part2_data5.rs │ │ ├── rd_sys_part2_data6.rs │ │ ├── rd_sys_part2_data7.rs │ │ ├── rd_tim_conf.rs │ │ ├── rd_usr_data0.rs │ │ ├── rd_usr_data1.rs │ │ ├── rd_usr_data2.rs │ │ ├── rd_usr_data3.rs │ │ ├── rd_usr_data4.rs │ │ ├── rd_usr_data5.rs │ │ ├── rd_usr_data6.rs │ │ ├── rd_usr_data7.rs │ │ ├── rd_wr_dis.rs │ │ ├── status.rs │ │ ├── wr_tim_conf1.rs │ │ └── wr_tim_conf2.rs │ ├── extmem.rs │ ├── extmem │ │ ├── cache_acs_cnt_clr.rs │ │ ├── cache_bridge_arbiter_ctrl.rs │ │ ├── cache_conf_misc.rs │ │ ├── cache_encrypt_decrypt_clk_force_on.rs │ │ ├── cache_encrypt_decrypt_record_disable.rs │ │ ├── cache_ilg_int_clr.rs │ │ ├── cache_ilg_int_ena.rs │ │ ├── cache_ilg_int_st.rs │ │ ├── cache_mmu_fault_content.rs │ │ ├── cache_mmu_fault_vaddr.rs │ │ ├── cache_mmu_owner.rs │ │ ├── cache_mmu_power_ctrl.rs │ │ ├── cache_preload_int_ctrl.rs │ │ ├── cache_request.rs │ │ ├── cache_state.rs │ │ ├── cache_sync_int_ctrl.rs │ │ ├── cache_tag_content.rs │ │ ├── cache_tag_object_ctrl.rs │ │ ├── cache_tag_way_object.rs │ │ ├── cache_vaddr.rs │ │ ├── cache_wrap_around_ctrl.rs │ │ ├── clock_gate.rs │ │ ├── core0_acs_cache_int_clr.rs │ │ ├── core0_acs_cache_int_ena.rs │ │ ├── core0_acs_cache_int_st.rs │ │ ├── core0_dbus_reject_st.rs │ │ ├── core0_dbus_reject_vaddr.rs │ │ ├── core0_ibus_reject_st.rs │ │ ├── core0_ibus_reject_vaddr.rs │ │ ├── core1_acs_cache_int_clr.rs │ │ ├── core1_acs_cache_int_ena.rs │ │ ├── core1_acs_cache_int_st.rs │ │ ├── core1_dbus_reject_st.rs │ │ ├── core1_dbus_reject_vaddr.rs │ │ ├── core1_ibus_reject_st.rs │ │ ├── core1_ibus_reject_vaddr.rs │ │ ├── dbus_acs_cnt.rs │ │ ├── dbus_acs_flash_miss_cnt.rs │ │ ├── dbus_acs_spiram_miss_cnt.rs │ │ ├── dbus_to_flash_end_vaddr.rs │ │ ├── dbus_to_flash_start_vaddr.rs │ │ ├── dcache_atomic_operate_ena.rs │ │ ├── dcache_autoload_ctrl.rs │ │ ├── dcache_autoload_sct0_addr.rs │ │ ├── dcache_autoload_sct0_size.rs │ │ ├── dcache_autoload_sct1_addr.rs │ │ ├── dcache_autoload_sct1_size.rs │ │ ├── dcache_ctrl.rs │ │ ├── dcache_ctrl1.rs │ │ ├── dcache_freeze.rs │ │ ├── dcache_lock_addr.rs │ │ ├── dcache_lock_ctrl.rs │ │ ├── dcache_lock_size.rs │ │ ├── dcache_occupy_addr.rs │ │ ├── dcache_occupy_ctrl.rs │ │ ├── dcache_occupy_size.rs │ │ ├── dcache_preload_addr.rs │ │ ├── dcache_preload_ctrl.rs │ │ ├── dcache_preload_size.rs │ │ ├── dcache_prelock_ctrl.rs │ │ ├── dcache_prelock_sct0_addr.rs │ │ ├── dcache_prelock_sct1_addr.rs │ │ ├── dcache_prelock_sct_size.rs │ │ ├── dcache_sync_addr.rs │ │ ├── dcache_sync_ctrl.rs │ │ ├── dcache_sync_size.rs │ │ ├── dcache_tag_power_ctrl.rs │ │ ├── ibus_acs_cnt.rs │ │ ├── ibus_acs_miss_cnt.rs │ │ ├── ibus_to_flash_end_vaddr.rs │ │ ├── ibus_to_flash_start_vaddr.rs │ │ ├── icache_atomic_operate_ena.rs │ │ ├── icache_autoload_ctrl.rs │ │ ├── icache_autoload_sct0_addr.rs │ │ ├── icache_autoload_sct0_size.rs │ │ ├── icache_autoload_sct1_addr.rs │ │ ├── icache_autoload_sct1_size.rs │ │ ├── icache_ctrl.rs │ │ ├── icache_ctrl1.rs │ │ ├── icache_freeze.rs │ │ ├── icache_lock_addr.rs │ │ ├── icache_lock_ctrl.rs │ │ ├── icache_lock_size.rs │ │ ├── icache_preload_addr.rs │ │ ├── icache_preload_ctrl.rs │ │ ├── icache_preload_size.rs │ │ ├── icache_prelock_ctrl.rs │ │ ├── icache_prelock_sct0_addr.rs │ │ ├── icache_prelock_sct1_addr.rs │ │ ├── icache_prelock_sct_size.rs │ │ ├── icache_sync_addr.rs │ │ ├── icache_sync_ctrl.rs │ │ ├── icache_sync_size.rs │ │ └── icache_tag_power_ctrl.rs │ ├── fe.rs │ ├── fe │ │ └── gen_ctrl.rs │ ├── fe2.rs │ ├── fe2 │ │ └── tx_interp_ctrl.rs │ ├── generic.rs │ ├── generic │ │ └── raw.rs │ ├── gpio.rs │ ├── gpio │ │ ├── bt_select.rs │ │ ├── clock_gate.rs │ │ ├── cpusdio_int.rs │ │ ├── cpusdio_int1.rs │ │ ├── enable.rs │ │ ├── enable1.rs │ │ ├── enable1_w1tc.rs │ │ ├── enable1_w1ts.rs │ │ ├── enable_w1tc.rs │ │ ├── enable_w1ts.rs │ │ ├── func_in_sel_cfg.rs │ │ ├── func_out_sel_cfg.rs │ │ ├── in1.rs │ │ ├── in_.rs │ │ ├── out.rs │ │ ├── out1.rs │ │ ├── out1_w1tc.rs │ │ ├── out1_w1ts.rs │ │ ├── out_w1tc.rs │ │ ├── out_w1ts.rs │ │ ├── pcpu_int.rs │ │ ├── pcpu_int1.rs │ │ ├── pcpu_nmi_int.rs │ │ ├── pcpu_nmi_int1.rs │ │ ├── pin.rs │ │ ├── sdio_select.rs │ │ ├── status.rs │ │ ├── status1.rs │ │ ├── status1_w1tc.rs │ │ ├── status1_w1ts.rs │ │ ├── status_next.rs │ │ ├── status_next1.rs │ │ ├── status_w1tc.rs │ │ ├── status_w1ts.rs │ │ └── strap.rs │ ├── gpio_sd.rs │ ├── gpio_sd │ │ ├── clock_gate.rs │ │ ├── sigmadelta.rs │ │ └── sigmadelta_misc.rs │ ├── hmac.rs │ ├── hmac │ │ ├── one_block.rs │ │ ├── query_busy.rs │ │ ├── query_error.rs │ │ ├── rd_result_mem.rs │ │ ├── set_invalidate_ds.rs │ │ ├── set_invalidate_jtag.rs │ │ ├── set_message_end.rs │ │ ├── set_message_ing.rs │ │ ├── set_message_one.rs │ │ ├── set_message_pad.rs │ │ ├── set_para_finish.rs │ │ ├── set_para_key.rs │ │ ├── set_para_purpose.rs │ │ ├── set_result_finish.rs │ │ ├── set_start.rs │ │ ├── soft_jtag_ctrl.rs │ │ ├── wr_jtag.rs │ │ └── wr_message_mem.rs │ ├── i2c0.rs │ ├── i2c0 │ │ ├── clk_conf.rs │ │ ├── comd.rs │ │ ├── ctr.rs │ │ ├── data.rs │ │ ├── fifo_conf.rs │ │ ├── fifo_st.rs │ │ ├── filter_cfg.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── rxfifo_start_addr.rs │ │ ├── scl_high_period.rs │ │ ├── scl_low_period.rs │ │ ├── scl_main_st_time_out.rs │ │ ├── scl_rstart_setup.rs │ │ ├── scl_sp_conf.rs │ │ ├── scl_st_time_out.rs │ │ ├── scl_start_hold.rs │ │ ├── scl_stop_hold.rs │ │ ├── scl_stop_setup.rs │ │ ├── scl_stretch_conf.rs │ │ ├── sda_hold.rs │ │ ├── sda_sample.rs │ │ ├── slave_addr.rs │ │ ├── sr.rs │ │ ├── to.rs │ │ └── txfifo_start_addr.rs │ ├── i2c_ana_mst.rs │ ├── i2c_ana_mst │ │ ├── ana_conf0.rs │ │ ├── ana_config.rs │ │ └── ana_config2.rs │ ├── i2s0.rs │ ├── i2s0 │ │ ├── conf_sigle_data.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lc_hung_conf.rs │ │ ├── rx_clkm_conf.rs │ │ ├── rx_clkm_div_conf.rs │ │ ├── rx_conf.rs │ │ ├── rx_conf1.rs │ │ ├── rx_tdm_ctrl.rs │ │ ├── rx_timing.rs │ │ ├── rxeof_num.rs │ │ ├── state.rs │ │ ├── tx_clkm_conf.rs │ │ ├── tx_clkm_div_conf.rs │ │ ├── tx_conf.rs │ │ ├── tx_conf1.rs │ │ ├── tx_pcm2pdm_conf.rs │ │ ├── tx_pcm2pdm_conf1.rs │ │ ├── tx_tdm_ctrl.rs │ │ └── tx_timing.rs │ ├── i2s1.rs │ ├── i2s1 │ │ ├── conf_sigle_data.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lc_hung_conf.rs │ │ ├── rx_clkm_conf.rs │ │ ├── rx_clkm_div_conf.rs │ │ ├── rx_conf.rs │ │ ├── rx_conf1.rs │ │ ├── rx_tdm_ctrl.rs │ │ ├── rx_timing.rs │ │ ├── rxeof_num.rs │ │ ├── state.rs │ │ ├── tx_clkm_conf.rs │ │ ├── tx_clkm_div_conf.rs │ │ ├── tx_conf.rs │ │ ├── tx_conf1.rs │ │ ├── tx_tdm_ctrl.rs │ │ └── tx_timing.rs │ ├── interrupt_core0.rs │ ├── interrupt_core0 │ │ ├── clock_gate.rs │ │ ├── core_0_intr_map.rs │ │ └── core_0_intr_status.rs │ ├── interrupt_core1.rs │ ├── interrupt_core1 │ │ ├── clock_gate.rs │ │ ├── core_1_intr_map.rs │ │ └── core_1_intr_status.rs │ ├── io_mux.rs │ ├── io_mux │ │ ├── gpio.rs │ │ └── pin_ctrl.rs │ ├── lcd_cam.rs │ ├── lcd_cam │ │ ├── cam_ctrl.rs │ │ ├── cam_ctrl1.rs │ │ ├── cam_rgb_yuv.rs │ │ ├── lc_dma_int_clr.rs │ │ ├── lc_dma_int_ena.rs │ │ ├── lc_dma_int_raw.rs │ │ ├── lc_dma_int_st.rs │ │ ├── lcd_clock.rs │ │ ├── lcd_cmd_val.rs │ │ ├── lcd_ctrl.rs │ │ ├── lcd_ctrl1.rs │ │ ├── lcd_ctrl2.rs │ │ ├── lcd_data_dout_mode.rs │ │ ├── lcd_dly_mode.rs │ │ ├── lcd_misc.rs │ │ ├── lcd_rgb_yuv.rs │ │ └── lcd_user.rs │ ├── ledc.rs │ ├── ledc │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── conf0.rs │ │ │ ├── conf1.rs │ │ │ ├── duty.rs │ │ │ ├── duty_r.rs │ │ │ └── hpoint.rs │ │ ├── conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── timer.rs │ │ └── timer │ │ │ ├── conf.rs │ │ │ └── value.rs │ ├── lib.rs │ ├── mcpwm0.rs │ ├── mcpwm0 │ │ ├── cap_ch.rs │ │ ├── cap_ch_cfg.rs │ │ ├── cap_status.rs │ │ ├── cap_timer_cfg.rs │ │ ├── cap_timer_phase.rs │ │ ├── ch.rs │ │ ├── ch │ │ │ ├── chopper_cfg.rs │ │ │ ├── cmpr_cfg.rs │ │ │ ├── cmpr_value0.rs │ │ │ ├── cmpr_value1.rs │ │ │ ├── db_cfg.rs │ │ │ ├── db_fed_cfg.rs │ │ │ ├── db_red_cfg.rs │ │ │ ├── gen_.rs │ │ │ ├── gen_cfg0.rs │ │ │ ├── gen_force.rs │ │ │ ├── tz_cfg0.rs │ │ │ ├── tz_cfg1.rs │ │ │ └── tz_status.rs │ │ ├── clk.rs │ │ ├── clk_cfg.rs │ │ ├── fault_detect.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── operator_timersel.rs │ │ ├── timer.rs │ │ ├── timer │ │ │ ├── cfg0.rs │ │ │ ├── cfg1.rs │ │ │ ├── status.rs │ │ │ └── sync.rs │ │ ├── timer_synci_cfg.rs │ │ └── update_cfg.rs │ ├── nrx.rs │ ├── nrx │ │ └── nrxpd_ctrl.rs │ ├── pcnt.rs │ ├── pcnt │ │ ├── ctrl.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── u_cnt.rs │ │ ├── u_status.rs │ │ ├── unit.rs │ │ └── unit │ │ │ ├── conf0.rs │ │ │ ├── conf1.rs │ │ │ └── conf2.rs │ ├── peri_backup.rs │ ├── peri_backup │ │ ├── apb_addr.rs │ │ ├── config.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── mem_addr.rs │ │ └── reg_map.rs │ ├── rmt.rs │ ├── rmt │ │ ├── ch_rx_carrier_rm.rs │ │ ├── ch_rx_conf0.rs │ │ ├── ch_rx_conf1.rs │ │ ├── ch_rx_lim.rs │ │ ├── ch_rx_status.rs │ │ ├── ch_tx_conf0.rs │ │ ├── ch_tx_lim.rs │ │ ├── ch_tx_status.rs │ │ ├── chcarrier_duty.rs │ │ ├── chdata.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── ref_cnt_rst.rs │ │ ├── sys_conf.rs │ │ └── tx_sim.rs │ ├── rng.rs │ ├── rng │ │ └── data.rs │ ├── rsa.rs │ ├── rsa │ │ ├── clean.rs │ │ ├── constant_time.rs │ │ ├── idle.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── m_mem.rs │ │ ├── m_prime.rs │ │ ├── mode.rs │ │ ├── modexp_start.rs │ │ ├── modmult_start.rs │ │ ├── mult_start.rs │ │ ├── search_enable.rs │ │ ├── search_pos.rs │ │ ├── x_mem.rs │ │ ├── y_mem.rs │ │ └── z_mem.rs │ ├── rtc_cntl.rs │ ├── rtc_cntl │ │ ├── ana_conf.rs │ │ ├── bias_conf.rs │ │ ├── brown_out.rs │ │ ├── clk_conf.rs │ │ ├── cocpu_ctrl.rs │ │ ├── cocpu_disable.rs │ │ ├── cpu_period_conf.rs │ │ ├── date.rs │ │ ├── diag0.rs │ │ ├── dig_iso.rs │ │ ├── dig_pad_hold.rs │ │ ├── dig_pwc.rs │ │ ├── ext_wakeup1.rs │ │ ├── ext_wakeup1_status.rs │ │ ├── ext_wakeup_conf.rs │ │ ├── ext_xtl_conf.rs │ │ ├── fib_sel.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_ena_rtc_w1tc.rs │ │ ├── int_ena_rtc_w1ts.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── low_power_st.rs │ │ ├── option1.rs │ │ ├── options0.rs │ │ ├── pad_hold.rs │ │ ├── pg_ctrl.rs │ │ ├── pwc.rs │ │ ├── regulator_drv_ctrl.rs │ │ ├── reset_state.rs │ │ ├── retention_ctrl.rs │ │ ├── rtc.rs │ │ ├── sdio_act_conf.rs │ │ ├── sdio_conf.rs │ │ ├── slow_clk_conf.rs │ │ ├── slp_reject_cause.rs │ │ ├── slp_reject_conf.rs │ │ ├── slp_timer0.rs │ │ ├── slp_timer1.rs │ │ ├── slp_wakeup_cause.rs │ │ ├── state0.rs │ │ ├── store0.rs │ │ ├── sw_cpu_stall.rs │ │ ├── swd_conf.rs │ │ ├── swd_wprotect.rs │ │ ├── time_high0.rs │ │ ├── time_high1.rs │ │ ├── time_low0.rs │ │ ├── time_low1.rs │ │ ├── time_update.rs │ │ ├── timer1.rs │ │ ├── timer2.rs │ │ ├── timer3.rs │ │ ├── timer4.rs │ │ ├── timer5.rs │ │ ├── timer6.rs │ │ ├── touch_approach.rs │ │ ├── touch_ctrl1.rs │ │ ├── touch_ctrl2.rs │ │ ├── touch_dac.rs │ │ ├── touch_dac1.rs │ │ ├── touch_filter_ctrl.rs │ │ ├── touch_scan_ctrl.rs │ │ ├── touch_slp_thres.rs │ │ ├── touch_timeout_ctrl.rs │ │ ├── ulp_cp_ctrl.rs │ │ ├── ulp_cp_timer.rs │ │ ├── ulp_cp_timer_1.rs │ │ ├── usb_conf.rs │ │ ├── wakeup_state.rs │ │ ├── wdtconfig.rs │ │ ├── wdtconfig0.rs │ │ ├── wdtfeed.rs │ │ ├── wdtwprotect.rs │ │ ├── xtal32k_clk_factor.rs │ │ └── xtal32k_conf.rs │ ├── rtc_i2c.rs │ ├── rtc_i2c │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── data.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── scl_high.rs │ │ ├── scl_low.rs │ │ ├── scl_start_period.rs │ │ ├── scl_stop_period.rs │ │ ├── sda_duty.rs │ │ ├── slave_addr.rs │ │ ├── status.rs │ │ └── to.rs │ ├── rtc_io.rs │ ├── rtc_io │ │ ├── enable_w1tc.rs │ │ ├── ext_wakeup0.rs │ │ ├── pad_dac.rs │ │ ├── pin.rs │ │ ├── rtc_debug_sel.rs │ │ ├── rtc_gpio_enable.rs │ │ ├── rtc_gpio_enable_w1ts.rs │ │ ├── rtc_gpio_in.rs │ │ ├── rtc_gpio_out.rs │ │ ├── rtc_gpio_out_w1tc.rs │ │ ├── rtc_gpio_out_w1ts.rs │ │ ├── rtc_gpio_status.rs │ │ ├── rtc_gpio_status_w1tc.rs │ │ ├── rtc_gpio_status_w1ts.rs │ │ ├── rtc_pad19.rs │ │ ├── sar_i2c_io.rs │ │ ├── touch_ctrl.rs │ │ ├── touch_pad.rs │ │ └── xtl_ext_ctr.rs │ ├── sdhost.rs │ ├── sdhost │ │ ├── blksiz.rs │ │ ├── bmod.rs │ │ ├── bufaddr.rs │ │ ├── buffifo.rs │ │ ├── bytcnt.rs │ │ ├── cardthrctl.rs │ │ ├── cdetect.rs │ │ ├── clk_edge_sel.rs │ │ ├── clkdiv.rs │ │ ├── clkena.rs │ │ ├── clksrc.rs │ │ ├── cmd.rs │ │ ├── cmdarg.rs │ │ ├── ctrl.rs │ │ ├── ctype.rs │ │ ├── dbaddr.rs │ │ ├── debnce.rs │ │ ├── dscaddr.rs │ │ ├── emmcddr.rs │ │ ├── enshift.rs │ │ ├── fifoth.rs │ │ ├── hcon.rs │ │ ├── idinten.rs │ │ ├── idsts.rs │ │ ├── intmask.rs │ │ ├── mintsts.rs │ │ ├── pldmnd.rs │ │ ├── resp0.rs │ │ ├── resp1.rs │ │ ├── resp2.rs │ │ ├── resp3.rs │ │ ├── rintsts.rs │ │ ├── rst_n.rs │ │ ├── status.rs │ │ ├── tbbcnt.rs │ │ ├── tcbcnt.rs │ │ ├── tmout.rs │ │ ├── uhs.rs │ │ ├── usrid.rs │ │ ├── verid.rs │ │ └── wrtprt.rs │ ├── sens.rs │ ├── sens │ │ ├── sar_amp_ctrl1.rs │ │ ├── sar_amp_ctrl2.rs │ │ ├── sar_amp_ctrl3.rs │ │ ├── sar_atten1.rs │ │ ├── sar_atten2.rs │ │ ├── sar_cocpu_debug.rs │ │ ├── sar_cocpu_int_clr.rs │ │ ├── sar_cocpu_int_ena.rs │ │ ├── sar_cocpu_int_ena_w1tc.rs │ │ ├── sar_cocpu_int_ena_w1ts.rs │ │ ├── sar_cocpu_int_raw.rs │ │ ├── sar_cocpu_int_st.rs │ │ ├── sar_cocpu_state.rs │ │ ├── sar_debug_conf.rs │ │ ├── sar_hall_ctrl.rs │ │ ├── sar_i2c_ctrl.rs │ │ ├── sar_meas1_ctrl1.rs │ │ ├── sar_meas1_ctrl2.rs │ │ ├── sar_meas1_mux.rs │ │ ├── sar_meas2_ctrl1.rs │ │ ├── sar_meas2_ctrl2.rs │ │ ├── sar_meas2_mux.rs │ │ ├── sar_nouse.rs │ │ ├── sar_peri_clk_gate_conf.rs │ │ ├── sar_peri_reset_conf.rs │ │ ├── sar_power_xpd_sar.rs │ │ ├── sar_reader1_ctrl.rs │ │ ├── sar_reader1_status.rs │ │ ├── sar_reader2_ctrl.rs │ │ ├── sar_reader2_status.rs │ │ ├── sar_sardate.rs │ │ ├── sar_slave_addr1.rs │ │ ├── sar_slave_addr2.rs │ │ ├── sar_slave_addr3.rs │ │ ├── sar_slave_addr4.rs │ │ ├── sar_touch_appr_status.rs │ │ ├── sar_touch_chn_st.rs │ │ ├── sar_touch_conf.rs │ │ ├── sar_touch_denoise.rs │ │ ├── sar_touch_scan_status.rs │ │ ├── sar_touch_status.rs │ │ ├── sar_touch_thres.rs │ │ ├── sar_tsens_ctrl.rs │ │ └── sar_tsens_ctrl2.rs │ ├── sensitive.rs │ ├── sensitive │ │ ├── apb_peripheral_access_0.rs │ │ ├── apb_peripheral_access_1.rs │ │ ├── backup_bus_pms_constrain_0.rs │ │ ├── backup_bus_pms_constrain_1.rs │ │ ├── backup_bus_pms_constrain_2.rs │ │ ├── backup_bus_pms_constrain_3.rs │ │ ├── backup_bus_pms_constrain_4.rs │ │ ├── backup_bus_pms_constrain_5.rs │ │ ├── backup_bus_pms_constrain_6.rs │ │ ├── backup_bus_pms_monitor_0.rs │ │ ├── backup_bus_pms_monitor_1.rs │ │ ├── backup_bus_pms_monitor_2.rs │ │ ├── backup_bus_pms_monitor_3.rs │ │ ├── cache_dataarray_connect_0.rs │ │ ├── cache_dataarray_connect_1.rs │ │ ├── cache_mmu_access_0.rs │ │ ├── cache_mmu_access_1.rs │ │ ├── cache_tag_access_0.rs │ │ ├── cache_tag_access_1.rs │ │ ├── clock_gate.rs │ │ ├── core_0_dram0_pms_monitor_0.rs │ │ ├── core_0_dram0_pms_monitor_1.rs │ │ ├── core_0_dram0_pms_monitor_2.rs │ │ ├── core_0_dram0_pms_monitor_3.rs │ │ ├── core_0_iram0_pms_monitor_0.rs │ │ ├── core_0_iram0_pms_monitor_1.rs │ │ ├── core_0_iram0_pms_monitor_2.rs │ │ ├── core_0_pif_pms_constrain_0.rs │ │ ├── core_0_pif_pms_constrain_1.rs │ │ ├── core_0_pif_pms_constrain_10.rs │ │ ├── core_0_pif_pms_constrain_11.rs │ │ ├── core_0_pif_pms_constrain_12.rs │ │ ├── core_0_pif_pms_constrain_13.rs │ │ ├── core_0_pif_pms_constrain_14.rs │ │ ├── core_0_pif_pms_constrain_2.rs │ │ ├── core_0_pif_pms_constrain_3.rs │ │ ├── core_0_pif_pms_constrain_4.rs │ │ ├── core_0_pif_pms_constrain_5.rs │ │ ├── core_0_pif_pms_constrain_6.rs │ │ ├── core_0_pif_pms_constrain_7.rs │ │ ├── core_0_pif_pms_constrain_8.rs │ │ ├── core_0_pif_pms_constrain_9.rs │ │ ├── core_0_pif_pms_monitor_0.rs │ │ ├── core_0_pif_pms_monitor_1.rs │ │ ├── core_0_pif_pms_monitor_2.rs │ │ ├── core_0_pif_pms_monitor_3.rs │ │ ├── core_0_pif_pms_monitor_4.rs │ │ ├── core_0_pif_pms_monitor_5.rs │ │ ├── core_0_pif_pms_monitor_6.rs │ │ ├── core_0_region_pms_constrain_0.rs │ │ ├── core_0_region_pms_constrain_1.rs │ │ ├── core_0_region_pms_constrain_10.rs │ │ ├── core_0_region_pms_constrain_11.rs │ │ ├── core_0_region_pms_constrain_12.rs │ │ ├── core_0_region_pms_constrain_13.rs │ │ ├── core_0_region_pms_constrain_14.rs │ │ ├── core_0_region_pms_constrain_2.rs │ │ ├── core_0_region_pms_constrain_3.rs │ │ ├── core_0_region_pms_constrain_4.rs │ │ ├── core_0_region_pms_constrain_5.rs │ │ ├── core_0_region_pms_constrain_6.rs │ │ ├── core_0_region_pms_constrain_7.rs │ │ ├── core_0_region_pms_constrain_8.rs │ │ ├── core_0_region_pms_constrain_9.rs │ │ ├── core_0_toomanyexceptions_m_override_0.rs │ │ ├── core_0_toomanyexceptions_m_override_1.rs │ │ ├── core_0_vecbase_override_0.rs │ │ ├── core_0_vecbase_override_1.rs │ │ ├── core_0_vecbase_override_2.rs │ │ ├── core_0_vecbase_override_lock.rs │ │ ├── core_1_dram0_pms_monitor_0.rs │ │ ├── core_1_dram0_pms_monitor_1.rs │ │ ├── core_1_dram0_pms_monitor_2.rs │ │ ├── core_1_dram0_pms_monitor_3.rs │ │ ├── core_1_iram0_pms_monitor_0.rs │ │ ├── core_1_iram0_pms_monitor_1.rs │ │ ├── core_1_iram0_pms_monitor_2.rs │ │ ├── core_1_pif_pms_constrain_0.rs │ │ ├── core_1_pif_pms_constrain_1.rs │ │ ├── core_1_pif_pms_constrain_10.rs │ │ ├── core_1_pif_pms_constrain_11.rs │ │ ├── core_1_pif_pms_constrain_12.rs │ │ ├── core_1_pif_pms_constrain_13.rs │ │ ├── core_1_pif_pms_constrain_14.rs │ │ ├── core_1_pif_pms_constrain_2.rs │ │ ├── core_1_pif_pms_constrain_3.rs │ │ ├── core_1_pif_pms_constrain_4.rs │ │ ├── core_1_pif_pms_constrain_5.rs │ │ ├── core_1_pif_pms_constrain_6.rs │ │ ├── core_1_pif_pms_constrain_7.rs │ │ ├── core_1_pif_pms_constrain_8.rs │ │ ├── core_1_pif_pms_constrain_9.rs │ │ ├── core_1_pif_pms_monitor_0.rs │ │ ├── core_1_pif_pms_monitor_1.rs │ │ ├── core_1_pif_pms_monitor_2.rs │ │ ├── core_1_pif_pms_monitor_3.rs │ │ ├── core_1_pif_pms_monitor_4.rs │ │ ├── core_1_pif_pms_monitor_5.rs │ │ ├── core_1_pif_pms_monitor_6.rs │ │ ├── core_1_region_pms_constrain_0.rs │ │ ├── core_1_region_pms_constrain_1.rs │ │ ├── core_1_region_pms_constrain_10.rs │ │ ├── core_1_region_pms_constrain_11.rs │ │ ├── core_1_region_pms_constrain_12.rs │ │ ├── core_1_region_pms_constrain_13.rs │ │ ├── core_1_region_pms_constrain_14.rs │ │ ├── core_1_region_pms_constrain_2.rs │ │ ├── core_1_region_pms_constrain_3.rs │ │ ├── core_1_region_pms_constrain_4.rs │ │ ├── core_1_region_pms_constrain_5.rs │ │ ├── core_1_region_pms_constrain_6.rs │ │ ├── core_1_region_pms_constrain_7.rs │ │ ├── core_1_region_pms_constrain_8.rs │ │ ├── core_1_region_pms_constrain_9.rs │ │ ├── core_1_toomanyexceptions_m_override_0.rs │ │ ├── core_1_toomanyexceptions_m_override_1.rs │ │ ├── core_1_vecbase_override_0.rs │ │ ├── core_1_vecbase_override_1.rs │ │ ├── core_1_vecbase_override_2.rs │ │ ├── core_1_vecbase_override_lock.rs │ │ ├── core_x_dram0_pms_constrain_0.rs │ │ ├── core_x_dram0_pms_constrain_1.rs │ │ ├── core_x_iram0_dram0_dma_split_line_constrain_0.rs │ │ ├── core_x_iram0_dram0_dma_split_line_constrain_1.rs │ │ ├── core_x_iram0_dram0_dma_split_line_constrain_2.rs │ │ ├── core_x_iram0_dram0_dma_split_line_constrain_3.rs │ │ ├── core_x_iram0_dram0_dma_split_line_constrain_4.rs │ │ ├── core_x_iram0_dram0_dma_split_line_constrain_5.rs │ │ ├── core_x_iram0_pms_constrain_0.rs │ │ ├── core_x_iram0_pms_constrain_1.rs │ │ ├── core_x_iram0_pms_constrain_2.rs │ │ ├── dma_apbperi.rs │ │ ├── dma_apbperi │ │ │ ├── pms_constrain_0.rs │ │ │ └── pms_constrain_1.rs │ │ ├── dma_apbperi_pms_monitor_0.rs │ │ ├── dma_apbperi_pms_monitor_1.rs │ │ ├── dma_apbperi_pms_monitor_2.rs │ │ ├── dma_apbperi_pms_monitor_3.rs │ │ ├── edma_boundary_0.rs │ │ ├── edma_boundary_1.rs │ │ ├── edma_boundary_2.rs │ │ ├── edma_boundary_lock.rs │ │ ├── edma_pms_adc_dac.rs │ │ ├── edma_pms_adc_dac_lock.rs │ │ ├── edma_pms_aes.rs │ │ ├── edma_pms_aes_lock.rs │ │ ├── edma_pms_i2s0.rs │ │ ├── edma_pms_i2s0_lock.rs │ │ ├── edma_pms_i2s1.rs │ │ ├── edma_pms_i2s1_lock.rs │ │ ├── edma_pms_lcd_cam.rs │ │ ├── edma_pms_lcd_cam_lock.rs │ │ ├── edma_pms_rmt.rs │ │ ├── edma_pms_rmt_lock.rs │ │ ├── edma_pms_sha.rs │ │ ├── edma_pms_sha_lock.rs │ │ ├── edma_pms_spi2.rs │ │ ├── edma_pms_spi2_lock.rs │ │ ├── edma_pms_spi3.rs │ │ ├── edma_pms_spi3_lock.rs │ │ ├── edma_pms_uhci0.rs │ │ ├── edma_pms_uhci0_lock.rs │ │ ├── internal_sram_usage_0.rs │ │ ├── internal_sram_usage_1.rs │ │ ├── internal_sram_usage_2.rs │ │ ├── internal_sram_usage_3.rs │ │ ├── internal_sram_usage_4.rs │ │ ├── retention_disable.rs │ │ └── rtc_pms.rs │ ├── sha.rs │ ├── sha │ │ ├── busy.rs │ │ ├── clear_irq.rs │ │ ├── continue_.rs │ │ ├── dma_block_num.rs │ │ ├── dma_continue.rs │ │ ├── dma_start.rs │ │ ├── h_mem.rs │ │ ├── irq_ena.rs │ │ ├── m_mem.rs │ │ ├── mode.rs │ │ ├── start.rs │ │ ├── t_length.rs │ │ └── t_string.rs │ ├── spi0.rs │ ├── spi0 │ │ ├── cache_fctrl.rs │ │ ├── cache_sctrl.rs │ │ ├── clock.rs │ │ ├── clock_gate.rs │ │ ├── core_clk_sel.rs │ │ ├── ctrl.rs │ │ ├── ctrl1.rs │ │ ├── ctrl2.rs │ │ ├── date.rs │ │ ├── ddr.rs │ │ ├── din_mode.rs │ │ ├── din_num.rs │ │ ├── dout_mode.rs │ │ ├── ecc_ctrl.rs │ │ ├── ecc_err_addr.rs │ │ ├── ecc_err_bit.rs │ │ ├── ext_addr.rs │ │ ├── fsm.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── misc.rs │ │ ├── rd_status.rs │ │ ├── spi_smem_ac.rs │ │ ├── spi_smem_ddr.rs │ │ ├── spi_smem_din_mode.rs │ │ ├── spi_smem_din_num.rs │ │ ├── spi_smem_dout_mode.rs │ │ ├── spi_smem_timing_cali.rs │ │ ├── sram_clk.rs │ │ ├── sram_cmd.rs │ │ ├── sram_drd_cmd.rs │ │ ├── sram_dwr_cmd.rs │ │ ├── timing_cali.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ └── user2.rs │ ├── spi1.rs │ ├── spi1 │ │ ├── addr.rs │ │ ├── cache_fctrl.rs │ │ ├── clock.rs │ │ ├── clock_gate.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── ctrl1.rs │ │ ├── ctrl2.rs │ │ ├── ddr.rs │ │ ├── ext_addr.rs │ │ ├── flash_sus_cmd.rs │ │ ├── flash_sus_ctrl.rs │ │ ├── flash_waiti_ctrl.rs │ │ ├── fsm.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── misc.rs │ │ ├── miso_dlen.rs │ │ ├── mosi_dlen.rs │ │ ├── rd_status.rs │ │ ├── sus_status.rs │ │ ├── timing_cali.rs │ │ ├── tx_crc.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ └── w.rs │ ├── spi2.rs │ ├── spi2 │ │ ├── addr.rs │ │ ├── clk_gate.rs │ │ ├── clock.rs │ │ ├── cmd.rs │ │ ├── ctrl.rs │ │ ├── din_mode.rs │ │ ├── din_num.rs │ │ ├── dma_conf.rs │ │ ├── dma_int_clr.rs │ │ ├── dma_int_ena.rs │ │ ├── dma_int_raw.rs │ │ ├── dma_int_set.rs │ │ ├── dma_int_st.rs │ │ ├── dout_mode.rs │ │ ├── misc.rs │ │ ├── ms_dlen.rs │ │ ├── slave.rs │ │ ├── slave1.rs │ │ ├── user.rs │ │ ├── user1.rs │ │ ├── user2.rs │ │ └── w.rs │ ├── system.rs │ ├── system │ │ ├── bt_lpck_div_frac.rs │ │ ├── bt_lpck_div_int.rs │ │ ├── cache_control.rs │ │ ├── clock_gate.rs │ │ ├── comb_pvt_err_lvt_site0.rs │ │ ├── comb_pvt_lvt_conf.rs │ │ ├── core_1_control_0.rs │ │ ├── core_1_control_1.rs │ │ ├── cpu_intr_from_cpu.rs │ │ ├── cpu_per_conf.rs │ │ ├── cpu_peri_clk_en.rs │ │ ├── cpu_peri_rst_en.rs │ │ ├── edma_ctrl.rs │ │ ├── external_device_encrypt_decrypt_control.rs │ │ ├── mem_pd_mask.rs │ │ ├── mem_pvt.rs │ │ ├── perip_clk_en0.rs │ │ ├── perip_clk_en1.rs │ │ ├── perip_rst_en0.rs │ │ ├── perip_rst_en1.rs │ │ ├── redundant_eco_ctrl.rs │ │ ├── rsa_pd_ctrl.rs │ │ ├── rtc_fastmem_config.rs │ │ ├── rtc_fastmem_crc.rs │ │ └── sysclk_conf.rs │ ├── systimer.rs │ ├── systimer │ │ ├── comp_load.rs │ │ ├── conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── real_target.rs │ │ ├── real_target │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── target_conf.rs │ │ ├── trgt.rs │ │ ├── trgt │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── unit_load.rs │ │ ├── unit_op.rs │ │ ├── unit_value.rs │ │ ├── unit_value │ │ │ ├── hi.rs │ │ │ └── lo.rs │ │ ├── unitload.rs │ │ └── unitload │ │ │ ├── hi.rs │ │ │ └── lo.rs │ ├── timg0.rs │ ├── timg0 │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── regclk.rs │ │ ├── rtccalicfg.rs │ │ ├── rtccalicfg1.rs │ │ ├── rtccalicfg2.rs │ │ ├── t.rs │ │ ├── t │ │ │ ├── alarmhi.rs │ │ │ ├── alarmlo.rs │ │ │ ├── config.rs │ │ │ ├── hi.rs │ │ │ ├── lo.rs │ │ │ ├── load.rs │ │ │ ├── loadhi.rs │ │ │ ├── loadlo.rs │ │ │ └── update.rs │ │ ├── wdtconfig.rs │ │ ├── wdtconfig0.rs │ │ ├── wdtconfig1.rs │ │ ├── wdtfeed.rs │ │ └── wdtwprotect.rs │ ├── twai0.rs │ ├── twai0 │ │ ├── arb_lost_cap.rs │ │ ├── bus_timing_0.rs │ │ ├── bus_timing_1.rs │ │ ├── clock_divider.rs │ │ ├── cmd.rs │ │ ├── data.rs │ │ ├── err_code_cap.rs │ │ ├── err_warning_limit.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── mode.rs │ │ ├── rx_err_cnt.rs │ │ ├── rx_message_cnt.rs │ │ ├── status.rs │ │ └── tx_err_cnt.rs │ ├── uart0.rs │ ├── uart0 │ │ ├── at_cmd_char.rs │ │ ├── at_cmd_gaptout.rs │ │ ├── at_cmd_postcnt.rs │ │ ├── at_cmd_precnt.rs │ │ ├── clk_conf.rs │ │ ├── clkdiv.rs │ │ ├── conf0.rs │ │ ├── conf1.rs │ │ ├── fifo.rs │ │ ├── flow_conf.rs │ │ ├── fsm_status.rs │ │ ├── highpulse.rs │ │ ├── id.rs │ │ ├── idle_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── lowpulse.rs │ │ ├── mem_conf.rs │ │ ├── mem_rx_status.rs │ │ ├── mem_tx_status.rs │ │ ├── negpulse.rs │ │ ├── pospulse.rs │ │ ├── rs485_conf.rs │ │ ├── rx_filt.rs │ │ ├── rxd_cnt.rs │ │ ├── sleep_conf.rs │ │ ├── status.rs │ │ ├── swfc_conf0.rs │ │ ├── swfc_conf1.rs │ │ └── txbrk_conf.rs │ ├── uhci0.rs │ ├── uhci0 │ │ ├── ack_num.rs │ │ ├── app_int_set.rs │ │ ├── conf0.rs │ │ ├── conf1.rs │ │ ├── esc_conf.rs │ │ ├── escape_conf.rs │ │ ├── hung_conf.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── pkt_thres.rs │ │ ├── quick_sent.rs │ │ ├── reg_q.rs │ │ ├── reg_q │ │ │ ├── word0.rs │ │ │ └── word1.rs │ │ ├── rx_head.rs │ │ ├── state0.rs │ │ └── state1.rs │ ├── usb0.rs │ ├── usb0 │ │ ├── daint.rs │ │ ├── daintmsk.rs │ │ ├── dcfg.rs │ │ ├── dctl.rs │ │ ├── diepempmsk.rs │ │ ├── diepmsk.rs │ │ ├── dieptxf.rs │ │ ├── doepmsk.rs │ │ ├── dsts.rs │ │ ├── dthrctl.rs │ │ ├── dvbusdis.rs │ │ ├── dvbuspulse.rs │ │ ├── fifo.rs │ │ ├── gahbcfg.rs │ │ ├── gdfifocfg.rs │ │ ├── ghwcfg1.rs │ │ ├── ghwcfg2.rs │ │ ├── ghwcfg3.rs │ │ ├── ghwcfg4.rs │ │ ├── gintmsk.rs │ │ ├── gintsts.rs │ │ ├── gnptxfsiz.rs │ │ ├── gnptxsts.rs │ │ ├── gotgctl.rs │ │ ├── gotgint.rs │ │ ├── grstctl.rs │ │ ├── grxfsiz.rs │ │ ├── grxstsp.rs │ │ ├── grxstsr.rs │ │ ├── gsnpsid.rs │ │ ├── gusbcfg.rs │ │ ├── haint.rs │ │ ├── haintmsk.rs │ │ ├── hc.rs │ │ ├── hc │ │ │ ├── char.rs │ │ │ ├── dma.rs │ │ │ ├── dmab.rs │ │ │ ├── int.rs │ │ │ ├── intmsk.rs │ │ │ └── tsiz.rs │ │ ├── hcfg.rs │ │ ├── hfir.rs │ │ ├── hflbaddr.rs │ │ ├── hfnum.rs │ │ ├── hprt.rs │ │ ├── hptxfsiz.rs │ │ ├── hptxsts.rs │ │ ├── in_ep.rs │ │ ├── in_ep │ │ │ ├── diepctl.rs │ │ │ └── dieptsiz.rs │ │ ├── in_ep0.rs │ │ ├── in_ep0 │ │ │ ├── diepctl.rs │ │ │ ├── diepdma.rs │ │ │ ├── diepdmab.rs │ │ │ ├── diepint.rs │ │ │ ├── dieptsiz.rs │ │ │ └── dtxfsts.rs │ │ ├── out_ep.rs │ │ ├── out_ep │ │ │ ├── doepctl.rs │ │ │ └── doeptsiz.rs │ │ ├── out_ep0.rs │ │ ├── out_ep0 │ │ │ ├── doepctl.rs │ │ │ ├── doepdma.rs │ │ │ ├── doepdmab.rs │ │ │ ├── doepint.rs │ │ │ └── doeptsiz.rs │ │ └── pcgcctl.rs │ ├── usb_device.rs │ ├── usb_device │ │ ├── conf0.rs │ │ ├── ep1.rs │ │ ├── ep1_conf.rs │ │ ├── fram_num.rs │ │ ├── in_ep0_st.rs │ │ ├── in_ep1_st.rs │ │ ├── in_ep2_st.rs │ │ ├── in_ep3_st.rs │ │ ├── int_clr.rs │ │ ├── int_ena.rs │ │ ├── int_raw.rs │ │ ├── int_st.rs │ │ ├── jfifo_st.rs │ │ ├── mem_conf.rs │ │ ├── misc_conf.rs │ │ ├── out_ep0_st.rs │ │ ├── out_ep1_st.rs │ │ ├── out_ep2_st.rs │ │ └── test.rs │ ├── usb_wrap.rs │ ├── usb_wrap │ │ ├── otg_conf.rs │ │ └── test_conf.rs │ ├── wcl.rs │ ├── wcl │ │ ├── cpu.rs │ │ └── cpu │ │ │ ├── entry_addr.rs │ │ │ ├── entry_check.rs │ │ │ ├── message_addr.rs │ │ │ ├── message_max.rs │ │ │ ├── message_phase.rs │ │ │ ├── nmi_mask.rs │ │ │ ├── nmi_mask_cancel.rs │ │ │ ├── nmi_mask_disable.rs │ │ │ ├── nmi_mask_enable.rs │ │ │ ├── nmi_mask_phase.rs │ │ │ ├── nmi_mask_trigger_addr.rs │ │ │ ├── statustable.rs │ │ │ ├── statustable_current.rs │ │ │ ├── world_cancel.rs │ │ │ ├── world_dram0_pif.rs │ │ │ ├── world_iram0.rs │ │ │ ├── world_phase.rs │ │ │ ├── world_prepare.rs │ │ │ ├── world_trigger_addr.rs │ │ │ └── world_update.rs │ ├── xts_aes.rs │ └── xts_aes │ │ ├── destination.rs │ │ ├── destroy.rs │ │ ├── linesize.rs │ │ ├── physical_address.rs │ │ ├── plain_.rs │ │ ├── release.rs │ │ ├── state.rs │ │ └── trigger.rs └── svd │ ├── esp32s3.base.svd │ └── patches │ ├── _aes.yml │ ├── _apb_saradc.yml │ ├── _assist_debug.yml │ ├── _date.yml │ ├── _dma.yml │ ├── _ds.yml │ ├── _gpio.yml │ ├── _hmac.yml │ ├── _i2c.yml │ ├── _i2s.yml │ ├── _interrupts.yml │ ├── _lcd_cam.yml │ ├── _ledc.yml │ ├── _mcpwm.yml │ ├── _pcnt.yml │ ├── _rmt.yml │ ├── _rsa.yml │ ├── _rtc_cntl.yml │ ├── _rtc_io.yml │ ├── _sens.yml │ ├── _sha.yml │ ├── _spi.yml │ ├── _system.yml │ ├── _timg.yml │ ├── _uart.yml │ ├── _wcl.yml │ └── esp32s3.yaml └── xtask ├── Cargo.toml ├── rustfmt.toml └── src └── main.rs /.cargo/config.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/.cargo/config.toml -------------------------------------------------------------------------------- /.github/workflows/ci.yml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/.github/workflows/ci.yml -------------------------------------------------------------------------------- /.gitignore: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/.gitignore -------------------------------------------------------------------------------- /Cargo.lock: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/Cargo.lock -------------------------------------------------------------------------------- /Cargo.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/Cargo.toml -------------------------------------------------------------------------------- /LICENSE-APACHE: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/LICENSE-APACHE -------------------------------------------------------------------------------- /LICENSE-MIT: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/LICENSE-MIT -------------------------------------------------------------------------------- /README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/README.md -------------------------------------------------------------------------------- /common_patches/adc.yaml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/common_patches/adc.yaml -------------------------------------------------------------------------------- /common_patches/aes.yaml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/common_patches/aes.yaml -------------------------------------------------------------------------------- /common_patches/clint.yaml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/common_patches/clint.yaml -------------------------------------------------------------------------------- /common_patches/hp_apm.yaml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/common_patches/hp_apm.yaml -------------------------------------------------------------------------------- /common_patches/i2c0.yaml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/common_patches/i2c0.yaml -------------------------------------------------------------------------------- /common_patches/pcnt.yaml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/common_patches/pcnt.yaml -------------------------------------------------------------------------------- /common_patches/pcr.yaml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/common_patches/pcr.yaml -------------------------------------------------------------------------------- /common_patches/plic.yaml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/common_patches/plic.yaml -------------------------------------------------------------------------------- /common_patches/rng.yaml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/common_patches/rng.yaml -------------------------------------------------------------------------------- /common_patches/rtc_io.yaml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/common_patches/rtc_io.yaml -------------------------------------------------------------------------------- /common_patches/sens.yaml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/common_patches/sens.yaml -------------------------------------------------------------------------------- /common_patches/slc.yaml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/common_patches/slc.yaml -------------------------------------------------------------------------------- /common_patches/spi_w.yaml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/common_patches/spi_w.yaml -------------------------------------------------------------------------------- /common_patches/tee.yaml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/common_patches/tee.yaml -------------------------------------------------------------------------------- /common_patches/twai.yaml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/common_patches/twai.yaml -------------------------------------------------------------------------------- /common_patches/usb0.yaml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/common_patches/usb0.yaml -------------------------------------------------------------------------------- /esp32/.cargo/config.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/.cargo/config.toml -------------------------------------------------------------------------------- /esp32/Cargo.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/Cargo.toml -------------------------------------------------------------------------------- /esp32/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/README.md -------------------------------------------------------------------------------- /esp32/build.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/build.rs -------------------------------------------------------------------------------- /esp32/device.x: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/device.x -------------------------------------------------------------------------------- /esp32/rust-toolchain.toml: -------------------------------------------------------------------------------- 1 | [toolchain] 2 | channel = "esp" 3 | -------------------------------------------------------------------------------- /esp32/src/aes.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/aes.rs -------------------------------------------------------------------------------- /esp32/src/aes/endian.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/aes/endian.rs -------------------------------------------------------------------------------- /esp32/src/aes/idle.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/aes/idle.rs -------------------------------------------------------------------------------- /esp32/src/aes/key.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/aes/key.rs -------------------------------------------------------------------------------- /esp32/src/aes/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/aes/mode.rs -------------------------------------------------------------------------------- /esp32/src/aes/start.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/aes/start.rs -------------------------------------------------------------------------------- /esp32/src/aes/text.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/aes/text.rs -------------------------------------------------------------------------------- /esp32/src/apb_ctrl.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/apb_ctrl.rs -------------------------------------------------------------------------------- /esp32/src/apb_ctrl/date.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/apb_ctrl/date.rs -------------------------------------------------------------------------------- /esp32/src/bb.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/bb.rs -------------------------------------------------------------------------------- /esp32/src/bb/bbpd_ctrl.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/bb/bbpd_ctrl.rs -------------------------------------------------------------------------------- /esp32/src/dport.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/dport.rs -------------------------------------------------------------------------------- /esp32/src/efuse.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/efuse.rs -------------------------------------------------------------------------------- /esp32/src/efuse/clk.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/efuse/clk.rs -------------------------------------------------------------------------------- /esp32/src/efuse/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/efuse/cmd.rs -------------------------------------------------------------------------------- /esp32/src/efuse/conf.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/efuse/conf.rs -------------------------------------------------------------------------------- /esp32/src/efuse/int_clr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/efuse/int_clr.rs -------------------------------------------------------------------------------- /esp32/src/efuse/int_ena.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/efuse/int_ena.rs -------------------------------------------------------------------------------- /esp32/src/efuse/int_raw.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/efuse/int_raw.rs -------------------------------------------------------------------------------- /esp32/src/efuse/int_st.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/efuse/int_st.rs -------------------------------------------------------------------------------- /esp32/src/efuse/status.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/efuse/status.rs -------------------------------------------------------------------------------- /esp32/src/emac_dma.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/emac_dma.rs -------------------------------------------------------------------------------- /esp32/src/emac_ext.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/emac_ext.rs -------------------------------------------------------------------------------- /esp32/src/emac_mac.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/emac_mac.rs -------------------------------------------------------------------------------- /esp32/src/frc_timer.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/frc_timer.rs -------------------------------------------------------------------------------- /esp32/src/generic.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/generic.rs -------------------------------------------------------------------------------- /esp32/src/generic/raw.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/generic/raw.rs -------------------------------------------------------------------------------- /esp32/src/gpio.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/gpio.rs -------------------------------------------------------------------------------- /esp32/src/gpio/acpu_int.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/gpio/acpu_int.rs -------------------------------------------------------------------------------- /esp32/src/gpio/enable.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/gpio/enable.rs -------------------------------------------------------------------------------- /esp32/src/gpio/enable1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/gpio/enable1.rs -------------------------------------------------------------------------------- /esp32/src/gpio/in1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/gpio/in1.rs -------------------------------------------------------------------------------- /esp32/src/gpio/in_.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/gpio/in_.rs -------------------------------------------------------------------------------- /esp32/src/gpio/out.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/gpio/out.rs -------------------------------------------------------------------------------- /esp32/src/gpio/out1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/gpio/out1.rs -------------------------------------------------------------------------------- /esp32/src/gpio/out_w1tc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/gpio/out_w1tc.rs -------------------------------------------------------------------------------- /esp32/src/gpio/out_w1ts.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/gpio/out_w1ts.rs -------------------------------------------------------------------------------- /esp32/src/gpio/pcpu_int.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/gpio/pcpu_int.rs -------------------------------------------------------------------------------- /esp32/src/gpio/pin.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/gpio/pin.rs -------------------------------------------------------------------------------- /esp32/src/gpio/status.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/gpio/status.rs -------------------------------------------------------------------------------- /esp32/src/gpio/status1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/gpio/status1.rs -------------------------------------------------------------------------------- /esp32/src/gpio/strap.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/gpio/strap.rs -------------------------------------------------------------------------------- /esp32/src/gpio_sd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/gpio_sd.rs -------------------------------------------------------------------------------- /esp32/src/hinf.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/hinf.rs -------------------------------------------------------------------------------- /esp32/src/i2c0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2c0.rs -------------------------------------------------------------------------------- /esp32/src/i2c0/comd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2c0/comd.rs -------------------------------------------------------------------------------- /esp32/src/i2c0/ctr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2c0/ctr.rs -------------------------------------------------------------------------------- /esp32/src/i2c0/data.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2c0/data.rs -------------------------------------------------------------------------------- /esp32/src/i2c0/int_clr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2c0/int_clr.rs -------------------------------------------------------------------------------- /esp32/src/i2c0/int_ena.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2c0/int_ena.rs -------------------------------------------------------------------------------- /esp32/src/i2c0/int_raw.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2c0/int_raw.rs -------------------------------------------------------------------------------- /esp32/src/i2c0/int_st.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2c0/int_st.rs -------------------------------------------------------------------------------- /esp32/src/i2c0/sda_hold.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2c0/sda_hold.rs -------------------------------------------------------------------------------- /esp32/src/i2c0/sr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2c0/sr.rs -------------------------------------------------------------------------------- /esp32/src/i2c0/to.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2c0/to.rs -------------------------------------------------------------------------------- /esp32/src/i2s0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2s0.rs -------------------------------------------------------------------------------- /esp32/src/i2s0/ahb_test.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2s0/ahb_test.rs -------------------------------------------------------------------------------- /esp32/src/i2s0/conf.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2s0/conf.rs -------------------------------------------------------------------------------- /esp32/src/i2s0/conf1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2s0/conf1.rs -------------------------------------------------------------------------------- /esp32/src/i2s0/conf2.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2s0/conf2.rs -------------------------------------------------------------------------------- /esp32/src/i2s0/in_link.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2s0/in_link.rs -------------------------------------------------------------------------------- /esp32/src/i2s0/int_clr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2s0/int_clr.rs -------------------------------------------------------------------------------- /esp32/src/i2s0/int_ena.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2s0/int_ena.rs -------------------------------------------------------------------------------- /esp32/src/i2s0/int_raw.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2s0/int_raw.rs -------------------------------------------------------------------------------- /esp32/src/i2s0/int_st.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2s0/int_st.rs -------------------------------------------------------------------------------- /esp32/src/i2s0/lc_conf.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2s0/lc_conf.rs -------------------------------------------------------------------------------- /esp32/src/i2s0/out_link.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2s0/out_link.rs -------------------------------------------------------------------------------- /esp32/src/i2s0/pd_conf.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2s0/pd_conf.rs -------------------------------------------------------------------------------- /esp32/src/i2s0/pdm_conf.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2s0/pdm_conf.rs -------------------------------------------------------------------------------- /esp32/src/i2s0/state.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2s0/state.rs -------------------------------------------------------------------------------- /esp32/src/i2s0/timing.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/i2s0/timing.rs -------------------------------------------------------------------------------- /esp32/src/io_mux.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/io_mux.rs -------------------------------------------------------------------------------- /esp32/src/io_mux/gpio0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/io_mux/gpio0.rs -------------------------------------------------------------------------------- /esp32/src/ledc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/ledc.rs -------------------------------------------------------------------------------- /esp32/src/ledc/conf.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/ledc/conf.rs -------------------------------------------------------------------------------- /esp32/src/ledc/hsch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/ledc/hsch.rs -------------------------------------------------------------------------------- /esp32/src/ledc/hstimer.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/ledc/hstimer.rs -------------------------------------------------------------------------------- /esp32/src/ledc/int_clr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/ledc/int_clr.rs -------------------------------------------------------------------------------- /esp32/src/ledc/int_ena.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/ledc/int_ena.rs -------------------------------------------------------------------------------- /esp32/src/ledc/int_raw.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/ledc/int_raw.rs -------------------------------------------------------------------------------- /esp32/src/ledc/int_st.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/ledc/int_st.rs -------------------------------------------------------------------------------- /esp32/src/ledc/lsch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/ledc/lsch.rs -------------------------------------------------------------------------------- /esp32/src/ledc/lstimer.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/ledc/lstimer.rs -------------------------------------------------------------------------------- /esp32/src/lib.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/lib.rs -------------------------------------------------------------------------------- /esp32/src/mcpwm0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/mcpwm0.rs -------------------------------------------------------------------------------- /esp32/src/mcpwm0/cap_ch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/mcpwm0/cap_ch.rs -------------------------------------------------------------------------------- /esp32/src/mcpwm0/ch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/mcpwm0/ch.rs -------------------------------------------------------------------------------- /esp32/src/mcpwm0/clk.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/mcpwm0/clk.rs -------------------------------------------------------------------------------- /esp32/src/mcpwm0/int_st.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/mcpwm0/int_st.rs -------------------------------------------------------------------------------- /esp32/src/mcpwm0/timer.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/mcpwm0/timer.rs -------------------------------------------------------------------------------- /esp32/src/nrx.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/nrx.rs -------------------------------------------------------------------------------- /esp32/src/pcnt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/pcnt.rs -------------------------------------------------------------------------------- /esp32/src/pcnt/ctrl.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/pcnt/ctrl.rs -------------------------------------------------------------------------------- /esp32/src/pcnt/int_clr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/pcnt/int_clr.rs -------------------------------------------------------------------------------- /esp32/src/pcnt/int_ena.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/pcnt/int_ena.rs -------------------------------------------------------------------------------- /esp32/src/pcnt/int_raw.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/pcnt/int_raw.rs -------------------------------------------------------------------------------- /esp32/src/pcnt/int_st.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/pcnt/int_st.rs -------------------------------------------------------------------------------- /esp32/src/pcnt/u_cnt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/pcnt/u_cnt.rs -------------------------------------------------------------------------------- /esp32/src/pcnt/u_status.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/pcnt/u_status.rs -------------------------------------------------------------------------------- /esp32/src/pcnt/unit.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/pcnt/unit.rs -------------------------------------------------------------------------------- /esp32/src/rmt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rmt.rs -------------------------------------------------------------------------------- /esp32/src/rmt/apb_conf.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rmt/apb_conf.rs -------------------------------------------------------------------------------- /esp32/src/rmt/ch_tx_lim.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rmt/ch_tx_lim.rs -------------------------------------------------------------------------------- /esp32/src/rmt/chaddr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rmt/chaddr.rs -------------------------------------------------------------------------------- /esp32/src/rmt/chconf0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rmt/chconf0.rs -------------------------------------------------------------------------------- /esp32/src/rmt/chconf1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rmt/chconf1.rs -------------------------------------------------------------------------------- /esp32/src/rmt/chdata.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rmt/chdata.rs -------------------------------------------------------------------------------- /esp32/src/rmt/int_st.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rmt/int_st.rs -------------------------------------------------------------------------------- /esp32/src/rng.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rng.rs -------------------------------------------------------------------------------- /esp32/src/rng/data.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rng/data.rs -------------------------------------------------------------------------------- /esp32/src/rsa.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rsa.rs -------------------------------------------------------------------------------- /esp32/src/rsa/clean.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rsa/clean.rs -------------------------------------------------------------------------------- /esp32/src/rsa/m_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rsa/m_mem.rs -------------------------------------------------------------------------------- /esp32/src/rsa/x_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rsa/x_mem.rs -------------------------------------------------------------------------------- /esp32/src/rsa/y_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rsa/y_mem.rs -------------------------------------------------------------------------------- /esp32/src/rsa/z_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rsa/z_mem.rs -------------------------------------------------------------------------------- /esp32/src/rtc_cntl.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rtc_cntl.rs -------------------------------------------------------------------------------- /esp32/src/rtc_i2c.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rtc_i2c.rs -------------------------------------------------------------------------------- /esp32/src/rtc_io.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rtc_io.rs -------------------------------------------------------------------------------- /esp32/src/rtc_io/in_.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rtc_io/in_.rs -------------------------------------------------------------------------------- /esp32/src/rtc_io/out.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rtc_io/out.rs -------------------------------------------------------------------------------- /esp32/src/rtc_io/pin.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/rtc_io/pin.rs -------------------------------------------------------------------------------- /esp32/src/sdhost.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/sdhost.rs -------------------------------------------------------------------------------- /esp32/src/sdhost/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/sdhost/cmd.rs -------------------------------------------------------------------------------- /esp32/src/sdhost/uhs.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/sdhost/uhs.rs -------------------------------------------------------------------------------- /esp32/src/sens.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/sens.rs -------------------------------------------------------------------------------- /esp32/src/sha.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/sha.rs -------------------------------------------------------------------------------- /esp32/src/sha/text.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/sha/text.rs -------------------------------------------------------------------------------- /esp32/src/slc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/slc.rs -------------------------------------------------------------------------------- /esp32/src/slc/conf0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/slc/conf0.rs -------------------------------------------------------------------------------- /esp32/src/slc/conf1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/slc/conf1.rs -------------------------------------------------------------------------------- /esp32/src/slc/id.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/slc/id.rs -------------------------------------------------------------------------------- /esp32/src/slchost.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/slchost.rs -------------------------------------------------------------------------------- /esp32/src/spi0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/spi0.rs -------------------------------------------------------------------------------- /esp32/src/spi0/addr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/spi0/addr.rs -------------------------------------------------------------------------------- /esp32/src/spi0/clock.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/spi0/clock.rs -------------------------------------------------------------------------------- /esp32/src/spi0/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/spi0/cmd.rs -------------------------------------------------------------------------------- /esp32/src/spi0/ctrl.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/spi0/ctrl.rs -------------------------------------------------------------------------------- /esp32/src/spi0/ctrl1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/spi0/ctrl1.rs -------------------------------------------------------------------------------- /esp32/src/spi0/ctrl2.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/spi0/ctrl2.rs -------------------------------------------------------------------------------- /esp32/src/spi0/ext0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/spi0/ext0.rs -------------------------------------------------------------------------------- /esp32/src/spi0/ext1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/spi0/ext1.rs -------------------------------------------------------------------------------- /esp32/src/spi0/ext2.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/spi0/ext2.rs -------------------------------------------------------------------------------- /esp32/src/spi0/ext3.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/spi0/ext3.rs -------------------------------------------------------------------------------- /esp32/src/spi0/pin.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/spi0/pin.rs -------------------------------------------------------------------------------- /esp32/src/spi0/slave.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/spi0/slave.rs -------------------------------------------------------------------------------- /esp32/src/spi0/user.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/spi0/user.rs -------------------------------------------------------------------------------- /esp32/src/spi0/user1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/spi0/user1.rs -------------------------------------------------------------------------------- /esp32/src/spi0/user2.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/spi0/user2.rs -------------------------------------------------------------------------------- /esp32/src/spi0/w.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/spi0/w.rs -------------------------------------------------------------------------------- /esp32/src/timg0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/timg0.rs -------------------------------------------------------------------------------- /esp32/src/timg0/t.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/timg0/t.rs -------------------------------------------------------------------------------- /esp32/src/timg0/t/hi.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/timg0/t/hi.rs -------------------------------------------------------------------------------- /esp32/src/timg0/t/lo.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/timg0/t/lo.rs -------------------------------------------------------------------------------- /esp32/src/twai0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/twai0.rs -------------------------------------------------------------------------------- /esp32/src/twai0/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/twai0/cmd.rs -------------------------------------------------------------------------------- /esp32/src/twai0/data.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/twai0/data.rs -------------------------------------------------------------------------------- /esp32/src/twai0/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/twai0/mode.rs -------------------------------------------------------------------------------- /esp32/src/uart0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/uart0.rs -------------------------------------------------------------------------------- /esp32/src/uart0/fifo.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/uart0/fifo.rs -------------------------------------------------------------------------------- /esp32/src/uart0/id.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/uart0/id.rs -------------------------------------------------------------------------------- /esp32/src/uhci0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/uhci0.rs -------------------------------------------------------------------------------- /esp32/src/uhci0/q.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/uhci0/q.rs -------------------------------------------------------------------------------- /esp32/src/wifi.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/wifi.rs -------------------------------------------------------------------------------- /esp32/src/wifi/ctrl.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/wifi/ctrl.rs -------------------------------------------------------------------------------- /esp32/src/wifi/plcp1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/wifi/plcp1.rs -------------------------------------------------------------------------------- /esp32/src/wifi/plcp2.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/wifi/plcp2.rs -------------------------------------------------------------------------------- /esp32/src/wifi/pmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32/src/wifi/pmd.rs -------------------------------------------------------------------------------- /esp32c2/.cargo/config.toml: -------------------------------------------------------------------------------- 1 | [build] 2 | target = "riscv32imc-unknown-none-elf" 3 | -------------------------------------------------------------------------------- /esp32c2/Cargo.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/Cargo.toml -------------------------------------------------------------------------------- /esp32c2/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/README.md -------------------------------------------------------------------------------- /esp32c2/build.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/build.rs -------------------------------------------------------------------------------- /esp32c2/device.x: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/device.x -------------------------------------------------------------------------------- /esp32c2/rust-toolchain.toml: -------------------------------------------------------------------------------- 1 | [toolchain] 2 | channel = "stable" 3 | -------------------------------------------------------------------------------- /esp32c2/src/apb_ctrl.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/apb_ctrl.rs -------------------------------------------------------------------------------- /esp32c2/src/bb.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/bb.rs -------------------------------------------------------------------------------- /esp32c2/src/dma.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/dma.rs -------------------------------------------------------------------------------- /esp32c2/src/dma/ch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/dma/ch.rs -------------------------------------------------------------------------------- /esp32c2/src/ecc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/ecc.rs -------------------------------------------------------------------------------- /esp32c2/src/efuse.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/efuse.rs -------------------------------------------------------------------------------- /esp32c2/src/extmem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/extmem.rs -------------------------------------------------------------------------------- /esp32c2/src/generic.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/generic.rs -------------------------------------------------------------------------------- /esp32c2/src/gpio.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/gpio.rs -------------------------------------------------------------------------------- /esp32c2/src/gpio/in_.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/gpio/in_.rs -------------------------------------------------------------------------------- /esp32c2/src/gpio/out.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/gpio/out.rs -------------------------------------------------------------------------------- /esp32c2/src/gpio/pin.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/gpio/pin.rs -------------------------------------------------------------------------------- /esp32c2/src/i2c0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/i2c0.rs -------------------------------------------------------------------------------- /esp32c2/src/i2c0/ctr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/i2c0/ctr.rs -------------------------------------------------------------------------------- /esp32c2/src/i2c0/sr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/i2c0/sr.rs -------------------------------------------------------------------------------- /esp32c2/src/i2c0/to.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/i2c0/to.rs -------------------------------------------------------------------------------- /esp32c2/src/io_mux.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/io_mux.rs -------------------------------------------------------------------------------- /esp32c2/src/ledc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/ledc.rs -------------------------------------------------------------------------------- /esp32c2/src/ledc/ch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/ledc/ch.rs -------------------------------------------------------------------------------- /esp32c2/src/lib.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/lib.rs -------------------------------------------------------------------------------- /esp32c2/src/rng.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/rng.rs -------------------------------------------------------------------------------- /esp32c2/src/rng/data.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/rng/data.rs -------------------------------------------------------------------------------- /esp32c2/src/rtc_cntl.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/rtc_cntl.rs -------------------------------------------------------------------------------- /esp32c2/src/sha.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/sha.rs -------------------------------------------------------------------------------- /esp32c2/src/sha/busy.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/sha/busy.rs -------------------------------------------------------------------------------- /esp32c2/src/sha/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/sha/mode.rs -------------------------------------------------------------------------------- /esp32c2/src/spi0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/spi0.rs -------------------------------------------------------------------------------- /esp32c2/src/spi0/fsm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/spi0/fsm.rs -------------------------------------------------------------------------------- /esp32c2/src/spi1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/spi1.rs -------------------------------------------------------------------------------- /esp32c2/src/spi1/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/spi1/cmd.rs -------------------------------------------------------------------------------- /esp32c2/src/spi1/w.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/spi1/w.rs -------------------------------------------------------------------------------- /esp32c2/src/spi2.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/spi2.rs -------------------------------------------------------------------------------- /esp32c2/src/spi2/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/spi2/cmd.rs -------------------------------------------------------------------------------- /esp32c2/src/spi2/w.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/spi2/w.rs -------------------------------------------------------------------------------- /esp32c2/src/system.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/system.rs -------------------------------------------------------------------------------- /esp32c2/src/systimer.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/systimer.rs -------------------------------------------------------------------------------- /esp32c2/src/timg0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/timg0.rs -------------------------------------------------------------------------------- /esp32c2/src/timg0/t.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/timg0/t.rs -------------------------------------------------------------------------------- /esp32c2/src/uart0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/uart0.rs -------------------------------------------------------------------------------- /esp32c2/src/uart0/id.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/uart0/id.rs -------------------------------------------------------------------------------- /esp32c2/src/xts_aes.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c2/src/xts_aes.rs -------------------------------------------------------------------------------- /esp32c3/.cargo/config.toml: -------------------------------------------------------------------------------- 1 | [build] 2 | target = "riscv32imc-unknown-none-elf" 3 | -------------------------------------------------------------------------------- /esp32c3/Cargo.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/Cargo.toml -------------------------------------------------------------------------------- /esp32c3/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/README.md -------------------------------------------------------------------------------- /esp32c3/build.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/build.rs -------------------------------------------------------------------------------- /esp32c3/device.x: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/device.x -------------------------------------------------------------------------------- /esp32c3/rust-toolchain.toml: -------------------------------------------------------------------------------- 1 | [toolchain] 2 | channel = "stable" 3 | -------------------------------------------------------------------------------- /esp32c3/src/aes.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/aes.rs -------------------------------------------------------------------------------- /esp32c3/src/aes/date.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/aes/date.rs -------------------------------------------------------------------------------- /esp32c3/src/aes/key.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/aes/key.rs -------------------------------------------------------------------------------- /esp32c3/src/aes/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/aes/mode.rs -------------------------------------------------------------------------------- /esp32c3/src/apb_ctrl.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/apb_ctrl.rs -------------------------------------------------------------------------------- /esp32c3/src/bb.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/bb.rs -------------------------------------------------------------------------------- /esp32c3/src/dma.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/dma.rs -------------------------------------------------------------------------------- /esp32c3/src/dma/ch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/dma/ch.rs -------------------------------------------------------------------------------- /esp32c3/src/ds.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/ds.rs -------------------------------------------------------------------------------- /esp32c3/src/ds/m_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/ds/m_mem.rs -------------------------------------------------------------------------------- /esp32c3/src/ds/x_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/ds/x_mem.rs -------------------------------------------------------------------------------- /esp32c3/src/ds/y_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/ds/y_mem.rs -------------------------------------------------------------------------------- /esp32c3/src/ds/z_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/ds/z_mem.rs -------------------------------------------------------------------------------- /esp32c3/src/efuse.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/efuse.rs -------------------------------------------------------------------------------- /esp32c3/src/extmem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/extmem.rs -------------------------------------------------------------------------------- /esp32c3/src/fe.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/fe.rs -------------------------------------------------------------------------------- /esp32c3/src/fe2.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/fe2.rs -------------------------------------------------------------------------------- /esp32c3/src/generic.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/generic.rs -------------------------------------------------------------------------------- /esp32c3/src/gpio.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/gpio.rs -------------------------------------------------------------------------------- /esp32c3/src/gpio/in_.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/gpio/in_.rs -------------------------------------------------------------------------------- /esp32c3/src/gpio/out.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/gpio/out.rs -------------------------------------------------------------------------------- /esp32c3/src/gpio/pin.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/gpio/pin.rs -------------------------------------------------------------------------------- /esp32c3/src/gpio_sd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/gpio_sd.rs -------------------------------------------------------------------------------- /esp32c3/src/hmac.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/hmac.rs -------------------------------------------------------------------------------- /esp32c3/src/i2c0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/i2c0.rs -------------------------------------------------------------------------------- /esp32c3/src/i2c0/ctr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/i2c0/ctr.rs -------------------------------------------------------------------------------- /esp32c3/src/i2c0/sr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/i2c0/sr.rs -------------------------------------------------------------------------------- /esp32c3/src/i2c0/to.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/i2c0/to.rs -------------------------------------------------------------------------------- /esp32c3/src/i2s0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/i2s0.rs -------------------------------------------------------------------------------- /esp32c3/src/io_mux.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/io_mux.rs -------------------------------------------------------------------------------- /esp32c3/src/ledc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/ledc.rs -------------------------------------------------------------------------------- /esp32c3/src/ledc/ch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/ledc/ch.rs -------------------------------------------------------------------------------- /esp32c3/src/lib.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/lib.rs -------------------------------------------------------------------------------- /esp32c3/src/nrx.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/nrx.rs -------------------------------------------------------------------------------- /esp32c3/src/rmt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/rmt.rs -------------------------------------------------------------------------------- /esp32c3/src/rng.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/rng.rs -------------------------------------------------------------------------------- /esp32c3/src/rng/data.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/rng/data.rs -------------------------------------------------------------------------------- /esp32c3/src/rsa.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/rsa.rs -------------------------------------------------------------------------------- /esp32c3/src/rsa/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/rsa/mode.rs -------------------------------------------------------------------------------- /esp32c3/src/rtc_cntl.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/rtc_cntl.rs -------------------------------------------------------------------------------- /esp32c3/src/sha.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/sha.rs -------------------------------------------------------------------------------- /esp32c3/src/sha/busy.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/sha/busy.rs -------------------------------------------------------------------------------- /esp32c3/src/sha/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/sha/mode.rs -------------------------------------------------------------------------------- /esp32c3/src/spi0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/spi0.rs -------------------------------------------------------------------------------- /esp32c3/src/spi0/fsm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/spi0/fsm.rs -------------------------------------------------------------------------------- /esp32c3/src/spi1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/spi1.rs -------------------------------------------------------------------------------- /esp32c3/src/spi1/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/spi1/cmd.rs -------------------------------------------------------------------------------- /esp32c3/src/spi1/w.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/spi1/w.rs -------------------------------------------------------------------------------- /esp32c3/src/spi2.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/spi2.rs -------------------------------------------------------------------------------- /esp32c3/src/spi2/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/spi2/cmd.rs -------------------------------------------------------------------------------- /esp32c3/src/spi2/w.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/spi2/w.rs -------------------------------------------------------------------------------- /esp32c3/src/system.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/system.rs -------------------------------------------------------------------------------- /esp32c3/src/systimer.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/systimer.rs -------------------------------------------------------------------------------- /esp32c3/src/timg0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/timg0.rs -------------------------------------------------------------------------------- /esp32c3/src/timg0/t.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/timg0/t.rs -------------------------------------------------------------------------------- /esp32c3/src/twai0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/twai0.rs -------------------------------------------------------------------------------- /esp32c3/src/uart0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/uart0.rs -------------------------------------------------------------------------------- /esp32c3/src/uart0/id.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/uart0/id.rs -------------------------------------------------------------------------------- /esp32c3/src/uhci0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/uhci0.rs -------------------------------------------------------------------------------- /esp32c3/src/xts_aes.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c3/src/xts_aes.rs -------------------------------------------------------------------------------- /esp32c5/.cargo/config.toml: -------------------------------------------------------------------------------- 1 | [build] 2 | target = "riscv32imac-unknown-none-elf" 3 | -------------------------------------------------------------------------------- /esp32c5/Cargo.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/Cargo.toml -------------------------------------------------------------------------------- /esp32c5/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/README.md -------------------------------------------------------------------------------- /esp32c5/build.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/build.rs -------------------------------------------------------------------------------- /esp32c5/device.x: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/device.x -------------------------------------------------------------------------------- /esp32c5/rust-toolchain.toml: -------------------------------------------------------------------------------- 1 | [toolchain] 2 | channel = "stable" 3 | -------------------------------------------------------------------------------- /esp32c5/src/aes.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/aes.rs -------------------------------------------------------------------------------- /esp32c5/src/aes/date.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/aes/date.rs -------------------------------------------------------------------------------- /esp32c5/src/aes/key_.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/aes/key_.rs -------------------------------------------------------------------------------- /esp32c5/src/aes/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/aes/mode.rs -------------------------------------------------------------------------------- /esp32c5/src/dma.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/dma.rs -------------------------------------------------------------------------------- /esp32c5/src/dma/ch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/dma/ch.rs -------------------------------------------------------------------------------- /esp32c5/src/ds.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/ds.rs -------------------------------------------------------------------------------- /esp32c5/src/ds/m_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/ds/m_mem.rs -------------------------------------------------------------------------------- /esp32c5/src/ds/x_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/ds/x_mem.rs -------------------------------------------------------------------------------- /esp32c5/src/ds/y_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/ds/y_mem.rs -------------------------------------------------------------------------------- /esp32c5/src/ds/z_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/ds/z_mem.rs -------------------------------------------------------------------------------- /esp32c5/src/ecc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/ecc.rs -------------------------------------------------------------------------------- /esp32c5/src/ecc/conf.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/ecc/conf.rs -------------------------------------------------------------------------------- /esp32c5/src/ecdsa.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/ecdsa.rs -------------------------------------------------------------------------------- /esp32c5/src/efuse.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/efuse.rs -------------------------------------------------------------------------------- /esp32c5/src/generic.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/generic.rs -------------------------------------------------------------------------------- /esp32c5/src/gpio.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/gpio.rs -------------------------------------------------------------------------------- /esp32c5/src/gpio/in1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/gpio/in1.rs -------------------------------------------------------------------------------- /esp32c5/src/gpio/in_.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/gpio/in_.rs -------------------------------------------------------------------------------- /esp32c5/src/gpio/out.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/gpio/out.rs -------------------------------------------------------------------------------- /esp32c5/src/gpio/pin.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/gpio/pin.rs -------------------------------------------------------------------------------- /esp32c5/src/gpio_ext.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/gpio_ext.rs -------------------------------------------------------------------------------- /esp32c5/src/hmac.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/hmac.rs -------------------------------------------------------------------------------- /esp32c5/src/hp_apm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/hp_apm.rs -------------------------------------------------------------------------------- /esp32c5/src/hp_apm/m.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/hp_apm/m.rs -------------------------------------------------------------------------------- /esp32c5/src/huk.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/huk.rs -------------------------------------------------------------------------------- /esp32c5/src/huk/clk.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/huk/clk.rs -------------------------------------------------------------------------------- /esp32c5/src/huk/conf.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/huk/conf.rs -------------------------------------------------------------------------------- /esp32c5/src/i2c0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/i2c0.rs -------------------------------------------------------------------------------- /esp32c5/src/i2c0/ctr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/i2c0/ctr.rs -------------------------------------------------------------------------------- /esp32c5/src/i2c0/sr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/i2c0/sr.rs -------------------------------------------------------------------------------- /esp32c5/src/i2c0/to.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/i2c0/to.rs -------------------------------------------------------------------------------- /esp32c5/src/i2s0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/i2s0.rs -------------------------------------------------------------------------------- /esp32c5/src/intpri.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/intpri.rs -------------------------------------------------------------------------------- /esp32c5/src/io_mux.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/io_mux.rs -------------------------------------------------------------------------------- /esp32c5/src/keymng.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/keymng.rs -------------------------------------------------------------------------------- /esp32c5/src/ledc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/ledc.rs -------------------------------------------------------------------------------- /esp32c5/src/ledc/ch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/ledc/ch.rs -------------------------------------------------------------------------------- /esp32c5/src/lib.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/lib.rs -------------------------------------------------------------------------------- /esp32c5/src/lp_ana.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/lp_ana.rs -------------------------------------------------------------------------------- /esp32c5/src/lp_aon.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/lp_aon.rs -------------------------------------------------------------------------------- /esp32c5/src/lp_apm0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/lp_apm0.rs -------------------------------------------------------------------------------- /esp32c5/src/lp_i2c0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/lp_i2c0.rs -------------------------------------------------------------------------------- /esp32c5/src/lp_io.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/lp_io.rs -------------------------------------------------------------------------------- /esp32c5/src/lp_tee.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/lp_tee.rs -------------------------------------------------------------------------------- /esp32c5/src/lp_timer.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/lp_timer.rs -------------------------------------------------------------------------------- /esp32c5/src/lp_uart.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/lp_uart.rs -------------------------------------------------------------------------------- /esp32c5/src/lp_wdt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/lp_wdt.rs -------------------------------------------------------------------------------- /esp32c5/src/lpperi.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/lpperi.rs -------------------------------------------------------------------------------- /esp32c5/src/mcpwm0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/mcpwm0.rs -------------------------------------------------------------------------------- /esp32c5/src/parl_io.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/parl_io.rs -------------------------------------------------------------------------------- /esp32c5/src/pau.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/pau.rs -------------------------------------------------------------------------------- /esp32c5/src/pcnt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/pcnt.rs -------------------------------------------------------------------------------- /esp32c5/src/pcr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/pcr.rs -------------------------------------------------------------------------------- /esp32c5/src/pcr/uart.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/pcr/uart.rs -------------------------------------------------------------------------------- /esp32c5/src/plic_mx.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/plic_mx.rs -------------------------------------------------------------------------------- /esp32c5/src/plic_ux.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/plic_ux.rs -------------------------------------------------------------------------------- /esp32c5/src/pmu.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/pmu.rs -------------------------------------------------------------------------------- /esp32c5/src/pvt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/pvt.rs -------------------------------------------------------------------------------- /esp32c5/src/rmt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/rmt.rs -------------------------------------------------------------------------------- /esp32c5/src/rsa.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/rsa.rs -------------------------------------------------------------------------------- /esp32c5/src/rsa/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/rsa/mode.rs -------------------------------------------------------------------------------- /esp32c5/src/sha.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/sha.rs -------------------------------------------------------------------------------- /esp32c5/src/sha/busy.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/sha/busy.rs -------------------------------------------------------------------------------- /esp32c5/src/sha/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/sha/mode.rs -------------------------------------------------------------------------------- /esp32c5/src/soc_etm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/soc_etm.rs -------------------------------------------------------------------------------- /esp32c5/src/spi0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/spi0.rs -------------------------------------------------------------------------------- /esp32c5/src/spi0/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/spi0/cmd.rs -------------------------------------------------------------------------------- /esp32c5/src/spi0/ddr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/spi0/ddr.rs -------------------------------------------------------------------------------- /esp32c5/src/spi0/fsm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/spi0/fsm.rs -------------------------------------------------------------------------------- /esp32c5/src/spi1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/spi1.rs -------------------------------------------------------------------------------- /esp32c5/src/spi1/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/spi1/cmd.rs -------------------------------------------------------------------------------- /esp32c5/src/spi1/ddr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/spi1/ddr.rs -------------------------------------------------------------------------------- /esp32c5/src/spi1/w.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/spi1/w.rs -------------------------------------------------------------------------------- /esp32c5/src/spi2.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/spi2.rs -------------------------------------------------------------------------------- /esp32c5/src/spi2/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/spi2/cmd.rs -------------------------------------------------------------------------------- /esp32c5/src/spi2/w.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/spi2/w.rs -------------------------------------------------------------------------------- /esp32c5/src/systimer.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/systimer.rs -------------------------------------------------------------------------------- /esp32c5/src/tee.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/tee.rs -------------------------------------------------------------------------------- /esp32c5/src/timg0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/timg0.rs -------------------------------------------------------------------------------- /esp32c5/src/timg0/t.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/timg0/t.rs -------------------------------------------------------------------------------- /esp32c5/src/trace.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/trace.rs -------------------------------------------------------------------------------- /esp32c5/src/twai0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/twai0.rs -------------------------------------------------------------------------------- /esp32c5/src/uart0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/uart0.rs -------------------------------------------------------------------------------- /esp32c5/src/uart0/id.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/uart0/id.rs -------------------------------------------------------------------------------- /esp32c5/src/uhci0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c5/src/uhci0.rs -------------------------------------------------------------------------------- /esp32c6-lp/.cargo/config.toml: -------------------------------------------------------------------------------- 1 | [build] 2 | target = "riscv32imac-unknown-none-elf" 3 | -------------------------------------------------------------------------------- /esp32c6-lp/Cargo.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6-lp/Cargo.toml -------------------------------------------------------------------------------- /esp32c6-lp/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6-lp/README.md -------------------------------------------------------------------------------- /esp32c6-lp/build.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6-lp/build.rs -------------------------------------------------------------------------------- /esp32c6-lp/device.x: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6-lp/device.x -------------------------------------------------------------------------------- /esp32c6-lp/rust-toolchain.toml: -------------------------------------------------------------------------------- 1 | [toolchain] 2 | channel = "stable" 3 | -------------------------------------------------------------------------------- /esp32c6-lp/src/lib.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6-lp/src/lib.rs -------------------------------------------------------------------------------- /esp32c6-lp/src/lp_io.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6-lp/src/lp_io.rs -------------------------------------------------------------------------------- /esp32c6-lp/src/pmu.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6-lp/src/pmu.rs -------------------------------------------------------------------------------- /esp32c6/.cargo/config.toml: -------------------------------------------------------------------------------- 1 | [build] 2 | target = "riscv32imac-unknown-none-elf" 3 | -------------------------------------------------------------------------------- /esp32c6/Cargo.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/Cargo.toml -------------------------------------------------------------------------------- /esp32c6/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/README.md -------------------------------------------------------------------------------- /esp32c6/build.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/build.rs -------------------------------------------------------------------------------- /esp32c6/device.x: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/device.x -------------------------------------------------------------------------------- /esp32c6/rust-toolchain.toml: -------------------------------------------------------------------------------- 1 | [toolchain] 2 | channel = "stable" 3 | -------------------------------------------------------------------------------- /esp32c6/src/aes.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/aes.rs -------------------------------------------------------------------------------- /esp32c6/src/aes/date.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/aes/date.rs -------------------------------------------------------------------------------- /esp32c6/src/aes/key.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/aes/key.rs -------------------------------------------------------------------------------- /esp32c6/src/aes/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/aes/mode.rs -------------------------------------------------------------------------------- /esp32c6/src/atomic.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/atomic.rs -------------------------------------------------------------------------------- /esp32c6/src/clint.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/clint.rs -------------------------------------------------------------------------------- /esp32c6/src/dma.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/dma.rs -------------------------------------------------------------------------------- /esp32c6/src/dma/ch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/dma/ch.rs -------------------------------------------------------------------------------- /esp32c6/src/ds.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/ds.rs -------------------------------------------------------------------------------- /esp32c6/src/ds/m_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/ds/m_mem.rs -------------------------------------------------------------------------------- /esp32c6/src/ds/x_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/ds/x_mem.rs -------------------------------------------------------------------------------- /esp32c6/src/ds/y_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/ds/y_mem.rs -------------------------------------------------------------------------------- /esp32c6/src/ds/z_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/ds/z_mem.rs -------------------------------------------------------------------------------- /esp32c6/src/ecc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/ecc.rs -------------------------------------------------------------------------------- /esp32c6/src/efuse.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/efuse.rs -------------------------------------------------------------------------------- /esp32c6/src/extmem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/extmem.rs -------------------------------------------------------------------------------- /esp32c6/src/generic.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/generic.rs -------------------------------------------------------------------------------- /esp32c6/src/gpio.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/gpio.rs -------------------------------------------------------------------------------- /esp32c6/src/gpio/in1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/gpio/in1.rs -------------------------------------------------------------------------------- /esp32c6/src/gpio/in_.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/gpio/in_.rs -------------------------------------------------------------------------------- /esp32c6/src/gpio/out.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/gpio/out.rs -------------------------------------------------------------------------------- /esp32c6/src/gpio/pin.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/gpio/pin.rs -------------------------------------------------------------------------------- /esp32c6/src/gpio_sd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/gpio_sd.rs -------------------------------------------------------------------------------- /esp32c6/src/hinf.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/hinf.rs -------------------------------------------------------------------------------- /esp32c6/src/hmac.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/hmac.rs -------------------------------------------------------------------------------- /esp32c6/src/hp_apm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/hp_apm.rs -------------------------------------------------------------------------------- /esp32c6/src/hp_apm/m.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/hp_apm/m.rs -------------------------------------------------------------------------------- /esp32c6/src/hp_sys.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/hp_sys.rs -------------------------------------------------------------------------------- /esp32c6/src/i2c0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/i2c0.rs -------------------------------------------------------------------------------- /esp32c6/src/i2c0/ctr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/i2c0/ctr.rs -------------------------------------------------------------------------------- /esp32c6/src/i2c0/sr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/i2c0/sr.rs -------------------------------------------------------------------------------- /esp32c6/src/i2c0/to.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/i2c0/to.rs -------------------------------------------------------------------------------- /esp32c6/src/i2s0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/i2s0.rs -------------------------------------------------------------------------------- /esp32c6/src/intpri.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/intpri.rs -------------------------------------------------------------------------------- /esp32c6/src/io_mux.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/io_mux.rs -------------------------------------------------------------------------------- /esp32c6/src/ledc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/ledc.rs -------------------------------------------------------------------------------- /esp32c6/src/ledc/ch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/ledc/ch.rs -------------------------------------------------------------------------------- /esp32c6/src/lib.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/lib.rs -------------------------------------------------------------------------------- /esp32c6/src/lp_ana.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/lp_ana.rs -------------------------------------------------------------------------------- /esp32c6/src/lp_aon.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/lp_aon.rs -------------------------------------------------------------------------------- /esp32c6/src/lp_apm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/lp_apm.rs -------------------------------------------------------------------------------- /esp32c6/src/lp_apm/m.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/lp_apm/m.rs -------------------------------------------------------------------------------- /esp32c6/src/lp_apm0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/lp_apm0.rs -------------------------------------------------------------------------------- /esp32c6/src/lp_i2c0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/lp_i2c0.rs -------------------------------------------------------------------------------- /esp32c6/src/lp_io.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/lp_io.rs -------------------------------------------------------------------------------- /esp32c6/src/lp_peri.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/lp_peri.rs -------------------------------------------------------------------------------- /esp32c6/src/lp_tee.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/lp_tee.rs -------------------------------------------------------------------------------- /esp32c6/src/lp_timer.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/lp_timer.rs -------------------------------------------------------------------------------- /esp32c6/src/lp_uart.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/lp_uart.rs -------------------------------------------------------------------------------- /esp32c6/src/lp_wdt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/lp_wdt.rs -------------------------------------------------------------------------------- /esp32c6/src/mcpwm0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/mcpwm0.rs -------------------------------------------------------------------------------- /esp32c6/src/parl_io.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/parl_io.rs -------------------------------------------------------------------------------- /esp32c6/src/pau.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/pau.rs -------------------------------------------------------------------------------- /esp32c6/src/pcnt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/pcnt.rs -------------------------------------------------------------------------------- /esp32c6/src/pcr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/pcr.rs -------------------------------------------------------------------------------- /esp32c6/src/pcr/uart.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/pcr/uart.rs -------------------------------------------------------------------------------- /esp32c6/src/plic_mx.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/plic_mx.rs -------------------------------------------------------------------------------- /esp32c6/src/plic_ux.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/plic_ux.rs -------------------------------------------------------------------------------- /esp32c6/src/pmu.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/pmu.rs -------------------------------------------------------------------------------- /esp32c6/src/rmt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/rmt.rs -------------------------------------------------------------------------------- /esp32c6/src/rng.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/rng.rs -------------------------------------------------------------------------------- /esp32c6/src/rng/data.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/rng/data.rs -------------------------------------------------------------------------------- /esp32c6/src/rsa.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/rsa.rs -------------------------------------------------------------------------------- /esp32c6/src/rsa/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/rsa/mode.rs -------------------------------------------------------------------------------- /esp32c6/src/sha.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/sha.rs -------------------------------------------------------------------------------- /esp32c6/src/sha/busy.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/sha/busy.rs -------------------------------------------------------------------------------- /esp32c6/src/sha/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/sha/mode.rs -------------------------------------------------------------------------------- /esp32c6/src/slc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/slc.rs -------------------------------------------------------------------------------- /esp32c6/src/slchost.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/slchost.rs -------------------------------------------------------------------------------- /esp32c6/src/soc_etm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/soc_etm.rs -------------------------------------------------------------------------------- /esp32c6/src/spi0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/spi0.rs -------------------------------------------------------------------------------- /esp32c6/src/spi0/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/spi0/cmd.rs -------------------------------------------------------------------------------- /esp32c6/src/spi0/ddr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/spi0/ddr.rs -------------------------------------------------------------------------------- /esp32c6/src/spi0/fsm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/spi0/fsm.rs -------------------------------------------------------------------------------- /esp32c6/src/spi1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/spi1.rs -------------------------------------------------------------------------------- /esp32c6/src/spi1/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/spi1/cmd.rs -------------------------------------------------------------------------------- /esp32c6/src/spi1/ddr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/spi1/ddr.rs -------------------------------------------------------------------------------- /esp32c6/src/spi1/w.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/spi1/w.rs -------------------------------------------------------------------------------- /esp32c6/src/spi2.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/spi2.rs -------------------------------------------------------------------------------- /esp32c6/src/spi2/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/spi2/cmd.rs -------------------------------------------------------------------------------- /esp32c6/src/spi2/w.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/spi2/w.rs -------------------------------------------------------------------------------- /esp32c6/src/systimer.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/systimer.rs -------------------------------------------------------------------------------- /esp32c6/src/tee.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/tee.rs -------------------------------------------------------------------------------- /esp32c6/src/timg0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/timg0.rs -------------------------------------------------------------------------------- /esp32c6/src/timg0/t.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/timg0/t.rs -------------------------------------------------------------------------------- /esp32c6/src/trace.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/trace.rs -------------------------------------------------------------------------------- /esp32c6/src/twai0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/twai0.rs -------------------------------------------------------------------------------- /esp32c6/src/uart0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/uart0.rs -------------------------------------------------------------------------------- /esp32c6/src/uart0/id.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/uart0/id.rs -------------------------------------------------------------------------------- /esp32c6/src/uhci0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c6/src/uhci0.rs -------------------------------------------------------------------------------- /esp32c61/.cargo/config.toml: -------------------------------------------------------------------------------- 1 | [build] 2 | target = "riscv32imac-unknown-none-elf" 3 | -------------------------------------------------------------------------------- /esp32c61/Cargo.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/Cargo.toml -------------------------------------------------------------------------------- /esp32c61/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/README.md -------------------------------------------------------------------------------- /esp32c61/build.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/build.rs -------------------------------------------------------------------------------- /esp32c61/device.x: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/device.x -------------------------------------------------------------------------------- /esp32c61/rust-toolchain.toml: -------------------------------------------------------------------------------- 1 | [toolchain] 2 | channel = "stable" 3 | -------------------------------------------------------------------------------- /esp32c61/src/cache.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/cache.rs -------------------------------------------------------------------------------- /esp32c61/src/clint.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/clint.rs -------------------------------------------------------------------------------- /esp32c61/src/dma.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/dma.rs -------------------------------------------------------------------------------- /esp32c61/src/dma/ch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/dma/ch.rs -------------------------------------------------------------------------------- /esp32c61/src/ecc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/ecc.rs -------------------------------------------------------------------------------- /esp32c61/src/ecdsa.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/ecdsa.rs -------------------------------------------------------------------------------- /esp32c61/src/efuse.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/efuse.rs -------------------------------------------------------------------------------- /esp32c61/src/generic.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/generic.rs -------------------------------------------------------------------------------- /esp32c61/src/gpio.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/gpio.rs -------------------------------------------------------------------------------- /esp32c61/src/hp_apm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/hp_apm.rs -------------------------------------------------------------------------------- /esp32c61/src/i2c0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/i2c0.rs -------------------------------------------------------------------------------- /esp32c61/src/i2c0/sr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/i2c0/sr.rs -------------------------------------------------------------------------------- /esp32c61/src/i2c0/to.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/i2c0/to.rs -------------------------------------------------------------------------------- /esp32c61/src/i2s.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/i2s.rs -------------------------------------------------------------------------------- /esp32c61/src/intpri.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/intpri.rs -------------------------------------------------------------------------------- /esp32c61/src/io_mux.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/io_mux.rs -------------------------------------------------------------------------------- /esp32c61/src/ledc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/ledc.rs -------------------------------------------------------------------------------- /esp32c61/src/ledc/ch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/ledc/ch.rs -------------------------------------------------------------------------------- /esp32c61/src/lib.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/lib.rs -------------------------------------------------------------------------------- /esp32c61/src/lp_ana.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/lp_ana.rs -------------------------------------------------------------------------------- /esp32c61/src/lp_aon.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/lp_aon.rs -------------------------------------------------------------------------------- /esp32c61/src/lp_apm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/lp_apm.rs -------------------------------------------------------------------------------- /esp32c61/src/lp_gpio.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/lp_gpio.rs -------------------------------------------------------------------------------- /esp32c61/src/lp_tee.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/lp_tee.rs -------------------------------------------------------------------------------- /esp32c61/src/lp_wdt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/lp_wdt.rs -------------------------------------------------------------------------------- /esp32c61/src/lpperi.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/lpperi.rs -------------------------------------------------------------------------------- /esp32c61/src/pau.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/pau.rs -------------------------------------------------------------------------------- /esp32c61/src/pcr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/pcr.rs -------------------------------------------------------------------------------- /esp32c61/src/pmu.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/pmu.rs -------------------------------------------------------------------------------- /esp32c61/src/pvt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/pvt.rs -------------------------------------------------------------------------------- /esp32c61/src/sha.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/sha.rs -------------------------------------------------------------------------------- /esp32c61/src/slc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/slc.rs -------------------------------------------------------------------------------- /esp32c61/src/soc_etm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/soc_etm.rs -------------------------------------------------------------------------------- /esp32c61/src/spi0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/spi0.rs -------------------------------------------------------------------------------- /esp32c61/src/spi1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/spi1.rs -------------------------------------------------------------------------------- /esp32c61/src/spi1/w.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/spi1/w.rs -------------------------------------------------------------------------------- /esp32c61/src/spi2.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/spi2.rs -------------------------------------------------------------------------------- /esp32c61/src/tee.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/tee.rs -------------------------------------------------------------------------------- /esp32c61/src/timg0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/timg0.rs -------------------------------------------------------------------------------- /esp32c61/src/timg0/t.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/timg0/t.rs -------------------------------------------------------------------------------- /esp32c61/src/trace.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/trace.rs -------------------------------------------------------------------------------- /esp32c61/src/uart0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32c61/src/uart0.rs -------------------------------------------------------------------------------- /esp32h2/.cargo/config.toml: -------------------------------------------------------------------------------- 1 | [build] 2 | target = "riscv32imac-unknown-none-elf" 3 | -------------------------------------------------------------------------------- /esp32h2/Cargo.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/Cargo.toml -------------------------------------------------------------------------------- /esp32h2/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/README.md -------------------------------------------------------------------------------- /esp32h2/build.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/build.rs -------------------------------------------------------------------------------- /esp32h2/device.x: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/device.x -------------------------------------------------------------------------------- /esp32h2/rust-toolchain.toml: -------------------------------------------------------------------------------- 1 | [toolchain] 2 | channel = "stable" 3 | -------------------------------------------------------------------------------- /esp32h2/src/aes.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/aes.rs -------------------------------------------------------------------------------- /esp32h2/src/aes/key.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/aes/key.rs -------------------------------------------------------------------------------- /esp32h2/src/aes/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/aes/mode.rs -------------------------------------------------------------------------------- /esp32h2/src/clint.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/clint.rs -------------------------------------------------------------------------------- /esp32h2/src/dma.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/dma.rs -------------------------------------------------------------------------------- /esp32h2/src/dma/ch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/dma/ch.rs -------------------------------------------------------------------------------- /esp32h2/src/dma/date.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/dma/date.rs -------------------------------------------------------------------------------- /esp32h2/src/ds.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/ds.rs -------------------------------------------------------------------------------- /esp32h2/src/ds/m_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/ds/m_mem.rs -------------------------------------------------------------------------------- /esp32h2/src/ds/x_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/ds/x_mem.rs -------------------------------------------------------------------------------- /esp32h2/src/ds/y_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/ds/y_mem.rs -------------------------------------------------------------------------------- /esp32h2/src/ds/z_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/ds/z_mem.rs -------------------------------------------------------------------------------- /esp32h2/src/ecc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/ecc.rs -------------------------------------------------------------------------------- /esp32h2/src/efuse.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/efuse.rs -------------------------------------------------------------------------------- /esp32h2/src/generic.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/generic.rs -------------------------------------------------------------------------------- /esp32h2/src/gpio.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/gpio.rs -------------------------------------------------------------------------------- /esp32h2/src/gpio/in_.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/gpio/in_.rs -------------------------------------------------------------------------------- /esp32h2/src/gpio/out.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/gpio/out.rs -------------------------------------------------------------------------------- /esp32h2/src/gpio/pin.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/gpio/pin.rs -------------------------------------------------------------------------------- /esp32h2/src/gpio_sd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/gpio_sd.rs -------------------------------------------------------------------------------- /esp32h2/src/hmac.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/hmac.rs -------------------------------------------------------------------------------- /esp32h2/src/hp_apm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/hp_apm.rs -------------------------------------------------------------------------------- /esp32h2/src/hp_apm/m.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/hp_apm/m.rs -------------------------------------------------------------------------------- /esp32h2/src/hp_sys.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/hp_sys.rs -------------------------------------------------------------------------------- /esp32h2/src/i2c0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/i2c0.rs -------------------------------------------------------------------------------- /esp32h2/src/i2c0/ctr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/i2c0/ctr.rs -------------------------------------------------------------------------------- /esp32h2/src/i2c0/sr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/i2c0/sr.rs -------------------------------------------------------------------------------- /esp32h2/src/i2c0/to.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/i2c0/to.rs -------------------------------------------------------------------------------- /esp32h2/src/i2s0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/i2s0.rs -------------------------------------------------------------------------------- /esp32h2/src/intpri.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/intpri.rs -------------------------------------------------------------------------------- /esp32h2/src/io_mux.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/io_mux.rs -------------------------------------------------------------------------------- /esp32h2/src/ledc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/ledc.rs -------------------------------------------------------------------------------- /esp32h2/src/ledc/ch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/ledc/ch.rs -------------------------------------------------------------------------------- /esp32h2/src/lib.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/lib.rs -------------------------------------------------------------------------------- /esp32h2/src/lp_ana.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/lp_ana.rs -------------------------------------------------------------------------------- /esp32h2/src/lp_aon.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/lp_aon.rs -------------------------------------------------------------------------------- /esp32h2/src/lp_apm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/lp_apm.rs -------------------------------------------------------------------------------- /esp32h2/src/lp_apm/m.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/lp_apm/m.rs -------------------------------------------------------------------------------- /esp32h2/src/lp_apm0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/lp_apm0.rs -------------------------------------------------------------------------------- /esp32h2/src/lp_peri.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/lp_peri.rs -------------------------------------------------------------------------------- /esp32h2/src/lp_timer.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/lp_timer.rs -------------------------------------------------------------------------------- /esp32h2/src/lp_wdt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/lp_wdt.rs -------------------------------------------------------------------------------- /esp32h2/src/mcpwm0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/mcpwm0.rs -------------------------------------------------------------------------------- /esp32h2/src/parl_io.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/parl_io.rs -------------------------------------------------------------------------------- /esp32h2/src/pau.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/pau.rs -------------------------------------------------------------------------------- /esp32h2/src/pcnt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/pcnt.rs -------------------------------------------------------------------------------- /esp32h2/src/pcr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/pcr.rs -------------------------------------------------------------------------------- /esp32h2/src/pcr/uart.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/pcr/uart.rs -------------------------------------------------------------------------------- /esp32h2/src/plic_mx.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/plic_mx.rs -------------------------------------------------------------------------------- /esp32h2/src/plic_ux.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/plic_ux.rs -------------------------------------------------------------------------------- /esp32h2/src/pmu.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/pmu.rs -------------------------------------------------------------------------------- /esp32h2/src/rmt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/rmt.rs -------------------------------------------------------------------------------- /esp32h2/src/rng.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/rng.rs -------------------------------------------------------------------------------- /esp32h2/src/rng/data.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/rng/data.rs -------------------------------------------------------------------------------- /esp32h2/src/rsa.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/rsa.rs -------------------------------------------------------------------------------- /esp32h2/src/rsa/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/rsa/mode.rs -------------------------------------------------------------------------------- /esp32h2/src/sha.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/sha.rs -------------------------------------------------------------------------------- /esp32h2/src/sha/busy.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/sha/busy.rs -------------------------------------------------------------------------------- /esp32h2/src/sha/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/sha/mode.rs -------------------------------------------------------------------------------- /esp32h2/src/soc_etm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/soc_etm.rs -------------------------------------------------------------------------------- /esp32h2/src/spi0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/spi0.rs -------------------------------------------------------------------------------- /esp32h2/src/spi0/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/spi0/cmd.rs -------------------------------------------------------------------------------- /esp32h2/src/spi0/ddr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/spi0/ddr.rs -------------------------------------------------------------------------------- /esp32h2/src/spi0/fsm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/spi0/fsm.rs -------------------------------------------------------------------------------- /esp32h2/src/spi1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/spi1.rs -------------------------------------------------------------------------------- /esp32h2/src/spi1/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/spi1/cmd.rs -------------------------------------------------------------------------------- /esp32h2/src/spi1/ddr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/spi1/ddr.rs -------------------------------------------------------------------------------- /esp32h2/src/spi1/w.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/spi1/w.rs -------------------------------------------------------------------------------- /esp32h2/src/spi2.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/spi2.rs -------------------------------------------------------------------------------- /esp32h2/src/spi2/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/spi2/cmd.rs -------------------------------------------------------------------------------- /esp32h2/src/spi2/w.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/spi2/w.rs -------------------------------------------------------------------------------- /esp32h2/src/systimer.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/systimer.rs -------------------------------------------------------------------------------- /esp32h2/src/tee.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/tee.rs -------------------------------------------------------------------------------- /esp32h2/src/timg0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/timg0.rs -------------------------------------------------------------------------------- /esp32h2/src/timg0/t.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/timg0/t.rs -------------------------------------------------------------------------------- /esp32h2/src/trace.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/trace.rs -------------------------------------------------------------------------------- /esp32h2/src/twai0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/twai0.rs -------------------------------------------------------------------------------- /esp32h2/src/uart0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/uart0.rs -------------------------------------------------------------------------------- /esp32h2/src/uart0/id.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/uart0/id.rs -------------------------------------------------------------------------------- /esp32h2/src/uhci0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32h2/src/uhci0.rs -------------------------------------------------------------------------------- /esp32p4/.cargo/config.toml: -------------------------------------------------------------------------------- 1 | [build] 2 | target = "riscv32imafc-unknown-none-elf" 3 | -------------------------------------------------------------------------------- /esp32p4/Cargo.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/Cargo.toml -------------------------------------------------------------------------------- /esp32p4/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/README.md -------------------------------------------------------------------------------- /esp32p4/build.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/build.rs -------------------------------------------------------------------------------- /esp32p4/device.x: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/device.x -------------------------------------------------------------------------------- /esp32p4/rust-toolchain.toml: -------------------------------------------------------------------------------- 1 | [toolchain] 2 | channel = "stable" 3 | -------------------------------------------------------------------------------- /esp32p4/src/adc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/adc.rs -------------------------------------------------------------------------------- /esp32p4/src/adc/cali.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/adc/cali.rs -------------------------------------------------------------------------------- /esp32p4/src/adc/ctrl.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/adc/ctrl.rs -------------------------------------------------------------------------------- /esp32p4/src/aes.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/aes.rs -------------------------------------------------------------------------------- /esp32p4/src/aes/date.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/aes/date.rs -------------------------------------------------------------------------------- /esp32p4/src/aes/key.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/aes/key.rs -------------------------------------------------------------------------------- /esp32p4/src/aes/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/aes/mode.rs -------------------------------------------------------------------------------- /esp32p4/src/ahb_dma.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/ahb_dma.rs -------------------------------------------------------------------------------- /esp32p4/src/axi_dma.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/axi_dma.rs -------------------------------------------------------------------------------- /esp32p4/src/axi_icm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/axi_icm.rs -------------------------------------------------------------------------------- /esp32p4/src/cache.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/cache.rs -------------------------------------------------------------------------------- /esp32p4/src/clic.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/clic.rs -------------------------------------------------------------------------------- /esp32p4/src/dma.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/dma.rs -------------------------------------------------------------------------------- /esp32p4/src/dma/cfg0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/dma/cfg0.rs -------------------------------------------------------------------------------- /esp32p4/src/dma/ch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/dma/ch.rs -------------------------------------------------------------------------------- /esp32p4/src/dma/id0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/dma/id0.rs -------------------------------------------------------------------------------- /esp32p4/src/ds.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/ds.rs -------------------------------------------------------------------------------- /esp32p4/src/ds/date.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/ds/date.rs -------------------------------------------------------------------------------- /esp32p4/src/ds/m_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/ds/m_mem.rs -------------------------------------------------------------------------------- /esp32p4/src/ds/x_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/ds/x_mem.rs -------------------------------------------------------------------------------- /esp32p4/src/ds/y_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/ds/y_mem.rs -------------------------------------------------------------------------------- /esp32p4/src/ds/z_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/ds/z_mem.rs -------------------------------------------------------------------------------- /esp32p4/src/ecc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/ecc.rs -------------------------------------------------------------------------------- /esp32p4/src/ecdsa.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/ecdsa.rs -------------------------------------------------------------------------------- /esp32p4/src/efuse.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/efuse.rs -------------------------------------------------------------------------------- /esp32p4/src/generic.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/generic.rs -------------------------------------------------------------------------------- /esp32p4/src/gpio.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/gpio.rs -------------------------------------------------------------------------------- /esp32p4/src/gpio/in1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/gpio/in1.rs -------------------------------------------------------------------------------- /esp32p4/src/gpio/in_.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/gpio/in_.rs -------------------------------------------------------------------------------- /esp32p4/src/gpio/out.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/gpio/out.rs -------------------------------------------------------------------------------- /esp32p4/src/gpio/pin.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/gpio/pin.rs -------------------------------------------------------------------------------- /esp32p4/src/gpio_sd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/gpio_sd.rs -------------------------------------------------------------------------------- /esp32p4/src/h264.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/h264.rs -------------------------------------------------------------------------------- /esp32p4/src/h264_dma.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/h264_dma.rs -------------------------------------------------------------------------------- /esp32p4/src/hmac.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/hmac.rs -------------------------------------------------------------------------------- /esp32p4/src/hp_sys.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/hp_sys.rs -------------------------------------------------------------------------------- /esp32p4/src/i2c0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/i2c0.rs -------------------------------------------------------------------------------- /esp32p4/src/i2c0/ctr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/i2c0/ctr.rs -------------------------------------------------------------------------------- /esp32p4/src/i2c0/sr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/i2c0/sr.rs -------------------------------------------------------------------------------- /esp32p4/src/i2c0/to.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/i2c0/to.rs -------------------------------------------------------------------------------- /esp32p4/src/i2s0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/i2s0.rs -------------------------------------------------------------------------------- /esp32p4/src/i3c_mst.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/i3c_mst.rs -------------------------------------------------------------------------------- /esp32p4/src/i3c_slv.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/i3c_slv.rs -------------------------------------------------------------------------------- /esp32p4/src/io_mux.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/io_mux.rs -------------------------------------------------------------------------------- /esp32p4/src/isp.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/isp.rs -------------------------------------------------------------------------------- /esp32p4/src/isp/cntl.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/isp/cntl.rs -------------------------------------------------------------------------------- /esp32p4/src/jpeg.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/jpeg.rs -------------------------------------------------------------------------------- /esp32p4/src/jpeg/c.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/jpeg/c.rs -------------------------------------------------------------------------------- /esp32p4/src/jpeg/sys.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/jpeg/sys.rs -------------------------------------------------------------------------------- /esp32p4/src/lcd_cam.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/lcd_cam.rs -------------------------------------------------------------------------------- /esp32p4/src/ledc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/ledc.rs -------------------------------------------------------------------------------- /esp32p4/src/ledc/ch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/ledc/ch.rs -------------------------------------------------------------------------------- /esp32p4/src/lib.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/lib.rs -------------------------------------------------------------------------------- /esp32p4/src/lp_adc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/lp_adc.rs -------------------------------------------------------------------------------- /esp32p4/src/lp_ana.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/lp_ana.rs -------------------------------------------------------------------------------- /esp32p4/src/lp_gpio.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/lp_gpio.rs -------------------------------------------------------------------------------- /esp32p4/src/lp_huk.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/lp_huk.rs -------------------------------------------------------------------------------- /esp32p4/src/lp_i2c0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/lp_i2c0.rs -------------------------------------------------------------------------------- /esp32p4/src/lp_i2s0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/lp_i2s0.rs -------------------------------------------------------------------------------- /esp32p4/src/lp_intr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/lp_intr.rs -------------------------------------------------------------------------------- /esp32p4/src/lp_peri.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/lp_peri.rs -------------------------------------------------------------------------------- /esp32p4/src/lp_sys.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/lp_sys.rs -------------------------------------------------------------------------------- /esp32p4/src/lp_timer.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/lp_timer.rs -------------------------------------------------------------------------------- /esp32p4/src/lp_touch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/lp_touch.rs -------------------------------------------------------------------------------- /esp32p4/src/lp_tsens.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/lp_tsens.rs -------------------------------------------------------------------------------- /esp32p4/src/lp_uart.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/lp_uart.rs -------------------------------------------------------------------------------- /esp32p4/src/lp_wdt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/lp_wdt.rs -------------------------------------------------------------------------------- /esp32p4/src/mcpwm0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/mcpwm0.rs -------------------------------------------------------------------------------- /esp32p4/src/parl_io.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/parl_io.rs -------------------------------------------------------------------------------- /esp32p4/src/pau.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/pau.rs -------------------------------------------------------------------------------- /esp32p4/src/pau/date.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/pau/date.rs -------------------------------------------------------------------------------- /esp32p4/src/pcnt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/pcnt.rs -------------------------------------------------------------------------------- /esp32p4/src/pmu.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/pmu.rs -------------------------------------------------------------------------------- /esp32p4/src/pmu/date.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/pmu/date.rs -------------------------------------------------------------------------------- /esp32p4/src/ppa.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/ppa.rs -------------------------------------------------------------------------------- /esp32p4/src/ppa/date.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/ppa/date.rs -------------------------------------------------------------------------------- /esp32p4/src/pvt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/pvt.rs -------------------------------------------------------------------------------- /esp32p4/src/pvt/date.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/pvt/date.rs -------------------------------------------------------------------------------- /esp32p4/src/rmt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/rmt.rs -------------------------------------------------------------------------------- /esp32p4/src/rmt/date.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/rmt/date.rs -------------------------------------------------------------------------------- /esp32p4/src/rsa.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/rsa.rs -------------------------------------------------------------------------------- /esp32p4/src/rsa/date.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/rsa/date.rs -------------------------------------------------------------------------------- /esp32p4/src/rsa/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/rsa/mode.rs -------------------------------------------------------------------------------- /esp32p4/src/sdhost.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/sdhost.rs -------------------------------------------------------------------------------- /esp32p4/src/sha.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/sha.rs -------------------------------------------------------------------------------- /esp32p4/src/sha/busy.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/sha/busy.rs -------------------------------------------------------------------------------- /esp32p4/src/sha/date.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/sha/date.rs -------------------------------------------------------------------------------- /esp32p4/src/sha/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/sha/mode.rs -------------------------------------------------------------------------------- /esp32p4/src/soc_etm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/soc_etm.rs -------------------------------------------------------------------------------- /esp32p4/src/spi0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/spi0.rs -------------------------------------------------------------------------------- /esp32p4/src/spi0/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/spi0/cmd.rs -------------------------------------------------------------------------------- /esp32p4/src/spi0/ddr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/spi0/ddr.rs -------------------------------------------------------------------------------- /esp32p4/src/spi0/fsm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/spi0/fsm.rs -------------------------------------------------------------------------------- /esp32p4/src/spi1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/spi1.rs -------------------------------------------------------------------------------- /esp32p4/src/spi1/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/spi1/cmd.rs -------------------------------------------------------------------------------- /esp32p4/src/spi1/ddr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/spi1/ddr.rs -------------------------------------------------------------------------------- /esp32p4/src/spi1/w.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/spi1/w.rs -------------------------------------------------------------------------------- /esp32p4/src/spi2.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/spi2.rs -------------------------------------------------------------------------------- /esp32p4/src/spi2/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/spi2/cmd.rs -------------------------------------------------------------------------------- /esp32p4/src/spi2/w.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/spi2/w.rs -------------------------------------------------------------------------------- /esp32p4/src/spi3.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/spi3.rs -------------------------------------------------------------------------------- /esp32p4/src/spi3/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/spi3/cmd.rs -------------------------------------------------------------------------------- /esp32p4/src/spi3/w.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/spi3/w.rs -------------------------------------------------------------------------------- /esp32p4/src/systimer.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/systimer.rs -------------------------------------------------------------------------------- /esp32p4/src/timg0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/timg0.rs -------------------------------------------------------------------------------- /esp32p4/src/timg0/t.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/timg0/t.rs -------------------------------------------------------------------------------- /esp32p4/src/trace0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/trace0.rs -------------------------------------------------------------------------------- /esp32p4/src/twai0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/twai0.rs -------------------------------------------------------------------------------- /esp32p4/src/uart0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/uart0.rs -------------------------------------------------------------------------------- /esp32p4/src/uart0/id.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/uart0/id.rs -------------------------------------------------------------------------------- /esp32p4/src/uhci0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/uhci0.rs -------------------------------------------------------------------------------- /esp32p4/src/usb_wrap.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32p4/src/usb_wrap.rs -------------------------------------------------------------------------------- /esp32s2-ulp/.cargo/config.toml: -------------------------------------------------------------------------------- 1 | [build] 2 | target = "riscv32imc-unknown-none-elf" 3 | -------------------------------------------------------------------------------- /esp32s2-ulp/Cargo.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2-ulp/Cargo.toml -------------------------------------------------------------------------------- /esp32s2-ulp/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2-ulp/README.md -------------------------------------------------------------------------------- /esp32s2-ulp/build.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2-ulp/build.rs -------------------------------------------------------------------------------- /esp32s2-ulp/device.x: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2-ulp/device.x -------------------------------------------------------------------------------- /esp32s2-ulp/rust-toolchain.toml: -------------------------------------------------------------------------------- 1 | [toolchain] 2 | channel = "stable" 3 | -------------------------------------------------------------------------------- /esp32s2-ulp/src/lib.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2-ulp/src/lib.rs -------------------------------------------------------------------------------- /esp32s2-ulp/src/sens.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2-ulp/src/sens.rs -------------------------------------------------------------------------------- /esp32s2/Cargo.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/Cargo.toml -------------------------------------------------------------------------------- /esp32s2/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/README.md -------------------------------------------------------------------------------- /esp32s2/build.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/build.rs -------------------------------------------------------------------------------- /esp32s2/device.x: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/device.x -------------------------------------------------------------------------------- /esp32s2/rust-toolchain.toml: -------------------------------------------------------------------------------- 1 | [toolchain] 2 | channel = "esp" 3 | -------------------------------------------------------------------------------- /esp32s2/src/aes.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/aes.rs -------------------------------------------------------------------------------- /esp32s2/src/aes/date.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/aes/date.rs -------------------------------------------------------------------------------- /esp32s2/src/aes/key.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/aes/key.rs -------------------------------------------------------------------------------- /esp32s2/src/aes/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/aes/mode.rs -------------------------------------------------------------------------------- /esp32s2/src/bb.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/bb.rs -------------------------------------------------------------------------------- /esp32s2/src/copy_dma.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/copy_dma.rs -------------------------------------------------------------------------------- /esp32s2/src/ds.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/ds.rs -------------------------------------------------------------------------------- /esp32s2/src/ds/c_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/ds/c_mem.rs -------------------------------------------------------------------------------- /esp32s2/src/ds/iv_.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/ds/iv_.rs -------------------------------------------------------------------------------- /esp32s2/src/ds/x_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/ds/x_mem.rs -------------------------------------------------------------------------------- /esp32s2/src/ds/z_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/ds/z_mem.rs -------------------------------------------------------------------------------- /esp32s2/src/efuse.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/efuse.rs -------------------------------------------------------------------------------- /esp32s2/src/extmem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/extmem.rs -------------------------------------------------------------------------------- /esp32s2/src/fe.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/fe.rs -------------------------------------------------------------------------------- /esp32s2/src/fe2.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/fe2.rs -------------------------------------------------------------------------------- /esp32s2/src/generic.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/generic.rs -------------------------------------------------------------------------------- /esp32s2/src/gpio.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/gpio.rs -------------------------------------------------------------------------------- /esp32s2/src/gpio/in1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/gpio/in1.rs -------------------------------------------------------------------------------- /esp32s2/src/gpio/in_.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/gpio/in_.rs -------------------------------------------------------------------------------- /esp32s2/src/gpio/out.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/gpio/out.rs -------------------------------------------------------------------------------- /esp32s2/src/gpio/pin.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/gpio/pin.rs -------------------------------------------------------------------------------- /esp32s2/src/gpio_sd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/gpio_sd.rs -------------------------------------------------------------------------------- /esp32s2/src/hmac.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/hmac.rs -------------------------------------------------------------------------------- /esp32s2/src/i2c0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/i2c0.rs -------------------------------------------------------------------------------- /esp32s2/src/i2c0/ctr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/i2c0/ctr.rs -------------------------------------------------------------------------------- /esp32s2/src/i2c0/sr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/i2c0/sr.rs -------------------------------------------------------------------------------- /esp32s2/src/i2c0/to.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/i2c0/to.rs -------------------------------------------------------------------------------- /esp32s2/src/i2s0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/i2s0.rs -------------------------------------------------------------------------------- /esp32s2/src/io_mux.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/io_mux.rs -------------------------------------------------------------------------------- /esp32s2/src/ledc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/ledc.rs -------------------------------------------------------------------------------- /esp32s2/src/ledc/ch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/ledc/ch.rs -------------------------------------------------------------------------------- /esp32s2/src/lib.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/lib.rs -------------------------------------------------------------------------------- /esp32s2/src/nrx.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/nrx.rs -------------------------------------------------------------------------------- /esp32s2/src/pcnt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/pcnt.rs -------------------------------------------------------------------------------- /esp32s2/src/pms.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/pms.rs -------------------------------------------------------------------------------- /esp32s2/src/rmt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/rmt.rs -------------------------------------------------------------------------------- /esp32s2/src/rng.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/rng.rs -------------------------------------------------------------------------------- /esp32s2/src/rng/data.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/rng/data.rs -------------------------------------------------------------------------------- /esp32s2/src/rsa.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/rsa.rs -------------------------------------------------------------------------------- /esp32s2/src/rsa/idle.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/rsa/idle.rs -------------------------------------------------------------------------------- /esp32s2/src/rsa/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/rsa/mode.rs -------------------------------------------------------------------------------- /esp32s2/src/rtc_cntl.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/rtc_cntl.rs -------------------------------------------------------------------------------- /esp32s2/src/rtc_i2c.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/rtc_i2c.rs -------------------------------------------------------------------------------- /esp32s2/src/rtc_io.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/rtc_io.rs -------------------------------------------------------------------------------- /esp32s2/src/sens.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/sens.rs -------------------------------------------------------------------------------- /esp32s2/src/sha.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/sha.rs -------------------------------------------------------------------------------- /esp32s2/src/sha/busy.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/sha/busy.rs -------------------------------------------------------------------------------- /esp32s2/src/sha/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/sha/mode.rs -------------------------------------------------------------------------------- /esp32s2/src/spi0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/spi0.rs -------------------------------------------------------------------------------- /esp32s2/src/spi0/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/spi0/cmd.rs -------------------------------------------------------------------------------- /esp32s2/src/spi0/ddr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/spi0/ddr.rs -------------------------------------------------------------------------------- /esp32s2/src/spi0/fsm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/spi0/fsm.rs -------------------------------------------------------------------------------- /esp32s2/src/spi0/w.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/spi0/w.rs -------------------------------------------------------------------------------- /esp32s2/src/spi2.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/spi2.rs -------------------------------------------------------------------------------- /esp32s2/src/spi2/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/spi2/cmd.rs -------------------------------------------------------------------------------- /esp32s2/src/spi2/fsm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/spi2/fsm.rs -------------------------------------------------------------------------------- /esp32s2/src/spi2/w.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/spi2/w.rs -------------------------------------------------------------------------------- /esp32s2/src/syscon.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/syscon.rs -------------------------------------------------------------------------------- /esp32s2/src/system.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/system.rs -------------------------------------------------------------------------------- /esp32s2/src/systimer.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/systimer.rs -------------------------------------------------------------------------------- /esp32s2/src/timg0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/timg0.rs -------------------------------------------------------------------------------- /esp32s2/src/timg0/t.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/timg0/t.rs -------------------------------------------------------------------------------- /esp32s2/src/twai0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/twai0.rs -------------------------------------------------------------------------------- /esp32s2/src/uart0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/uart0.rs -------------------------------------------------------------------------------- /esp32s2/src/uart0/id.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/uart0/id.rs -------------------------------------------------------------------------------- /esp32s2/src/uhci0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/uhci0.rs -------------------------------------------------------------------------------- /esp32s2/src/uhci0/q.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/uhci0/q.rs -------------------------------------------------------------------------------- /esp32s2/src/usb0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/usb0.rs -------------------------------------------------------------------------------- /esp32s2/src/usb0/hc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/usb0/hc.rs -------------------------------------------------------------------------------- /esp32s2/src/usb_wrap.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/usb_wrap.rs -------------------------------------------------------------------------------- /esp32s2/src/wifi.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/wifi.rs -------------------------------------------------------------------------------- /esp32s2/src/wifi/pmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/wifi/pmd.rs -------------------------------------------------------------------------------- /esp32s2/src/xts_aes.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s2/src/xts_aes.rs -------------------------------------------------------------------------------- /esp32s3-ulp/Cargo.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3-ulp/Cargo.toml -------------------------------------------------------------------------------- /esp32s3-ulp/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3-ulp/README.md -------------------------------------------------------------------------------- /esp32s3-ulp/build.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3-ulp/build.rs -------------------------------------------------------------------------------- /esp32s3-ulp/device.x: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3-ulp/device.x -------------------------------------------------------------------------------- /esp32s3-ulp/rust-toolchain.toml: -------------------------------------------------------------------------------- 1 | [toolchain] 2 | channel = "stable" 3 | -------------------------------------------------------------------------------- /esp32s3-ulp/src/lib.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3-ulp/src/lib.rs -------------------------------------------------------------------------------- /esp32s3-ulp/src/sens.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3-ulp/src/sens.rs -------------------------------------------------------------------------------- /esp32s3/Cargo.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/Cargo.toml -------------------------------------------------------------------------------- /esp32s3/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/README.md -------------------------------------------------------------------------------- /esp32s3/build.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/build.rs -------------------------------------------------------------------------------- /esp32s3/device.x: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/device.x -------------------------------------------------------------------------------- /esp32s3/rust-toolchain.toml: -------------------------------------------------------------------------------- 1 | [toolchain] 2 | channel = "esp" 3 | -------------------------------------------------------------------------------- /esp32s3/src/aes.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/aes.rs -------------------------------------------------------------------------------- /esp32s3/src/aes/date.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/aes/date.rs -------------------------------------------------------------------------------- /esp32s3/src/aes/key.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/aes/key.rs -------------------------------------------------------------------------------- /esp32s3/src/aes/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/aes/mode.rs -------------------------------------------------------------------------------- /esp32s3/src/apb_ctrl.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/apb_ctrl.rs -------------------------------------------------------------------------------- /esp32s3/src/bb.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/bb.rs -------------------------------------------------------------------------------- /esp32s3/src/dma.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/dma.rs -------------------------------------------------------------------------------- /esp32s3/src/dma/ch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/dma/ch.rs -------------------------------------------------------------------------------- /esp32s3/src/ds.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/ds.rs -------------------------------------------------------------------------------- /esp32s3/src/ds/c_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/ds/c_mem.rs -------------------------------------------------------------------------------- /esp32s3/src/ds/iv_.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/ds/iv_.rs -------------------------------------------------------------------------------- /esp32s3/src/ds/x_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/ds/x_mem.rs -------------------------------------------------------------------------------- /esp32s3/src/ds/z_mem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/ds/z_mem.rs -------------------------------------------------------------------------------- /esp32s3/src/efuse.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/efuse.rs -------------------------------------------------------------------------------- /esp32s3/src/extmem.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/extmem.rs -------------------------------------------------------------------------------- /esp32s3/src/fe.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/fe.rs -------------------------------------------------------------------------------- /esp32s3/src/fe2.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/fe2.rs -------------------------------------------------------------------------------- /esp32s3/src/generic.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/generic.rs -------------------------------------------------------------------------------- /esp32s3/src/gpio.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/gpio.rs -------------------------------------------------------------------------------- /esp32s3/src/gpio/in1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/gpio/in1.rs -------------------------------------------------------------------------------- /esp32s3/src/gpio/in_.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/gpio/in_.rs -------------------------------------------------------------------------------- /esp32s3/src/gpio/out.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/gpio/out.rs -------------------------------------------------------------------------------- /esp32s3/src/gpio/pin.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/gpio/pin.rs -------------------------------------------------------------------------------- /esp32s3/src/gpio_sd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/gpio_sd.rs -------------------------------------------------------------------------------- /esp32s3/src/hmac.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/hmac.rs -------------------------------------------------------------------------------- /esp32s3/src/i2c0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/i2c0.rs -------------------------------------------------------------------------------- /esp32s3/src/i2c0/ctr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/i2c0/ctr.rs -------------------------------------------------------------------------------- /esp32s3/src/i2c0/sr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/i2c0/sr.rs -------------------------------------------------------------------------------- /esp32s3/src/i2c0/to.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/i2c0/to.rs -------------------------------------------------------------------------------- /esp32s3/src/i2s0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/i2s0.rs -------------------------------------------------------------------------------- /esp32s3/src/i2s1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/i2s1.rs -------------------------------------------------------------------------------- /esp32s3/src/io_mux.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/io_mux.rs -------------------------------------------------------------------------------- /esp32s3/src/lcd_cam.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/lcd_cam.rs -------------------------------------------------------------------------------- /esp32s3/src/ledc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/ledc.rs -------------------------------------------------------------------------------- /esp32s3/src/ledc/ch.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/ledc/ch.rs -------------------------------------------------------------------------------- /esp32s3/src/lib.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/lib.rs -------------------------------------------------------------------------------- /esp32s3/src/mcpwm0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/mcpwm0.rs -------------------------------------------------------------------------------- /esp32s3/src/nrx.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/nrx.rs -------------------------------------------------------------------------------- /esp32s3/src/pcnt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/pcnt.rs -------------------------------------------------------------------------------- /esp32s3/src/rmt.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/rmt.rs -------------------------------------------------------------------------------- /esp32s3/src/rng.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/rng.rs -------------------------------------------------------------------------------- /esp32s3/src/rng/data.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/rng/data.rs -------------------------------------------------------------------------------- /esp32s3/src/rsa.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/rsa.rs -------------------------------------------------------------------------------- /esp32s3/src/rsa/idle.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/rsa/idle.rs -------------------------------------------------------------------------------- /esp32s3/src/rsa/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/rsa/mode.rs -------------------------------------------------------------------------------- /esp32s3/src/rtc_cntl.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/rtc_cntl.rs -------------------------------------------------------------------------------- /esp32s3/src/rtc_i2c.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/rtc_i2c.rs -------------------------------------------------------------------------------- /esp32s3/src/rtc_io.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/rtc_io.rs -------------------------------------------------------------------------------- /esp32s3/src/sdhost.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/sdhost.rs -------------------------------------------------------------------------------- /esp32s3/src/sens.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/sens.rs -------------------------------------------------------------------------------- /esp32s3/src/sha.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/sha.rs -------------------------------------------------------------------------------- /esp32s3/src/sha/busy.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/sha/busy.rs -------------------------------------------------------------------------------- /esp32s3/src/sha/mode.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/sha/mode.rs -------------------------------------------------------------------------------- /esp32s3/src/spi0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/spi0.rs -------------------------------------------------------------------------------- /esp32s3/src/spi0/ddr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/spi0/ddr.rs -------------------------------------------------------------------------------- /esp32s3/src/spi0/fsm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/spi0/fsm.rs -------------------------------------------------------------------------------- /esp32s3/src/spi1.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/spi1.rs -------------------------------------------------------------------------------- /esp32s3/src/spi1/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/spi1/cmd.rs -------------------------------------------------------------------------------- /esp32s3/src/spi1/ddr.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/spi1/ddr.rs -------------------------------------------------------------------------------- /esp32s3/src/spi1/fsm.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/spi1/fsm.rs -------------------------------------------------------------------------------- /esp32s3/src/spi1/w.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/spi1/w.rs -------------------------------------------------------------------------------- /esp32s3/src/spi2.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/spi2.rs -------------------------------------------------------------------------------- /esp32s3/src/spi2/cmd.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/spi2/cmd.rs -------------------------------------------------------------------------------- /esp32s3/src/spi2/w.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/spi2/w.rs -------------------------------------------------------------------------------- /esp32s3/src/system.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/system.rs -------------------------------------------------------------------------------- /esp32s3/src/systimer.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/systimer.rs -------------------------------------------------------------------------------- /esp32s3/src/timg0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/timg0.rs -------------------------------------------------------------------------------- /esp32s3/src/timg0/t.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/timg0/t.rs -------------------------------------------------------------------------------- /esp32s3/src/twai0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/twai0.rs -------------------------------------------------------------------------------- /esp32s3/src/uart0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/uart0.rs -------------------------------------------------------------------------------- /esp32s3/src/uart0/id.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/uart0/id.rs -------------------------------------------------------------------------------- /esp32s3/src/uhci0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/uhci0.rs -------------------------------------------------------------------------------- /esp32s3/src/usb0.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/usb0.rs -------------------------------------------------------------------------------- /esp32s3/src/usb0/hc.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/usb0/hc.rs -------------------------------------------------------------------------------- /esp32s3/src/usb_wrap.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/usb_wrap.rs -------------------------------------------------------------------------------- /esp32s3/src/wcl.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/wcl.rs -------------------------------------------------------------------------------- /esp32s3/src/wcl/cpu.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/wcl/cpu.rs -------------------------------------------------------------------------------- /esp32s3/src/xts_aes.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/esp32s3/src/xts_aes.rs -------------------------------------------------------------------------------- /xtask/Cargo.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/xtask/Cargo.toml -------------------------------------------------------------------------------- /xtask/rustfmt.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/xtask/rustfmt.toml -------------------------------------------------------------------------------- /xtask/src/main.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/esp-rs/esp-pacs/HEAD/xtask/src/main.rs --------------------------------------------------------------------------------