├── .bazelignore ├── .bazelrc ├── .bazelversion ├── .clang-format ├── .dockerignore ├── .flake8 ├── .gitattributes ├── .github ├── CODEOWNERS ├── ISSUE_TEMPLATE │ ├── chip-level-test.yml │ ├── darjeeling-issue.yml │ ├── general-issue.yml │ └── test-triage.yml ├── actions │ ├── download-partial-build-bin │ │ └── action.yml │ ├── prepare-env │ │ └── action.yml │ └── publish-bazel-test-results │ │ └── action.yml ├── dependabot.yml └── workflows │ ├── bitstream.yml │ ├── cherrypick.yml │ ├── ci.yml │ ├── fpga.yml │ ├── nightly.yml │ ├── pr_change_check.yml │ ├── private-ci.yml │ └── rerun.yml ├── .gitignore ├── .mdbookignore ├── .style.yapf ├── .svlint.toml ├── .svls.toml ├── BLOCKFILE ├── BUILD.bazel ├── CLA ├── COMMITTERS ├── CONTRIBUTING.md ├── LICENSE ├── MODULE.bazel ├── MODULE.bazel.lock ├── NOTICE ├── README.md ├── SECURITY.md ├── SUMMARY.md ├── apt-requirements.txt ├── bazelisk.sh ├── book.toml ├── ci ├── .bazelrc ├── BUILD ├── jobs │ ├── quick-lint.sh │ └── slow-lint.sh └── scripts │ ├── BUILD │ ├── README.md │ ├── build-docs.sh │ ├── check-ascii.sh │ ├── check-bazel-banned-rules.sh │ ├── check-bazel-tags.sh │ ├── check-cmdgen.sh │ ├── check-countermeasures.sh │ ├── check-generated.sh │ ├── check-licence-headers.sh │ ├── check-links.sh │ ├── check-lock-files.sh │ ├── check-module-ids.sh │ ├── check-no-bazelrc-site.sh │ ├── check-pr-changes-allowed.py │ ├── check-unrunnable-tests.sh │ ├── check-vendoring.sh │ ├── check_bazel_target_names.py │ ├── check_bazel_test_suites.py │ ├── check_dv_sw_images.py │ ├── check_dv_sw_images.sh │ ├── choose_vcs_parallel_builds.sh │ ├── clang-format.sh │ ├── exec-check.sh │ ├── get-bitstream-fragment-dir.bzl │ ├── get-bitstream-fragment-files-relative.bzl │ ├── get-bitstream-strategy.sh │ ├── include-guard.sh │ ├── incompatible_targets.cquery │ ├── lib │ ├── BUILD │ ├── bazel_query.py │ └── bazel_query_test.py │ ├── lint-commits.sh │ ├── mypy.sh │ ├── python-lint.sh │ ├── run-bazel-test-query.sh │ ├── run-english-breakfast-verilator-tests.sh │ ├── run-fpga-tests.sh │ ├── run-verilator-tests.sh │ ├── run_test.sh │ ├── rust-format.sh │ ├── show-env.sh │ ├── target-location.sh │ ├── test-airgapped-build.sh │ ├── test-empty-bitstream-cache.sh │ ├── utils.sh │ ├── validate_alert_classification.py │ ├── validate_testplans.sh │ ├── verible-format.sh │ ├── verible-lint.sh │ └── whitespace.sh ├── compile_flags.txt ├── doc ├── BUILD.bazel ├── contributing │ ├── README.md │ ├── bazel_notes.md │ ├── ci │ │ ├── README.md │ │ └── continuous_integration_overview.svg │ ├── detailed_contribution_guide │ │ ├── README.md │ │ └── contributing_code_flow_chart.svg │ ├── directory_structure.md │ ├── doc │ │ ├── README.md │ │ └── example_ip_block.md │ ├── dv │ │ ├── README.md │ │ ├── methodology │ │ │ ├── README.md │ │ │ ├── dv_method_multi_gate.svg │ │ │ └── dv_method_single_gate.svg │ │ └── sec_cm_dv_framework │ │ │ ├── README.md │ │ │ ├── diagram_of_block_that_contains_sec_cm_primitive.svg │ │ │ └── diagram_of_sec_cm_prim.svg │ ├── fpga │ │ ├── README.md │ │ ├── debugging_with_ila.md │ │ ├── get_a_board.md │ │ └── ref_manual_fpga.md │ ├── github_notes.md │ ├── hw │ │ ├── README.md │ │ ├── comportability │ │ │ ├── README.md │ │ │ ├── comportability_diagram_intr_hw.svg │ │ │ ├── comportability_diagram_peripheral.svg │ │ │ ├── event_intr_type.svg │ │ │ ├── ot_interrupt_arch.svg │ │ │ └── status_intr_type.svg │ │ ├── design.md │ │ ├── methodology.md │ │ ├── racl │ │ │ ├── README.md │ │ │ ├── connections.svg │ │ │ ├── implementation.svg │ │ │ └── racl.svg │ │ └── vendor.md │ ├── style_guides │ │ ├── README.md │ │ ├── asm_coding_style.md │ │ ├── c_cpp_coding_style.md │ │ ├── guidance_for_volatile.md │ │ ├── hjson_usage_style.md │ │ ├── markdown_usage_style.md │ │ ├── otbn_style_guide.md │ │ └── python_coding_style.md │ ├── sw │ │ ├── README.md │ │ ├── adding_python_depedencies.md │ │ ├── device_interface_functions.md │ │ └── otbn_sw.md │ └── system_list.md ├── getting_started │ ├── README.md │ ├── build_docs.md │ ├── build_sw.md │ ├── getting_started_workflow.svg │ ├── hyperdebug_setup.png │ ├── install_vivado │ │ ├── README.md │ │ └── features.png │ ├── setup_dv.md │ ├── setup_formal.md │ ├── setup_fpga.md │ ├── setup_verilator.md │ ├── tools-setup.md │ ├── unofficial │ │ ├── README.md │ │ └── fedora.md │ ├── using_openocd.md │ └── workflows.md ├── glossary.md ├── images │ ├── otboot.jpg │ ├── otbot.png │ ├── otlogo.png │ └── ottop.png ├── opentitan-logo.png ├── productarchitecture.md ├── project_governance │ ├── README.md │ ├── checklist │ │ ├── README.md │ │ ├── hw_checklist.md.tpl │ │ └── sw_checklist.md.tpl │ ├── code_of_conduct.md │ ├── committers.md │ ├── communications.md │ ├── corporate_cla.txt │ ├── development_stages.md │ ├── edit.md │ ├── governing_board.md │ ├── history.md │ ├── lowRISC.md │ ├── news.md │ ├── priority_definitions.md │ ├── project_milestone_definitions.md │ ├── rfc_approved.md │ ├── rfc_process.md │ ├── technical_committee.md │ ├── trademark.md │ ├── useraccounts.md │ └── working_group.md ├── rust_for_c_devs.md ├── sections │ ├── contributor.md │ ├── governance.md │ ├── opentitan.md │ ├── security.md │ ├── software.md │ ├── specification.md │ └── usecases.md ├── security │ ├── README.md │ ├── cryptolib │ │ ├── README.md │ │ ├── contributing.md │ │ ├── cryptolib_api.md │ │ ├── drbg_mechanism.png │ │ ├── nist_sec_strength_recommendations.png │ │ └── security.md │ ├── implementation_guidelines │ │ ├── README.md │ │ ├── hardware │ │ │ └── README.md │ │ └── reset_vs_non-reset_flops │ │ │ └── README.md │ ├── logical_security_model │ │ ├── README.md │ │ ├── logical_sec_model_fig1.svg │ │ ├── logical_sec_model_fig2.svg │ │ ├── logical_sec_model_fig3.svg │ │ ├── logical_sec_model_fig4.svg │ │ ├── logical_sec_model_fig5.svg │ │ ├── logical_sec_model_fig6.svg │ │ ├── logical_sec_model_fig7.svg │ │ ├── logical_sec_model_fig8.svg │ │ └── logical_sec_model_fig9.svg │ ├── specs │ │ ├── README.md │ │ ├── attestation │ │ │ ├── README.md │ │ │ ├── attestation_fig1.svg │ │ │ ├── attestation_fig2.svg │ │ │ └── attestation_fig3.svg │ │ ├── device_life_cycle │ │ │ ├── README.md │ │ │ └── device_life_cycle_fig1.svg │ │ ├── device_provisioning │ │ │ ├── README.md │ │ │ ├── img_ate_setup.svg │ │ │ ├── img_ecies_decryption.svg │ │ │ ├── img_ecies_encryption.svg │ │ │ ├── img_provisioning_injection.svg │ │ │ ├── img_provisioning_overview.svg │ │ │ ├── img_provisioning_owner.svg │ │ │ ├── img_provisioning_owner_injection.svg │ │ │ └── img_provisioning_self_gen.svg │ │ ├── documents.svg │ │ ├── firmware_update │ │ │ └── README.md │ │ ├── identities_and_root_keys │ │ │ ├── README.md │ │ │ ├── identities_and_root_keys_DICE_fig1b.svg │ │ │ ├── identities_and_root_keys_fig1.svg │ │ │ ├── identities_and_root_keys_fig2.svg │ │ │ ├── identities_and_root_keys_fig3.svg │ │ │ ├── identities_and_root_keys_fig4.svg │ │ │ └── identities_and_root_keys_fig5.svg │ │ ├── ownership_transfer │ │ │ ├── README.md │ │ │ ├── ownership_transfer_fig1.svg │ │ │ ├── ownership_transfer_fig2.svg │ │ │ ├── ownership_transfer_fig3.svg │ │ │ └── ownership_transfer_fig4.svg │ │ └── secure_boot │ │ │ ├── README.md │ │ │ ├── flash_layout.svg │ │ │ └── secure_boot_flow.svg │ └── threat_model │ │ └── README.md └── use_cases │ ├── README.md │ ├── platform_integrity_module │ ├── README.md │ └── use_cases_fig1.svg │ ├── tpm │ └── README.md │ └── u2f │ └── README.md ├── hw ├── BUILD ├── Makefile ├── README.md ├── bitstream │ ├── BUILD │ ├── README.md │ ├── cw340 │ │ └── BUILD │ ├── hyperdebug │ │ └── BUILD │ ├── universal │ │ ├── BUILD │ │ └── skip.bit │ └── vivado │ │ └── BUILD ├── cdc │ └── tools │ │ ├── dvsim │ │ ├── cdc.mk │ │ ├── common_cdc_cfg.hjson │ │ └── meridiancdc.hjson │ │ └── meridiancdc │ │ └── run-cdc.tcl ├── check_tool_requirements.core ├── check_tool_requirements.py ├── data │ └── common_project_cfg.hjson ├── doc │ └── cores.md ├── dv │ ├── BUILD │ ├── README.md │ ├── doc │ │ └── dv_doc_template.md │ ├── dpi │ │ ├── common │ │ │ └── tcp_server │ │ │ │ ├── tcp_server.c │ │ │ │ ├── tcp_server.core │ │ │ │ └── tcp_server.h │ │ ├── dmidpi │ │ │ ├── README.md │ │ │ ├── dmidpi.c │ │ │ ├── dmidpi.core │ │ │ ├── dmidpi.h │ │ │ ├── dmidpi.sv │ │ │ └── dmidpi_sv.core │ │ ├── dpi_sim_cfg.hjson │ │ ├── gpiodpi │ │ │ ├── gpiodpi.c │ │ │ ├── gpiodpi.core │ │ │ ├── gpiodpi.h │ │ │ ├── gpiodpi.sv │ │ │ └── gpiodpi_sv.core │ │ ├── jtagdpi │ │ │ ├── README.md │ │ │ ├── jtagdpi.c │ │ │ ├── jtagdpi.core │ │ │ ├── jtagdpi.h │ │ │ ├── jtagdpi.sv │ │ │ └── jtagdpi_sv.core │ │ ├── spidpi │ │ │ ├── monitor_spi.c │ │ │ ├── spidpi.c │ │ │ ├── spidpi.core │ │ │ ├── spidpi.h │ │ │ ├── spidpi.sv │ │ │ └── spidpi_sv.core │ │ ├── uartdpi │ │ │ ├── uartdpi.c │ │ │ ├── uartdpi.core │ │ │ ├── uartdpi.h │ │ │ ├── uartdpi.sv │ │ │ └── uartdpi_sv.core │ │ └── usbdpi │ │ │ ├── expected-gpio0-usb0.txt │ │ │ ├── test_crc.c │ │ │ ├── usb_crc.c │ │ │ ├── usb_monitor.c │ │ │ ├── usb_monitor.h │ │ │ ├── usb_transfer.c │ │ │ ├── usb_transfer.h │ │ │ ├── usb_utils.c │ │ │ ├── usb_utils.h │ │ │ ├── usbdpi.c │ │ │ ├── usbdpi.core │ │ │ ├── usbdpi.h │ │ │ ├── usbdpi.sv │ │ │ ├── usbdpi_stream.c │ │ │ ├── usbdpi_stream.h │ │ │ ├── usbdpi_sv.core │ │ │ ├── usbdpi_test.c │ │ │ └── usbdpi_test.h │ ├── sv │ │ ├── BUILD │ │ ├── README.md │ │ ├── alert_esc_agent │ │ │ ├── README.md │ │ │ ├── alert_esc_agent.core │ │ │ ├── alert_esc_agent.sv │ │ │ ├── alert_esc_agent_cfg.sv │ │ │ ├── alert_esc_agent_cov.sv │ │ │ ├── alert_esc_agent_pkg.sv │ │ │ ├── alert_esc_base_driver.sv │ │ │ ├── alert_esc_base_monitor.sv │ │ │ ├── alert_esc_if.sv │ │ │ ├── alert_esc_probe_if.sv │ │ │ ├── alert_esc_seq_item.sv │ │ │ ├── alert_esc_sequencer.sv │ │ │ ├── alert_monitor.sv │ │ │ ├── alert_receiver_driver.sv │ │ │ ├── alert_sender_driver.sv │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── alert_agent_additional_testplan.hjson │ │ │ │ ├── alert_agent_basic_testplan.hjson │ │ │ │ ├── esc_agent_additional_testplan.hjson │ │ │ │ └── esc_agent_basic_testplan.hjson │ │ │ ├── esc_monitor.sv │ │ │ ├── esc_receiver_driver.sv │ │ │ ├── esc_sender_driver.sv │ │ │ └── seq_lib │ │ │ │ ├── alert_receiver_alert_rsp_seq.sv │ │ │ │ ├── alert_receiver_base_seq.sv │ │ │ │ ├── alert_receiver_ping_seq.sv │ │ │ │ ├── alert_receiver_seq.sv │ │ │ │ ├── alert_sender_base_seq.sv │ │ │ │ ├── alert_sender_ping_rsp_seq.sv │ │ │ │ ├── alert_sender_seq.sv │ │ │ │ ├── esc_receiver_base_seq.sv │ │ │ │ └── esc_receiver_esc_rsp_seq.sv │ │ ├── bus_params_pkg │ │ │ ├── README.md │ │ │ ├── bus_params_pkg.core │ │ │ └── bus_params_pkg.sv │ │ ├── cip_lib │ │ │ ├── README.md │ │ │ ├── cip_base_env.sv │ │ │ ├── cip_base_env_cfg.sv │ │ │ ├── cip_base_env_cov.sv │ │ │ ├── cip_base_pkg.sv │ │ │ ├── cip_base_scoreboard.sv │ │ │ ├── cip_base_test.sv │ │ │ ├── cip_base_virtual_sequencer.sv │ │ │ ├── cip_lc_tx_cov_if.sv │ │ │ ├── cip_lib.core │ │ │ ├── cip_macros.svh │ │ │ ├── cip_mubi_cov_if.sv │ │ │ ├── cip_mubi_cov_wrapper.sv │ │ │ ├── doc │ │ │ │ ├── env.svg │ │ │ │ └── tb.svg │ │ │ └── seq_lib │ │ │ │ ├── cip_base_vseq.sv │ │ │ │ ├── cip_base_vseq__sec_cm_fi.svh │ │ │ │ ├── cip_base_vseq__shadow_reg_errors.svh │ │ │ │ ├── cip_base_vseq__tl_errors.svh │ │ │ │ ├── cip_seq_list.sv │ │ │ │ ├── cip_tl_device_seq.sv │ │ │ │ ├── cip_tl_host_single_seq.sv │ │ │ │ └── cip_tl_seq_item.sv │ │ ├── common_ifs │ │ │ ├── README.md │ │ │ ├── clk_if.sv │ │ │ ├── clk_rst_if.sv │ │ │ ├── common_ifs.core │ │ │ ├── common_ifs_pkg.sv │ │ │ ├── entropy_subsys_fifo_exception_if.core │ │ │ ├── entropy_subsys_fifo_exception_if.sv │ │ │ ├── entropy_subsys_fifo_exception_pkg.sv │ │ │ ├── pins_if.sv │ │ │ ├── pins_if.svg │ │ │ ├── pins_ifs.core │ │ │ ├── rst_shadowed_if.core │ │ │ └── rst_shadowed_if.sv │ │ ├── csr_utils │ │ │ ├── README.md │ │ │ ├── csr_seq_lib.sv │ │ │ ├── csr_utils.core │ │ │ └── csr_utils_pkg.sv │ │ ├── csrng_agent │ │ │ ├── README.md │ │ │ ├── csrng_agent.core │ │ │ ├── csrng_agent.sv │ │ │ ├── csrng_agent_cfg.sv │ │ │ ├── csrng_agent_cov.sv │ │ │ ├── csrng_agent_pkg.sv │ │ │ ├── csrng_device_driver.sv │ │ │ ├── csrng_driver.sv │ │ │ ├── csrng_host_driver.sv │ │ │ ├── csrng_if.sv │ │ │ ├── csrng_item.sv │ │ │ ├── csrng_monitor.sv │ │ │ ├── csrng_sequencer.sv │ │ │ └── seq_lib │ │ │ │ ├── csrng_base_seq.sv │ │ │ │ ├── csrng_device_seq.sv │ │ │ │ ├── csrng_host_seq.sv │ │ │ │ └── csrng_seq_list.sv │ │ ├── dv_base_reg │ │ │ ├── csr_excl_item.sv │ │ │ ├── dv_base_lockable_field_cov.sv │ │ │ ├── dv_base_mem.sv │ │ │ ├── dv_base_mubi_cov.sv │ │ │ ├── dv_base_reg.core │ │ │ ├── dv_base_reg.sv │ │ │ ├── dv_base_reg_block.sv │ │ │ ├── dv_base_reg_field.sv │ │ │ ├── dv_base_reg_map.sv │ │ │ ├── dv_base_reg_pkg.sv │ │ │ └── dv_base_shadowed_field_cov.sv │ │ ├── dv_lib │ │ │ ├── README.md │ │ │ ├── bit_toggle_cg_wrap.sv │ │ │ ├── dv_base_agent.sv │ │ │ ├── dv_base_agent_cfg.sv │ │ │ ├── dv_base_agent_cov.sv │ │ │ ├── dv_base_driver.sv │ │ │ ├── dv_base_env.sv │ │ │ ├── dv_base_env_cfg.sv │ │ │ ├── dv_base_env_cov.sv │ │ │ ├── dv_base_monitor.sv │ │ │ ├── dv_base_scoreboard.sv │ │ │ ├── dv_base_seq.sv │ │ │ ├── dv_base_sequencer.sv │ │ │ ├── dv_base_test.sv │ │ │ ├── dv_base_virtual_sequencer.sv │ │ │ ├── dv_base_vseq.sv │ │ │ ├── dv_lib.core │ │ │ └── dv_lib_pkg.sv │ │ ├── dv_utils │ │ │ ├── README.md │ │ │ ├── dv_fcov_macros.core │ │ │ ├── dv_fcov_macros.svh │ │ │ ├── dv_macros.core │ │ │ ├── dv_macros.svh │ │ │ ├── dv_report_catcher.sv │ │ │ ├── dv_report_server.sv │ │ │ ├── dv_test_status.core │ │ │ ├── dv_test_status_pkg.sv │ │ │ ├── dv_utils.core │ │ │ ├── dv_utils_pkg.sv │ │ │ └── dv_vif_wrap.sv │ │ ├── entropy_src_xht_agent │ │ │ ├── entropy_src_xht_agent.core │ │ │ ├── entropy_src_xht_agent.sv │ │ │ ├── entropy_src_xht_agent_cfg.sv │ │ │ ├── entropy_src_xht_agent_pkg.sv │ │ │ ├── entropy_src_xht_device_driver.sv │ │ │ ├── entropy_src_xht_if.sv │ │ │ ├── entropy_src_xht_item.sv │ │ │ ├── entropy_src_xht_monitor.sv │ │ │ ├── entropy_src_xht_sequencer.sv │ │ │ └── seq_lib │ │ │ │ ├── entropy_src_xht_base_device_seq.sv │ │ │ │ └── entropy_src_xht_seq_list.sv │ │ ├── flash_phy_prim_agent │ │ │ ├── README.md │ │ │ ├── flash_phy_prim_agent.core │ │ │ ├── flash_phy_prim_agent.sv │ │ │ ├── flash_phy_prim_agent_cfg.sv │ │ │ ├── flash_phy_prim_agent_cov.sv │ │ │ ├── flash_phy_prim_agent_pkg.sv │ │ │ ├── flash_phy_prim_driver.sv │ │ │ ├── flash_phy_prim_if.sv │ │ │ ├── flash_phy_prim_item.sv │ │ │ ├── flash_phy_prim_monitor.sv │ │ │ └── seq_lib │ │ │ │ ├── flash_phy_prim_base_seq.sv │ │ │ │ └── flash_phy_prim_seq_list.sv │ │ ├── i2c_agent │ │ │ ├── README.md │ │ │ ├── i2c_acqdata_item.sv │ │ │ ├── i2c_agent.core │ │ │ ├── i2c_agent.sv │ │ │ ├── i2c_agent_cfg.sv │ │ │ ├── i2c_agent_cov.sv │ │ │ ├── i2c_agent_pkg.sv │ │ │ ├── i2c_driver.sv │ │ │ ├── i2c_fdata_item.sv │ │ │ ├── i2c_if.sv │ │ │ ├── i2c_item.sv │ │ │ ├── i2c_monitor.sv │ │ │ ├── i2c_sequencer.sv │ │ │ └── seq_lib │ │ │ │ ├── i2c_base_seq.sv │ │ │ │ ├── i2c_controller_base_seq.sv │ │ │ │ ├── i2c_device_response_seq.sv │ │ │ │ ├── i2c_seq_list.sv │ │ │ │ ├── i2c_target_base_seq.sv │ │ │ │ └── i2c_target_may_nack_seq.sv │ │ ├── jtag_agent │ │ │ ├── README.md │ │ │ ├── doc │ │ │ │ └── block_diagram.svg │ │ │ ├── jtag_agent.core │ │ │ ├── jtag_agent.sv │ │ │ ├── jtag_agent_cfg.sv │ │ │ ├── jtag_agent_cov.sv │ │ │ ├── jtag_agent_pkg.sv │ │ │ ├── jtag_driver.sv │ │ │ ├── jtag_dtm_reg_adapter.sv │ │ │ ├── jtag_dtm_reg_block.sv │ │ │ ├── jtag_if.sv │ │ │ ├── jtag_item.sv │ │ │ ├── jtag_mon_if.sv │ │ │ ├── jtag_monitor.sv │ │ │ └── jtag_seq_lib.sv │ │ ├── jtag_dmi_agent │ │ │ ├── README.md │ │ │ ├── doc │ │ │ │ └── jtag_dmi_agent.svg │ │ │ ├── jtag_dmi.hjson │ │ │ ├── jtag_dmi_agent.core │ │ │ ├── jtag_dmi_agent_pkg.sv │ │ │ ├── jtag_dmi_item.sv │ │ │ ├── jtag_dmi_monitor.sv │ │ │ ├── jtag_dmi_reg_block.sv │ │ │ ├── jtag_dmi_reg_frontdoor.sv │ │ │ ├── jtag_rv_debugger.sv │ │ │ ├── jtag_rv_debugger_pkg.sv │ │ │ ├── sba_access_item.sv │ │ │ ├── sba_access_monitor.sv │ │ │ └── sba_access_reg_frontdoor.sv │ │ ├── jtag_riscv_agent │ │ │ ├── README.md │ │ │ ├── jtag_riscv_agent.core │ │ │ ├── jtag_riscv_agent.sv │ │ │ ├── jtag_riscv_agent_cfg.sv │ │ │ ├── jtag_riscv_agent_cov.sv │ │ │ ├── jtag_riscv_agent_pkg.sv │ │ │ ├── jtag_riscv_driver.sv │ │ │ ├── jtag_riscv_item.sv │ │ │ ├── jtag_riscv_monitor.sv │ │ │ ├── jtag_riscv_reg_adapter.sv │ │ │ ├── jtag_riscv_sequencer.sv │ │ │ └── seq_lib │ │ │ │ ├── jtag_riscv_base_seq.sv │ │ │ │ ├── jtag_riscv_csr_seq.sv │ │ │ │ ├── jtag_riscv_dm_activation_seq.sv │ │ │ │ └── jtag_riscv_seq_list.sv │ │ ├── key_sideload_agent │ │ │ ├── README.md │ │ │ ├── key_sideload_agent.core │ │ │ ├── key_sideload_agent.sv │ │ │ ├── key_sideload_agent_cfg.sv │ │ │ ├── key_sideload_agent_cov.sv │ │ │ ├── key_sideload_agent_pkg.sv │ │ │ ├── key_sideload_driver.sv │ │ │ ├── key_sideload_if.sv │ │ │ ├── key_sideload_item.sv │ │ │ ├── key_sideload_monitor.sv │ │ │ ├── key_sideload_sequencer.sv │ │ │ └── seq_lib │ │ │ │ ├── key_sideload_base_seq.sv │ │ │ │ ├── key_sideload_seq_list.sv │ │ │ │ └── key_sideload_set_seq.sv │ │ ├── kmac_app_agent │ │ │ ├── README.md │ │ │ ├── kmac_app_agent.core │ │ │ ├── kmac_app_agent.sv │ │ │ ├── kmac_app_agent_cfg.sv │ │ │ ├── kmac_app_agent_cov.sv │ │ │ ├── kmac_app_agent_pkg.sv │ │ │ ├── kmac_app_device_driver.sv │ │ │ ├── kmac_app_driver.sv │ │ │ ├── kmac_app_host_driver.sv │ │ │ ├── kmac_app_intf.sv │ │ │ ├── kmac_app_item.sv │ │ │ ├── kmac_app_monitor.sv │ │ │ ├── kmac_app_sequencer.sv │ │ │ └── seq_lib │ │ │ │ ├── kmac_app_base_seq.sv │ │ │ │ ├── kmac_app_device_seq.sv │ │ │ │ ├── kmac_app_host_seq.sv │ │ │ │ └── kmac_app_seq_list.sv │ │ ├── mem_bkdr_scb │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ └── mem_access_testplan.hjson │ │ │ ├── mem_bkdr_scb.core │ │ │ ├── mem_bkdr_scb.sv │ │ │ └── mem_bkdr_scb_pkg.sv │ │ ├── mem_bkdr_util │ │ │ ├── README.md │ │ │ ├── mem_bkdr_util.core │ │ │ ├── mem_bkdr_util.sv │ │ │ ├── mem_bkdr_util_pkg.sv │ │ │ └── mem_bkdr_util_row_adapter.sv │ │ ├── mem_model │ │ │ ├── README.md │ │ │ ├── mem_model.core │ │ │ ├── mem_model.sv │ │ │ └── mem_model_pkg.sv │ │ ├── mgr_lib │ │ │ ├── clkmgr_pwrmgr_sva_if.core │ │ │ ├── clkmgr_pwrmgr_sva_if.sv │ │ │ ├── pwrmgr_rstmgr_sva_if.core │ │ │ └── pwrmgr_rstmgr_sva_if.sv │ │ ├── pattgen_agent │ │ │ ├── README.md │ │ │ ├── pattgen_agent.core │ │ │ ├── pattgen_agent.sv │ │ │ ├── pattgen_agent_cfg.sv │ │ │ ├── pattgen_agent_cov.sv │ │ │ ├── pattgen_agent_pkg.sv │ │ │ ├── pattgen_driver.sv │ │ │ ├── pattgen_if.sv │ │ │ ├── pattgen_item.sv │ │ │ └── pattgen_monitor.sv │ │ ├── push_pull_agent │ │ │ ├── README.md │ │ │ ├── push_pull_agent.core │ │ │ ├── push_pull_agent.sv │ │ │ ├── push_pull_agent_cfg.sv │ │ │ ├── push_pull_agent_cov.sv │ │ │ ├── push_pull_agent_pkg.sv │ │ │ ├── push_pull_driver_lib.sv │ │ │ ├── push_pull_if.sv │ │ │ ├── push_pull_item.sv │ │ │ ├── push_pull_monitor.sv │ │ │ ├── push_pull_sequencer.sv │ │ │ └── seq_lib │ │ │ │ ├── push_pull_base_seq.sv │ │ │ │ ├── push_pull_device_seq.sv │ │ │ │ ├── push_pull_host_seq.sv │ │ │ │ ├── push_pull_indefinite_host_seq.sv │ │ │ │ └── push_pull_seq_list.sv │ │ ├── pwm_monitor │ │ │ ├── README.md │ │ │ ├── pwm_if.sv │ │ │ ├── pwm_item.sv │ │ │ ├── pwm_monitor.core │ │ │ ├── pwm_monitor.sv │ │ │ ├── pwm_monitor_cfg.sv │ │ │ └── pwm_monitor_pkg.sv │ │ ├── rng_agent │ │ │ ├── README.md │ │ │ ├── rng_agent.core │ │ │ ├── rng_agent.sv │ │ │ ├── rng_agent_cfg.sv │ │ │ ├── rng_agent_cov.sv │ │ │ ├── rng_agent_pkg.sv │ │ │ ├── rng_driver.sv │ │ │ ├── rng_if.sv │ │ │ ├── rng_item.sv │ │ │ ├── rng_monitor.sv │ │ │ └── seq_lib │ │ │ │ ├── rng_base_seq.sv │ │ │ │ └── rng_seq_list.sv │ │ ├── scoreboard │ │ │ ├── README.md │ │ │ ├── scoreboard.core │ │ │ ├── scoreboard.sv │ │ │ ├── scoreboard_pkg.sv │ │ │ └── scoreboard_queue.sv │ │ ├── sec_cm │ │ │ ├── prim_count_if.sv │ │ │ ├── prim_double_lfsr_if.sv │ │ │ ├── prim_onehot_check_if.sv │ │ │ ├── prim_singleton_fifo_if.sv │ │ │ ├── prim_sparse_fsm_flop_if.sv │ │ │ ├── sec_cm.core │ │ │ ├── sec_cm_base_if_proxy.sv │ │ │ ├── sec_cm_pkg.sv │ │ │ ├── sec_cm_prim_count_bind.sv │ │ │ ├── sec_cm_prim_double_lfsr_bind.sv │ │ │ ├── sec_cm_prim_onehot_check_bind.sv │ │ │ ├── sec_cm_prim_singleton_fifo_bind.sv │ │ │ └── sec_cm_prim_sparse_fsm_flop_bind.sv │ │ ├── sim_sram │ │ │ ├── README.md │ │ │ ├── doc │ │ │ │ └── sim_sram.svg │ │ │ ├── sim_sram.core │ │ │ ├── sim_sram.sv │ │ │ ├── sim_sram_if.sv │ │ │ └── tlul_sink.sv │ │ ├── spi_agent │ │ │ ├── README.md │ │ │ ├── seq_lib │ │ │ │ ├── spi_base_seq.sv │ │ │ │ ├── spi_device_cmd_rsp_seq.sv │ │ │ │ ├── spi_device_dma_seq.sv │ │ │ │ ├── spi_device_flash_seq.sv │ │ │ │ ├── spi_device_seq.sv │ │ │ │ ├── spi_host_dummy_seq.sv │ │ │ │ ├── spi_host_flash_seq.sv │ │ │ │ ├── spi_host_seq.sv │ │ │ │ ├── spi_host_tpm_seq.sv │ │ │ │ └── spi_seq_list.sv │ │ │ ├── spi_agent.core │ │ │ ├── spi_agent.sv │ │ │ ├── spi_agent_cfg.sv │ │ │ ├── spi_agent_cov.sv │ │ │ ├── spi_agent_pkg.sv │ │ │ ├── spi_device_driver.sv │ │ │ ├── spi_driver.sv │ │ │ ├── spi_flash_cmd_info.sv │ │ │ ├── spi_host_driver.sv │ │ │ ├── spi_if.sv │ │ │ ├── spi_item.sv │ │ │ ├── spi_monitor.sv │ │ │ └── spi_sequencer.sv │ │ ├── str_utils │ │ │ ├── README.md │ │ │ ├── str_utils.core │ │ │ └── str_utils_pkg.sv │ │ ├── sw_logger_if │ │ │ ├── sw_logger_if.core │ │ │ └── sw_logger_if.sv │ │ ├── sw_test_status │ │ │ ├── sw_test_status.core │ │ │ ├── sw_test_status_if.sv │ │ │ └── sw_test_status_pkg.sv │ │ ├── test_vectors │ │ │ ├── README.md │ │ │ ├── test_vectors.core │ │ │ ├── test_vectors_pkg.sv │ │ │ └── vectors │ │ │ │ ├── hmac │ │ │ │ ├── HMAC_RFC4868.rsp │ │ │ │ ├── HMAC_SHA256.rsp │ │ │ │ ├── HMAC_SHA384.rsp │ │ │ │ └── HMAC_SHA512.rsp │ │ │ │ ├── sha │ │ │ │ ├── sha256 │ │ │ │ │ ├── SHA256LongMsg.rsp │ │ │ │ │ └── SHA256ShortMsg.rsp │ │ │ │ ├── sha3 │ │ │ │ │ ├── SHA3_224LongMsg.rsp │ │ │ │ │ ├── SHA3_224ShortMsg.rsp │ │ │ │ │ ├── SHA3_256LongMsg.rsp │ │ │ │ │ ├── SHA3_256ShortMsg.rsp │ │ │ │ │ ├── SHA3_384LongMsg.rsp │ │ │ │ │ ├── SHA3_384ShortMsg.rsp │ │ │ │ │ ├── SHA3_512LongMsg.rsp │ │ │ │ │ └── SHA3_512ShortMsg.rsp │ │ │ │ ├── sha384 │ │ │ │ │ ├── SHA384LongMsg.rsp │ │ │ │ │ └── SHA384ShortMsg.rsp │ │ │ │ └── sha512 │ │ │ │ │ ├── SHA512LongMsg.rsp │ │ │ │ │ └── SHA512ShortMsg.rsp │ │ │ │ └── xof │ │ │ │ ├── cshake │ │ │ │ ├── CSHAKE128Ex1.rsp │ │ │ │ └── CSHAKE256Ex1.rsp │ │ │ │ ├── kmac │ │ │ │ ├── KMAC128Ex1.rsp │ │ │ │ ├── KMAC128XOFEx1.rsp │ │ │ │ ├── KMAC256Ex1.rsp │ │ │ │ └── KMAC256XOFEx1.rsp │ │ │ │ └── shake │ │ │ │ ├── SHAKE128LongMsg.rsp │ │ │ │ ├── SHAKE128ShortMsg.rsp │ │ │ │ ├── SHAKE128VariableOut.rsp │ │ │ │ ├── SHAKE256LongMsg.rsp │ │ │ │ ├── SHAKE256ShortMsg.rsp │ │ │ │ └── SHAKE256VariableOut.rsp │ │ ├── tl_agent │ │ │ ├── README.md │ │ │ ├── dv │ │ │ │ ├── env │ │ │ │ │ ├── seq_lib │ │ │ │ │ │ ├── tl_agent_base_vseq.sv │ │ │ │ │ │ └── tl_agent_vseq_list.sv │ │ │ │ │ ├── tl_agent_env.core │ │ │ │ │ ├── tl_agent_env.sv │ │ │ │ │ ├── tl_agent_env_cfg.sv │ │ │ │ │ ├── tl_agent_env_pkg.sv │ │ │ │ │ ├── tl_agent_scoreboard.sv │ │ │ │ │ └── tl_agent_virtual_sequencer.sv │ │ │ │ ├── tb │ │ │ │ │ └── tb.sv │ │ │ │ ├── tests │ │ │ │ │ ├── tl_agent_base_test.sv │ │ │ │ │ ├── tl_agent_test.core │ │ │ │ │ └── tl_agent_test_pkg.sv │ │ │ │ ├── tl_agent_sim.core │ │ │ │ └── tl_agent_sim_cfg.hjson │ │ │ ├── seq_lib │ │ │ │ ├── tl_device_seq.sv │ │ │ │ ├── tl_host_base_seq.sv │ │ │ │ ├── tl_host_custom_seq.sv │ │ │ │ ├── tl_host_protocol_err_seq.sv │ │ │ │ ├── tl_host_seq.sv │ │ │ │ ├── tl_host_single_seq.sv │ │ │ │ └── tl_seq_list.sv │ │ │ ├── tl_agent.core │ │ │ ├── tl_agent.sv │ │ │ ├── tl_agent_cfg.sv │ │ │ ├── tl_agent_cov.sv │ │ │ ├── tl_agent_pkg.sv │ │ │ ├── tl_device_driver.sv │ │ │ ├── tl_host_driver.sv │ │ │ ├── tl_if.sv │ │ │ ├── tl_monitor.sv │ │ │ ├── tl_reg_adapter.sv │ │ │ ├── tl_seq_item.sv │ │ │ └── tl_sequencer.sv │ │ ├── uart_agent │ │ │ ├── README.md │ │ │ ├── seq_lib │ │ │ │ ├── uart_base_seq.sv │ │ │ │ ├── uart_default_seq.sv │ │ │ │ ├── uart_seq.sv │ │ │ │ └── uart_seq_list.sv │ │ │ ├── uart_agent.core │ │ │ ├── uart_agent.sv │ │ │ ├── uart_agent_cfg.sv │ │ │ ├── uart_agent_cov.sv │ │ │ ├── uart_agent_pkg.sv │ │ │ ├── uart_driver.sv │ │ │ ├── uart_if.sv │ │ │ ├── uart_item.sv │ │ │ ├── uart_logger.sv │ │ │ ├── uart_monitor.sv │ │ │ └── uart_sequencer.sv │ │ └── usb20_agent │ │ │ ├── README.md │ │ │ ├── seq_lib │ │ │ ├── usb20_base_seq.sv │ │ │ └── usb20_seq_list.sv │ │ │ ├── usb20_agent.core │ │ │ ├── usb20_agent.sv │ │ │ ├── usb20_agent_cfg.sv │ │ │ ├── usb20_agent_cov.sv │ │ │ ├── usb20_agent_pkg.sv │ │ │ ├── usb20_block_if.sv │ │ │ ├── usb20_device_driver.sv │ │ │ ├── usb20_driver.sv │ │ │ ├── usb20_host_driver.sv │ │ │ ├── usb20_if.sv │ │ │ ├── usb20_item.sv │ │ │ ├── usb20_monitor.sv │ │ │ ├── usb20_usbdpi.core │ │ │ └── usb20_usbdpi.sv │ ├── tools │ │ ├── README.md │ │ ├── common.tcl │ │ ├── dvsim │ │ │ ├── bazel.hjson │ │ │ ├── common_modes.hjson │ │ │ ├── common_sim_cfg.hjson │ │ │ ├── dsim.hjson │ │ │ ├── fusesoc.hjson │ │ │ ├── questa.hjson │ │ │ ├── riviera.hjson │ │ │ ├── sim.mk │ │ │ ├── testplans │ │ │ │ ├── BUILD │ │ │ │ ├── alert_test_testplan.hjson │ │ │ │ ├── csr_testplan.hjson │ │ │ │ ├── fpv_csr_testplan.hjson │ │ │ │ ├── intr_test_testplan.hjson │ │ │ │ ├── mem_testplan.hjson │ │ │ │ ├── passthru_mem_intg_testplan.hjson │ │ │ │ ├── racl_testplan.hjson │ │ │ │ ├── sec_cm_count_testplan.hjson │ │ │ │ ├── sec_cm_double_lfsr_testplan.hjson │ │ │ │ ├── sec_cm_fsm_testplan.hjson │ │ │ │ ├── sec_cm_one_hot_testplan.hjson │ │ │ │ ├── shadow_reg_errors_testplan.hjson │ │ │ │ ├── stress_all_with_reset_testplan.hjson │ │ │ │ ├── tl_device_access_types_testplan.hjson │ │ │ │ └── tl_device_access_types_wo_intg_testplan.hjson │ │ │ ├── tests │ │ │ │ ├── alert_test.hjson │ │ │ │ ├── csr_tests.hjson │ │ │ │ ├── intr_test.hjson │ │ │ │ ├── mem_tests.hjson │ │ │ │ ├── passthru_mem_intg_tests.hjson │ │ │ │ ├── sec_cm_tests.hjson │ │ │ │ ├── shadow_reg_errors_tests.hjson │ │ │ │ ├── stress_all_test.hjson │ │ │ │ ├── stress_tests.hjson │ │ │ │ └── tl_access_tests.hjson │ │ │ ├── vcs.hjson │ │ │ ├── verilator.hjson │ │ │ └── xcelium.hjson │ │ ├── questa │ │ │ └── sim.tcl │ │ ├── ralgen │ │ │ ├── README.md │ │ │ ├── ralgen.core │ │ │ └── ralgen.py │ │ ├── riviera │ │ │ └── riviera_run.do │ │ ├── sim.tcl │ │ ├── vcs │ │ │ ├── common_cov_excl.cfg │ │ │ ├── cover.cfg │ │ │ ├── cover_reg_top.cfg │ │ │ ├── fsm_reset_cov.cfg │ │ │ ├── unr.cfg │ │ │ └── xprop.cfg │ │ ├── waves.tcl │ │ └── xcelium │ │ │ ├── common.ccf │ │ │ ├── common_cov_excl.tcl │ │ │ ├── cov_merge.tcl │ │ │ ├── cov_report.tcl │ │ │ ├── cover.ccf │ │ │ ├── cover_reg_top.ccf │ │ │ ├── cover_reg_top_toggle_excl │ │ │ └── unr.cfg │ └── verilator │ │ ├── README.md │ │ ├── cpp │ │ ├── dpi_memutil.cc │ │ ├── dpi_memutil.h │ │ ├── ecc32_mem_area.cc │ │ ├── ecc32_mem_area.h │ │ ├── mem_area.cc │ │ ├── mem_area.h │ │ ├── ranged_map.h │ │ ├── scrambled_ecc32_mem_area.cc │ │ ├── scrambled_ecc32_mem_area.h │ │ ├── sv_scoped.cc │ │ ├── sv_scoped.h │ │ ├── verilator_memutil.cc │ │ └── verilator_memutil.h │ │ ├── memutil_dpi.core │ │ ├── memutil_dpi_scrambled.core │ │ ├── memutil_dpi_scrambled_opts.hjson │ │ ├── memutil_verilator.core │ │ └── simutil_verilator │ │ ├── cpp │ │ ├── sim_ctrl_extension.h │ │ ├── verilated_toplevel.cc │ │ ├── verilated_toplevel.h │ │ ├── verilator_sim_ctrl.cc │ │ └── verilator_sim_ctrl.h │ │ └── simutil_verilator.core ├── formal │ ├── README.md │ ├── lec_sv2v.do │ ├── rtl_diff │ ├── rtl_diff.do │ ├── rtl_diff_all │ └── tools │ │ ├── csr_assert_gen │ │ ├── csr_assert_gen.core │ │ └── csr_assert_gen.py │ │ ├── dvsim │ │ ├── common_conn_cfg.hjson │ │ ├── common_formal_cfg.hjson │ │ ├── common_fpv_cfg.hjson │ │ └── formal.mk │ │ ├── jaspergold │ │ ├── conn.tcl │ │ ├── fpv.tcl │ │ ├── jaspergold.hjson │ │ ├── jaspergold_common_message_process.tcl │ │ ├── parse-formal-report.py │ │ └── synthesis_optimized.tcl │ │ └── vcformal │ │ ├── fpv.tcl │ │ ├── parse-formal-report.py │ │ ├── vcf_dvsim_report.tcl │ │ ├── vcf_message_config.tcl │ │ └── vcformal.hjson ├── ip │ ├── BUILD │ ├── README.md │ ├── adc_ctrl │ │ ├── BUILD │ │ ├── README.md │ │ ├── adc_ctrl.core │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── adc_ctrl.hjson │ │ │ ├── adc_ctrl_sec_cm_testplan.hjson │ │ │ └── adc_ctrl_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── adc_overview.svg │ │ │ ├── checklist.md │ │ │ ├── debug_cable_regions.svg │ │ │ ├── interfaces.md │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── adc_ctrl_sim.core │ │ │ ├── adc_ctrl_sim_cfg.hjson │ │ │ ├── cov │ │ │ │ ├── adc_ctrl_core_cov_if.sv │ │ │ │ ├── adc_ctrl_cov.core │ │ │ │ ├── adc_ctrl_cov_bind.sv │ │ │ │ └── adc_ctrl_cov_unr_excl.el │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── adc_ctrl_env.core │ │ │ │ ├── adc_ctrl_env.sv │ │ │ │ ├── adc_ctrl_env_cfg.sv │ │ │ │ ├── adc_ctrl_env_cov.sv │ │ │ │ ├── adc_ctrl_env_pkg.sv │ │ │ │ ├── adc_ctrl_env_var_filter_cfg.sv │ │ │ │ ├── adc_ctrl_scoreboard.sv │ │ │ │ ├── adc_ctrl_virtual_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── adc_ctrl_base_vseq.sv │ │ │ │ │ ├── adc_ctrl_clock_gating_vseq.sv │ │ │ │ │ ├── adc_ctrl_common_vseq.sv │ │ │ │ │ ├── adc_ctrl_counter_vseq.sv │ │ │ │ │ ├── adc_ctrl_filters_both_vseq.sv │ │ │ │ │ ├── adc_ctrl_filters_interrupt_vseq.sv │ │ │ │ │ ├── adc_ctrl_filters_polled_vseq.sv │ │ │ │ │ ├── adc_ctrl_filters_wakeup_vseq.sv │ │ │ │ │ ├── adc_ctrl_fsm_reset_vseq.sv │ │ │ │ │ ├── adc_ctrl_lowpower_counter_vseq.sv │ │ │ │ │ ├── adc_ctrl_poweron_counter_vseq.sv │ │ │ │ │ ├── adc_ctrl_random_ramp_vseq.sv │ │ │ │ │ ├── adc_ctrl_smoke_vseq.sv │ │ │ │ │ ├── adc_ctrl_stress_all_vseq.sv │ │ │ │ │ └── adc_ctrl_vseq_list.sv │ │ │ ├── sva │ │ │ │ ├── adc_ctrl_bind.sv │ │ │ │ ├── adc_ctrl_fsm_sva_if.sv │ │ │ │ ├── adc_ctrl_sva.core │ │ │ │ └── adc_ctrl_sva_if.sv │ │ │ ├── tb.sv │ │ │ └── tests │ │ │ │ ├── adc_ctrl_base_test.sv │ │ │ │ ├── adc_ctrl_test.core │ │ │ │ └── adc_ctrl_test_pkg.sv │ │ └── rtl │ │ │ ├── adc_ctrl.sv │ │ │ ├── adc_ctrl_core.sv │ │ │ ├── adc_ctrl_fsm.sv │ │ │ ├── adc_ctrl_intr.sv │ │ │ ├── adc_ctrl_pkg.sv │ │ │ ├── adc_ctrl_reg_pkg.sv │ │ │ └── adc_ctrl_reg_top.sv │ ├── aes │ │ ├── BUILD │ │ ├── README.md │ │ ├── aes.core │ │ ├── aes_wrap.core │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── aes.hjson │ │ │ ├── aes_sec_cm_testplan.hjson │ │ │ └── aes_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── aes_block_diagram.svg │ │ │ ├── aes_block_diagram_cipher_core_masked.svg │ │ │ ├── checklist.md │ │ │ ├── interfaces.md │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── aes_base_sim_cfg.hjson │ │ │ ├── aes_masked_sim_cfg.hjson │ │ │ ├── aes_model_dpi │ │ │ │ ├── aes_model_dpi.c │ │ │ │ ├── aes_model_dpi.core │ │ │ │ ├── aes_model_dpi.h │ │ │ │ └── aes_model_dpi_pkg.sv │ │ │ ├── aes_sim.core │ │ │ ├── aes_unmasked_sim_cfg.hjson │ │ │ ├── cov │ │ │ │ ├── aes_cov.core │ │ │ │ ├── aes_cov_bind.sv │ │ │ │ ├── aes_cov_if.sv │ │ │ │ └── refines │ │ │ │ │ ├── aes_UNR.vRefine │ │ │ │ │ └── aes_unmasked_UNR.vRefine │ │ │ ├── doc │ │ │ │ └── aes_tb.svg │ │ │ ├── env │ │ │ │ ├── aes_env.core │ │ │ │ ├── aes_env.sv │ │ │ │ ├── aes_env_cfg.sv │ │ │ │ ├── aes_env_cov.sv │ │ │ │ ├── aes_env_pkg.sv │ │ │ │ ├── aes_message_item.sv │ │ │ │ ├── aes_scoreboard.sv │ │ │ │ ├── aes_seq_item.sv │ │ │ │ ├── aes_virtual_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── aes_alert_reset_vseq.sv │ │ │ │ │ ├── aes_base_vseq.sv │ │ │ │ │ ├── aes_cipher_fi_vseq.sv │ │ │ │ │ ├── aes_common_vseq.sv │ │ │ │ │ ├── aes_control_fi_vseq.sv │ │ │ │ │ ├── aes_core_fi_vseq.sv │ │ │ │ │ ├── aes_ctr_fi_vseq.sv │ │ │ │ │ ├── aes_deinit_vseq.sv │ │ │ │ │ ├── aes_fi_vseq.sv │ │ │ │ │ ├── aes_manual_config_err_vseq.sv │ │ │ │ │ ├── aes_nist_vectors_vseq.sv │ │ │ │ │ ├── aes_readability_vseq.sv │ │ │ │ │ ├── aes_reseed_vseq.sv │ │ │ │ │ ├── aes_stress_all_vseq.sv │ │ │ │ │ ├── aes_stress_vseq.sv │ │ │ │ │ ├── aes_vseq_list.sv │ │ │ │ │ └── aes_wake_up_vseq.sv │ │ │ ├── err_injection_if │ │ │ │ ├── aes_err_injection.core │ │ │ │ ├── aes_err_injection_bind.sv │ │ │ │ ├── fi_cipher_fsm_wrapper.sv │ │ │ │ ├── fi_cipher_if.sv │ │ │ │ ├── fi_control_fsm_wrapper.sv │ │ │ │ ├── fi_control_if.sv │ │ │ │ ├── fi_core_if.sv │ │ │ │ ├── fi_core_wrapper.sv │ │ │ │ ├── fi_ctr_fsm_if.sv │ │ │ │ ├── fi_ctr_fsm_wrapper.sv │ │ │ │ ├── force_if.sv │ │ │ │ └── signal_force.sv │ │ │ ├── sva │ │ │ │ ├── aes_bind.sv │ │ │ │ ├── aes_idle_check.sv │ │ │ │ ├── aes_masking_reseed_if.sv │ │ │ │ ├── aes_reseed_if.sv │ │ │ │ └── aes_sva.core │ │ │ ├── tb │ │ │ │ └── tb.sv │ │ │ ├── test_vectors │ │ │ │ ├── aes_nist_vectors.core │ │ │ │ └── nist_vectors_pkg.sv │ │ │ └── tests │ │ │ │ ├── aes_alert_reset_test.sv │ │ │ │ ├── aes_b2b_test.sv │ │ │ │ ├── aes_base_test.sv │ │ │ │ ├── aes_clear_test.sv │ │ │ │ ├── aes_config_error_test.sv │ │ │ │ ├── aes_deinit_test.sv │ │ │ │ ├── aes_fi_test.sv │ │ │ │ ├── aes_manual_config_err_test.sv │ │ │ │ ├── aes_reseed_test.sv │ │ │ │ ├── aes_sideload_test.sv │ │ │ │ ├── aes_smoke_test.sv │ │ │ │ ├── aes_stress_test.sv │ │ │ │ ├── aes_test.core │ │ │ │ ├── aes_test_pkg.sv │ │ │ │ └── aes_wake_up_test.sv │ │ ├── lint │ │ │ ├── aes.vlt │ │ │ └── aes.waiver │ │ ├── model │ │ │ ├── .gitignore │ │ │ ├── Makefile │ │ │ ├── README.md │ │ │ ├── aes.c │ │ │ ├── aes.h │ │ │ ├── aes_example.c │ │ │ ├── aes_example.h │ │ │ ├── aes_model.core │ │ │ ├── aes_model_sim_opts.hjson │ │ │ ├── aes_modes.c │ │ │ ├── aes_modes.core │ │ │ ├── aes_modes.h │ │ │ ├── crypto.c │ │ │ └── crypto.h │ │ ├── pre_dv │ │ │ ├── aes_cipher_core_tb │ │ │ │ ├── README.md │ │ │ │ ├── aes_cipher_core_tb.core │ │ │ │ ├── cpp │ │ │ │ │ └── aes_cipher_core_tb.cc │ │ │ │ └── rtl │ │ │ │ │ └── aes_cipher_core_tb.sv │ │ │ ├── aes_sbox_lec │ │ │ │ ├── .gitignore │ │ │ │ ├── aes_sbox_lec.py │ │ │ │ ├── aes_sbox_lec.ys │ │ │ │ └── aes_sbox_masked_wrapper.sv │ │ │ ├── aes_sbox_tb │ │ │ │ ├── README.md │ │ │ │ ├── aes_sbox_tb.core │ │ │ │ ├── cpp │ │ │ │ │ └── aes_sbox_tb.cc │ │ │ │ └── rtl │ │ │ │ │ └── aes_sbox_tb.sv │ │ │ └── aes_wrap_tb │ │ │ │ ├── README.md │ │ │ │ ├── aes_wrap_tb.core │ │ │ │ ├── cpp │ │ │ │ └── aes_wrap_tb.cc │ │ │ │ └── rtl │ │ │ │ └── aes_wrap_tb.sv │ │ ├── pre_sca │ │ │ ├── alma │ │ │ │ ├── README.md │ │ │ │ ├── cpp │ │ │ │ │ ├── testbench.h │ │ │ │ │ ├── verilator_tb_aes_sbox.cpp │ │ │ │ │ └── verilator_tb_aes_sub_bytes.cpp │ │ │ │ └── verify_aes.sh │ │ │ ├── alma_post_syn │ │ │ │ ├── README.md │ │ │ │ ├── alma_verification_flow.svg │ │ │ │ ├── load_env.sh │ │ │ │ ├── simplify_techlib.py │ │ │ │ ├── verify_aes_post_syn.sh │ │ │ │ └── yosys_synth_template.txt │ │ │ └── prolead │ │ │ │ ├── README.md │ │ │ │ ├── aes_cipher_core_config.set │ │ │ │ ├── evaluate.sh │ │ │ │ └── library.lib │ │ ├── pre_syn │ │ │ ├── .gitignore │ │ │ ├── README.md │ │ │ ├── aes.nangate.sdc │ │ │ ├── aes_abc.nangate.sdc │ │ │ ├── aes_lr_synth_conf.tcl │ │ │ ├── python │ │ │ ├── syn_setup.example.sh │ │ │ ├── syn_yosys.sh │ │ │ ├── tcl │ │ │ │ ├── flow_utils.tcl │ │ │ │ ├── lr_synth_flow_var_setup.tcl │ │ │ │ ├── sta_common.tcl │ │ │ │ ├── sta_open_design.tcl │ │ │ │ ├── sta_run_reports.tcl │ │ │ │ ├── sta_utils.tcl │ │ │ │ ├── yosys_common.tcl │ │ │ │ ├── yosys_post_synth.tcl │ │ │ │ ├── yosys_pre_map.tcl │ │ │ │ └── yosys_run_synth.tcl │ │ │ └── translate_timing_rpts.sh │ │ ├── rtl │ │ │ ├── aes.sv │ │ │ ├── aes_cipher_control.sv │ │ │ ├── aes_cipher_control_fsm.sv │ │ │ ├── aes_cipher_control_fsm_n.sv │ │ │ ├── aes_cipher_control_fsm_p.sv │ │ │ ├── aes_cipher_core.sv │ │ │ ├── aes_control.sv │ │ │ ├── aes_control_fsm.sv │ │ │ ├── aes_control_fsm_n.sv │ │ │ ├── aes_control_fsm_p.sv │ │ │ ├── aes_core.sv │ │ │ ├── aes_ctr.sv │ │ │ ├── aes_ctr_fsm.sv │ │ │ ├── aes_ctr_fsm_n.sv │ │ │ ├── aes_ctr_fsm_p.sv │ │ │ ├── aes_ctrl_reg_shadowed.sv │ │ │ ├── aes_key_expand.sv │ │ │ ├── aes_mix_columns.sv │ │ │ ├── aes_mix_single_column.sv │ │ │ ├── aes_pkg.sv │ │ │ ├── aes_prng_clearing.sv │ │ │ ├── aes_prng_masking.sv │ │ │ ├── aes_reduced_round.sv │ │ │ ├── aes_reg_pkg.sv │ │ │ ├── aes_reg_status.sv │ │ │ ├── aes_reg_top.sv │ │ │ ├── aes_sbox.sv │ │ │ ├── aes_sbox_canright.sv │ │ │ ├── aes_sbox_canright_masked.sv │ │ │ ├── aes_sbox_canright_masked_noreuse.sv │ │ │ ├── aes_sbox_canright_pkg.sv │ │ │ ├── aes_sbox_dom.sv │ │ │ ├── aes_sbox_lut.sv │ │ │ ├── aes_sel_buf_chk.sv │ │ │ ├── aes_shift_rows.sv │ │ │ ├── aes_sub_bytes.sv │ │ │ └── aes_wrap.sv │ │ └── syn │ │ │ ├── aes_gtech_syn_cfg.hjson │ │ │ ├── aes_post_elab_gtech.tcl │ │ │ ├── aes_syn_cfg.hjson │ │ │ ├── aes_wrap_gtech_syn_cfg.hjson │ │ │ ├── aes_wrap_post_elab_gtech.tcl │ │ │ └── constraints.sdc │ ├── aon_timer │ │ ├── BUILD │ │ ├── README.md │ │ ├── aon_timer.core │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── aon_timer.hjson │ │ │ ├── aon_timer_sec_cm_testplan.hjson │ │ │ └── aon_timer_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── aon_timer_block_diagram.svg │ │ │ ├── checklist.md │ │ │ ├── interfaces.md │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── aon_timer_sim.core │ │ │ ├── aon_timer_sim_cfg.hjson │ │ │ ├── cov │ │ │ │ ├── aon_timer_unr_excl.el │ │ │ │ ├── aon_timer_unr_manually_excluded_excl.el │ │ │ │ ├── aon_timer_unr_non_racl_manually_excluded_excl.el │ │ │ │ └── rtl_exclusions_pending_rtl_changes.el │ │ │ ├── doc │ │ │ │ ├── domains.svg │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── aon_timer_core_if.sv │ │ │ │ ├── aon_timer_env.core │ │ │ │ ├── aon_timer_env.sv │ │ │ │ ├── aon_timer_env_cfg.sv │ │ │ │ ├── aon_timer_env_cov.sv │ │ │ │ ├── aon_timer_env_pkg.sv │ │ │ │ ├── aon_timer_intr_timed_regs.sv │ │ │ │ ├── aon_timer_scoreboard.sv │ │ │ │ ├── aon_timer_virtual_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── aon_timer_alternating_enable_on_off_vseq.sv │ │ │ │ │ ├── aon_timer_base_vseq.sv │ │ │ │ │ ├── aon_timer_common_vseq.sv │ │ │ │ │ ├── aon_timer_custom_intr_vseq.sv │ │ │ │ │ ├── aon_timer_jump_vseq.sv │ │ │ │ │ ├── aon_timer_prescaler_vseq.sv │ │ │ │ │ ├── aon_timer_smoke_max_thold_vseq.sv │ │ │ │ │ ├── aon_timer_smoke_min_thold_vseq.sv │ │ │ │ │ ├── aon_timer_smoke_vseq.sv │ │ │ │ │ ├── aon_timer_stress_all_vseq.sv │ │ │ │ │ ├── aon_timer_vseq_list.sv │ │ │ │ │ └── aon_timer_wkup_count_cdc_hi_vseq.sv │ │ │ ├── sva │ │ │ │ ├── aon_timer_bind.sv │ │ │ │ └── aon_timer_sva.core │ │ │ ├── tb.sv │ │ │ └── tests │ │ │ │ ├── aon_timer_base_test.sv │ │ │ │ ├── aon_timer_test.core │ │ │ │ └── aon_timer_test_pkg.sv │ │ ├── lint │ │ │ └── aon_timer.vlt │ │ └── rtl │ │ │ ├── aon_timer.sv │ │ │ ├── aon_timer_core.sv │ │ │ ├── aon_timer_reg_pkg.sv │ │ │ └── aon_timer_reg_top.sv │ ├── ascon │ │ ├── BUILD │ │ ├── README.md │ │ ├── ascon.core │ │ ├── data │ │ │ └── ascon.hjson │ │ ├── doc │ │ │ ├── aead.svg │ │ │ ├── background.md │ │ │ ├── blockdiagram.svg │ │ │ ├── checklist.md │ │ │ ├── duplex.svg │ │ │ ├── duplex_switch.svg │ │ │ ├── fsm.svg │ │ │ ├── interfaces.md │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ ├── sbox.svg │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ └── README.md │ │ ├── lint │ │ │ ├── ascon.vlt │ │ │ └── ascon.waiver │ │ ├── pre_dv │ │ │ └── ascon_tb │ │ │ │ ├── README.md │ │ │ │ ├── ascon_sim.core │ │ │ │ ├── cpp │ │ │ │ └── ascon_tb.cc │ │ │ │ └── rtl │ │ │ │ ├── ascon_sim.sv │ │ │ │ ├── ascon_tl_ul_stim.sv │ │ │ │ └── ascon_tl_ul_stim_pkg.sv │ │ └── rtl │ │ │ ├── ascon.sv │ │ │ ├── ascon_core.sv │ │ │ ├── ascon_pkg.sv │ │ │ ├── ascon_reg_pkg.sv │ │ │ └── ascon_reg_top.sv │ ├── csrng │ │ ├── BUILD │ │ ├── README.md │ │ ├── csrng.core │ │ ├── csrng_pkg.core │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── csrng.hjson │ │ │ ├── csrng_sec_cm_testplan.hjson │ │ │ └── csrng_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── csrng_blk_diag.svg │ │ │ ├── csrng_blk_diag.vsdx │ │ │ ├── interfaces.md │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── cov │ │ │ │ ├── csrng_cov.core │ │ │ │ ├── csrng_cov_bind.sv │ │ │ │ ├── csrng_cov_if.sv │ │ │ │ └── csrng_v2s_exclusions.vRefine │ │ │ ├── csrng_sim.core │ │ │ ├── csrng_sim_cfg.hjson │ │ │ ├── doc │ │ │ │ └── csrng_tb.svg │ │ │ ├── env │ │ │ │ ├── csrng_agents_if.sv │ │ │ │ ├── csrng_env.core │ │ │ │ ├── csrng_env.sv │ │ │ │ ├── csrng_env_cfg.sv │ │ │ │ ├── csrng_env_cov.sv │ │ │ │ ├── csrng_env_pkg.sv │ │ │ │ ├── csrng_path_if.sv │ │ │ │ ├── csrng_scoreboard.sv │ │ │ │ ├── csrng_virtual_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── csrng_alert_vseq.sv │ │ │ │ │ ├── csrng_base_vseq.sv │ │ │ │ │ ├── csrng_cmds_vseq.sv │ │ │ │ │ ├── csrng_common_vseq.sv │ │ │ │ │ ├── csrng_err_vseq.sv │ │ │ │ │ ├── csrng_intr_vseq.sv │ │ │ │ │ ├── csrng_regwen_vseq.sv │ │ │ │ │ ├── csrng_smoke_vseq.sv │ │ │ │ │ ├── csrng_stress_all_vseq.sv │ │ │ │ │ └── csrng_vseq_list.sv │ │ │ ├── sva │ │ │ │ ├── csrng_assert_if.sv │ │ │ │ ├── csrng_bind.sv │ │ │ │ └── csrng_sva.core │ │ │ ├── tb.sv │ │ │ └── tests │ │ │ │ ├── csrng_alert_test.sv │ │ │ │ ├── csrng_base_test.sv │ │ │ │ ├── csrng_cmds_test.sv │ │ │ │ ├── csrng_intr_test.sv │ │ │ │ ├── csrng_regwen_test.sv │ │ │ │ ├── csrng_smoke_test.sv │ │ │ │ ├── csrng_stress_all_test.sv │ │ │ │ ├── csrng_test.core │ │ │ │ └── csrng_test_pkg.sv │ │ ├── lint │ │ │ ├── csrng.vlt │ │ │ └── csrng.waiver │ │ └── rtl │ │ │ ├── csrng.sv │ │ │ ├── csrng_block_encrypt.sv │ │ │ ├── csrng_cmd_stage.sv │ │ │ ├── csrng_core.sv │ │ │ ├── csrng_ctr_drbg.sv │ │ │ ├── csrng_main_sm.sv │ │ │ ├── csrng_pkg.sv │ │ │ ├── csrng_reg_pkg.sv │ │ │ ├── csrng_reg_top.sv │ │ │ └── csrng_state_db.sv │ ├── dma │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── dma.hjson │ │ │ ├── dma_sec_cm_testplan.hjson │ │ │ └── dma_testplan.hjson │ │ ├── defs.bzl │ │ ├── dma.core │ │ ├── dma_pkg.core │ │ ├── doc │ │ │ ├── block_diagram.svg │ │ │ ├── checklist.md │ │ │ ├── interfaces.md │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ ├── secure_perimeter.svg │ │ │ ├── sub_words.svg │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── cov │ │ │ │ ├── dma_cov.core │ │ │ │ ├── dma_cov_bind.sv │ │ │ │ └── dma_cov_if.sv │ │ │ ├── dma_sim.core │ │ │ ├── dma_sim_cfg.hjson │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── dma_env.core │ │ │ │ ├── dma_env.sv │ │ │ │ ├── dma_env_cfg.sv │ │ │ │ ├── dma_env_cov.sv │ │ │ │ ├── dma_env_pkg.sv │ │ │ │ ├── dma_handshake_mode_fifo.sv │ │ │ │ ├── dma_if.sv │ │ │ │ ├── dma_pull_seq.sv │ │ │ │ ├── dma_scoreboard.sv │ │ │ │ ├── dma_seq_item.sv │ │ │ │ ├── dma_sys_tl_if.sv │ │ │ │ ├── dma_virtual_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── dma_abort_vseq.sv │ │ │ │ │ ├── dma_base_vseq.sv │ │ │ │ │ ├── dma_common_vseq.sv │ │ │ │ │ ├── dma_config_lock_vseq.sv │ │ │ │ │ ├── dma_generic_smoke_vseq.sv │ │ │ │ │ ├── dma_generic_stress_vseq.sv │ │ │ │ │ ├── dma_generic_vseq.sv │ │ │ │ │ ├── dma_handshake_smoke_vseq.sv │ │ │ │ │ ├── dma_handshake_stress_vseq.sv │ │ │ │ │ ├── dma_handshake_vseq.sv │ │ │ │ │ ├── dma_longer_transfer_vseq.sv │ │ │ │ │ ├── dma_mem_enabled_vseq.sv │ │ │ │ │ ├── dma_memory_region_lock_vseq.sv │ │ │ │ │ ├── dma_memory_smoke_vseq.sv │ │ │ │ │ ├── dma_memory_stress_vseq.sv │ │ │ │ │ ├── dma_memory_vseq.sv │ │ │ │ │ ├── dma_short_transfer_vseq.sv │ │ │ │ │ ├── dma_stress_all_vseq.sv │ │ │ │ │ └── dma_vseq_list.sv │ │ │ ├── sva │ │ │ │ ├── dma_bind.sv │ │ │ │ └── dma_sva.core │ │ │ ├── tb │ │ │ │ └── tb.sv │ │ │ └── tests │ │ │ │ ├── dma_base_test.sv │ │ │ │ ├── dma_test.core │ │ │ │ └── dma_test_pkg.sv │ │ ├── lint │ │ │ ├── dma.vlt │ │ │ └── dma.waiver │ │ ├── rtl │ │ │ ├── dma.sv │ │ │ ├── dma_pkg.sv │ │ │ ├── dma_reg_pkg.sv │ │ │ └── dma_reg_top.sv │ │ └── syn │ │ │ ├── constraints.sdc │ │ │ └── dma_syn_cfg.hjson │ ├── edn │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── edn.hjson │ │ │ ├── edn_sec_cm_testplan.hjson │ │ │ └── edn_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── edn_blk_diag.svg │ │ │ ├── edn_top_diag.svg │ │ │ ├── interfaces.md │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── cov │ │ │ │ ├── edn_cov.core │ │ │ │ ├── edn_cov_bind.sv │ │ │ │ ├── edn_cov_if.sv │ │ │ │ └── edn_fsm_excl.el │ │ │ ├── doc │ │ │ │ └── edn_tb.svg │ │ │ ├── edn_base_sim_cfg.hjson │ │ │ ├── edn_edn0_sim_cfg.hjson │ │ │ ├── edn_edn1_sim_cfg.hjson │ │ │ ├── edn_sim.core │ │ │ ├── env │ │ │ │ ├── edn_env.core │ │ │ │ ├── edn_env.sv │ │ │ │ ├── edn_env_cfg.sv │ │ │ │ ├── edn_env_cov.sv │ │ │ │ ├── edn_env_pkg.sv │ │ │ │ ├── edn_if.sv │ │ │ │ ├── edn_scoreboard.sv │ │ │ │ ├── edn_virtual_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── edn_alert_vseq.sv │ │ │ │ │ ├── edn_base_vseq.sv │ │ │ │ │ ├── edn_common_vseq.sv │ │ │ │ │ ├── edn_disable_auto_req_mode_vseq.sv │ │ │ │ │ ├── edn_disable_vseq.sv │ │ │ │ │ ├── edn_err_vseq.sv │ │ │ │ │ ├── edn_genbits_vseq.sv │ │ │ │ │ ├── edn_intr_vseq.sv │ │ │ │ │ ├── edn_smoke_vseq.sv │ │ │ │ │ ├── edn_stress_all_vseq.sv │ │ │ │ │ └── edn_vseq_list.sv │ │ │ ├── sva │ │ │ │ ├── edn_assert_if.sv │ │ │ │ ├── edn_bind.sv │ │ │ │ └── edn_sva.core │ │ │ ├── tb.sv │ │ │ └── tests │ │ │ │ ├── edn_alert_test.sv │ │ │ │ ├── edn_base_test.sv │ │ │ │ ├── edn_disable_auto_req_mode_test.sv │ │ │ │ ├── edn_disable_test.sv │ │ │ │ ├── edn_err_test.sv │ │ │ │ ├── edn_genbits_test.sv │ │ │ │ ├── edn_intr_test.sv │ │ │ │ ├── edn_regwen_test.sv │ │ │ │ ├── edn_smoke_test.sv │ │ │ │ ├── edn_stress_all_test.sv │ │ │ │ ├── edn_test.core │ │ │ │ └── edn_test_pkg.sv │ │ ├── edn.core │ │ ├── edn_pkg.core │ │ ├── lint │ │ │ ├── edn.vlt │ │ │ └── edn.waiver │ │ └── rtl │ │ │ ├── edn.sv │ │ │ ├── edn_ack_sm.sv │ │ │ ├── edn_core.sv │ │ │ ├── edn_field_en.sv │ │ │ ├── edn_main_sm.sv │ │ │ ├── edn_pkg.sv │ │ │ ├── edn_reg_pkg.sv │ │ │ └── edn_reg_top.sv │ ├── entropy_src │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── entropy_src.hjson │ │ │ ├── entropy_src_sec_cm_testplan.hjson │ │ │ └── entropy_src_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── entsrc_blk_diag.svg │ │ │ ├── entsrc_blk_diag.vsdx │ │ │ ├── es_main_sm.svg │ │ │ ├── es_main_sm.vsdx │ │ │ ├── interfaces.md │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── cov │ │ │ │ ├── entropy_src_UNR.vRefine │ │ │ │ ├── entropy_src_cnt_err_excl.vRefine │ │ │ │ ├── entropy_src_cnt_in_excl.vRefine │ │ │ │ ├── entropy_src_cnt_out_excl.vRefine │ │ │ │ ├── entropy_src_cov.core │ │ │ │ ├── entropy_src_cov_bind.sv │ │ │ │ ├── entropy_src_cov_if.sv │ │ │ │ ├── entropy_src_extht_exclusions.vRefine │ │ │ │ ├── entropy_src_fifo_in_excl.vRefine │ │ │ │ └── entropy_src_fsm_cov_if.sv │ │ │ ├── doc │ │ │ │ └── entropy_src_tb.svg │ │ │ ├── entropy_src_base_sim_cfg.hjson │ │ │ ├── entropy_src_rng16bits_sim_cfg.hjson │ │ │ ├── entropy_src_rng4bits_sim_cfg.hjson │ │ │ ├── entropy_src_sim.core │ │ │ ├── env │ │ │ │ ├── entropy_src_dut_cfg.sv │ │ │ │ ├── entropy_src_env.core │ │ │ │ ├── entropy_src_env.sv │ │ │ │ ├── entropy_src_env_cfg.sv │ │ │ │ ├── entropy_src_env_cov.sv │ │ │ │ ├── entropy_src_env_pkg.sv │ │ │ │ ├── entropy_src_path_if.sv │ │ │ │ ├── entropy_src_scoreboard.sv │ │ │ │ ├── entropy_src_virtual_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── entropy_src_alert_vseq.sv │ │ │ │ │ ├── entropy_src_base_rng_seq.sv │ │ │ │ │ ├── entropy_src_base_vseq.sv │ │ │ │ │ ├── entropy_src_cfg_regwen_vseq.sv │ │ │ │ │ ├── entropy_src_common_vseq.sv │ │ │ │ │ ├── entropy_src_err_vseq.sv │ │ │ │ │ ├── entropy_src_fw_ov_contiguous_vseq.sv │ │ │ │ │ ├── entropy_src_intr_vseq.sv │ │ │ │ │ ├── entropy_src_rng_vseq.sv │ │ │ │ │ ├── entropy_src_smoke_vseq.sv │ │ │ │ │ ├── entropy_src_stress_all_vseq.sv │ │ │ │ │ └── entropy_src_vseq_list.sv │ │ │ ├── sva │ │ │ │ ├── entropy_src_bind.sv │ │ │ │ └── entropy_src_sva.core │ │ │ ├── tb │ │ │ │ └── tb.sv │ │ │ └── tests │ │ │ │ ├── entropy_src_alert_test.sv │ │ │ │ ├── entropy_src_base_test.sv │ │ │ │ ├── entropy_src_cfg_regwen_test.sv │ │ │ │ ├── entropy_src_functional_errors_test.sv │ │ │ │ ├── entropy_src_fw_ov_contiguous_test.sv │ │ │ │ ├── entropy_src_fw_ov_test.sv │ │ │ │ ├── entropy_src_intr_test.sv │ │ │ │ ├── entropy_src_rng_max_rate_test.sv │ │ │ │ ├── entropy_src_rng_test.sv │ │ │ │ ├── entropy_src_smoke_test.sv │ │ │ │ ├── entropy_src_stress_all_test.sv │ │ │ │ ├── entropy_src_test.core │ │ │ │ └── entropy_src_test_pkg.sv │ │ ├── entropy_src.core │ │ ├── entropy_src_pkg.core │ │ ├── lint │ │ │ ├── entropy_src.vlt │ │ │ └── entropy_src.waiver │ │ ├── pre_dv │ │ │ └── entropy_src_tb.sv │ │ └── rtl │ │ │ ├── entropy_src.sv │ │ │ ├── entropy_src_ack_sm.sv │ │ │ ├── entropy_src_ack_sm_pkg.core │ │ │ ├── entropy_src_ack_sm_pkg.sv │ │ │ ├── entropy_src_adaptp_ht.sv │ │ │ ├── entropy_src_bucket_ht.sv │ │ │ ├── entropy_src_cntr_reg.sv │ │ │ ├── entropy_src_core.sv │ │ │ ├── entropy_src_enable_delay.sv │ │ │ ├── entropy_src_field_en.sv │ │ │ ├── entropy_src_main_sm.sv │ │ │ ├── entropy_src_main_sm_pkg.core │ │ │ ├── entropy_src_main_sm_pkg.sv │ │ │ ├── entropy_src_markov_ht.sv │ │ │ ├── entropy_src_pkg.sv │ │ │ ├── entropy_src_reg_pkg.sv │ │ │ ├── entropy_src_reg_top.sv │ │ │ ├── entropy_src_repcnt_ht.sv │ │ │ ├── entropy_src_repcnts_ht.sv │ │ │ └── entropy_src_watermark_reg.sv │ ├── flash_ctrl │ │ ├── flash_ctrl_pkg.core │ │ └── rtl │ │ │ └── flash_ctrl_pkg.sv │ ├── hmac │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── hmac.hjson │ │ │ ├── hmac_sec_cm_testplan.hjson │ │ │ └── hmac_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── hmac_block_diagram.svg │ │ │ ├── hmac_dataflow.svg │ │ │ ├── interfaces.md │ │ │ ├── message_padding.svg │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ ├── sha2_block_diagram.svg │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── cov │ │ │ │ ├── hmac_cov_excl.el │ │ │ │ └── hmac_unr_excl.el │ │ │ ├── cryptoc_dpi │ │ │ │ ├── LICENSE │ │ │ │ ├── README.md │ │ │ │ ├── cryptoc_dpi.c │ │ │ │ ├── cryptoc_dpi.core │ │ │ │ ├── cryptoc_dpi_pkg.sv │ │ │ │ ├── hash-internal.h │ │ │ │ ├── hmac.c │ │ │ │ ├── hmac.h │ │ │ │ ├── hmac_wrap.c │ │ │ │ ├── hmac_wrap.h │ │ │ │ ├── main.c │ │ │ │ ├── sha.c │ │ │ │ ├── sha.h │ │ │ │ ├── sha256.c │ │ │ │ ├── sha256.h │ │ │ │ ├── sha384.c │ │ │ │ ├── sha384.h │ │ │ │ ├── sha512.c │ │ │ │ ├── sha512.h │ │ │ │ ├── util.c │ │ │ │ └── util.h │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── hmac_env.core │ │ │ │ ├── hmac_env.sv │ │ │ │ ├── hmac_env_cfg.sv │ │ │ │ ├── hmac_env_cov.sv │ │ │ │ ├── hmac_env_pkg.sv │ │ │ │ ├── hmac_if.sv │ │ │ │ ├── hmac_scoreboard.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── hmac_back_pressure_vseq.sv │ │ │ │ │ ├── hmac_base_vseq.sv │ │ │ │ │ ├── hmac_burst_wr_vseq.sv │ │ │ │ │ ├── hmac_common_vseq.sv │ │ │ │ │ ├── hmac_datapath_stress_vseq.sv │ │ │ │ │ ├── hmac_directed_vseq.sv │ │ │ │ │ ├── hmac_error_vseq.sv │ │ │ │ │ ├── hmac_long_msg_vseq.sv │ │ │ │ │ ├── hmac_smoke_vseq.sv │ │ │ │ │ ├── hmac_stress_all_vseq.sv │ │ │ │ │ ├── hmac_stress_reset_vseq.sv │ │ │ │ │ ├── hmac_test_vectors_hmac_vseq.sv │ │ │ │ │ ├── hmac_test_vectors_sha_vseq.sv │ │ │ │ │ ├── hmac_vseq_list.sv │ │ │ │ │ └── hmac_wipe_secret_vseq.sv │ │ │ ├── hmac_sim.core │ │ │ ├── hmac_sim_cfg.hjson │ │ │ ├── sva │ │ │ │ ├── hmac_bind.sv │ │ │ │ └── hmac_sva.core │ │ │ ├── tb │ │ │ │ └── tb.sv │ │ │ └── tests │ │ │ │ ├── hmac_base_test.sv │ │ │ │ ├── hmac_test.core │ │ │ │ └── hmac_test_pkg.sv │ │ ├── hmac.core │ │ ├── lint │ │ │ ├── hmac.vlt │ │ │ └── hmac.waiver │ │ ├── model │ │ │ ├── hmac_model.py │ │ │ ├── message.dat │ │ │ └── run_test.sh │ │ ├── rtl │ │ │ ├── hmac.sv │ │ │ ├── hmac_core.sv │ │ │ ├── hmac_reg_pkg.sv │ │ │ └── hmac_reg_top.sv │ │ └── syn │ │ │ ├── constraints.sdc │ │ │ └── hmac_syn_cfg.hjson │ ├── i2c │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── i2c.hjson │ │ │ ├── i2c_sec_cm_testplan.hjson │ │ │ └── i2c_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── i2c_acq_fifo_read.svg │ │ │ ├── i2c_acq_fifo_write.svg │ │ │ ├── i2c_block_diagram.svg │ │ │ ├── interfaces.md │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── cov │ │ │ │ ├── cov_excl.cfg │ │ │ │ └── i2c_cov_excl.el │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── i2c_dv_if.sv │ │ │ │ ├── i2c_env.core │ │ │ │ ├── i2c_env.sv │ │ │ │ ├── i2c_env_cfg.sv │ │ │ │ ├── i2c_env_cov.sv │ │ │ │ ├── i2c_env_pkg.sv │ │ │ │ ├── i2c_reference_model.sv │ │ │ │ ├── i2c_scoreboard.sv │ │ │ │ ├── i2c_seq_cfg.sv │ │ │ │ ├── i2c_virtual_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── i2c_base_vseq.sv │ │ │ │ │ ├── i2c_common_vseq.sv │ │ │ │ │ ├── i2c_glitch_vseq.sv │ │ │ │ │ ├── i2c_host_error_intr_vseq.sv │ │ │ │ │ ├── i2c_host_fifo_fmt_empty_vseq.sv │ │ │ │ │ ├── i2c_host_fifo_full_vseq.sv │ │ │ │ │ ├── i2c_host_fifo_overflow_vseq.sv │ │ │ │ │ ├── i2c_host_fifo_reset_fmt_vseq.sv │ │ │ │ │ ├── i2c_host_fifo_reset_rx_vseq.sv │ │ │ │ │ ├── i2c_host_fifo_watermark_vseq.sv │ │ │ │ │ ├── i2c_host_may_nack_vseq.sv │ │ │ │ │ ├── i2c_host_mode_toggle_vseq.sv │ │ │ │ │ ├── i2c_host_override_vseq.sv │ │ │ │ │ ├── i2c_host_perf_precise_vseq.sv │ │ │ │ │ ├── i2c_host_perf_vseq.sv │ │ │ │ │ ├── i2c_host_rx_oversample_vseq.sv │ │ │ │ │ ├── i2c_host_smoke_vseq.sv │ │ │ │ │ ├── i2c_host_stress_all_vseq.sv │ │ │ │ │ ├── i2c_host_stretch_timeout_vseq.sv │ │ │ │ │ ├── i2c_host_timeout_vseq.sv │ │ │ │ │ ├── i2c_rx_tx_vseq.sv │ │ │ │ │ ├── i2c_target_ack_stop_vseq.sv │ │ │ │ │ ├── i2c_target_fifo_reset_acq_vseq.sv │ │ │ │ │ ├── i2c_target_fifo_reset_tx_vseq.sv │ │ │ │ │ ├── i2c_target_fifo_watermarks_acq_vseq.sv │ │ │ │ │ ├── i2c_target_fifo_watermarks_tx_vseq.sv │ │ │ │ │ ├── i2c_target_hrst_vseq.sv │ │ │ │ │ ├── i2c_target_nack_acqfull_addr_vseq.sv │ │ │ │ │ ├── i2c_target_nack_acqfull_vseq.sv │ │ │ │ │ ├── i2c_target_nack_txstretch_vseq.sv │ │ │ │ │ ├── i2c_target_perf_vseq.sv │ │ │ │ │ ├── i2c_target_runtime_base_vseq.sv │ │ │ │ │ ├── i2c_target_smbus_maxlen_vseq.sv │ │ │ │ │ ├── i2c_target_smoke_vseq.sv │ │ │ │ │ ├── i2c_target_stress_all_vseq.sv │ │ │ │ │ ├── i2c_target_stress_rd_vseq.sv │ │ │ │ │ ├── i2c_target_stress_wr_vseq.sv │ │ │ │ │ ├── i2c_target_stretch_vseq.sv │ │ │ │ │ ├── i2c_target_timeout_vseq.sv │ │ │ │ │ ├── i2c_target_tx_stretch_ctrl_vseq.sv │ │ │ │ │ └── i2c_vseq_list.sv │ │ │ ├── i2c_sim.core │ │ │ ├── i2c_sim_cfg.hjson │ │ │ ├── sva │ │ │ │ ├── i2c_bind.sv │ │ │ │ ├── i2c_protocol_cov.sv │ │ │ │ └── i2c_sva.core │ │ │ ├── tb │ │ │ │ ├── i2c_port_conv.sv │ │ │ │ └── tb.sv │ │ │ └── tests │ │ │ │ ├── i2c_base_test.sv │ │ │ │ ├── i2c_test.core │ │ │ │ └── i2c_test_pkg.sv │ │ ├── i2c.core │ │ ├── i2c_pkg.core │ │ ├── lint │ │ │ ├── i2c.vlt │ │ │ └── i2c.waiver │ │ └── rtl │ │ │ ├── i2c.sv │ │ │ ├── i2c_bus_monitor.sv │ │ │ ├── i2c_controller_fsm.sv │ │ │ ├── i2c_core.sv │ │ │ ├── i2c_fifo_sync_sram_adapter.sv │ │ │ ├── i2c_fifos.sv │ │ │ ├── i2c_pkg.sv │ │ │ ├── i2c_reg_pkg.sv │ │ │ ├── i2c_reg_top.sv │ │ │ └── i2c_target_fsm.sv │ ├── keymgr │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── keymgr.hjson │ │ │ ├── keymgr_sec_cm_testplan.hjson │ │ │ └── keymgr_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── interfaces.md │ │ │ ├── keymgr_block_diagram.svg │ │ │ ├── keymgr_control_diagram.svg │ │ │ ├── keymgr_functional_model.svg │ │ │ ├── keymgr_kmac_if_diagram.svg │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── cov │ │ │ │ ├── keymgr_cov_bind.sv │ │ │ │ ├── keymgr_cov_excl.el │ │ │ │ └── keymgr_cover.cfg │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── keymgr_env.core │ │ │ │ ├── keymgr_env.sv │ │ │ │ ├── keymgr_env_cfg.sv │ │ │ │ ├── keymgr_env_cov.sv │ │ │ │ ├── keymgr_env_pkg.sv │ │ │ │ ├── keymgr_if.sv │ │ │ │ ├── keymgr_scoreboard.sv │ │ │ │ ├── keymgr_virtual_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── keymgr_base_vseq.sv │ │ │ │ │ ├── keymgr_cfg_regwen_vseq.sv │ │ │ │ │ ├── keymgr_common_vseq.sv │ │ │ │ │ ├── keymgr_custom_cm_vseq.sv │ │ │ │ │ ├── keymgr_direct_to_disabled_vseq.sv │ │ │ │ │ ├── keymgr_hwsw_invalid_input_vseq.sv │ │ │ │ │ ├── keymgr_kmac_rsp_err_vseq.sv │ │ │ │ │ ├── keymgr_lc_disable_vseq.sv │ │ │ │ │ ├── keymgr_random_vseq.sv │ │ │ │ │ ├── keymgr_sideload_one_intf_vseq.sv │ │ │ │ │ ├── keymgr_sideload_protect_vseq.sv │ │ │ │ │ ├── keymgr_sideload_vseq.sv │ │ │ │ │ ├── keymgr_smoke_vseq.sv │ │ │ │ │ ├── keymgr_stress_all_vseq.sv │ │ │ │ │ ├── keymgr_sw_invalid_input_vseq.sv │ │ │ │ │ ├── keymgr_sync_async_fault_cross_vseq.sv │ │ │ │ │ └── keymgr_vseq_list.sv │ │ │ ├── keymgr_sim.core │ │ │ ├── keymgr_sim_cfg.hjson │ │ │ ├── sva │ │ │ │ ├── keymgr_bind.sv │ │ │ │ └── keymgr_sva.core │ │ │ ├── tb.sv │ │ │ └── tests │ │ │ │ ├── keymgr_base_test.sv │ │ │ │ ├── keymgr_test.core │ │ │ │ └── keymgr_test_pkg.sv │ │ ├── keymgr.core │ │ ├── keymgr_common.core │ │ ├── keymgr_pkg.core │ │ ├── lint │ │ │ ├── keymgr.vlt │ │ │ └── keymgr.waiver │ │ ├── rtl │ │ │ ├── keymgr.sv │ │ │ ├── keymgr_cfg_en.sv │ │ │ ├── keymgr_ctrl.sv │ │ │ ├── keymgr_data_en_state.sv │ │ │ ├── keymgr_err.sv │ │ │ ├── keymgr_input_checks.sv │ │ │ ├── keymgr_kmac_if.sv │ │ │ ├── keymgr_op_state_ctrl.sv │ │ │ ├── keymgr_pkg.sv │ │ │ ├── keymgr_reg_pkg.sv │ │ │ ├── keymgr_reg_top.sv │ │ │ ├── keymgr_reseed_ctrl.sv │ │ │ ├── keymgr_sideload_key.sv │ │ │ └── keymgr_sideload_key_ctrl.sv │ │ └── syn │ │ │ ├── constraints.sdc │ │ │ ├── keymgr_gtech_syn_cfg.hjson │ │ │ ├── keymgr_syn_cfg.hjson │ │ │ └── post_elab_gtech.tcl │ ├── keymgr_dpe │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── keymgr_dpe.hjson │ │ │ ├── keymgr_dpe_sec_cm_testplan.hjson │ │ │ └── keymgr_dpe_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── interfaces.md │ │ │ ├── keymgr_dpe_diagram.svg │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── cov │ │ │ │ ├── keymgr_dpe_cov_bind.sv │ │ │ │ ├── keymgr_dpe_cov_excl.el │ │ │ │ └── keymgr_dpe_cover.cfg │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── keymgr_dpe_env.core │ │ │ │ ├── keymgr_dpe_env.sv │ │ │ │ ├── keymgr_dpe_env_cfg.sv │ │ │ │ ├── keymgr_dpe_env_cov.sv │ │ │ │ ├── keymgr_dpe_env_pkg.sv │ │ │ │ ├── keymgr_dpe_if.sv │ │ │ │ ├── keymgr_dpe_scoreboard.sv │ │ │ │ ├── keymgr_dpe_virtual_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── keymgr_dpe_base_vseq.sv │ │ │ │ │ ├── keymgr_dpe_common_vseq.sv │ │ │ │ │ ├── keymgr_dpe_smoke_vseq.sv │ │ │ │ │ └── keymgr_dpe_vseq_list.sv │ │ │ ├── keymgr_dpe_sim.core │ │ │ ├── keymgr_dpe_sim_cfg.hjson │ │ │ ├── sva │ │ │ │ ├── keymgr_dpe_bind.sv │ │ │ │ └── keymgr_dpe_sva.core │ │ │ ├── tb.sv │ │ │ └── tests │ │ │ │ ├── keymgr_dpe_base_test.sv │ │ │ │ ├── keymgr_dpe_test.core │ │ │ │ └── keymgr_dpe_test_pkg.sv │ │ ├── keymgr_dpe.core │ │ ├── keymgr_dpe_pkg.core │ │ ├── lint │ │ │ ├── keymgr_dpe.vlt │ │ │ └── keymgr_dpe.waiver │ │ └── rtl │ │ │ ├── keymgr_dpe.sv │ │ │ ├── keymgr_dpe_ctrl.sv │ │ │ ├── keymgr_dpe_op_state_ctrl.sv │ │ │ ├── keymgr_dpe_pkg.sv │ │ │ ├── keymgr_dpe_reg_pkg.sv │ │ │ └── keymgr_dpe_reg_top.sv │ ├── kmac │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── kmac.hjson │ │ │ ├── kmac_sec_cm_testplan.hjson │ │ │ └── kmac_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── application-interface.svg │ │ │ ├── checklist.md │ │ │ ├── interfaces.md │ │ │ ├── keccak-round.svg │ │ │ ├── kmac-block-diagram.svg │ │ │ ├── kmac-padding.svg │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ ├── sha3-padding-fsm.svg │ │ │ ├── sha3-padding.svg │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── cov │ │ │ │ ├── kmac_cov.core │ │ │ │ ├── kmac_cov_bind.sv │ │ │ │ ├── kmac_cov_if.sv │ │ │ │ ├── kmac_masked_terminal_st_excl.el │ │ │ │ ├── kmac_unmasked_cov_excl.el │ │ │ │ ├── kmac_unmasked_terminal_st_excl.el │ │ │ │ └── sha3pad_assert_if.sv │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── dpi │ │ │ │ ├── digestpp_dpi.cc │ │ │ │ ├── digestpp_dpi.core │ │ │ │ ├── digestpp_dpi_pkg.sv │ │ │ │ └── vendor │ │ │ │ │ ├── .clang-format │ │ │ │ │ ├── kerukuro_digestpp.lock.hjson │ │ │ │ │ ├── kerukuro_digestpp.vendor.hjson │ │ │ │ │ └── kerukuro_digestpp │ │ │ │ │ ├── LICENSE │ │ │ │ │ ├── README.md │ │ │ │ │ ├── algorithm │ │ │ │ │ ├── blake.hpp │ │ │ │ │ ├── blake2.hpp │ │ │ │ │ ├── detail │ │ │ │ │ │ ├── blake2_provider.hpp │ │ │ │ │ │ ├── blake_provider.hpp │ │ │ │ │ │ ├── constants │ │ │ │ │ │ │ ├── blake2_constants.hpp │ │ │ │ │ │ │ ├── blake_constants.hpp │ │ │ │ │ │ │ ├── groestl_constants.hpp │ │ │ │ │ │ │ ├── jh_constants.hpp │ │ │ │ │ │ │ ├── kupyna_constants.hpp │ │ │ │ │ │ │ ├── md5_constants.hpp │ │ │ │ │ │ │ ├── sha1_constants.hpp │ │ │ │ │ │ │ ├── sha2_constants.hpp │ │ │ │ │ │ │ ├── sha3_constants.hpp │ │ │ │ │ │ │ ├── skein_constants.hpp │ │ │ │ │ │ │ ├── streebog_constants.hpp │ │ │ │ │ │ │ └── whirlpool_constants.hpp │ │ │ │ │ │ ├── groestl_provider.hpp │ │ │ │ │ │ ├── jh_provider.hpp │ │ │ │ │ │ ├── k12m14_provider.hpp │ │ │ │ │ │ ├── kmac_provider.hpp │ │ │ │ │ │ ├── kupyna_provider.hpp │ │ │ │ │ │ ├── md5_provider.hpp │ │ │ │ │ │ ├── sha1_provider.hpp │ │ │ │ │ │ ├── sha2_provider.hpp │ │ │ │ │ │ ├── sha3_provider.hpp │ │ │ │ │ │ ├── shake_provider.hpp │ │ │ │ │ │ ├── skein_provider.hpp │ │ │ │ │ │ ├── sm3_provider.hpp │ │ │ │ │ │ ├── streebog_provider.hpp │ │ │ │ │ │ └── whirlpool_provider.hpp │ │ │ │ │ ├── groestl.hpp │ │ │ │ │ ├── jh.hpp │ │ │ │ │ ├── k12m14.hpp │ │ │ │ │ ├── kmac.hpp │ │ │ │ │ ├── kupyna.hpp │ │ │ │ │ ├── md5.hpp │ │ │ │ │ ├── mixin │ │ │ │ │ │ ├── blake2_mixin.hpp │ │ │ │ │ │ ├── blake_mixin.hpp │ │ │ │ │ │ ├── cshake_mixin.hpp │ │ │ │ │ │ ├── k12m14_mixin.hpp │ │ │ │ │ │ ├── kmac_mixin.hpp │ │ │ │ │ │ ├── null_mixin.hpp │ │ │ │ │ │ └── skein_mixin.hpp │ │ │ │ │ ├── sha1.hpp │ │ │ │ │ ├── sha2.hpp │ │ │ │ │ ├── sha3.hpp │ │ │ │ │ ├── shake.hpp │ │ │ │ │ ├── skein.hpp │ │ │ │ │ ├── sm3.hpp │ │ │ │ │ ├── streebog.hpp │ │ │ │ │ └── whirlpool.hpp │ │ │ │ │ ├── detail │ │ │ │ │ ├── absorb_data.hpp │ │ │ │ │ ├── functions.hpp │ │ │ │ │ ├── stream_width_fixer.hpp │ │ │ │ │ ├── traits.hpp │ │ │ │ │ └── validate_hash_size.hpp │ │ │ │ │ ├── digestpp.hpp │ │ │ │ │ └── hasher.hpp │ │ │ ├── env │ │ │ │ ├── kmac_env.core │ │ │ │ ├── kmac_env.sv │ │ │ │ ├── kmac_env_cfg.sv │ │ │ │ ├── kmac_env_cov.sv │ │ │ │ ├── kmac_env_pkg.sv │ │ │ │ ├── kmac_if.sv │ │ │ │ ├── kmac_scoreboard.sv │ │ │ │ ├── kmac_virtual_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── kmac_app_vseq.sv │ │ │ │ │ ├── kmac_app_with_partial_data_vseq.sv │ │ │ │ │ ├── kmac_base_vseq.sv │ │ │ │ │ ├── kmac_burst_write_vseq.sv │ │ │ │ │ ├── kmac_common_vseq.sv │ │ │ │ │ ├── kmac_edn_timeout_error_vseq.sv │ │ │ │ │ ├── kmac_entropy_mode_error_vseq.sv │ │ │ │ │ ├── kmac_entropy_ready_error_vseq.sv │ │ │ │ │ ├── kmac_entropy_refresh_vseq.sv │ │ │ │ │ ├── kmac_error_vseq.sv │ │ │ │ │ ├── kmac_key_error_vseq.sv │ │ │ │ │ ├── kmac_lc_escalation_vseq.sv │ │ │ │ │ ├── kmac_long_msg_and_output_vseq.sv │ │ │ │ │ ├── kmac_mubi_vseq.sv │ │ │ │ │ ├── kmac_sideload_invalid_vseq.sv │ │ │ │ │ ├── kmac_sideload_vseq.sv │ │ │ │ │ ├── kmac_smoke_vseq.sv │ │ │ │ │ ├── kmac_stress_all_vseq.sv │ │ │ │ │ ├── kmac_test_vectors_base_vseq.sv │ │ │ │ │ ├── kmac_test_vectors_kmac_vseq.sv │ │ │ │ │ ├── kmac_test_vectors_kmac_xof_vseq.sv │ │ │ │ │ ├── kmac_test_vectors_sha3_vseq.sv │ │ │ │ │ ├── kmac_test_vectors_shake_vseq.sv │ │ │ │ │ └── kmac_vseq_list.sv │ │ │ ├── kmac_base_sim_cfg.hjson │ │ │ ├── kmac_masked_sim_cfg.hjson │ │ │ ├── kmac_sim.core │ │ │ ├── kmac_unmasked_sim_cfg.hjson │ │ │ ├── sva │ │ │ │ ├── kmac_bind.sv │ │ │ │ └── kmac_sva.core │ │ │ ├── tb.sv │ │ │ └── tests │ │ │ │ ├── kmac_base_test.sv │ │ │ │ ├── kmac_test.core │ │ │ │ └── kmac_test_pkg.sv │ │ ├── fpv │ │ │ ├── keccak_2share_fpv.core │ │ │ ├── keccak_round_fpv.core │ │ │ ├── sha3_fpv.core │ │ │ ├── sha3pad_fpv.core │ │ │ └── tb │ │ │ │ ├── keccak_2share_fpv.sv │ │ │ │ ├── keccak_round_fpv.sv │ │ │ │ ├── sha3_fpv.sv │ │ │ │ └── sha3pad_fpv.sv │ │ ├── kmac.core │ │ ├── kmac_pkg.core │ │ ├── kmac_reduced.core │ │ ├── lint │ │ │ ├── kmac.vlt │ │ │ ├── kmac.waiver │ │ │ ├── sha3.vlt │ │ │ └── sha3.waiver │ │ ├── pre_dv │ │ │ └── kmac_reduced_tb │ │ │ │ ├── README.md │ │ │ │ ├── cpp │ │ │ │ └── kmac_reduced_tb.cc │ │ │ │ ├── kmac_reduced_tb.core │ │ │ │ └── rtl │ │ │ │ └── kmac_reduced_tb.sv │ │ ├── pre_sca │ │ │ ├── alma │ │ │ │ ├── cpp │ │ │ │ │ ├── testbench.h │ │ │ │ │ └── verilator_tb_keccak_2share.cpp │ │ │ │ └── verify_kmac.sh │ │ │ └── prolead │ │ │ │ ├── README.md │ │ │ │ ├── evaluate.sh │ │ │ │ ├── kmac_reduced_config.set │ │ │ │ └── library.lib │ │ ├── pre_syn │ │ │ ├── .gitignore │ │ │ ├── README.md │ │ │ ├── kmac.nangate.sdc │ │ │ ├── kmac_abc.nangate.sdc │ │ │ ├── kmac_lr_synth_conf.tcl │ │ │ ├── python │ │ │ ├── syn_setup.example.sh │ │ │ ├── syn_yosys.sh │ │ │ ├── tcl │ │ │ │ ├── flow_utils.tcl │ │ │ │ ├── lr_synth_flow_var_setup.tcl │ │ │ │ ├── sta_common.tcl │ │ │ │ ├── sta_open_design.tcl │ │ │ │ ├── sta_run_reports.tcl │ │ │ │ ├── sta_utils.tcl │ │ │ │ ├── yosys_common.tcl │ │ │ │ ├── yosys_post_synth.tcl │ │ │ │ ├── yosys_pre_map.tcl │ │ │ │ └── yosys_run_synth.tcl │ │ │ └── translate_timing_rpts.sh │ │ ├── rtl │ │ │ ├── keccak_2share.sv │ │ │ ├── keccak_round.sv │ │ │ ├── kmac.sv │ │ │ ├── kmac_app.sv │ │ │ ├── kmac_core.sv │ │ │ ├── kmac_entropy.sv │ │ │ ├── kmac_errchk.sv │ │ │ ├── kmac_msgfifo.sv │ │ │ ├── kmac_pkg.sv │ │ │ ├── kmac_reduced.sv │ │ │ ├── kmac_reg_pkg.sv │ │ │ ├── kmac_reg_top.sv │ │ │ ├── kmac_staterd.sv │ │ │ ├── sha3.sv │ │ │ ├── sha3_pkg.sv │ │ │ └── sha3pad.sv │ │ ├── sha3.core │ │ └── syn │ │ │ ├── constraints.sdc │ │ │ ├── kmac_gtech_syn_cfg.hjson │ │ │ ├── kmac_syn_cfg.hjson │ │ │ └── post_elab_gtech.tcl │ ├── lc_ctrl │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── lc_ctrl.hjson │ │ │ ├── lc_ctrl_sec_cm_testplan.hjson │ │ │ ├── lc_ctrl_state.hjson │ │ │ └── lc_ctrl_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── interfaces.md │ │ │ ├── lc_ctrl_access_signals_table.md │ │ │ ├── lc_ctrl_blockdiag.svg │ │ │ ├── lc_ctrl_counter_table.md │ │ │ ├── lc_ctrl_encoding_table.md │ │ │ ├── lc_ctrl_flash_accessibility.md │ │ │ ├── lc_ctrl_flash_collateral.md │ │ │ ├── lc_ctrl_flash_partitions.md │ │ │ ├── lc_ctrl_fsm.svg │ │ │ ├── lc_ctrl_function_signals_table.md │ │ │ ├── lc_ctrl_multibit_sync.svg │ │ │ ├── lc_ctrl_otp_accessibility.md │ │ │ ├── lc_ctrl_otp_collateral.md │ │ │ ├── lc_ctrl_power_up.svg │ │ │ ├── lc_ctrl_request_interface.svg │ │ │ ├── lc_ctrl_system_view.svg │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── cov │ │ │ │ ├── lc_ctrl_cov.core │ │ │ │ ├── lc_ctrl_cov_bind.sv │ │ │ │ ├── lc_ctrl_cover.cfg │ │ │ │ ├── lc_ctrl_fsm_cov_if.sv │ │ │ │ ├── lc_ctrl_terminal_st_excl.el │ │ │ │ ├── lc_ctrl_volatile_unlock_disabled_unr_exclude.el │ │ │ │ ├── lc_ctrl_volatile_unlock_enabled_unr_exclude.el │ │ │ │ └── lc_tx_cov_array_if.sv │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── lc_ctrl_dv_pkg.core │ │ │ │ ├── lc_ctrl_dv_utils_pkg.sv │ │ │ │ ├── lc_ctrl_env.core │ │ │ │ ├── lc_ctrl_env.sv │ │ │ │ ├── lc_ctrl_env_cfg.sv │ │ │ │ ├── lc_ctrl_env_cov.sv │ │ │ │ ├── lc_ctrl_env_pkg.sv │ │ │ │ ├── lc_ctrl_if.sv │ │ │ │ ├── lc_ctrl_parameters_cfg.sv │ │ │ │ ├── lc_ctrl_scoreboard.sv │ │ │ │ ├── lc_ctrl_virtual_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── lc_ctrl_base_vseq.sv │ │ │ │ │ ├── lc_ctrl_claim_transition_if_vseq.sv │ │ │ │ │ ├── lc_ctrl_common_vseq.sv │ │ │ │ │ ├── lc_ctrl_errors_vseq.sv │ │ │ │ │ ├── lc_ctrl_jtag_access_vseq.sv │ │ │ │ │ ├── lc_ctrl_jtag_priority_vseq.sv │ │ │ │ │ ├── lc_ctrl_lc_errors_vseq.sv │ │ │ │ │ ├── lc_ctrl_prog_failure_vseq.sv │ │ │ │ │ ├── lc_ctrl_regwen_during_op_vseq.sv │ │ │ │ │ ├── lc_ctrl_sec_mubi_vseq.sv │ │ │ │ │ ├── lc_ctrl_sec_token_digest_vseq.sv │ │ │ │ │ ├── lc_ctrl_sec_token_mux_vseq.sv │ │ │ │ │ ├── lc_ctrl_security_escalation_vseq.sv │ │ │ │ │ ├── lc_ctrl_smoke_vseq.sv │ │ │ │ │ ├── lc_ctrl_state_failure_vseq.sv │ │ │ │ │ ├── lc_ctrl_state_post_trans_vseq.sv │ │ │ │ │ ├── lc_ctrl_stress_all_vseq.sv │ │ │ │ │ ├── lc_ctrl_volatile_unlock_smoke_vseq.sv │ │ │ │ │ └── lc_ctrl_vseq_list.sv │ │ │ ├── lc_ctrl_base_sim_cfg.hjson │ │ │ ├── lc_ctrl_dmi_volatile_unlock_disabled_sim_cfg.hjson │ │ │ ├── lc_ctrl_dmi_volatile_unlock_enabled_sim_cfg.hjson │ │ │ ├── lc_ctrl_sim.core │ │ │ ├── lc_ctrl_volatile_unlock_disabled_sim_cfg.hjson │ │ │ ├── lc_ctrl_volatile_unlock_enabled_sim_cfg.hjson │ │ │ ├── sva │ │ │ │ ├── lc_ctrl_bind.sv │ │ │ │ └── lc_ctrl_sva.core │ │ │ ├── tb.sv │ │ │ └── tests │ │ │ │ ├── lc_ctrl_base_test.sv │ │ │ │ ├── lc_ctrl_test.core │ │ │ │ └── lc_ctrl_test_pkg.sv │ │ ├── lc_ctrl.core │ │ ├── lc_ctrl_pkg.core │ │ ├── lc_ctrl_state_pkg.core │ │ ├── lint │ │ │ ├── lc_ctrl.vbl │ │ │ ├── lc_ctrl.vlt │ │ │ ├── lc_ctrl.waiver │ │ │ ├── lc_ctrl_pkg.vbl │ │ │ ├── lc_ctrl_pkg.vlt │ │ │ └── lc_ctrl_pkg.waiver │ │ ├── rtl │ │ │ ├── lc_ctrl.sv │ │ │ ├── lc_ctrl_dmi_reg_top.sv │ │ │ ├── lc_ctrl_fsm.sv │ │ │ ├── lc_ctrl_kmac_if.sv │ │ │ ├── lc_ctrl_pkg.sv │ │ │ ├── lc_ctrl_reg_pkg.sv │ │ │ ├── lc_ctrl_regs_reg_top.sv │ │ │ ├── lc_ctrl_signal_decode.sv │ │ │ ├── lc_ctrl_state_decode.sv │ │ │ ├── lc_ctrl_state_pkg.sv │ │ │ ├── lc_ctrl_state_pkg.sv.tpl │ │ │ ├── lc_ctrl_state_transition.sv │ │ │ └── lc_ctrl_token_pkg.sv.tpl │ │ └── syn │ │ │ ├── constraints.sdc │ │ │ ├── lc_ctrl_gtech_syn_cfg.hjson │ │ │ ├── lc_ctrl_syn_cfg.hjson │ │ │ └── post_elab_gtech.tcl │ ├── mbx │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── mbx.hjson │ │ │ ├── mbx_sec_cm_testplan.hjson │ │ │ └── mbx_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── DOE.md │ │ │ ├── block_diagram.svg │ │ │ ├── carved_shared_memory.svg │ │ │ ├── checklist.md │ │ │ ├── interfaces.md │ │ │ ├── mbx_interface.svg │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ ├── separate_shared_memory.svg │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── env │ │ │ │ ├── mbx_env.core │ │ │ │ ├── mbx_env.sv │ │ │ │ ├── mbx_env_cfg.sv │ │ │ │ ├── mbx_env_cov.sv │ │ │ │ ├── mbx_env_pkg.sv │ │ │ │ ├── mbx_scoreboard.sv │ │ │ │ ├── mbx_seq_item.sv │ │ │ │ ├── mbx_virtual_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── mbx_async_msg_vseq.sv │ │ │ │ │ ├── mbx_base_vseq.sv │ │ │ │ │ ├── mbx_common_vseq.sv │ │ │ │ │ ├── mbx_doe_intr_msg_vseq.sv │ │ │ │ │ ├── mbx_imbx_oob_vseq.sv │ │ │ │ │ ├── mbx_reg_reset_val_vseq.sv │ │ │ │ │ ├── mbx_smoke_vseq.sv │ │ │ │ │ ├── mbx_stress_vseq.sv │ │ │ │ │ ├── mbx_tl_device_seq.sv │ │ │ │ │ └── mbx_vseq_list.sv │ │ │ ├── mbx_sim.core │ │ │ ├── mbx_sim_cfg.hjson │ │ │ ├── sva │ │ │ │ ├── mbx_bind.sv │ │ │ │ └── mbx_sva.core │ │ │ ├── tb.sv │ │ │ └── tests │ │ │ │ ├── mbx_base_test.sv │ │ │ │ ├── mbx_test.core │ │ │ │ └── mbx_test_pkg.sv │ │ ├── lint │ │ │ ├── mbx.vlt │ │ │ └── mbx.waiver │ │ ├── mbx.core │ │ └── rtl │ │ │ ├── mbx.sv │ │ │ ├── mbx_core_reg_top.sv │ │ │ ├── mbx_fsm.sv │ │ │ ├── mbx_hostif.sv │ │ │ ├── mbx_imbx.sv │ │ │ ├── mbx_ombx.sv │ │ │ ├── mbx_reg_pkg.sv │ │ │ ├── mbx_soc_reg_top.sv │ │ │ ├── mbx_sramrwarb.sv │ │ │ └── mbx_sysif.sv │ ├── otbn │ │ ├── .flake8 │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── base-insns.yml │ │ │ ├── bignum-insns.yml │ │ │ ├── csr.yml │ │ │ ├── enc-schemes.yml │ │ │ ├── insns.yml │ │ │ ├── otbn.hjson │ │ │ ├── otbn.ld.tpl │ │ │ ├── otbn_sec_cm_testplan.hjson │ │ │ ├── otbn_testplan.hjson │ │ │ └── wsr.yml │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── developing_otbn.md │ │ │ ├── interfaces.md │ │ │ ├── isa.md │ │ │ ├── otbn_blockarch.svg │ │ │ ├── otbn_development_process.svg │ │ │ ├── otbn_intro.md │ │ │ ├── otbn_operation.svg │ │ │ ├── otbn_operational_states.svg │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ ├── rshi.svg │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── doc │ │ │ │ ├── fcov.md │ │ │ │ ├── model.svg │ │ │ │ └── tb.svg │ │ │ ├── memutil │ │ │ │ ├── README.md │ │ │ │ ├── otbn_memutil.cc │ │ │ │ ├── otbn_memutil.core │ │ │ │ ├── otbn_memutil.h │ │ │ │ ├── otbn_memutil_pkg.sv │ │ │ │ ├── otbn_memutil_sim_opts.hjson │ │ │ │ └── sv_utils.h │ │ │ ├── model │ │ │ │ ├── iss_wrapper.cc │ │ │ │ ├── iss_wrapper.h │ │ │ │ ├── otbn_core_model.sv │ │ │ │ ├── otbn_model.cc │ │ │ │ ├── otbn_model.core │ │ │ │ ├── otbn_model.h │ │ │ │ ├── otbn_model_dpi.h │ │ │ │ ├── otbn_model_dpi.svh │ │ │ │ ├── otbn_rf_snooper_if.sv │ │ │ │ ├── otbn_stack_snooper_if.sv │ │ │ │ ├── otbn_trace_checker.cc │ │ │ │ ├── otbn_trace_checker.h │ │ │ │ ├── otbn_trace_entry.cc │ │ │ │ └── otbn_trace_entry.h │ │ │ ├── otbnsim │ │ │ │ ├── BUILD │ │ │ │ ├── Makefile │ │ │ │ ├── README.md │ │ │ │ ├── mypy.ini │ │ │ │ ├── sim │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── __init__.py │ │ │ │ │ ├── constants.py │ │ │ │ │ ├── csr.py │ │ │ │ │ ├── decode.py │ │ │ │ │ ├── dmem.py │ │ │ │ │ ├── edn_client.py │ │ │ │ │ ├── ext_regs.py │ │ │ │ │ ├── flags.py │ │ │ │ │ ├── gpr.py │ │ │ │ │ ├── insn.py │ │ │ │ │ ├── isa.py │ │ │ │ │ ├── load_elf.py │ │ │ │ │ ├── loop.py │ │ │ │ │ ├── reg.py │ │ │ │ │ ├── sim.py │ │ │ │ │ ├── standalonesim.py │ │ │ │ │ ├── state.py │ │ │ │ │ ├── stats.py │ │ │ │ │ ├── trace.py │ │ │ │ │ └── wsr.py │ │ │ │ ├── standalone.py │ │ │ │ ├── stepped.py │ │ │ │ └── test │ │ │ │ │ ├── conftest.py │ │ │ │ │ ├── simple │ │ │ │ │ ├── insns │ │ │ │ │ │ ├── add.exp │ │ │ │ │ │ ├── add.s │ │ │ │ │ │ ├── addi.exp │ │ │ │ │ │ ├── addi.s │ │ │ │ │ │ ├── bnlid.exp │ │ │ │ │ │ └── bnlid.s │ │ │ │ │ ├── loop-errs │ │ │ │ │ │ ├── loop-end-loop.exp │ │ │ │ │ │ ├── loop-end-loop.s │ │ │ │ │ │ ├── loop-overflow.exp │ │ │ │ │ │ ├── loop-overflow.s │ │ │ │ │ │ ├── loop-zero.exp │ │ │ │ │ │ └── loop-zero.s │ │ │ │ │ ├── loops │ │ │ │ │ │ ├── loops.exp │ │ │ │ │ │ └── loops.s │ │ │ │ │ ├── multi │ │ │ │ │ │ ├── README │ │ │ │ │ │ ├── beq-0.exp │ │ │ │ │ │ ├── beq-0.s │ │ │ │ │ │ ├── beq-1.exp │ │ │ │ │ │ ├── beq-1.s │ │ │ │ │ │ ├── bne-0.exp │ │ │ │ │ │ ├── bne-0.s │ │ │ │ │ │ ├── bne-1.exp │ │ │ │ │ │ ├── bne-1.s │ │ │ │ │ │ ├── bnlid-0.exp │ │ │ │ │ │ ├── bnlid-0.s │ │ │ │ │ │ ├── bnlid-1.exp │ │ │ │ │ │ ├── bnlid-1.s │ │ │ │ │ │ ├── bnlid-2.exp │ │ │ │ │ │ ├── bnlid-2.s │ │ │ │ │ │ ├── bnlid-3.exp │ │ │ │ │ │ ├── bnlid-3.s │ │ │ │ │ │ ├── bnlid-4.exp │ │ │ │ │ │ ├── bnlid-4.s │ │ │ │ │ │ ├── bnlid-5.exp │ │ │ │ │ │ ├── bnlid-5.s │ │ │ │ │ │ ├── bnlid-6.exp │ │ │ │ │ │ ├── bnlid-6.s │ │ │ │ │ │ ├── bnlid-7.exp │ │ │ │ │ │ ├── bnlid-7.s │ │ │ │ │ │ ├── bnlid-8.exp │ │ │ │ │ │ ├── bnlid-8.s │ │ │ │ │ │ ├── bnmovr-0.exp │ │ │ │ │ │ ├── bnmovr-0.s │ │ │ │ │ │ ├── bnmovr-1.exp │ │ │ │ │ │ ├── bnmovr-1.s │ │ │ │ │ │ ├── bnmovr-2.exp │ │ │ │ │ │ ├── bnmovr-2.s │ │ │ │ │ │ ├── bnmovr-3.exp │ │ │ │ │ │ ├── bnmovr-3.s │ │ │ │ │ │ ├── bnmovr-4.exp │ │ │ │ │ │ ├── bnmovr-4.s │ │ │ │ │ │ ├── bnmovr-5.exp │ │ │ │ │ │ ├── bnmovr-5.s │ │ │ │ │ │ ├── bnsid-0.exp │ │ │ │ │ │ ├── bnsid-0.s │ │ │ │ │ │ ├── bnsid-1.exp │ │ │ │ │ │ ├── bnsid-1.s │ │ │ │ │ │ ├── bnsid-2.exp │ │ │ │ │ │ ├── bnsid-2.s │ │ │ │ │ │ ├── bnsid-3.exp │ │ │ │ │ │ ├── bnsid-3.s │ │ │ │ │ │ ├── bnsid-4.exp │ │ │ │ │ │ ├── bnsid-4.s │ │ │ │ │ │ ├── bnsid-5.exp │ │ │ │ │ │ ├── bnsid-5.s │ │ │ │ │ │ ├── bnsid-6.exp │ │ │ │ │ │ ├── bnsid-6.s │ │ │ │ │ │ ├── bnsid-7.exp │ │ │ │ │ │ ├── bnsid-7.s │ │ │ │ │ │ ├── bnsid-8.exp │ │ │ │ │ │ ├── bnsid-8.s │ │ │ │ │ │ ├── csrrs-0.exp │ │ │ │ │ │ ├── csrrs-0.s │ │ │ │ │ │ ├── csrrs-1.exp │ │ │ │ │ │ ├── csrrs-1.s │ │ │ │ │ │ ├── csrrw-0.exp │ │ │ │ │ │ ├── csrrw-0.s │ │ │ │ │ │ ├── csrrw-1.exp │ │ │ │ │ │ ├── csrrw-1.s │ │ │ │ │ │ ├── jal-0.exp │ │ │ │ │ │ ├── jal-0.s │ │ │ │ │ │ ├── jal-1.exp │ │ │ │ │ │ ├── jal-1.s │ │ │ │ │ │ ├── jal-2.exp │ │ │ │ │ │ ├── jal-2.s │ │ │ │ │ │ ├── jal-3.exp │ │ │ │ │ │ ├── jal-3.s │ │ │ │ │ │ ├── jalr-0.exp │ │ │ │ │ │ ├── jalr-0.s │ │ │ │ │ │ ├── jalr-1.exp │ │ │ │ │ │ ├── jalr-1.s │ │ │ │ │ │ ├── jalr-2.exp │ │ │ │ │ │ ├── jalr-2.s │ │ │ │ │ │ ├── jalr-3.exp │ │ │ │ │ │ ├── jalr-3.s │ │ │ │ │ │ ├── jalr-4.exp │ │ │ │ │ │ ├── jalr-4.s │ │ │ │ │ │ ├── loop-0.exp │ │ │ │ │ │ ├── loop-0.s │ │ │ │ │ │ ├── loop-1.exp │ │ │ │ │ │ ├── loop-1.s │ │ │ │ │ │ ├── loopi-0.exp │ │ │ │ │ │ ├── loopi-0.s │ │ │ │ │ │ ├── lw-0.exp │ │ │ │ │ │ ├── lw-0.s │ │ │ │ │ │ ├── sw-0.exp │ │ │ │ │ │ └── sw-0.s │ │ │ │ │ ├── pseudos │ │ │ │ │ │ ├── bigla.exp │ │ │ │ │ │ ├── bigla.s │ │ │ │ │ │ ├── la.exp │ │ │ │ │ │ ├── la.s │ │ │ │ │ │ ├── li.exp │ │ │ │ │ │ └── li.s │ │ │ │ │ ├── relocs │ │ │ │ │ │ ├── hilo.exp │ │ │ │ │ │ └── hilo.s │ │ │ │ │ ├── subroutines │ │ │ │ │ │ ├── direct-call.exp │ │ │ │ │ │ ├── direct-call.s │ │ │ │ │ │ ├── indirect-call.exp │ │ │ │ │ │ └── indirect-call.s │ │ │ │ │ └── x1 │ │ │ │ │ │ ├── overflow.exp │ │ │ │ │ │ ├── overflow.s │ │ │ │ │ │ ├── underflow.exp │ │ │ │ │ │ └── underflow.s │ │ │ │ │ ├── simple_test.py │ │ │ │ │ ├── state_test.py │ │ │ │ │ ├── stats_test.py │ │ │ │ │ └── testutil.py │ │ │ ├── rig │ │ │ │ ├── Makefile │ │ │ │ ├── README.md │ │ │ │ ├── mypy.ini │ │ │ │ ├── otbn-rig │ │ │ │ └── rig │ │ │ │ │ ├── README.md │ │ │ │ │ ├── __init__.py │ │ │ │ │ ├── config.py │ │ │ │ │ ├── configs │ │ │ │ │ ├── README.md │ │ │ │ │ ├── base.yml │ │ │ │ │ ├── default.yml │ │ │ │ │ ├── loopy.yml │ │ │ │ │ ├── safe.yml │ │ │ │ │ └── straight-line.yml │ │ │ │ │ ├── gens │ │ │ │ │ ├── __init__.py │ │ │ │ │ ├── bad_at_end.py │ │ │ │ │ ├── bad_bnmovr.py │ │ │ │ │ ├── bad_branch.py │ │ │ │ │ ├── bad_deep_loop.py │ │ │ │ │ ├── bad_giant_loop.py │ │ │ │ │ ├── bad_insn.py │ │ │ │ │ ├── bad_ispr.py │ │ │ │ │ ├── bad_load_store.py │ │ │ │ │ ├── bad_zero_loop.py │ │ │ │ │ ├── branch.py │ │ │ │ │ ├── branch_gen.py │ │ │ │ │ ├── call_stack_rw.py │ │ │ │ │ ├── ecall.py │ │ │ │ │ ├── edge_load_store.py │ │ │ │ │ ├── jump.py │ │ │ │ │ ├── known_wdr.py │ │ │ │ │ ├── loop.py │ │ │ │ │ ├── loop_dup_end.py │ │ │ │ │ ├── misaligned_load_store.py │ │ │ │ │ ├── small_val.py │ │ │ │ │ ├── straight_line_insn.py │ │ │ │ │ └── untaken_branch.py │ │ │ │ │ ├── init_data.py │ │ │ │ │ ├── known_mem.py │ │ │ │ │ ├── model.py │ │ │ │ │ ├── program.py │ │ │ │ │ ├── rig.py │ │ │ │ │ ├── snippet.py │ │ │ │ │ ├── snippet_gen.py │ │ │ │ │ └── snippet_gens.py │ │ │ ├── smoke │ │ │ │ ├── BUILD │ │ │ │ ├── run_smoke.sh │ │ │ │ ├── smoke_expected.txt │ │ │ │ └── smoke_test.s │ │ │ ├── tracer │ │ │ │ ├── README.md │ │ │ │ ├── cpp │ │ │ │ │ ├── log_trace_listener.cc │ │ │ │ │ ├── log_trace_listener.h │ │ │ │ │ ├── otbn_trace_listener.h │ │ │ │ │ ├── otbn_trace_source.cc │ │ │ │ │ └── otbn_trace_source.h │ │ │ │ ├── lint │ │ │ │ │ └── otbn_tracer_waivers.vlt │ │ │ │ ├── otbn_tracer.core │ │ │ │ ├── otbn_tracer_sim_opts.hjson │ │ │ │ └── rtl │ │ │ │ │ ├── otbn_trace_if.sv │ │ │ │ │ └── otbn_tracer.sv │ │ │ ├── uvm │ │ │ │ ├── env │ │ │ │ │ ├── otbn_alu_bignum_if.sv │ │ │ │ │ ├── otbn_controller_if.sv │ │ │ │ │ ├── otbn_env.core │ │ │ │ │ ├── otbn_env.sv │ │ │ │ │ ├── otbn_env_cfg.sv │ │ │ │ │ ├── otbn_env_cov.sv │ │ │ │ │ ├── otbn_env_pkg.sv │ │ │ │ │ ├── otbn_escalate_if.sv │ │ │ │ │ ├── otbn_insn_cnt_if.sv │ │ │ │ │ ├── otbn_loop_if.sv │ │ │ │ │ ├── otbn_mac_bignum_if.sv │ │ │ │ │ ├── otbn_rf_base_if.sv │ │ │ │ │ ├── otbn_rnd_if.sv │ │ │ │ │ ├── otbn_scoreboard.sv │ │ │ │ │ ├── otbn_ssctrl_if.sv │ │ │ │ │ ├── otbn_test_helpers.cc │ │ │ │ │ ├── otbn_trace_item.sv │ │ │ │ │ ├── otbn_trace_monitor.sv │ │ │ │ │ ├── otbn_virtual_sequencer.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── otbn_alu_bignum_mod_err_vseq.sv │ │ │ │ │ │ ├── otbn_base_vseq.sv │ │ │ │ │ │ ├── otbn_common_vseq.sv │ │ │ │ │ │ ├── otbn_controller_ispr_rdata_err_vseq.sv │ │ │ │ │ │ ├── otbn_ctrl_redun_vseq.sv │ │ │ │ │ │ ├── otbn_dmem_err_vseq.sv │ │ │ │ │ │ ├── otbn_escalate_vseq.sv │ │ │ │ │ │ ├── otbn_illegal_mem_acc_vseq.sv │ │ │ │ │ │ ├── otbn_imem_err_vseq.sv │ │ │ │ │ │ ├── otbn_intg_err_vseq.sv │ │ │ │ │ │ ├── otbn_mac_bignum_acc_err_vseq.sv │ │ │ │ │ │ ├── otbn_mem_gnt_acc_err_vseq.sv │ │ │ │ │ │ ├── otbn_multi_vseq.sv │ │ │ │ │ │ ├── otbn_partial_wipe_vseq.sv │ │ │ │ │ │ ├── otbn_pc_ctrl_flow_redun_vseq.sv │ │ │ │ │ │ ├── otbn_reset_vseq.sv │ │ │ │ │ │ ├── otbn_rf_base_intg_err_vseq.sv │ │ │ │ │ │ ├── otbn_rf_bignum_intg_err_vseq.sv │ │ │ │ │ │ ├── otbn_rnd_sec_cm_vseq.sv │ │ │ │ │ │ ├── otbn_sec_wipe_err_vseq.sv │ │ │ │ │ │ ├── otbn_sequential_vseq.sv │ │ │ │ │ │ ├── otbn_single_vseq.sv │ │ │ │ │ │ ├── otbn_smoke_vseq.sv │ │ │ │ │ │ ├── otbn_stack_addr_integ_chk_vseq.sv │ │ │ │ │ │ ├── otbn_stress_all_vseq.sv │ │ │ │ │ │ ├── otbn_sw_errs_fatal_chk_vseq.sv │ │ │ │ │ │ ├── otbn_sw_no_acc_vseq.sv │ │ │ │ │ │ ├── otbn_urnd_err_vseq.sv │ │ │ │ │ │ ├── otbn_vseq_list.sv │ │ │ │ │ │ └── otbn_zero_state_err_urnd_vseq.sv │ │ │ │ ├── gen-binaries.py │ │ │ │ ├── get-toolchain-paths.sh │ │ │ │ ├── otbn_model_agent │ │ │ │ │ ├── otbn_model_agent.core │ │ │ │ │ ├── otbn_model_agent.sv │ │ │ │ │ ├── otbn_model_agent_cfg.sv │ │ │ │ │ ├── otbn_model_agent_pkg.sv │ │ │ │ │ ├── otbn_model_if.sv │ │ │ │ │ ├── otbn_model_item.sv │ │ │ │ │ └── otbn_model_monitor.sv │ │ │ │ ├── otbn_sim.core │ │ │ │ ├── otbn_sim_cfg.hjson │ │ │ │ ├── sva │ │ │ │ │ ├── otbn_bind.sv │ │ │ │ │ ├── otbn_idle_checker.sv │ │ │ │ │ └── otbn_sva.core │ │ │ │ ├── tb.sv │ │ │ │ └── tests │ │ │ │ │ ├── otbn_base_test.sv │ │ │ │ │ ├── otbn_test.core │ │ │ │ │ └── otbn_test_pkg.sv │ │ │ └── verilator │ │ │ │ ├── otbn_mock_edn.sv │ │ │ │ ├── otbn_top_sim.cc │ │ │ │ ├── otbn_top_sim.core │ │ │ │ ├── otbn_top_sim.sv │ │ │ │ ├── otbn_top_sim_waivers.vlt │ │ │ │ └── run-some.py │ │ ├── lint │ │ │ ├── otbn.vlt │ │ │ └── otbn.waiver │ │ ├── otbn.core │ │ ├── otbn_pkg.core │ │ ├── pre_sca │ │ │ └── alma │ │ │ │ ├── README.md │ │ │ │ ├── rtl │ │ │ │ ├── otbn_top_coco.v │ │ │ │ └── ram_1p.v │ │ │ │ └── verify_otbn.sh │ │ ├── pre_syn │ │ │ ├── .gitignore │ │ │ ├── README.md │ │ │ ├── otbn.nangate.sdc │ │ │ ├── otbn_abc.nangate.sdc │ │ │ ├── otbn_lr_synth_conf.tcl │ │ │ ├── python │ │ │ ├── syn_setup.example.sh │ │ │ ├── syn_yosys.sh │ │ │ ├── tcl │ │ │ │ ├── flow_utils.tcl │ │ │ │ ├── lr_synth_flow_var_setup.tcl │ │ │ │ ├── sta_common.tcl │ │ │ │ ├── sta_open_design.tcl │ │ │ │ ├── sta_run_reports.tcl │ │ │ │ ├── sta_utils.tcl │ │ │ │ ├── yosys_common.tcl │ │ │ │ ├── yosys_post_synth.tcl │ │ │ │ ├── yosys_pre_map.tcl │ │ │ │ └── yosys_run_synth.tcl │ │ │ └── translate_timing_rpts.sh │ │ ├── rtl │ │ │ ├── otbn.sv │ │ │ ├── otbn_alu_base.sv │ │ │ ├── otbn_alu_bignum.sv │ │ │ ├── otbn_controller.sv │ │ │ ├── otbn_core.sv │ │ │ ├── otbn_decoder.sv │ │ │ ├── otbn_instruction_fetch.sv │ │ │ ├── otbn_loop_controller.sv │ │ │ ├── otbn_lsu.sv │ │ │ ├── otbn_mac_bignum.sv │ │ │ ├── otbn_pkg.sv │ │ │ ├── otbn_predecode.sv │ │ │ ├── otbn_reg_pkg.sv │ │ │ ├── otbn_reg_top.sv │ │ │ ├── otbn_rf_base.sv │ │ │ ├── otbn_rf_base_ff.sv │ │ │ ├── otbn_rf_base_fpga.sv │ │ │ ├── otbn_rf_bignum.sv │ │ │ ├── otbn_rf_bignum_ff.sv │ │ │ ├── otbn_rf_bignum_fpga.sv │ │ │ ├── otbn_rnd.sv │ │ │ ├── otbn_scramble_ctrl.sv │ │ │ ├── otbn_stack.sv │ │ │ └── otbn_start_stop_control.sv │ │ ├── syn │ │ │ ├── constraints.sdc │ │ │ ├── otbn_gtech_syn_cfg.hjson │ │ │ ├── otbn_syn_cfg.hjson │ │ │ └── post_elab_gtech.tcl │ │ └── util │ │ │ ├── BUILD │ │ │ ├── Makefile │ │ │ ├── analyze_information_flow.py │ │ │ ├── check_call_stack.py │ │ │ ├── check_const_time.py │ │ │ ├── check_loop.py │ │ │ ├── docs │ │ │ ├── __init__.py │ │ │ ├── get_impl.py │ │ │ └── md_isrs.py │ │ │ ├── get_instruction_count_range.py │ │ │ ├── make_mulqacc.py │ │ │ ├── mypy.ini │ │ │ ├── otbn_as.py │ │ │ ├── otbn_ld.py │ │ │ ├── otbn_objdump.py │ │ │ ├── otbn_sim_test.py │ │ │ ├── shared │ │ │ ├── BUILD │ │ │ ├── __init__.py │ │ │ ├── bit_ranges.py │ │ │ ├── bool_literal.py │ │ │ ├── cache.py │ │ │ ├── check.py │ │ │ ├── constants.py │ │ │ ├── control_flow.py │ │ │ ├── decode.py │ │ │ ├── dmem_dump.py │ │ │ ├── elf.py │ │ │ ├── encoding.py │ │ │ ├── encoding_scheme.py │ │ │ ├── information_flow.py │ │ │ ├── information_flow_analysis.py │ │ │ ├── insn_yaml.py │ │ │ ├── instruction_count_range.py │ │ │ ├── isr.py │ │ │ ├── lsu_desc.py │ │ │ ├── mem_layout.py │ │ │ ├── operand.py │ │ │ ├── otbn_reggen.py │ │ │ ├── reg_dump.py │ │ │ ├── section.py │ │ │ ├── syntax.py │ │ │ ├── testcase.py │ │ │ ├── testgen.py │ │ │ └── toolchain.py │ │ │ └── yaml_to_doc.py │ ├── otp_ctrl │ │ ├── BUILD │ │ ├── otp_ctrl_pkg.core │ │ └── rtl │ │ │ └── otp_ctrl_pkg.sv │ ├── otp_macro │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── otp_macro.hjson │ │ │ └── otp_macro_sec_cm_testplan.hjson │ │ ├── defs.bzl │ │ ├── dv │ │ │ └── env │ │ │ │ └── otp_macro_env.core │ │ ├── lint │ │ │ ├── otp_macro.vlt │ │ │ └── otp_macro.waiver │ │ ├── otp_macro.core │ │ ├── otp_macro_pkg.core │ │ └── rtl │ │ │ ├── otp_macro.sv │ │ │ ├── otp_macro_pkg.sv │ │ │ ├── otp_macro_prim_reg_top.sv │ │ │ └── otp_macro_reg_pkg.sv │ ├── pattgen │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── pattgen.hjson │ │ │ ├── pattgen_sec_cm_testplan.hjson │ │ │ └── pattgen_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── interfaces.md │ │ │ ├── pattgen_block_diagram.svg │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── cov │ │ │ │ ├── pattgen_cov.core │ │ │ │ ├── pattgen_cov.vRefine │ │ │ │ ├── pattgen_cov_bind.sv │ │ │ │ └── pattgen_cov_if.sv │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── pattgen_channel_cfg.sv │ │ │ │ ├── pattgen_env.core │ │ │ │ ├── pattgen_env.sv │ │ │ │ ├── pattgen_env_cfg.sv │ │ │ │ ├── pattgen_env_cov.sv │ │ │ │ ├── pattgen_env_pkg.sv │ │ │ │ ├── pattgen_scoreboard.sv │ │ │ │ ├── pattgen_seq_cfg.sv │ │ │ │ ├── pattgen_virtual_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── pattgen_base_vseq.sv │ │ │ │ │ ├── pattgen_cnt_rollover_vseq.sv │ │ │ │ │ ├── pattgen_common_vseq.sv │ │ │ │ │ ├── pattgen_error_vseq.sv │ │ │ │ │ ├── pattgen_inactive_level_vseq.sv │ │ │ │ │ ├── pattgen_perf_vseq.sv │ │ │ │ │ ├── pattgen_smoke_vseq.sv │ │ │ │ │ ├── pattgen_stress_all_vseq.sv │ │ │ │ │ └── pattgen_vseq_list.sv │ │ │ ├── pattgen_sim.core │ │ │ ├── pattgen_sim_cfg.hjson │ │ │ ├── sva │ │ │ │ ├── pattgen_bind.sv │ │ │ │ └── pattgen_sva.core │ │ │ ├── tb.sv │ │ │ └── tests │ │ │ │ ├── pattgen_base_test.sv │ │ │ │ ├── pattgen_test.core │ │ │ │ └── pattgen_test_pkg.sv │ │ ├── lint │ │ │ ├── pattgen.vlt │ │ │ └── pattgen.waiver │ │ ├── pattgen.core │ │ └── rtl │ │ │ ├── pattgen.sv │ │ │ ├── pattgen_chan.sv │ │ │ ├── pattgen_core.sv │ │ │ ├── pattgen_ctrl_pkg.sv │ │ │ ├── pattgen_reg_pkg.sv │ │ │ └── pattgen_reg_top.sv │ ├── prim │ │ ├── BUILD │ │ ├── README.md │ │ ├── doc │ │ │ ├── prim_flash.md │ │ │ ├── prim_keccak.md │ │ │ ├── prim_lfsr.md │ │ │ ├── prim_packer.md │ │ │ ├── prim_packer_fifo.md │ │ │ ├── prim_present.md │ │ │ ├── prim_prince.md │ │ │ ├── prim_ram_1p_scr.md │ │ │ └── prim_xoshiro256pp.md │ │ ├── dv │ │ │ ├── prim_alert │ │ │ │ ├── data │ │ │ │ │ ├── prim_alert_cover.cfg │ │ │ │ │ └── prim_alert_testplan.hjson │ │ │ │ ├── prim_alert_sim.core │ │ │ │ ├── prim_alert_sim_cfg.hjson │ │ │ │ └── tb │ │ │ │ │ └── prim_alert_tb.sv │ │ │ ├── prim_ascon │ │ │ │ └── ascon_model_dpi │ │ │ │ │ ├── ascon_model_dpi.c │ │ │ │ │ ├── ascon_model_dpi.core │ │ │ │ │ ├── ascon_model_dpi.h │ │ │ │ │ ├── ascon_model_dpi_pkg.sv │ │ │ │ │ └── vendor │ │ │ │ │ ├── .clang-format │ │ │ │ │ ├── ascon_ascon-c.lock.hjson │ │ │ │ │ ├── ascon_ascon-c.vendor.hjson │ │ │ │ │ └── ascon_ascon-c │ │ │ │ │ ├── LICENSE │ │ │ │ │ ├── ascon128 │ │ │ │ │ ├── aead.c │ │ │ │ │ ├── api.h │ │ │ │ │ ├── ascon.h │ │ │ │ │ ├── constants.h │ │ │ │ │ ├── crypto_aead.h │ │ │ │ │ ├── permutations.h │ │ │ │ │ ├── printstate.c │ │ │ │ │ ├── printstate.h │ │ │ │ │ ├── round.h │ │ │ │ │ └── word.h │ │ │ │ │ └── ascon128a │ │ │ │ │ ├── aead.c │ │ │ │ │ ├── api.h │ │ │ │ │ ├── ascon.h │ │ │ │ │ ├── constants.h │ │ │ │ │ ├── crypto_aead.h │ │ │ │ │ ├── permutations.h │ │ │ │ │ ├── printstate.c │ │ │ │ │ ├── printstate.h │ │ │ │ │ ├── round.h │ │ │ │ │ └── word.h │ │ │ ├── prim_esc │ │ │ │ ├── data │ │ │ │ │ ├── prim_esc_cover.cfg │ │ │ │ │ └── prim_esc_testplan.hjson │ │ │ │ ├── prim_esc_sim.core │ │ │ │ ├── prim_esc_sim_cfg.hjson │ │ │ │ └── tb │ │ │ │ │ └── prim_esc_tb.sv │ │ │ ├── prim_lfsr │ │ │ │ ├── data │ │ │ │ │ ├── prim_lfsr_cov_excl.el │ │ │ │ │ └── prim_lfsr_cover.cfg │ │ │ │ ├── prim_lfsr_sim.core │ │ │ │ ├── prim_lfsr_sim_cfg.hjson │ │ │ │ └── prim_lfsr_tb.sv │ │ │ ├── prim_present │ │ │ │ ├── crypto_dpi_present │ │ │ │ │ ├── crypto_dpi_present.cc │ │ │ │ │ ├── crypto_dpi_present.core │ │ │ │ │ └── crypto_dpi_present_pkg.sv │ │ │ │ ├── data │ │ │ │ │ └── prim_present_cover.cfg │ │ │ │ ├── prim_present_sim.core │ │ │ │ ├── prim_present_sim_cfg.hjson │ │ │ │ └── tb │ │ │ │ │ └── prim_present_tb.sv │ │ │ ├── prim_prince │ │ │ │ ├── crypto_dpi_prince │ │ │ │ │ ├── crypto_dpi_prince.c │ │ │ │ │ ├── crypto_dpi_prince.core │ │ │ │ │ ├── crypto_dpi_prince_pkg.sv │ │ │ │ │ ├── crypto_dpi_prince_sim_opts.hjson │ │ │ │ │ ├── crypto_prince_ref.core │ │ │ │ │ └── prince_ref.h │ │ │ │ ├── data │ │ │ │ │ └── prim_prince_cover.cfg │ │ │ │ ├── prim_prince_sim.core │ │ │ │ ├── prim_prince_sim_cfg.hjson │ │ │ │ └── tb │ │ │ │ │ └── prim_prince_tb.sv │ │ │ ├── prim_ram_scr │ │ │ │ └── cpp │ │ │ │ │ ├── scramble_model.cc │ │ │ │ │ ├── scramble_model.core │ │ │ │ │ └── scramble_model.h │ │ │ └── prim_secded │ │ │ │ ├── secded_enc.c │ │ │ │ ├── secded_enc.core │ │ │ │ └── secded_enc.h │ │ ├── fpv │ │ │ ├── prim_alert_rxtx_async_fatal_fpv.core │ │ │ ├── prim_alert_rxtx_async_fpv.core │ │ │ ├── prim_alert_rxtx_fatal_fpv.core │ │ │ ├── prim_alert_rxtx_fpv.core │ │ │ ├── prim_arbiter_fixed_fpv.core │ │ │ ├── prim_arbiter_ppc_fpv.core │ │ │ ├── prim_arbiter_tree_fpv.core │ │ │ ├── prim_count_fpv.core │ │ │ ├── prim_esc_rxtx_fpv.core │ │ │ ├── prim_fifo_async_sram_adapter_fpv.core │ │ │ ├── prim_fifo_sync_fpv.core │ │ │ ├── prim_keccak_fpv.core │ │ │ ├── prim_lfsr_fpv.core │ │ │ ├── prim_packer_fpv.core │ │ │ ├── prim_secded_22_16_fpv.core │ │ │ ├── prim_secded_28_22_fpv.core │ │ │ ├── prim_secded_39_32_fpv.core │ │ │ ├── prim_secded_64_57_fpv.core │ │ │ ├── prim_secded_72_64_fpv.core │ │ │ ├── prim_secded_hamming_22_16_fpv.core │ │ │ ├── prim_secded_hamming_39_32_fpv.core │ │ │ ├── prim_secded_hamming_72_64_fpv.core │ │ │ ├── prim_secded_hamming_76_68_fpv.core │ │ │ ├── prim_secded_inv_22_16_fpv.core │ │ │ ├── prim_secded_inv_28_22_fpv.core │ │ │ ├── prim_secded_inv_39_32_fpv.core │ │ │ ├── prim_secded_inv_64_57_fpv.core │ │ │ ├── prim_secded_inv_72_64_fpv.core │ │ │ ├── prim_secded_inv_hamming_22_16_fpv.core │ │ │ ├── prim_secded_inv_hamming_39_32_fpv.core │ │ │ ├── prim_secded_inv_hamming_72_64_fpv.core │ │ │ ├── prim_secded_inv_hamming_76_68_fpv.core │ │ │ ├── tb │ │ │ │ ├── prim_alert_rxtx_async_bind_fpv.sv │ │ │ │ ├── prim_alert_rxtx_async_fatal_bind_fpv.sv │ │ │ │ ├── prim_alert_rxtx_async_fatal_tb.sv │ │ │ │ ├── prim_alert_rxtx_async_tb.sv │ │ │ │ ├── prim_alert_rxtx_bind_fpv.sv │ │ │ │ ├── prim_alert_rxtx_fatal_bind_fpv.sv │ │ │ │ ├── prim_alert_rxtx_fatal_tb.sv │ │ │ │ ├── prim_alert_rxtx_tb.sv │ │ │ │ ├── prim_arbiter_fixed_tb.sv │ │ │ │ ├── prim_arbiter_ppc_tb.sv │ │ │ │ ├── prim_arbiter_tree_tb.sv │ │ │ │ ├── prim_count_tb.sv │ │ │ │ ├── prim_esc_rxtx_bind_fpv.sv │ │ │ │ ├── prim_esc_rxtx_tb.sv │ │ │ │ ├── prim_fifo_async_sram_adapter_tb.sv │ │ │ │ ├── prim_fifo_sync_bind_fpv.sv │ │ │ │ ├── prim_fifo_sync_tb.sv │ │ │ │ ├── prim_keccak_tb.sv │ │ │ │ ├── prim_lfsr_tb.sv │ │ │ │ ├── prim_packer_tb.sv │ │ │ │ ├── prim_secded_22_16_bind_fpv.sv │ │ │ │ ├── prim_secded_22_16_tb.sv │ │ │ │ ├── prim_secded_28_22_bind_fpv.sv │ │ │ │ ├── prim_secded_28_22_tb.sv │ │ │ │ ├── prim_secded_39_32_bind_fpv.sv │ │ │ │ ├── prim_secded_39_32_tb.sv │ │ │ │ ├── prim_secded_64_57_bind_fpv.sv │ │ │ │ ├── prim_secded_64_57_tb.sv │ │ │ │ ├── prim_secded_72_64_bind_fpv.sv │ │ │ │ ├── prim_secded_72_64_tb.sv │ │ │ │ ├── prim_secded_hamming_22_16_bind_fpv.sv │ │ │ │ ├── prim_secded_hamming_22_16_tb.sv │ │ │ │ ├── prim_secded_hamming_39_32_bind_fpv.sv │ │ │ │ ├── prim_secded_hamming_39_32_tb.sv │ │ │ │ ├── prim_secded_hamming_72_64_bind_fpv.sv │ │ │ │ ├── prim_secded_hamming_72_64_tb.sv │ │ │ │ ├── prim_secded_hamming_76_68_bind_fpv.sv │ │ │ │ ├── prim_secded_hamming_76_68_tb.sv │ │ │ │ ├── prim_secded_inv_22_16_bind_fpv.sv │ │ │ │ ├── prim_secded_inv_22_16_tb.sv │ │ │ │ ├── prim_secded_inv_28_22_bind_fpv.sv │ │ │ │ ├── prim_secded_inv_28_22_tb.sv │ │ │ │ ├── prim_secded_inv_39_32_bind_fpv.sv │ │ │ │ ├── prim_secded_inv_39_32_tb.sv │ │ │ │ ├── prim_secded_inv_64_57_bind_fpv.sv │ │ │ │ ├── prim_secded_inv_64_57_tb.sv │ │ │ │ ├── prim_secded_inv_72_64_bind_fpv.sv │ │ │ │ ├── prim_secded_inv_72_64_tb.sv │ │ │ │ ├── prim_secded_inv_hamming_22_16_bind_fpv.sv │ │ │ │ ├── prim_secded_inv_hamming_22_16_tb.sv │ │ │ │ ├── prim_secded_inv_hamming_39_32_bind_fpv.sv │ │ │ │ ├── prim_secded_inv_hamming_39_32_tb.sv │ │ │ │ ├── prim_secded_inv_hamming_72_64_bind_fpv.sv │ │ │ │ ├── prim_secded_inv_hamming_72_64_tb.sv │ │ │ │ ├── prim_secded_inv_hamming_76_68_bind_fpv.sv │ │ │ │ └── prim_secded_inv_hamming_76_68_tb.sv │ │ │ └── vip │ │ │ │ ├── prim_alert_rxtx_assert_fpv.sv │ │ │ │ ├── prim_alert_rxtx_async_assert_fpv.sv │ │ │ │ ├── prim_esc_rxtx_assert_fpv.sv │ │ │ │ ├── prim_fifo_sync_assert_fpv.sv │ │ │ │ ├── prim_secded_22_16_assert_fpv.sv │ │ │ │ ├── prim_secded_28_22_assert_fpv.sv │ │ │ │ ├── prim_secded_39_32_assert_fpv.sv │ │ │ │ ├── prim_secded_64_57_assert_fpv.sv │ │ │ │ ├── prim_secded_72_64_assert_fpv.sv │ │ │ │ ├── prim_secded_hamming_22_16_assert_fpv.sv │ │ │ │ ├── prim_secded_hamming_39_32_assert_fpv.sv │ │ │ │ ├── prim_secded_hamming_72_64_assert_fpv.sv │ │ │ │ ├── prim_secded_hamming_76_68_assert_fpv.sv │ │ │ │ ├── prim_secded_inv_22_16_assert_fpv.sv │ │ │ │ ├── prim_secded_inv_28_22_assert_fpv.sv │ │ │ │ ├── prim_secded_inv_39_32_assert_fpv.sv │ │ │ │ ├── prim_secded_inv_64_57_assert_fpv.sv │ │ │ │ ├── prim_secded_inv_72_64_assert_fpv.sv │ │ │ │ ├── prim_secded_inv_hamming_22_16_assert_fpv.sv │ │ │ │ ├── prim_secded_inv_hamming_39_32_assert_fpv.sv │ │ │ │ ├── prim_secded_inv_hamming_72_64_assert_fpv.sv │ │ │ │ └── prim_secded_inv_hamming_76_68_assert_fpv.sv │ │ ├── lint │ │ │ ├── prim.vlt │ │ │ ├── prim.waiver │ │ │ ├── prim_and2.waiver │ │ │ ├── prim_arbiter.vlt │ │ │ ├── prim_arbiter.waiver │ │ │ ├── prim_ascon.vlt │ │ │ ├── prim_ascon.waiver │ │ │ ├── prim_assert.vlt │ │ │ ├── prim_assert.waiver │ │ │ ├── prim_buf.waiver │ │ │ ├── prim_cdc_rand_delay.vlt │ │ │ ├── prim_cdc_rand_delay.waiver │ │ │ ├── prim_cipher.vlt │ │ │ ├── prim_cipher_pkg.waiver │ │ │ ├── prim_clock_buf.waiver │ │ │ ├── prim_clock_div.waiver │ │ │ ├── prim_clock_gating.waiver │ │ │ ├── prim_clock_inv.waiver │ │ │ ├── prim_clock_mux2.waiver │ │ │ ├── prim_count.vlt │ │ │ ├── prim_count.waiver │ │ │ ├── prim_crc32.vlt │ │ │ ├── prim_double_lfsr.vlt │ │ │ ├── prim_double_lfsr.waiver │ │ │ ├── prim_fifo.vbl │ │ │ ├── prim_fifo.vlt │ │ │ ├── prim_fifo.waiver │ │ │ ├── prim_flash.waiver │ │ │ ├── prim_flop.waiver │ │ │ ├── prim_flop_2sync.waiver │ │ │ ├── prim_flop_en.waiver │ │ │ ├── prim_gf_mult.waiver │ │ │ ├── prim_lc_sender.waiver │ │ │ ├── prim_lfsr.waiver │ │ │ ├── prim_max_tree.vlt │ │ │ ├── prim_max_tree.waiver │ │ │ ├── prim_mubi.waiver │ │ │ ├── prim_onehot_check.vlt │ │ │ ├── prim_onehot_check.waiver │ │ │ ├── prim_onehot_mux.waiver │ │ │ ├── prim_otp.waiver │ │ │ ├── prim_pad_attr.waiver │ │ │ ├── prim_pad_wrapper.waiver │ │ │ ├── prim_racl_error_arb.waiver │ │ │ ├── prim_ram_1p.waiver │ │ │ ├── prim_ram_1p_adv.waiver │ │ │ ├── prim_ram_1p_scr.vlt │ │ │ ├── prim_ram_1r1w.waiver │ │ │ ├── prim_ram_1r1w_async_adv.waiver │ │ │ ├── prim_ram_2p.waiver │ │ │ ├── prim_reg_we_check.waiver │ │ │ ├── prim_rom.waiver │ │ │ ├── prim_rom_adv.waiver │ │ │ ├── prim_secded.waiver │ │ │ ├── prim_sha2.vbl │ │ │ ├── prim_sha2.vlt │ │ │ ├── prim_sha2.waiver │ │ │ ├── prim_sparse_fsm_flop.vlt │ │ │ ├── prim_sparse_fsm_flop.waiver │ │ │ ├── prim_subreg.vlt │ │ │ ├── prim_subreg.waiver │ │ │ ├── prim_sum_tree.vlt │ │ │ ├── prim_sum_tree.waiver │ │ │ ├── prim_trivium.vlt │ │ │ ├── prim_trivium.waiver │ │ │ ├── prim_usb_diff_rx.waiver │ │ │ ├── prim_util.waiver │ │ │ ├── prim_xnor2.waiver │ │ │ ├── prim_xor2.waiver │ │ │ └── prim_xoshiro256pp.vlt │ │ ├── pre_dv │ │ │ ├── prim_ascon │ │ │ │ ├── prim_ascon_duplex_tb │ │ │ │ │ ├── README.md │ │ │ │ │ ├── cpp │ │ │ │ │ │ └── prim_ascon_duplex_tb.cc │ │ │ │ │ ├── prim_ascon_dublex_tb.core │ │ │ │ │ └── rtl │ │ │ │ │ │ ├── prim_ascon_duplex_tb.sv │ │ │ │ │ │ └── prim_ascon_duplex_tb_pkg.sv │ │ │ │ └── prim_ascon_round_tb │ │ │ │ │ ├── README.md │ │ │ │ │ ├── cpp │ │ │ │ │ └── prim_ascon_round_tb.cc │ │ │ │ │ ├── prim_ascon_round_tb.core │ │ │ │ │ └── rtl │ │ │ │ │ └── prim_ascon_round_tb.sv │ │ │ ├── prim_crc32 │ │ │ │ ├── README.md │ │ │ │ ├── expected_out.py │ │ │ │ ├── predv_expected.txt │ │ │ │ ├── prim_crc32_sim.cc │ │ │ │ ├── prim_crc32_sim.core │ │ │ │ ├── prim_crc32_sim.sv │ │ │ │ └── run_predv.sh │ │ │ ├── prim_flop_2sync │ │ │ │ ├── prim_flop_2sync_sim.core │ │ │ │ ├── prim_flop_2sync_sim_cfg.hjson │ │ │ │ └── tb.sv │ │ │ ├── prim_sync_reqack │ │ │ │ ├── README.md │ │ │ │ ├── cpp │ │ │ │ │ └── prim_sync_reqack_tb.cc │ │ │ │ ├── prim_sync_reqack_tb.core │ │ │ │ └── rtl │ │ │ │ │ └── prim_sync_reqack_tb.sv │ │ │ └── prim_trivium │ │ │ │ ├── README.md │ │ │ │ ├── cpp │ │ │ │ └── prim_trivium_tb.cc │ │ │ │ ├── prim_trivium_tb.core │ │ │ │ └── rtl │ │ │ │ └── prim_trivium_tb.sv │ │ ├── prim.core │ │ ├── prim_alert.core │ │ ├── prim_alert_to_diff.core │ │ ├── prim_arbiter.core │ │ ├── prim_ascon.core │ │ ├── prim_assert.core │ │ ├── prim_blanker.core │ │ ├── prim_cdc_rand_delay.core │ │ ├── prim_cipher.core │ │ ├── prim_cipher_pkg.core │ │ ├── prim_clock_meas.core │ │ ├── prim_count.core │ │ ├── prim_crc32.core │ │ ├── prim_diff_decode.core │ │ ├── prim_diff_encode.core │ │ ├── prim_diff_to_alert.core │ │ ├── prim_dom_and_2share.core │ │ ├── prim_double_lfsr.core │ │ ├── prim_edge_detector.core │ │ ├── prim_edn_req.core │ │ ├── prim_esc.core │ │ ├── prim_fifo.core │ │ ├── prim_gf_mult.core │ │ ├── prim_lc_and_hardened.core │ │ ├── prim_lc_combine.core │ │ ├── prim_lc_dec.core │ │ ├── prim_lc_or_hardened.core │ │ ├── prim_lc_sender.core │ │ ├── prim_lc_sync.core │ │ ├── prim_leading_one_ppc.core │ │ ├── prim_lfsr.core │ │ ├── prim_macros.core │ │ ├── prim_max_tree.core │ │ ├── prim_msb_extend.core │ │ ├── prim_mubi.core │ │ ├── prim_mubi_pkg.core │ │ ├── prim_multibit_sync.core │ │ ├── prim_onehot.core │ │ ├── prim_onehot_check.core │ │ ├── prim_pad_wrapper_pkg.core │ │ ├── prim_racl_error_arb.core │ │ ├── prim_ram_1p_adv.core │ │ ├── prim_ram_1p_scr.core │ │ ├── prim_ram_1r1w_adv.core │ │ ├── prim_ram_1r1w_async_adv.core │ │ ├── prim_ram_2p_adv.core │ │ ├── prim_ram_2p_async_adv.core │ │ ├── prim_reg_we_check.core │ │ ├── prim_rom_adv.core │ │ ├── prim_sdc_example.core │ │ ├── prim_sec_anchor.core │ │ ├── prim_secded.core │ │ ├── prim_sha2.core │ │ ├── prim_sha2_pkg.core │ │ ├── prim_sparse_fsm.core │ │ ├── prim_subreg.core │ │ ├── prim_sum_tree.core │ │ ├── prim_trivium.core │ │ ├── prim_util.core │ │ ├── prim_util_get_scramble_params.core │ │ ├── prim_util_memload.core │ │ ├── prim_xoshiro256pp.core │ │ ├── rtl │ │ │ ├── prim_alert_pkg.sv │ │ │ ├── prim_alert_receiver.sv │ │ │ ├── prim_alert_sender.sv │ │ │ ├── prim_alert_to_diff.sv │ │ │ ├── prim_arbiter_fixed.sv │ │ │ ├── prim_arbiter_ppc.sv │ │ │ ├── prim_arbiter_tree.sv │ │ │ ├── prim_arbiter_tree_dup.sv │ │ │ ├── prim_ascon_duplex.sv │ │ │ ├── prim_ascon_pkg.sv │ │ │ ├── prim_ascon_round.sv │ │ │ ├── prim_ascon_sbox.sv │ │ │ ├── prim_assert.sv │ │ │ ├── prim_assert_dummy_macros.svh │ │ │ ├── prim_assert_sec_cm.svh │ │ │ ├── prim_assert_standard_macros.svh │ │ │ ├── prim_assert_yosys_macros.svh │ │ │ ├── prim_blanker.sv │ │ │ ├── prim_cdc_rand_delay.sv │ │ │ ├── prim_cipher_pkg.sv │ │ │ ├── prim_clock_gating_sync.sv │ │ │ ├── prim_clock_meas.sv │ │ │ ├── prim_clock_timeout.sv │ │ │ ├── prim_count.sv │ │ │ ├── prim_count_pkg.sv │ │ │ ├── prim_crc32.sv │ │ │ ├── prim_diff_decode.sv │ │ │ ├── prim_diff_encode.sv │ │ │ ├── prim_diff_to_alert.sv │ │ │ ├── prim_dom_and_2share.sv │ │ │ ├── prim_double_lfsr.sv │ │ │ ├── prim_edge_detector.sv │ │ │ ├── prim_edn_req.sv │ │ │ ├── prim_esc_pkg.sv │ │ │ ├── prim_esc_receiver.sv │ │ │ ├── prim_esc_sender.sv │ │ │ ├── prim_fifo_assert.svh │ │ │ ├── prim_fifo_async.sv │ │ │ ├── prim_fifo_async_simple.sv │ │ │ ├── prim_fifo_async_sram_adapter.sv │ │ │ ├── prim_fifo_sync.sv │ │ │ ├── prim_fifo_sync_cnt.sv │ │ │ ├── prim_filter.sv │ │ │ ├── prim_filter_ctr.sv │ │ │ ├── prim_flop_macros.sv │ │ │ ├── prim_gate_gen.sv │ │ │ ├── prim_gf_mult.sv │ │ │ ├── prim_intr_hw.sv │ │ │ ├── prim_keccak.sv │ │ │ ├── prim_lc_and_hardened.sv │ │ │ ├── prim_lc_combine.sv │ │ │ ├── prim_lc_dec.sv │ │ │ ├── prim_lc_or_hardened.sv │ │ │ ├── prim_lc_sender.sv │ │ │ ├── prim_lc_sync.sv │ │ │ ├── prim_leading_one_ppc.sv │ │ │ ├── prim_lfsr.sv │ │ │ ├── prim_macros.svh │ │ │ ├── prim_max_tree.sv │ │ │ ├── prim_msb_extend.sv │ │ │ ├── prim_mubi12_dec.sv │ │ │ ├── prim_mubi12_sender.sv │ │ │ ├── prim_mubi12_sync.sv │ │ │ ├── prim_mubi16_dec.sv │ │ │ ├── prim_mubi16_sender.sv │ │ │ ├── prim_mubi16_sync.sv │ │ │ ├── prim_mubi20_dec.sv │ │ │ ├── prim_mubi20_sender.sv │ │ │ ├── prim_mubi20_sync.sv │ │ │ ├── prim_mubi24_dec.sv │ │ │ ├── prim_mubi24_sender.sv │ │ │ ├── prim_mubi24_sync.sv │ │ │ ├── prim_mubi28_dec.sv │ │ │ ├── prim_mubi28_sender.sv │ │ │ ├── prim_mubi28_sync.sv │ │ │ ├── prim_mubi32_dec.sv │ │ │ ├── prim_mubi32_sender.sv │ │ │ ├── prim_mubi32_sync.sv │ │ │ ├── prim_mubi4_dec.sv │ │ │ ├── prim_mubi4_sender.sv │ │ │ ├── prim_mubi4_sync.sv │ │ │ ├── prim_mubi8_dec.sv │ │ │ ├── prim_mubi8_sender.sv │ │ │ ├── prim_mubi8_sync.sv │ │ │ ├── prim_mubi_pkg.sv │ │ │ ├── prim_multibit_sync.sv │ │ │ ├── prim_onehot_check.sv │ │ │ ├── prim_onehot_enc.sv │ │ │ ├── prim_onehot_mux.sv │ │ │ ├── prim_packer.sv │ │ │ ├── prim_packer_fifo.sv │ │ │ ├── prim_pad_wrapper_pkg.sv │ │ │ ├── prim_present.sv │ │ │ ├── prim_prince.sv │ │ │ ├── prim_pulse_sync.sv │ │ │ ├── prim_racl_error_arb.sv │ │ │ ├── prim_ram_1p_adv.sv │ │ │ ├── prim_ram_1p_scr.sv │ │ │ ├── prim_ram_1r1w_adv.sv │ │ │ ├── prim_ram_1r1w_async_adv.sv │ │ │ ├── prim_ram_2p_adv.sv │ │ │ ├── prim_ram_2p_async_adv.sv │ │ │ ├── prim_reg_cdc.sv │ │ │ ├── prim_reg_cdc_arb.sv │ │ │ ├── prim_reg_we_check.sv │ │ │ ├── prim_rom_adv.sv │ │ │ ├── prim_sdc_example.sv │ │ │ ├── prim_sec_anchor_buf.sv │ │ │ ├── prim_sec_anchor_flop.sv │ │ │ ├── prim_secded_22_16_dec.sv │ │ │ ├── prim_secded_22_16_enc.sv │ │ │ ├── prim_secded_28_22_dec.sv │ │ │ ├── prim_secded_28_22_enc.sv │ │ │ ├── prim_secded_39_32_dec.sv │ │ │ ├── prim_secded_39_32_enc.sv │ │ │ ├── prim_secded_64_57_dec.sv │ │ │ ├── prim_secded_64_57_enc.sv │ │ │ ├── prim_secded_72_64_dec.sv │ │ │ ├── prim_secded_72_64_enc.sv │ │ │ ├── prim_secded_hamming_22_16_dec.sv │ │ │ ├── prim_secded_hamming_22_16_enc.sv │ │ │ ├── prim_secded_hamming_39_32_dec.sv │ │ │ ├── prim_secded_hamming_39_32_enc.sv │ │ │ ├── prim_secded_hamming_72_64_dec.sv │ │ │ ├── prim_secded_hamming_72_64_enc.sv │ │ │ ├── prim_secded_hamming_76_68_dec.sv │ │ │ ├── prim_secded_hamming_76_68_enc.sv │ │ │ ├── prim_secded_inc.svh │ │ │ ├── prim_secded_inv_22_16_dec.sv │ │ │ ├── prim_secded_inv_22_16_enc.sv │ │ │ ├── prim_secded_inv_28_22_dec.sv │ │ │ ├── prim_secded_inv_28_22_enc.sv │ │ │ ├── prim_secded_inv_39_32_dec.sv │ │ │ ├── prim_secded_inv_39_32_enc.sv │ │ │ ├── prim_secded_inv_64_57_dec.sv │ │ │ ├── prim_secded_inv_64_57_enc.sv │ │ │ ├── prim_secded_inv_72_64_dec.sv │ │ │ ├── prim_secded_inv_72_64_enc.sv │ │ │ ├── prim_secded_inv_hamming_22_16_dec.sv │ │ │ ├── prim_secded_inv_hamming_22_16_enc.sv │ │ │ ├── prim_secded_inv_hamming_39_32_dec.sv │ │ │ ├── prim_secded_inv_hamming_39_32_enc.sv │ │ │ ├── prim_secded_inv_hamming_72_64_dec.sv │ │ │ ├── prim_secded_inv_hamming_72_64_enc.sv │ │ │ ├── prim_secded_inv_hamming_76_68_dec.sv │ │ │ ├── prim_secded_inv_hamming_76_68_enc.sv │ │ │ ├── prim_secded_pkg.sv │ │ │ ├── prim_sha2.sv │ │ │ ├── prim_sha2_32.sv │ │ │ ├── prim_sha2_pad.sv │ │ │ ├── prim_sha2_pkg.sv │ │ │ ├── prim_slicer.sv │ │ │ ├── prim_sparse_fsm_flop.sv │ │ │ ├── prim_sram_arbiter.sv │ │ │ ├── prim_subreg.sv │ │ │ ├── prim_subreg_arb.sv │ │ │ ├── prim_subreg_ext.sv │ │ │ ├── prim_subreg_pkg.sv │ │ │ ├── prim_subreg_shadow.sv │ │ │ ├── prim_subst_perm.sv │ │ │ ├── prim_sum_tree.sv │ │ │ ├── prim_sync_reqack.sv │ │ │ ├── prim_sync_reqack_data.sv │ │ │ ├── prim_sync_slow_fast.sv │ │ │ ├── prim_trivium.sv │ │ │ ├── prim_trivium_pkg.sv │ │ │ ├── prim_util_get_scramble_params.svh │ │ │ ├── prim_util_memload.svh │ │ │ ├── prim_util_pkg.sv │ │ │ └── prim_xoshiro256pp.sv │ │ └── util │ │ │ ├── prim_crc32_table_gen.py │ │ │ └── vendor │ │ │ ├── google_verible_verilog_syntax_py.lock.hjson │ │ │ ├── google_verible_verilog_syntax_py.vendor.hjson │ │ │ └── google_verible_verilog_syntax_py │ │ │ ├── BUILD │ │ │ ├── print_modules.py │ │ │ ├── print_tree.py │ │ │ ├── verible_verilog_syntax.py │ │ │ └── verible_verilog_syntax_test.py │ ├── prim_asap7 │ │ ├── BUILD │ │ ├── lint │ │ │ ├── prim_asap7_clock_buf.vlt │ │ │ ├── prim_asap7_clock_buf.waiver │ │ │ ├── prim_asap7_clock_gating.vlt │ │ │ ├── prim_asap7_clock_gating.waiver │ │ │ ├── prim_asap7_clock_inv.vlt │ │ │ └── prim_asap7_clock_inv.waiver │ │ ├── prim_asap7.core │ │ ├── prim_asap7_and2.core │ │ ├── prim_asap7_buf.core │ │ ├── prim_asap7_clock_buf.core │ │ ├── prim_asap7_clock_gating.core │ │ ├── prim_asap7_clock_inv.core │ │ ├── prim_asap7_clock_mux2.core │ │ ├── prim_asap7_flop.core │ │ ├── prim_asap7_flop_en.core │ │ ├── prim_asap7_flop_no_rst.core │ │ ├── prim_asap7_pkg.core │ │ ├── prim_asap7_xnor2.core │ │ ├── prim_asap7_xor2.core │ │ └── rtl │ │ │ ├── prim_and2.sv │ │ │ ├── prim_buf.sv │ │ │ ├── prim_clock_buf.sv │ │ │ ├── prim_clock_gating.sv │ │ │ ├── prim_clock_inv.sv │ │ │ ├── prim_clock_mux2.sv │ │ │ ├── prim_flop.sv │ │ │ ├── prim_flop_en.sv │ │ │ ├── prim_flop_no_rst.sv │ │ │ ├── prim_pkg.sv │ │ │ ├── prim_xnor2.sv │ │ │ └── prim_xor2.sv │ ├── prim_generic │ │ ├── BUILD │ │ ├── lint │ │ │ ├── prim_generic_clock_buf.vlt │ │ │ ├── prim_generic_clock_buf.waiver │ │ │ ├── prim_generic_clock_div.waiver │ │ │ ├── prim_generic_clock_gating.vlt │ │ │ ├── prim_generic_clock_gating.waiver │ │ │ ├── prim_generic_clock_mux2.vlt │ │ │ ├── prim_generic_clock_mux2.waiver │ │ │ ├── prim_generic_flash.vlt │ │ │ ├── prim_generic_flash.waiver │ │ │ ├── prim_generic_flop_2sync.waiver │ │ │ ├── prim_generic_pad_wrapper.vlt │ │ │ ├── prim_generic_pad_wrapper.waiver │ │ │ ├── prim_generic_ram_1p.vlt │ │ │ ├── prim_generic_ram_1p.waiver │ │ │ ├── prim_generic_ram_1r1w.vlt │ │ │ ├── prim_generic_ram_1r1w.waiver │ │ │ ├── prim_generic_ram_2p.vlt │ │ │ ├── prim_generic_ram_2p.waiver │ │ │ ├── prim_generic_rom.vlt │ │ │ ├── prim_generic_rom.waiver │ │ │ ├── prim_generic_rst_sync.waiver │ │ │ └── prim_generic_usb_diff_rx.waiver │ │ ├── prim_generic.core │ │ ├── prim_generic_and2.core │ │ ├── prim_generic_buf.core │ │ ├── prim_generic_clock_buf.core │ │ ├── prim_generic_clock_div.core │ │ ├── prim_generic_clock_gating.core │ │ ├── prim_generic_clock_inv.core │ │ ├── prim_generic_clock_mux2.core │ │ ├── prim_generic_flash.core │ │ ├── prim_generic_flop.core │ │ ├── prim_generic_flop_2sync.core │ │ ├── prim_generic_flop_en.core │ │ ├── prim_generic_flop_no_rst.core │ │ ├── prim_generic_pad_attr.core │ │ ├── prim_generic_pad_wrapper.core │ │ ├── prim_generic_pkg.core │ │ ├── prim_generic_ram_1p.core │ │ ├── prim_generic_ram_1p_pkg.core │ │ ├── prim_generic_ram_1r1w.core │ │ ├── prim_generic_ram_2p.core │ │ ├── prim_generic_ram_2p_pkg.core │ │ ├── prim_generic_rom.core │ │ ├── prim_generic_rom_pkg.core │ │ ├── prim_generic_rst_sync.core │ │ ├── prim_generic_usb_diff_rx.core │ │ ├── prim_generic_xnor2.core │ │ ├── prim_generic_xor2.core │ │ └── rtl │ │ │ ├── prim_and2.sv │ │ │ ├── prim_buf.sv │ │ │ ├── prim_clock_buf.sv │ │ │ ├── prim_clock_div.sv │ │ │ ├── prim_clock_gating.sv │ │ │ ├── prim_clock_inv.sv │ │ │ ├── prim_clock_mux2.sv │ │ │ ├── prim_flash.sv │ │ │ ├── prim_flop.sv │ │ │ ├── prim_flop_2sync.sv │ │ │ ├── prim_flop_en.sv │ │ │ ├── prim_flop_no_rst.sv │ │ │ ├── prim_generic_flash_bank.sv │ │ │ ├── prim_pad_attr.sv │ │ │ ├── prim_pad_wrapper.sv │ │ │ ├── prim_pkg.sv │ │ │ ├── prim_ram_1p.sv │ │ │ ├── prim_ram_1p_pkg.sv │ │ │ ├── prim_ram_1r1w.sv │ │ │ ├── prim_ram_2p.sv │ │ │ ├── prim_ram_2p_pkg.sv │ │ │ ├── prim_rom.sv │ │ │ ├── prim_rom_pkg.sv │ │ │ ├── prim_rst_sync.sv │ │ │ ├── prim_usb_diff_rx.sv │ │ │ ├── prim_xnor2.sv │ │ │ └── prim_xor2.sv │ ├── prim_xilinx │ │ ├── BUILD │ │ ├── lint │ │ │ ├── prim_xilinx_clock_buf.vlt │ │ │ ├── prim_xilinx_clock_buf.waiver │ │ │ ├── prim_xilinx_clock_gating.vlt │ │ │ ├── prim_xilinx_clock_gating.waiver │ │ │ ├── prim_xilinx_clock_mux2.vlt │ │ │ ├── prim_xilinx_clock_mux2.waiver │ │ │ ├── prim_xilinx_pad_wrapper.vlt │ │ │ ├── prim_xilinx_pad_wrapper.waiver │ │ │ └── prim_xilinx_rom.waiver │ │ ├── prim_xilinx.core │ │ ├── prim_xilinx_and2.core │ │ ├── prim_xilinx_buf.core │ │ ├── prim_xilinx_clock_buf.core │ │ ├── prim_xilinx_clock_gating.core │ │ ├── prim_xilinx_clock_mux2.core │ │ ├── prim_xilinx_default_pkg.core │ │ ├── prim_xilinx_flop.core │ │ ├── prim_xilinx_flop_en.core │ │ ├── prim_xilinx_pad_attr.core │ │ ├── prim_xilinx_pad_wrapper.core │ │ ├── prim_xilinx_pkg.core │ │ ├── prim_xilinx_ram_1p.core │ │ ├── prim_xilinx_rom.core │ │ ├── prim_xilinx_xnor2.core │ │ ├── prim_xilinx_xor2.core │ │ └── rtl │ │ │ ├── prim_and2.sv │ │ │ ├── prim_buf.sv │ │ │ ├── prim_clock_buf.sv │ │ │ ├── prim_clock_gating.sv │ │ │ ├── prim_clock_mux2.sv │ │ │ ├── prim_flop.sv │ │ │ ├── prim_flop_en.sv │ │ │ ├── prim_pad_attr.sv │ │ │ ├── prim_pad_wrapper.sv │ │ │ ├── prim_pkg.sv │ │ │ ├── prim_ram_1p.sv │ │ │ ├── prim_xilinx_pkg.sv │ │ │ ├── prim_xilinx_rom.sv │ │ │ ├── prim_xnor2.sv │ │ │ └── prim_xor2.sv │ ├── prim_xilinx_ultrascale │ │ ├── BUILD │ │ ├── lint │ │ │ ├── prim_xilinx_ultrascale_clock_buf.vlt │ │ │ ├── prim_xilinx_ultrascale_clock_buf.waiver │ │ │ ├── prim_xilinx_ultrascale_clock_gating.vlt │ │ │ ├── prim_xilinx_ultrascale_clock_gating.waiver │ │ │ ├── prim_xilinx_ultrascale_clock_inv.vlt │ │ │ ├── prim_xilinx_ultrascale_clock_inv.waiver │ │ │ ├── prim_xilinx_ultrascale_pad_wrapper.vlt │ │ │ └── prim_xilinx_ultrascale_pad_wrapper.waiver │ │ ├── prim_xilinx_ultrascale.core │ │ ├── prim_xilinx_ultrascale_clock_buf.core │ │ ├── prim_xilinx_ultrascale_clock_div.core │ │ ├── prim_xilinx_ultrascale_clock_gating.core │ │ ├── prim_xilinx_ultrascale_clock_inv.core │ │ ├── prim_xilinx_ultrascale_pad_wrapper.core │ │ ├── prim_xilinx_ultrascale_pkg.core │ │ ├── prim_xilinx_ultrascale_xor2.core │ │ └── rtl │ │ │ ├── prim_clock_buf.sv │ │ │ ├── prim_clock_div.sv │ │ │ ├── prim_clock_gating.sv │ │ │ ├── prim_clock_inv.sv │ │ │ ├── prim_pad_wrapper.sv │ │ │ ├── prim_pkg.sv │ │ │ └── prim_xor2.sv │ ├── racl_ctrl │ │ ├── data │ │ │ └── racl_ctrl_testplan.hjson │ │ └── dv │ │ │ ├── env │ │ │ ├── racl_ctrl_env.core │ │ │ ├── racl_ctrl_env.sv │ │ │ ├── racl_ctrl_env_cfg.sv │ │ │ ├── racl_ctrl_env_cov.sv │ │ │ ├── racl_ctrl_env_pkg.sv │ │ │ ├── racl_ctrl_env_wrapper_cfg.sv │ │ │ ├── racl_ctrl_error_arb_predictor.sv │ │ │ ├── racl_ctrl_policies_if.sv │ │ │ ├── racl_ctrl_reg_window.sv │ │ │ ├── racl_ctrl_scoreboard.sv │ │ │ ├── racl_error_log_agent │ │ │ │ ├── racl_error_log_agent.core │ │ │ │ ├── racl_error_log_agent.sv │ │ │ │ ├── racl_error_log_agent_cfg.sv │ │ │ │ ├── racl_error_log_agent_pkg.sv │ │ │ │ ├── racl_error_log_driver.sv │ │ │ │ ├── racl_error_log_if.sv │ │ │ │ ├── racl_error_log_item.sv │ │ │ │ ├── racl_error_log_monitor.sv │ │ │ │ ├── racl_error_log_sequencer.sv │ │ │ │ ├── racl_error_log_vec_driver_item.sv │ │ │ │ ├── racl_error_log_vec_item.sv │ │ │ │ └── seq_lib │ │ │ │ │ └── racl_error_log_sporadic_seq.sv │ │ │ └── seq_lib │ │ │ │ ├── racl_ctrl_base_vseq.sv │ │ │ │ ├── racl_ctrl_common_vseq.sv │ │ │ │ ├── racl_ctrl_smoke_vseq.sv │ │ │ │ ├── racl_ctrl_stress_all_vseq.sv │ │ │ │ └── racl_ctrl_vseq_list.sv │ │ │ ├── racl_ctrl_tests.hjson │ │ │ └── tests │ │ │ ├── racl_ctrl_base_test.sv │ │ │ ├── racl_ctrl_test.core │ │ │ └── racl_ctrl_test_pkg.sv │ ├── rom_ctrl │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── rom_ctrl.hjson │ │ │ ├── rom_ctrl_sec_cm_testplan.hjson │ │ │ └── rom_ctrl_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── connections.svg │ │ │ ├── interfaces.md │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ ├── rom_check_fsm.svg │ │ │ ├── rom_ctrl_blockdiag.svg │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── cov │ │ │ │ ├── cover_reg_top.cfg │ │ │ │ ├── rom_ctrl_cov.core │ │ │ │ ├── rom_ctrl_cov_bind.sv │ │ │ │ ├── rom_ctrl_cov_excl.el │ │ │ │ ├── rom_ctrl_cov_if.sv │ │ │ │ └── rom_ctrl_cov_unr_excl.el │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── rom_ctrl_bkdr_util.core │ │ │ │ ├── rom_ctrl_bkdr_util.sv │ │ │ │ ├── rom_ctrl_bkdr_util_pkg.sv │ │ │ │ ├── rom_ctrl_env.core │ │ │ │ ├── rom_ctrl_env.sv │ │ │ │ ├── rom_ctrl_env_cfg.sv │ │ │ │ ├── rom_ctrl_env_cov.sv │ │ │ │ ├── rom_ctrl_env_pkg.sv │ │ │ │ ├── rom_ctrl_prim_ral_pkg.sv │ │ │ │ ├── rom_ctrl_scoreboard.sv │ │ │ │ ├── rom_ctrl_virtual_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── rom_ctrl_base_vseq.sv │ │ │ │ │ ├── rom_ctrl_common_vseq.sv │ │ │ │ │ ├── rom_ctrl_corrupt_sig_fatal_chk_vseq.sv │ │ │ │ │ ├── rom_ctrl_kmac_err_chk_vseq.sv │ │ │ │ │ ├── rom_ctrl_smoke_vseq.sv │ │ │ │ │ ├── rom_ctrl_stress_all_vseq.sv │ │ │ │ │ ├── rom_ctrl_throughput_vseq.sv │ │ │ │ │ └── rom_ctrl_vseq_list.sv │ │ │ ├── formal │ │ │ │ ├── rom_ctrl_formal_cfg.hjson │ │ │ │ ├── rom_ctrl_fpv.core │ │ │ │ ├── tb.sv │ │ │ │ └── verify.tcl │ │ │ ├── rom_ctrl_32kB_sim_cfg.hjson │ │ │ ├── rom_ctrl_64kB_sim_cfg.hjson │ │ │ ├── rom_ctrl_base_sim_cfg.hjson │ │ │ ├── rom_ctrl_sim.core │ │ │ ├── sva │ │ │ │ ├── rom_ctrl_bind.sv │ │ │ │ └── rom_ctrl_sva.core │ │ │ ├── tb │ │ │ │ ├── rom_ctrl_compare_if.sv │ │ │ │ ├── rom_ctrl_fsm_if.sv │ │ │ │ ├── rom_ctrl_if.sv │ │ │ │ └── tb.sv │ │ │ └── tests │ │ │ │ ├── rom_ctrl_base_test.sv │ │ │ │ ├── rom_ctrl_test.core │ │ │ │ └── rom_ctrl_test_pkg.sv │ │ ├── lint │ │ │ ├── rom_ctrl.vlt │ │ │ └── rom_ctrl.waiver │ │ ├── rom_ctrl.core │ │ ├── rom_ctrl_pkg.core │ │ ├── rtl │ │ │ ├── rom_ctrl.sv │ │ │ ├── rom_ctrl_compare.sv │ │ │ ├── rom_ctrl_counter.sv │ │ │ ├── rom_ctrl_fsm.sv │ │ │ ├── rom_ctrl_mux.sv │ │ │ ├── rom_ctrl_pkg.sv │ │ │ ├── rom_ctrl_reg_pkg.sv │ │ │ ├── rom_ctrl_regs_reg_top.sv │ │ │ ├── rom_ctrl_rom_reg_top.sv │ │ │ └── rom_ctrl_scrambled_rom.sv │ │ └── util │ │ │ ├── BUILD │ │ │ ├── Makefile │ │ │ ├── gen_vivado_mem_image.py │ │ │ ├── gen_vivado_mem_image_test.py │ │ │ ├── mem.py │ │ │ └── scramble_image.py │ ├── rv_core_ibex │ │ ├── rtl │ │ │ └── rv_core_ibex_pkg.sv │ │ └── rv_core_ibex_pkg.core │ ├── rv_dm │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── rv_dm.hjson │ │ │ ├── rv_dm_sec_cm_testplan.hjson │ │ │ └── rv_dm_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── interfaces.md │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── cov │ │ │ │ ├── cover_reg_top.cfg │ │ │ │ └── rv_dm_cov_excl.el │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── rv_dm_env.core │ │ │ │ ├── rv_dm_env.sv │ │ │ │ ├── rv_dm_env_cfg.sv │ │ │ │ ├── rv_dm_env_cov.sv │ │ │ │ ├── rv_dm_env_pkg.sv │ │ │ │ ├── rv_dm_if.sv │ │ │ │ ├── rv_dm_scoreboard.sv │ │ │ │ ├── rv_dm_virtual_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── rv_dm_abstractcmd_status_vseq.sv │ │ │ │ │ ├── rv_dm_base_vseq.sv │ │ │ │ │ ├── rv_dm_buffered_enable_vseq.sv │ │ │ │ │ ├── rv_dm_cmderr_busy_vseq.sv │ │ │ │ │ ├── rv_dm_cmderr_exception_vseq.sv │ │ │ │ │ ├── rv_dm_cmderr_halt_resume_vseq.sv │ │ │ │ │ ├── rv_dm_cmderr_not_supported_vseq.sv │ │ │ │ │ ├── rv_dm_common_vseq.sv │ │ │ │ │ ├── rv_dm_dataaddr_rw_access_vseq.sv │ │ │ │ │ ├── rv_dm_debug_disabled_vseq.sv │ │ │ │ │ ├── rv_dm_dmi_failed_op_vseq.sv │ │ │ │ │ ├── rv_dm_halt_resume_whereto_vseq.sv │ │ │ │ │ ├── rv_dm_hart_unavail_vseq.sv │ │ │ │ │ ├── rv_dm_hartsel_warl_vseq.sv │ │ │ │ │ ├── rv_dm_jtag_dmi_csr_vseq.sv │ │ │ │ │ ├── rv_dm_jtag_dmi_debug_disabled_vseq.sv │ │ │ │ │ ├── rv_dm_jtag_dmi_dm_inactive_vseq.sv │ │ │ │ │ ├── rv_dm_jtag_dtm_csr_vseq.sv │ │ │ │ │ ├── rv_dm_jtag_dtm_hard_reset_vseq.sv │ │ │ │ │ ├── rv_dm_jtag_dtm_idle_hint_vseq.sv │ │ │ │ │ ├── rv_dm_mem_tl_access_halted_vseq.sv │ │ │ │ │ ├── rv_dm_mem_tl_access_resuming_vseq.sv │ │ │ │ │ ├── rv_dm_ndmreset_req_vseq.sv │ │ │ │ │ ├── rv_dm_progbuf_read_write_execute_vseq.sv │ │ │ │ │ ├── rv_dm_rom_read_access_vseq.sv │ │ │ │ │ ├── rv_dm_sba_debug_disabled_vseq.sv │ │ │ │ │ ├── rv_dm_sba_tl_access_vseq_lib.sv │ │ │ │ │ ├── rv_dm_scanmode_vseq.sv │ │ │ │ │ ├── rv_dm_smoke_vseq.sv │ │ │ │ │ ├── rv_dm_sparse_lc_gate_fsm_vseq.sv │ │ │ │ │ ├── rv_dm_stress_all_vseq.sv │ │ │ │ │ ├── rv_dm_tap_fsm_vseq.sv │ │ │ │ │ └── rv_dm_vseq_list.sv │ │ │ ├── rv_dm_base_sim_cfg.hjson │ │ │ ├── rv_dm_sim.core │ │ │ ├── rv_dm_use_dmi_interface_sim_cfg.hjson │ │ │ ├── rv_dm_use_jtag_interface_sim_cfg.hjson │ │ │ ├── sva │ │ │ │ ├── rv_dm_bind.sv │ │ │ │ ├── rv_dm_enable_checker.sv │ │ │ │ └── rv_dm_sva.core │ │ │ ├── tb.sv │ │ │ └── tests │ │ │ │ ├── rv_dm_base_test.sv │ │ │ │ ├── rv_dm_test.core │ │ │ │ └── rv_dm_test_pkg.sv │ │ ├── jtag_pkg.core │ │ ├── lint │ │ │ ├── rv_dm.vlt │ │ │ └── rv_dm.waiver │ │ ├── rtl │ │ │ ├── jtag_pkg.sv │ │ │ ├── rv_dm.sv │ │ │ ├── rv_dm_dbg_reg_top.sv │ │ │ ├── rv_dm_dmi_gate.sv │ │ │ ├── rv_dm_mem_reg_top.sv │ │ │ ├── rv_dm_pkg.sv │ │ │ ├── rv_dm_reg_pkg.sv │ │ │ └── rv_dm_regs_reg_top.sv │ │ └── rv_dm.core │ ├── rv_timer │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── rv_timer.hjson │ │ │ ├── rv_timer.hjson.tpl │ │ │ ├── rv_timer_sec_cm_testplan.hjson │ │ │ └── rv_timer_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── interfaces.md │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ ├── theory_of_operation.md │ │ │ └── timer_block_diagram.svg │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── cov │ │ │ │ ├── rv_timer_racl_exclusions.el │ │ │ │ └── rv_timer_unr_excl.el │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── rv_timer_env.core │ │ │ │ ├── rv_timer_env.sv │ │ │ │ ├── rv_timer_env_cfg.sv │ │ │ │ ├── rv_timer_env_cov.sv │ │ │ │ ├── rv_timer_env_pkg.sv │ │ │ │ ├── rv_timer_scoreboard.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── rv_timer_base_vseq.sv │ │ │ │ │ ├── rv_timer_cfg_update_on_fly_vseq.sv │ │ │ │ │ ├── rv_timer_common_vseq.sv │ │ │ │ │ ├── rv_timer_disabled_vseq.sv │ │ │ │ │ ├── rv_timer_max_vseq.sv │ │ │ │ │ ├── rv_timer_min_vseq.sv │ │ │ │ │ ├── rv_timer_random_reset_vseq.sv │ │ │ │ │ ├── rv_timer_random_vseq.sv │ │ │ │ │ ├── rv_timer_stress_all_vseq.sv │ │ │ │ │ └── rv_timer_vseq_list.sv │ │ │ ├── rv_timer_sim.core │ │ │ ├── rv_timer_sim_cfg.hjson │ │ │ ├── sva │ │ │ │ ├── rv_timer_bind.sv │ │ │ │ └── rv_timer_sva.core │ │ │ ├── tb │ │ │ │ └── tb.sv │ │ │ └── tests │ │ │ │ ├── rv_timer_base_test.sv │ │ │ │ ├── rv_timer_test.core │ │ │ │ └── rv_timer_test_pkg.sv │ │ ├── fpv │ │ │ ├── rv_timer_formal_cfg.hjson │ │ │ ├── rv_timer_fpv.core │ │ │ ├── tb │ │ │ │ └── rv_timer_bind_fpv.sv │ │ │ ├── verify.tcl │ │ │ └── vip │ │ │ │ ├── rv_timer_core_assert_fpv.sv │ │ │ │ └── rv_timer_interrupts_assert_fpv.sv │ │ ├── lint │ │ │ ├── rv_timer.vlt │ │ │ └── rv_timer.waiver │ │ ├── rtl │ │ │ ├── rv_timer.sv │ │ │ ├── rv_timer_reg_pkg.sv │ │ │ ├── rv_timer_reg_top.sv │ │ │ └── timer_core.sv │ │ ├── rv_timer.core │ │ ├── rv_timer_reg_pkg.core │ │ └── util │ │ │ └── reg_timer.py │ ├── soc_dbg_ctrl │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── soc_dbg_ctrl.hjson │ │ │ ├── soc_dbg_ctrl_sec_cm_testplan.hjson │ │ │ └── soc_dbg_ctrl_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── debug_policy_bus.svg │ │ │ ├── interfaces.md │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── seq_lib │ │ │ │ │ ├── soc_dbg_ctrl_base_vseq.sv │ │ │ │ │ ├── soc_dbg_ctrl_common_vseq.sv │ │ │ │ │ ├── soc_dbg_ctrl_smoke_vseq.sv │ │ │ │ │ └── soc_dbg_ctrl_vseq_list.sv │ │ │ │ ├── soc_dbg_ctrl_env.core │ │ │ │ ├── soc_dbg_ctrl_env.sv │ │ │ │ ├── soc_dbg_ctrl_env_cfg.sv │ │ │ │ ├── soc_dbg_ctrl_env_cov.sv │ │ │ │ ├── soc_dbg_ctrl_env_pkg.sv │ │ │ │ ├── soc_dbg_ctrl_misc_io_if.sv │ │ │ │ ├── soc_dbg_ctrl_scoreboard.sv │ │ │ │ └── soc_dbg_ctrl_virtual_sequencer.sv │ │ │ ├── soc_dbg_ctrl_sim.core │ │ │ ├── soc_dbg_ctrl_sim_cfg.hjson │ │ │ ├── sva │ │ │ │ ├── soc_dbg_ctrl_bind.sv │ │ │ │ └── soc_dbg_ctrl_sva.core │ │ │ ├── tb.sv │ │ │ └── tests │ │ │ │ ├── soc_dbg_ctrl_base_test.sv │ │ │ │ ├── soc_dbg_ctrl_test.core │ │ │ │ └── soc_dbg_ctrl_test_pkg.sv │ │ ├── lint │ │ │ ├── soc_dbg_ctrl.vlt │ │ │ └── soc_dbg_ctrl.waiver │ │ ├── rtl │ │ │ ├── soc_dbg_ctrl.sv │ │ │ ├── soc_dbg_ctrl_core_reg_top.sv │ │ │ ├── soc_dbg_ctrl_decode.sv │ │ │ ├── soc_dbg_ctrl_jtag_reg_top.sv │ │ │ ├── soc_dbg_ctrl_pkg.sv │ │ │ └── soc_dbg_ctrl_reg_pkg.sv │ │ ├── soc_dbg_ctrl.core │ │ ├── soc_dbg_ctrl_decode.core │ │ └── soc_dbg_ctrl_pkg.core │ ├── spi_device │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── spi_device.hjson │ │ │ ├── spi_device_sec_cm_testplan.hjson │ │ │ └── spi_device_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── block_diagram.svg │ │ │ ├── buffer-management.svg │ │ │ ├── checklist.md │ │ │ ├── cmdparse.svg │ │ │ ├── interfaces.md │ │ │ ├── passthrough-filter.svg │ │ │ ├── programmers_guide.md │ │ │ ├── read_pipeline.svg │ │ │ ├── registers.md │ │ │ ├── spid_sram_layout.svg │ │ │ ├── theory_of_operation.md │ │ │ └── tpm-blockdiagram.svg │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── base_sim_cfg.hjson │ │ │ ├── cov │ │ │ │ ├── spi_device_1r1w_unr_cov_excl.el │ │ │ │ ├── spi_device_2p_unr_cov_excl.el │ │ │ │ └── spi_device_cov_excl.el │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── seq_lib │ │ │ │ │ ├── spi_device_base_vseq.sv │ │ │ │ │ ├── spi_device_cfg_cmd_vseq.sv │ │ │ │ │ ├── spi_device_common_vseq.sv │ │ │ │ │ ├── spi_device_csb_read_vseq.sv │ │ │ │ │ ├── spi_device_flash_all_vseq.sv │ │ │ │ │ ├── spi_device_flash_and_tpm_min_idle_vseq.sv │ │ │ │ │ ├── spi_device_flash_and_tpm_vseq.sv │ │ │ │ │ ├── spi_device_flash_mode_ignore_cmds_vseq.sv │ │ │ │ │ ├── spi_device_flash_mode_vseq.sv │ │ │ │ │ ├── spi_device_intercept_vseq.sv │ │ │ │ │ ├── spi_device_mailbox_vseq.sv │ │ │ │ │ ├── spi_device_mem_parity_vseq.sv │ │ │ │ │ ├── spi_device_pass_addr_payload_swap_vseq.sv │ │ │ │ │ ├── spi_device_pass_base_vseq.sv │ │ │ │ │ ├── spi_device_pass_cmd_filtering_vseq.sv │ │ │ │ │ ├── spi_device_ram_cfg_vseq.sv │ │ │ │ │ ├── spi_device_read_buffer_direct_vseq.sv │ │ │ │ │ ├── spi_device_stress_all_vseq.sv │ │ │ │ │ ├── spi_device_tpm_all_vseq.sv │ │ │ │ │ ├── spi_device_tpm_base_vseq.sv │ │ │ │ │ ├── spi_device_tpm_read_hw_reg_vseq.sv │ │ │ │ │ ├── spi_device_tpm_rw_vseq.sv │ │ │ │ │ ├── spi_device_tpm_sts_read_vseq.sv │ │ │ │ │ ├── spi_device_upload_vseq.sv │ │ │ │ │ └── spi_device_vseq_list.sv │ │ │ │ ├── spi_device_env.core │ │ │ │ ├── spi_device_env.sv │ │ │ │ ├── spi_device_env_cfg.sv │ │ │ │ ├── spi_device_env_cov.sv │ │ │ │ ├── spi_device_env_pkg.sv │ │ │ │ ├── spi_device_scoreboard.sv │ │ │ │ └── spi_device_virtual_sequencer.sv │ │ │ ├── spi_device_1r1w_sim_cfg.hjson │ │ │ ├── spi_device_2p_sim_cfg.hjson │ │ │ ├── spi_device_sim.core │ │ │ ├── sva │ │ │ │ ├── spi_device_bind.sv │ │ │ │ └── spi_device_sva.core │ │ │ ├── tb │ │ │ │ └── tb.sv │ │ │ └── tests │ │ │ │ ├── spi_device_base_test.sv │ │ │ │ ├── spi_device_test.core │ │ │ │ └── spi_device_test_pkg.sv │ │ ├── lint │ │ │ ├── spi_device.vbl │ │ │ ├── spi_device.vlt │ │ │ ├── spi_device.waiver │ │ │ └── spi_tpm.waiver │ │ ├── pre_dv │ │ │ ├── program │ │ │ │ ├── prog_passthrough_host.sv │ │ │ │ ├── prog_passthrough_sw.sv │ │ │ │ └── spiflash.sv │ │ │ ├── spi_tpm_sim.core │ │ │ ├── spi_tpm_sim_cfg.hjson │ │ │ ├── spid_jedec.core │ │ │ ├── spid_jedec_sim_cfg.hjson │ │ │ ├── spid_passthrough.core │ │ │ ├── spid_passthrough_sim_cfg.hjson │ │ │ ├── spid_readcmd.core │ │ │ ├── spid_readcmd_sim_cfg.hjson │ │ │ ├── spid_status.core │ │ │ ├── spid_status_sim_cfg.hjson │ │ │ ├── spid_upload.core │ │ │ ├── spid_upload_sim_cfg.hjson │ │ │ └── tb │ │ │ │ ├── spi_tpm_tb.sv │ │ │ │ ├── spid_common.sv │ │ │ │ ├── spid_jedec_tb.sv │ │ │ │ ├── spid_passthrough_tb.sv │ │ │ │ ├── spid_readcmd_tb.sv │ │ │ │ ├── spid_status_tb.sv │ │ │ │ └── spid_upload_tb.sv │ │ ├── rtl │ │ │ ├── spi_cmdparse.sv │ │ │ ├── spi_device.sv │ │ │ ├── spi_device_pkg.sv │ │ │ ├── spi_device_reg_pkg.sv │ │ │ ├── spi_device_reg_top.sv │ │ │ ├── spi_p2s.sv │ │ │ ├── spi_passthrough.sv │ │ │ ├── spi_readcmd.sv │ │ │ ├── spi_s2p.sv │ │ │ ├── spi_tpm.sv │ │ │ ├── spid_addr_4b.sv │ │ │ ├── spid_csb_sync.sv │ │ │ ├── spid_dpram.sv │ │ │ ├── spid_fifo2sram_adapter.sv │ │ │ ├── spid_jedec.sv │ │ │ ├── spid_readbuffer.sv │ │ │ ├── spid_readsram.sv │ │ │ ├── spid_status.sv │ │ │ └── spid_upload.sv │ │ ├── spi_device.core │ │ └── spi_device_pkg.core │ ├── spi_host │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── spi_host.hjson │ │ │ ├── spi_host_sec_cm_testplan.hjson │ │ │ └── spi_host_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── interfaces.md │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ ├── spi_host_block_diagram.svg │ │ │ ├── spi_host_bypassable_state.svg │ │ │ ├── spi_host_fsm_complete.svg │ │ │ ├── spi_host_fsm_simplified.svg │ │ │ ├── spi_host_passthrough.svg │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── cov │ │ │ │ ├── spi_host_cov.core │ │ │ │ ├── spi_host_cov_bind.sv │ │ │ │ ├── spi_host_cov_if.sv │ │ │ │ └── spi_host_unr_excl.vRefine │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── seq_lib │ │ │ │ │ ├── spi_host_base_vseq.sv │ │ │ │ │ ├── spi_host_common_vseq.sv │ │ │ │ │ ├── spi_host_error_cmd_vseq.sv │ │ │ │ │ ├── spi_host_event_vseq.sv │ │ │ │ │ ├── spi_host_idlecsbactive_vseq.sv │ │ │ │ │ ├── spi_host_overflow_underflow_vseq.sv │ │ │ │ │ ├── spi_host_passthrough_mode_vseq.sv │ │ │ │ │ ├── spi_host_performance_vseq.sv │ │ │ │ │ ├── spi_host_smoke_vseq.sv │ │ │ │ │ ├── spi_host_speed_vseq.sv │ │ │ │ │ ├── spi_host_spien_vseq.sv │ │ │ │ │ ├── spi_host_status_stall_vseq.sv │ │ │ │ │ ├── spi_host_stress_all_vseq.sv │ │ │ │ │ ├── spi_host_sw_reset_vseq.sv │ │ │ │ │ ├── spi_host_tx_rx_vseq.sv │ │ │ │ │ ├── spi_host_upper_range_clkdiv_vseq.sv │ │ │ │ │ └── spi_host_vseq_list.sv │ │ │ │ ├── spi_host_env.core │ │ │ │ ├── spi_host_env.sv │ │ │ │ ├── spi_host_env_cfg.sv │ │ │ │ ├── spi_host_env_cfg_pkg.core │ │ │ │ ├── spi_host_env_cfg_pkg.sv │ │ │ │ ├── spi_host_env_cov.sv │ │ │ │ ├── spi_host_env_pkg.sv │ │ │ │ ├── spi_host_scoreboard.sv │ │ │ │ ├── spi_host_seq_cfg.sv │ │ │ │ ├── spi_host_virtual_sequencer.sv │ │ │ │ ├── spi_passthrough_if.sv │ │ │ │ ├── spi_segment_item.sv │ │ │ │ └── spi_transaction_item.sv │ │ │ ├── spi_host_fsm_if.sv │ │ │ ├── spi_host_sim.core │ │ │ ├── spi_host_sim_cfg.hjson │ │ │ ├── sva │ │ │ │ ├── spi_host_bind.sv │ │ │ │ ├── spi_host_data_stable_sva.sv │ │ │ │ └── spi_host_sva.core │ │ │ ├── tb.sv │ │ │ └── tests │ │ │ │ ├── spi_host_base_test.sv │ │ │ │ ├── spi_host_test.core │ │ │ │ └── spi_host_test_pkg.sv │ │ ├── lint │ │ │ ├── spi_host.vbl │ │ │ ├── spi_host.vlt │ │ │ └── spi_host.waiver │ │ ├── rtl │ │ │ ├── spi_host.sv │ │ │ ├── spi_host_byte_merge.sv │ │ │ ├── spi_host_byte_select.sv │ │ │ ├── spi_host_cmd_pkg.sv │ │ │ ├── spi_host_command_queue.sv │ │ │ ├── spi_host_core.sv │ │ │ ├── spi_host_data_fifos.sv │ │ │ ├── spi_host_fsm.sv │ │ │ ├── spi_host_reg_pkg.sv │ │ │ ├── spi_host_reg_top.sv │ │ │ ├── spi_host_shift_register.sv │ │ │ └── spi_host_window.sv │ │ └── spi_host.core │ ├── sram_ctrl │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── sram_ctrl.hjson │ │ │ ├── sram_ctrl_sec_cm_testplan.hjson │ │ │ └── sram_ctrl_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── interfaces.md │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ ├── sram_ctrl_blockdiag.svg │ │ │ ├── sram_ctrl_sequencing.svg │ │ │ ├── sram_ctrl_sram_execution.svg │ │ │ ├── sram_ctrl_sub_word_write.svg │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── cov │ │ │ │ ├── sram_ctrl_cov_bind.sv │ │ │ │ ├── sram_ctrl_cov_excl.el │ │ │ │ └── sram_ctrl_unr_excl.el │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── seq_lib │ │ │ │ │ ├── sram_ctrl_access_during_key_req_vseq.sv │ │ │ │ │ ├── sram_ctrl_base_vseq.sv │ │ │ │ │ ├── sram_ctrl_bijection_vseq.sv │ │ │ │ │ ├── sram_ctrl_common_vseq.sv │ │ │ │ │ ├── sram_ctrl_executable_vseq.sv │ │ │ │ │ ├── sram_ctrl_lc_escalation_vseq.sv │ │ │ │ │ ├── sram_ctrl_mubi_enc_err_vseq.sv │ │ │ │ │ ├── sram_ctrl_multiple_keys_vseq.sv │ │ │ │ │ ├── sram_ctrl_ram_cfg_vseq.sv │ │ │ │ │ ├── sram_ctrl_readback_err_vseq.sv │ │ │ │ │ ├── sram_ctrl_regwen_vseq.sv │ │ │ │ │ ├── sram_ctrl_smoke_vseq.sv │ │ │ │ │ ├── sram_ctrl_stress_all_vseq.sv │ │ │ │ │ ├── sram_ctrl_stress_pipeline_vseq.sv │ │ │ │ │ ├── sram_ctrl_throughput_vseq.sv │ │ │ │ │ └── sram_ctrl_vseq_list.sv │ │ │ │ ├── sram_ctrl_bkdr_util.core │ │ │ │ ├── sram_ctrl_bkdr_util.sv │ │ │ │ ├── sram_ctrl_bkdr_util_pkg.sv │ │ │ │ ├── sram_ctrl_env.core │ │ │ │ ├── sram_ctrl_env.sv │ │ │ │ ├── sram_ctrl_env_cfg.sv │ │ │ │ ├── sram_ctrl_env_cov.sv │ │ │ │ ├── sram_ctrl_env_pkg.sv │ │ │ │ ├── sram_ctrl_exec_if.sv │ │ │ │ ├── sram_ctrl_lc_if.sv │ │ │ │ ├── sram_ctrl_mem_bkdr_scb.sv │ │ │ │ ├── sram_ctrl_prim_ral_pkg.sv │ │ │ │ ├── sram_ctrl_scoreboard.sv │ │ │ │ ├── sram_ctrl_virtual_sequencer.sv │ │ │ │ └── sram_scrambler_pkg.sv │ │ │ ├── sram_ctrl_base_sim_cfg.hjson │ │ │ ├── sram_ctrl_exec_64kB_sim_cfg.hjson │ │ │ ├── sram_ctrl_main_sim_cfg.hjson │ │ │ ├── sram_ctrl_ret_sim_cfg.hjson │ │ │ ├── sram_ctrl_sim.core │ │ │ ├── sva │ │ │ │ ├── sram_ctrl_bind.sv │ │ │ │ └── sram_ctrl_sva.core │ │ │ ├── tb.sv │ │ │ └── tests │ │ │ │ ├── sram_ctrl_base_test.sv │ │ │ │ ├── sram_ctrl_test.core │ │ │ │ └── sram_ctrl_test_pkg.sv │ │ ├── lint │ │ │ ├── sram_ctrl.vbl │ │ │ ├── sram_ctrl.vlt │ │ │ └── sram_ctrl.waiver │ │ ├── rtl │ │ │ ├── sram_ctrl.sv │ │ │ ├── sram_ctrl_pkg.sv │ │ │ ├── sram_ctrl_ram_reg_top.sv │ │ │ ├── sram_ctrl_reg_pkg.sv │ │ │ └── sram_ctrl_regs_reg_top.sv │ │ ├── sram_ctrl.core │ │ ├── sram_ctrl_pkg.core │ │ └── syn │ │ │ ├── constraints.sdc │ │ │ ├── post_elab_gtech.tcl │ │ │ ├── sram_ctrl_gtech_syn_cfg.hjson │ │ │ └── sram_ctrl_syn_cfg.hjson │ ├── sysrst_ctrl │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── sysrst_ctrl.hjson │ │ │ ├── sysrst_ctrl_sec_cm_testplan.hjson │ │ │ └── sysrst_ctrl_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── interfaces.md │ │ │ ├── registers.md │ │ │ ├── sysrst_ctrl_blockdiagram.svg │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── cov │ │ │ │ ├── sysrst_ctrl_cov.core │ │ │ │ ├── sysrst_ctrl_cov_bind.sv │ │ │ │ ├── sysrst_ctrl_cov_if.sv │ │ │ │ └── sysrst_ctrl_cov_unr_excl.el │ │ │ ├── doc │ │ │ │ └── sysrst_ctrl_tb_block_diagram.svg │ │ │ ├── env │ │ │ │ ├── seq_lib │ │ │ │ │ ├── sysrst_ctrl_auto_blk_key_output_vseq.sv │ │ │ │ │ ├── sysrst_ctrl_base_vseq.sv │ │ │ │ │ ├── sysrst_ctrl_combo_detect_ec_rst_vseq.sv │ │ │ │ │ ├── sysrst_ctrl_combo_detect_ec_rst_with_pre_cond_vseq.sv │ │ │ │ │ ├── sysrst_ctrl_combo_detect_vseq.sv │ │ │ │ │ ├── sysrst_ctrl_combo_detect_with_pre_cond_vseq.sv │ │ │ │ │ ├── sysrst_ctrl_common_vseq.sv │ │ │ │ │ ├── sysrst_ctrl_ec_pwr_on_rst_vseq.sv │ │ │ │ │ ├── sysrst_ctrl_edge_detect_vseq.sv │ │ │ │ │ ├── sysrst_ctrl_feature_disable_vseq.sv │ │ │ │ │ ├── sysrst_ctrl_flash_wr_prot_vseq.sv │ │ │ │ │ ├── sysrst_ctrl_in_out_inverted_vseq.sv │ │ │ │ │ ├── sysrst_ctrl_pin_access_vseq.sv │ │ │ │ │ ├── sysrst_ctrl_pin_override_vseq.sv │ │ │ │ │ ├── sysrst_ctrl_smoke_vseq.sv │ │ │ │ │ ├── sysrst_ctrl_stress_all_vseq.sv │ │ │ │ │ ├── sysrst_ctrl_ultra_low_pwr_vseq.sv │ │ │ │ │ └── sysrst_ctrl_vseq_list.sv │ │ │ │ ├── sysrst_ctrl_env.core │ │ │ │ ├── sysrst_ctrl_env.sv │ │ │ │ ├── sysrst_ctrl_env_cfg.sv │ │ │ │ ├── sysrst_ctrl_env_cov.sv │ │ │ │ ├── sysrst_ctrl_env_pkg.sv │ │ │ │ ├── sysrst_ctrl_if.sv │ │ │ │ ├── sysrst_ctrl_scoreboard.sv │ │ │ │ └── sysrst_ctrl_virtual_sequencer.sv │ │ │ ├── sva │ │ │ │ ├── sysrst_ctrl_bind.sv │ │ │ │ └── sysrst_ctrl_sva.core │ │ │ ├── sysrst_ctrl_sim.core │ │ │ ├── sysrst_ctrl_sim_cfg.hjson │ │ │ ├── tb.sv │ │ │ └── tests │ │ │ │ ├── sysrst_ctrl_base_test.sv │ │ │ │ ├── sysrst_ctrl_test.core │ │ │ │ └── sysrst_ctrl_test_pkg.sv │ │ ├── lint │ │ │ └── sysrst_ctrl.vlt │ │ ├── rtl │ │ │ ├── sysrst_ctrl.sv │ │ │ ├── sysrst_ctrl_autoblock.sv │ │ │ ├── sysrst_ctrl_combo.sv │ │ │ ├── sysrst_ctrl_comboact.sv │ │ │ ├── sysrst_ctrl_detect.sv │ │ │ ├── sysrst_ctrl_intr.sv │ │ │ ├── sysrst_ctrl_keyintr.sv │ │ │ ├── sysrst_ctrl_pin.sv │ │ │ ├── sysrst_ctrl_pkg.sv │ │ │ ├── sysrst_ctrl_reg_pkg.sv │ │ │ ├── sysrst_ctrl_reg_top.sv │ │ │ └── sysrst_ctrl_ulp.sv │ │ └── sysrst_ctrl.core │ ├── tlul │ │ ├── BUILD │ │ ├── README.md │ │ ├── adapter_dmi.core │ │ ├── adapter_host.core │ │ ├── adapter_racl.core │ │ ├── adapter_reg.core │ │ ├── adapter_reg_racl.core │ │ ├── adapter_sram.core │ │ ├── adapter_sram_racl.core │ │ ├── common.core │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── tlul.prj.hjson │ │ │ └── tlul_testplan.hjson │ │ ├── doc │ │ │ ├── TlulProtocolChecker.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ └── tb.svg │ │ │ ├── tlul_adapter_sram.svg │ │ │ ├── tlul_socket_1n.svg │ │ │ └── tlul_socket_m1.svg │ │ ├── generic_dv │ │ │ ├── README │ │ │ ├── env │ │ │ │ ├── seq_lib │ │ │ │ │ ├── xbar_access_same_device_vseq.sv │ │ │ │ │ ├── xbar_base_vseq.sv │ │ │ │ │ ├── xbar_random_vseq.sv │ │ │ │ │ ├── xbar_same_source_vseq.sv │ │ │ │ │ ├── xbar_seq_err_item.sv │ │ │ │ │ ├── xbar_smoke_vseq.sv │ │ │ │ │ ├── xbar_stress_all_vseq.sv │ │ │ │ │ ├── xbar_stress_all_with_rand_reset_vseq.sv │ │ │ │ │ ├── xbar_tl_host_seq.sv │ │ │ │ │ ├── xbar_unmapped_addr_vseq.sv │ │ │ │ │ └── xbar_vseq_list.sv │ │ │ │ ├── xbar_env.core │ │ │ │ ├── xbar_env.sv │ │ │ │ ├── xbar_env_cfg.sv │ │ │ │ ├── xbar_env_cov.sv │ │ │ │ ├── xbar_env_pkg.sv │ │ │ │ ├── xbar_scoreboard.sv │ │ │ │ └── xbar_virtual_sequencer.sv │ │ │ ├── tb │ │ │ │ ├── tb.sv │ │ │ │ ├── xbar_macros.core │ │ │ │ ├── xbar_macros.svh │ │ │ │ └── xbar_tb.core │ │ │ ├── tests │ │ │ │ ├── xbar_base_test.sv │ │ │ │ ├── xbar_error_test.sv │ │ │ │ ├── xbar_test.core │ │ │ │ └── xbar_test_pkg.sv │ │ │ ├── xbar_sim_cfg.hjson │ │ │ └── xbar_tests.hjson │ │ ├── headers.core │ │ ├── jtag_dtm.core │ │ ├── lint │ │ │ ├── tlul_adapter_dmi.waiver │ │ │ ├── tlul_adapter_host.vlt │ │ │ ├── tlul_adapter_host.waiver │ │ │ ├── tlul_adapter_racl.vlt │ │ │ ├── tlul_adapter_racl.waiver │ │ │ ├── tlul_adapter_reg.vlt │ │ │ ├── tlul_adapter_reg.waiver │ │ │ ├── tlul_adapter_sram.vlt │ │ │ ├── tlul_adapter_sram.waiver │ │ │ ├── tlul_common.vlt │ │ │ ├── tlul_common.waiver │ │ │ ├── tlul_jtag_dtm.waiver │ │ │ ├── tlul_lc_gate.vlt │ │ │ ├── tlul_request_loopback.vlt │ │ │ ├── tlul_request_loopback.waiver │ │ │ ├── tlul_socket_1n.vlt │ │ │ ├── tlul_socket_1n.waiver │ │ │ ├── tlul_socket_m1.vlt │ │ │ ├── tlul_socket_m1.waiver │ │ │ ├── tlul_sram2tlul.vlt │ │ │ └── tlul_sram2tlul.waiver │ │ ├── request_loopback.core │ │ ├── rtl │ │ │ ├── sram2tlul.sv │ │ │ ├── tlul_adapter_dmi.sv │ │ │ ├── tlul_adapter_host.sv │ │ │ ├── tlul_adapter_racl.sv │ │ │ ├── tlul_adapter_reg.sv │ │ │ ├── tlul_adapter_reg_racl.sv │ │ │ ├── tlul_adapter_sram.sv │ │ │ ├── tlul_adapter_sram_racl.sv │ │ │ ├── tlul_assert.sv │ │ │ ├── tlul_assert_multiple.sv │ │ │ ├── tlul_cmd_intg_chk.sv │ │ │ ├── tlul_cmd_intg_gen.sv │ │ │ ├── tlul_data_integ_dec.sv │ │ │ ├── tlul_data_integ_enc.sv │ │ │ ├── tlul_err.sv │ │ │ ├── tlul_err_resp.sv │ │ │ ├── tlul_fifo_async.sv │ │ │ ├── tlul_fifo_sync.sv │ │ │ ├── tlul_jtag_dtm.sv │ │ │ ├── tlul_lc_gate.sv │ │ │ ├── tlul_pkg.sv │ │ │ ├── tlul_request_loopback.sv │ │ │ ├── tlul_rsp_intg_chk.sv │ │ │ ├── tlul_rsp_intg_gen.sv │ │ │ ├── tlul_socket_1n.sv │ │ │ ├── tlul_socket_m1.sv │ │ │ └── tlul_sram_byte.sv │ │ ├── socket_1n.core │ │ ├── socket_m1.core │ │ ├── sram2tlul.core │ │ ├── tlul.core │ │ ├── tlul_lc_gate.core │ │ └── trans_intg.core │ ├── uart │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── uart.hjson │ │ │ ├── uart_sec_cm_testplan.hjson │ │ │ └── uart_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ │ ├── block_diagram.svg │ │ │ ├── checklist.md │ │ │ ├── interfaces.md │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── cov │ │ │ │ └── uart_cov_excl.el │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── seq_lib │ │ │ │ │ ├── uart_base_vseq.sv │ │ │ │ │ ├── uart_common_vseq.sv │ │ │ │ │ ├── uart_fifo_full_vseq.sv │ │ │ │ │ ├── uart_fifo_overflow_vseq.sv │ │ │ │ │ ├── uart_fifo_reset_vseq.sv │ │ │ │ │ ├── uart_intr_vseq.sv │ │ │ │ │ ├── uart_long_xfer_wo_dly_vseq.sv │ │ │ │ │ ├── uart_loopback_vseq.sv │ │ │ │ │ ├── uart_noise_filter_vseq.sv │ │ │ │ │ ├── uart_perf_vseq.sv │ │ │ │ │ ├── uart_rx_oversample_vseq.sv │ │ │ │ │ ├── uart_rx_parity_err_vseq.sv │ │ │ │ │ ├── uart_rx_start_bit_filter_vseq.sv │ │ │ │ │ ├── uart_smoke_vseq.sv │ │ │ │ │ ├── uart_stress_all_vseq.sv │ │ │ │ │ ├── uart_tx_ovrd_vseq.sv │ │ │ │ │ ├── uart_tx_rx_vseq.sv │ │ │ │ │ └── uart_vseq_list.sv │ │ │ │ ├── uart_env.core │ │ │ │ ├── uart_env.sv │ │ │ │ ├── uart_env_cfg.sv │ │ │ │ ├── uart_env_cov.sv │ │ │ │ ├── uart_env_pkg.sv │ │ │ │ ├── uart_nf_if.sv │ │ │ │ ├── uart_scoreboard.sv │ │ │ │ └── uart_virtual_sequencer.sv │ │ │ ├── sva │ │ │ │ ├── uart_bind.sv │ │ │ │ └── uart_sva.core │ │ │ ├── tb │ │ │ │ └── tb.sv │ │ │ ├── tests │ │ │ │ ├── uart_base_test.sv │ │ │ │ ├── uart_test.core │ │ │ │ └── uart_test_pkg.sv │ │ │ ├── uart_sim.core │ │ │ └── uart_sim_cfg.hjson │ │ ├── lint │ │ │ ├── uart.vlt │ │ │ └── uart.waiver │ │ ├── rtl │ │ │ ├── uart.sv │ │ │ ├── uart_core.sv │ │ │ ├── uart_reg_pkg.sv │ │ │ ├── uart_reg_top.sv │ │ │ ├── uart_rx.sv │ │ │ └── uart_tx.sv │ │ └── uart.core │ └── usbdev │ │ ├── BUILD │ │ ├── README.md │ │ ├── data │ │ ├── BUILD │ │ ├── usbdev.hjson │ │ ├── usbdev_sec_cm_testplan.hjson │ │ └── usbdev_testplan.hjson │ │ ├── defs.bzl │ │ ├── doc │ │ ├── checklist.md │ │ ├── dualpmod-sch.svg │ │ ├── interfaces.md │ │ ├── programmers_guide.md │ │ ├── registers.md │ │ ├── theory_of_operation.md │ │ ├── usbdev_block.svg │ │ └── wake_resume.md │ │ ├── dv │ │ ├── README.md │ │ ├── cov │ │ │ ├── usbdev_manual_excl.el │ │ │ └── usbdev_unr_excl.el │ │ ├── doc │ │ │ └── tb.svg │ │ ├── env │ │ │ ├── seq_lib │ │ │ │ ├── usbdev_aon_wake_vseq.sv │ │ │ │ ├── usbdev_av_buffer_vseq.sv │ │ │ │ ├── usbdev_av_empty_vseq.sv │ │ │ │ ├── usbdev_av_overflow_vseq.sv │ │ │ │ ├── usbdev_bad_traffic_vseq.sv │ │ │ │ ├── usbdev_base_vseq.sv │ │ │ │ ├── usbdev_bitstuff_err_vseq.sv │ │ │ │ ├── usbdev_bus_rand_vseq.sv │ │ │ │ ├── usbdev_common_vseq.sv │ │ │ │ ├── usbdev_csr_test_vseq.sv │ │ │ │ ├── usbdev_data_toggle_clear_vseq.sv │ │ │ │ ├── usbdev_data_toggle_restore_vseq.sv │ │ │ │ ├── usbdev_device_address_vseq.sv │ │ │ │ ├── usbdev_device_timeout_vseq.sv │ │ │ │ ├── usbdev_disable_endpoint_vseq.sv │ │ │ │ ├── usbdev_disconnected_vseq.sv │ │ │ │ ├── usbdev_dpi_config_host_vseq.sv │ │ │ │ ├── usbdev_enable_vseq.sv │ │ │ │ ├── usbdev_endpoint_access_vseq.sv │ │ │ │ ├── usbdev_endpoint_types_vseq.sv │ │ │ │ ├── usbdev_fifo_levels_vseq.sv │ │ │ │ ├── usbdev_fifo_rst_vseq.sv │ │ │ │ ├── usbdev_freq_phase_delta_vseq.sv │ │ │ │ ├── usbdev_host_lost_vseq.sv │ │ │ │ ├── usbdev_in_iso_vseq.sv │ │ │ │ ├── usbdev_in_rand_trans_vseq.sv │ │ │ │ ├── usbdev_in_stall_vseq.sv │ │ │ │ ├── usbdev_in_trans_vseq.sv │ │ │ │ ├── usbdev_iso_retraction_vseq.sv │ │ │ │ ├── usbdev_link_in_err_vseq.sv │ │ │ │ ├── usbdev_link_out_err_vseq.sv │ │ │ │ ├── usbdev_link_reset_vseq.sv │ │ │ │ ├── usbdev_link_resume_vseq.sv │ │ │ │ ├── usbdev_link_suspend_vseq.sv │ │ │ │ ├── usbdev_low_speed_traffic_vseq.sv │ │ │ │ ├── usbdev_max_length_out_transaction_vseq.sv │ │ │ │ ├── usbdev_max_non_iso_usb_traffic_vseq.sv │ │ │ │ ├── usbdev_max_usb_traffic_vseq.sv │ │ │ │ ├── usbdev_min_length_out_transaction_vseq.sv │ │ │ │ ├── usbdev_nak_trans_vseq.sv │ │ │ │ ├── usbdev_out_iso_vseq.sv │ │ │ │ ├── usbdev_out_stall_vseq.sv │ │ │ │ ├── usbdev_out_trans_nak_vseq.sv │ │ │ │ ├── usbdev_pending_in_trans_vseq.sv │ │ │ │ ├── usbdev_phy_config_eop_single_bit_handling_vseq.sv │ │ │ │ ├── usbdev_phy_config_pinflip_vseq.sv │ │ │ │ ├── usbdev_phy_config_rand_bus_type_vseq.sv │ │ │ │ ├── usbdev_phy_config_tx_osc_test_mode_vseq.sv │ │ │ │ ├── usbdev_phy_config_usb_ref_disable_vseq.sv │ │ │ │ ├── usbdev_phy_pins_sense_vseq.sv │ │ │ │ ├── usbdev_pkt_buffer_vseq.sv │ │ │ │ ├── usbdev_pkt_received_vseq.sv │ │ │ │ ├── usbdev_pkt_sent_vseq.sv │ │ │ │ ├── usbdev_random_length_out_transaction_vseq.sv │ │ │ │ ├── usbdev_resume_link_active_vseq.sv │ │ │ │ ├── usbdev_rx_crc_err_vseq.sv │ │ │ │ ├── usbdev_rx_full_vseq.sv │ │ │ │ ├── usbdev_rx_pid_err_vseq.sv │ │ │ │ ├── usbdev_rxenable_out_vseq.sv │ │ │ │ ├── usbdev_setup_priority_over_stall_response_vseq.sv │ │ │ │ ├── usbdev_setup_priority_vseq.sv │ │ │ │ ├── usbdev_setup_stage_vseq.sv │ │ │ │ ├── usbdev_setup_trans_ignored_vseq.sv │ │ │ │ ├── usbdev_smoke_vseq.sv │ │ │ │ ├── usbdev_spray_packets_vseq.sv │ │ │ │ ├── usbdev_stall_priority_over_nak_vseq.sv │ │ │ │ ├── usbdev_stall_trans_vseq.sv │ │ │ │ ├── usbdev_stream_len_max_vseq.sv │ │ │ │ ├── usbdev_streaming_vseq.sv │ │ │ │ ├── usbdev_tx_rx_disruption_vseq.sv │ │ │ │ └── usbdev_vseq_list.sv │ │ │ ├── timed_reg.sv │ │ │ ├── usbdev_bfm.sv │ │ │ ├── usbdev_env.core │ │ │ ├── usbdev_env.sv │ │ │ ├── usbdev_env_cfg.sv │ │ │ ├── usbdev_env_cov.sv │ │ │ ├── usbdev_env_pkg.sv │ │ │ ├── usbdev_osc_tuning_if.sv │ │ │ ├── usbdev_scoreboard.sv │ │ │ ├── usbdev_timed_regs.sv │ │ │ └── usbdev_virtual_sequencer.sv │ │ ├── sva │ │ │ ├── usbdev_bind.sv │ │ │ └── usbdev_sva.core │ │ ├── tb │ │ │ └── tb.sv │ │ ├── tests │ │ │ ├── usbdev_base_test.sv │ │ │ ├── usbdev_test.core │ │ │ └── usbdev_test_pkg.sv │ │ ├── usbdev_sim.core │ │ └── usbdev_sim_cfg.hjson │ │ ├── lint │ │ ├── usb_fs_nb_pe.vlt │ │ ├── usb_fs_nb_pe.waiver │ │ ├── usbdev.vlt │ │ └── usbdev.waiver │ │ ├── pmod │ │ └── dualpmod-kicad │ │ │ ├── README │ │ │ ├── dualpmod-cache.lib │ │ │ ├── dualpmod-rescue.dcm │ │ │ ├── dualpmod-rescue.lib │ │ │ ├── dualpmod.kicad_pcb │ │ │ ├── dualpmod.net │ │ │ ├── dualpmod.pro │ │ │ ├── dualpmod.sch │ │ │ ├── dualpmod.xml │ │ │ └── sym-lib-table │ │ ├── rtl │ │ ├── usb_consts_pkg.sv │ │ ├── usb_fs_nb_in_pe.sv │ │ ├── usb_fs_nb_out_pe.sv │ │ ├── usb_fs_nb_pe.sv │ │ ├── usb_fs_rx.sv │ │ ├── usb_fs_tx.sv │ │ ├── usb_fs_tx_mux.sv │ │ ├── usbdev.sv │ │ ├── usbdev_aon_wake.sv │ │ ├── usbdev_counter.sv │ │ ├── usbdev_iomux.sv │ │ ├── usbdev_linkstate.sv │ │ ├── usbdev_pkg.sv │ │ ├── usbdev_reg_pkg.sv │ │ ├── usbdev_reg_top.sv │ │ └── usbdev_usbif.sv │ │ ├── usb_fs_nb_pe.core │ │ ├── usbdev.core │ │ └── usbdev_pkg.core ├── ip_templates │ ├── BUILD │ ├── FUSESOC_IGNORE │ ├── ac_range_check │ │ ├── BUILD.tpl │ │ ├── README.md │ │ ├── ac_range_check.core.tpl │ │ ├── data │ │ │ ├── BUILD.tpl │ │ │ ├── ac_range_check.hjson.tpl │ │ │ ├── ac_range_check.tpldesc.hjson │ │ │ └── ac_range_check_testplan.hjson │ │ ├── defs.bzl.tpl │ │ ├── doc │ │ │ ├── ac_range_check.svg │ │ │ ├── checklist.md │ │ │ ├── interfaces.md.tpl │ │ │ ├── registers.md.tpl │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md.tpl │ │ │ ├── ac_range_check_sim.core.tpl │ │ │ ├── ac_range_check_sim_cfg.hjson.tpl │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── ac_range_check_dut_cfg.sv │ │ │ │ ├── ac_range_check_env.core.tpl │ │ │ │ ├── ac_range_check_env.sv.tpl │ │ │ │ ├── ac_range_check_env_cfg.sv.tpl │ │ │ │ ├── ac_range_check_env_cov.sv.tpl │ │ │ │ ├── ac_range_check_env_pkg.sv.tpl │ │ │ │ ├── ac_range_check_misc_io_if.sv.tpl │ │ │ │ ├── ac_range_check_predictor.sv.tpl │ │ │ │ ├── ac_range_check_scb_item.sv │ │ │ │ ├── ac_range_check_scoreboard.sv.tpl │ │ │ │ ├── ac_range_check_virtual_sequencer.sv.tpl │ │ │ │ └── seq_lib │ │ │ │ │ ├── ac_range_check_base_vseq.sv.tpl │ │ │ │ │ ├── ac_range_check_bypass_vseq.sv.tpl │ │ │ │ │ ├── ac_range_check_common_vseq.sv.tpl │ │ │ │ │ ├── ac_range_check_lock_range_vseq.sv.tpl │ │ │ │ │ ├── ac_range_check_smoke_high_threshold_vseq.sv.tpl │ │ │ │ │ ├── ac_range_check_smoke_racl_vseq.sv.tpl │ │ │ │ │ ├── ac_range_check_smoke_vseq.sv.tpl │ │ │ │ │ ├── ac_range_check_stress_all_vseq.sv.tpl │ │ │ │ │ └── ac_range_check_vseq_list.sv.tpl │ │ │ ├── sva │ │ │ │ ├── ac_range_check_bind.sv.tpl │ │ │ │ └── ac_range_check_sva.core.tpl │ │ │ ├── tb │ │ │ │ └── tb.sv.tpl │ │ │ └── tests │ │ │ │ ├── ac_range_check_base_test.sv.tpl │ │ │ │ ├── ac_range_check_test.core.tpl │ │ │ │ └── ac_range_check_test_pkg.sv.tpl │ │ ├── lint │ │ │ ├── ac_range_check.vlt │ │ │ └── ac_range_check.waiver │ │ └── rtl │ │ │ └── ac_range_check.sv.tpl │ ├── alert_handler │ │ ├── BUILD.tpl │ │ ├── README.md │ │ ├── alert_handler.core.tpl │ │ ├── alert_handler_component.core.tpl │ │ ├── alert_handler_pkg.core.tpl │ │ ├── alert_handler_reg.core.tpl │ │ ├── data │ │ │ ├── BUILD.tpl │ │ │ ├── alert_handler.hjson.tpl │ │ │ ├── alert_handler.tpldesc.hjson │ │ │ ├── alert_handler_sec_cm_testplan.hjson │ │ │ └── alert_handler_testplan.hjson.tpl │ │ ├── defs.bzl.tpl │ │ ├── doc │ │ │ ├── alert_handler_alert_rxtx.svg │ │ │ ├── alert_handler_block_diagram.svg │ │ │ ├── alert_handler_escalation_rxtx.svg │ │ │ ├── alert_handler_lp_overview.svg │ │ │ ├── alert_handler_lpg_ctrl.svg │ │ │ ├── alert_handler_receiver_fsm.svg │ │ │ ├── checklist.md │ │ │ ├── programmers_guide.md │ │ │ └── theory_of_operation.md.tpl │ │ ├── dv │ │ │ ├── README.md │ │ │ ├── alert_handler_sim.core.tpl │ │ │ ├── alert_handler_sim_cfg.hjson.tpl │ │ │ ├── cov │ │ │ │ ├── alert_handler_cov.core.tpl │ │ │ │ ├── alert_handler_cov_bind.sv.tpl │ │ │ │ ├── alert_handler_cov_excl.el │ │ │ │ ├── alert_handler_cov_unr.el │ │ │ │ └── alert_handler_cover_reg_top.cfg │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── alert_handler_env.core.tpl │ │ │ │ ├── alert_handler_env.sv.tpl │ │ │ │ ├── alert_handler_env_cfg.sv.tpl │ │ │ │ ├── alert_handler_env_cov.sv.tpl │ │ │ │ ├── alert_handler_env_pkg.sv.tpl │ │ │ │ ├── alert_handler_if.sv.tpl │ │ │ │ ├── alert_handler_scoreboard.sv.tpl │ │ │ │ ├── alert_handler_virtual_sequencer.sv.tpl │ │ │ │ └── seq_lib │ │ │ │ │ ├── alert_handler_alert_accum_saturation_vseq.sv.tpl │ │ │ │ │ ├── alert_handler_base_vseq.sv.tpl │ │ │ │ │ ├── alert_handler_common_vseq.sv.tpl │ │ │ │ │ ├── alert_handler_entropy_stress_vseq.sv.tpl │ │ │ │ │ ├── alert_handler_entropy_vseq.sv.tpl │ │ │ │ │ ├── alert_handler_esc_alert_accum_vseq.sv.tpl │ │ │ │ │ ├── alert_handler_esc_intr_timeout_vseq.sv.tpl │ │ │ │ │ ├── alert_handler_lpg_stub_clk_vseq.sv.tpl │ │ │ │ │ ├── alert_handler_lpg_vseq.sv.tpl │ │ │ │ │ ├── alert_handler_ping_timeout_vseq.sv.tpl │ │ │ │ │ ├── alert_handler_random_alerts_vseq.sv.tpl │ │ │ │ │ ├── alert_handler_random_classes_vseq.sv.tpl │ │ │ │ │ ├── alert_handler_sig_int_fail_vseq.sv.tpl │ │ │ │ │ ├── alert_handler_smoke_vseq.sv.tpl │ │ │ │ │ ├── alert_handler_stress_all_vseq.sv.tpl │ │ │ │ │ └── alert_handler_vseq_list.sv.tpl │ │ │ ├── sva │ │ │ │ ├── alert_handler_bind.sv.tpl │ │ │ │ └── alert_handler_sva.core.tpl │ │ │ ├── tb │ │ │ │ ├── alert_handler_tb.core.tpl │ │ │ │ └── tb.sv.tpl │ │ │ └── tests │ │ │ │ ├── alert_handler_base_test.sv.tpl │ │ │ │ ├── alert_handler_test.core.tpl │ │ │ │ └── alert_handler_test_pkg.sv.tpl │ │ ├── fpv │ │ │ ├── alert_handler_esc_timer_fpv.core.tpl │ │ │ ├── alert_handler_ping_timer_fpv.core.tpl │ │ │ ├── tb │ │ │ │ ├── alert_handler_esc_timer_bind_fpv.sv.tpl │ │ │ │ ├── alert_handler_esc_timer_tb.sv.tpl │ │ │ │ ├── alert_handler_ping_timer_bind_fpv.sv.tpl │ │ │ │ ├── alert_handler_ping_timer_tb.sv.tpl │ │ │ │ ├── esc_after_load.tcl.tpl │ │ │ │ └── ping_after_load.tcl │ │ │ └── vip │ │ │ │ ├── alert_handler_esc_timer_assert_fpv.sv.tpl │ │ │ │ └── alert_handler_ping_timer_assert_fpv.sv.tpl │ │ ├── lint │ │ │ ├── alert_handler.vlt.tpl │ │ │ └── alert_handler.waiver │ │ └── rtl │ │ │ ├── alert_handler.sv.tpl │ │ │ ├── alert_handler_accu.sv.tpl │ │ │ ├── alert_handler_class.sv.tpl │ │ │ ├── alert_handler_esc_timer.sv.tpl │ │ │ ├── alert_handler_lpg_ctrl.sv.tpl │ │ │ ├── alert_handler_ping_timer.sv.tpl │ │ │ ├── alert_handler_pkg.sv.tpl │ │ │ └── alert_handler_reg_wrap.sv.tpl │ ├── clkmgr │ │ ├── BUILD.tpl │ │ ├── README.md.tpl │ │ ├── clkmgr.core.tpl │ │ ├── clkmgr_pkg.core.tpl │ │ ├── clkmgr_reg.core.tpl │ │ ├── data │ │ │ ├── BUILD.tpl │ │ │ ├── clkmgr.hjson.tpl │ │ │ ├── clkmgr.tpldesc.hjson │ │ │ ├── clkmgr_sec_cm_testplan.hjson.tpl │ │ │ └── clkmgr_testplan.hjson.tpl │ │ ├── defs.bzl.tpl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── clkmgr_block_diagram.svg │ │ │ ├── clkmgr_rst_domain.svg │ │ │ ├── example_chip_partition.svg │ │ │ ├── interfaces.md.tpl │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md.tpl │ │ │ └── theory_of_operation.md.tpl │ │ ├── dv │ │ │ ├── README.md.tpl │ │ │ ├── clkmgr_sim.core.tpl │ │ │ ├── clkmgr_sim_cfg.hjson.tpl │ │ │ ├── cov │ │ │ │ ├── clkmgr_cov_bind.sv.tpl │ │ │ │ ├── clkmgr_cov_manual_excl.el │ │ │ │ ├── clkmgr_cov_unr_excl.el │ │ │ │ └── clkmgr_tgl_excl.cfg.tpl │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── clkmgr_csrs_if.sv.tpl │ │ │ │ ├── clkmgr_env.core.tpl │ │ │ │ ├── clkmgr_env.sv.tpl │ │ │ │ ├── clkmgr_env_cfg.sv.tpl │ │ │ │ ├── clkmgr_env_cov.sv.tpl │ │ │ │ ├── clkmgr_env_pkg.sv.tpl │ │ │ │ ├── clkmgr_if.sv.tpl │ │ │ │ ├── clkmgr_scoreboard.sv.tpl │ │ │ │ ├── clkmgr_virtual_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── clkmgr_base_vseq.sv.tpl │ │ │ │ │ ├── clkmgr_clk_status_vseq.sv │ │ │ │ │ ├── clkmgr_common_vseq.sv │ │ │ │ │ ├── clkmgr_extclk_vseq.sv.tpl │ │ │ │ │ ├── clkmgr_frequency_timeout_vseq.sv.tpl │ │ │ │ │ ├── clkmgr_frequency_vseq.sv.tpl │ │ │ │ │ ├── clkmgr_peri_vseq.sv.tpl │ │ │ │ │ ├── clkmgr_regwen_vseq.sv.tpl │ │ │ │ │ ├── clkmgr_smoke_vseq.sv.tpl │ │ │ │ │ ├── clkmgr_stress_all_vseq.sv.tpl │ │ │ │ │ ├── clkmgr_trans_vseq.sv.tpl │ │ │ │ │ └── clkmgr_vseq_list.sv.tpl │ │ │ ├── sva │ │ │ │ ├── clkmgr_aon_cg_en_sva_if.sv │ │ │ │ ├── clkmgr_bind.sv.tpl │ │ │ │ ├── clkmgr_cg_en_sva_if.sv │ │ │ │ ├── clkmgr_div_sva_if.sv │ │ │ │ ├── clkmgr_extclk_sva_if.sv │ │ │ │ ├── clkmgr_gated_clock_sva_if.sv │ │ │ │ ├── clkmgr_lost_calib_ctrl_en_sva_if.sv │ │ │ │ ├── clkmgr_lost_calib_regwen_sva_if.sv │ │ │ │ ├── clkmgr_sec_cm_checker_assert.sv │ │ │ │ ├── clkmgr_sva.core.tpl │ │ │ │ ├── clkmgr_sva_ifs.core.tpl │ │ │ │ └── clkmgr_trans_sva_if.sv │ │ │ ├── tb.sv.tpl │ │ │ └── tests │ │ │ │ ├── clkmgr_base_test.sv │ │ │ │ ├── clkmgr_test.core.tpl │ │ │ │ └── clkmgr_test_pkg.sv │ │ ├── lint │ │ │ ├── clkmgr.vlt │ │ │ └── clkmgr.waiver │ │ └── rtl │ │ │ ├── clkmgr.sv.tpl │ │ │ ├── clkmgr_byp.sv │ │ │ ├── clkmgr_clk_status.sv │ │ │ ├── clkmgr_meas_chk.sv │ │ │ ├── clkmgr_pkg.sv.tpl │ │ │ ├── clkmgr_root_ctrl.sv │ │ │ └── clkmgr_trans.sv │ ├── flash_ctrl │ │ ├── BUILD.tpl │ │ ├── README.md.tpl │ │ ├── data │ │ │ ├── BUILD.tpl │ │ │ ├── flash_ctrl.hjson.tpl │ │ │ ├── flash_ctrl.tpldesc.hjson │ │ │ ├── flash_ctrl_sec_cm_testplan.hjson │ │ │ └── flash_ctrl_testplan.hjson │ │ ├── defs.bzl.tpl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── flash_abstraction.svg │ │ │ ├── flash_block_diagram.svg │ │ │ ├── flash_boundaries.svg │ │ │ ├── flash_integrity.svg │ │ │ ├── flash_partitions.svg │ │ │ ├── flash_protocol_controller.svg │ │ │ ├── flash_read_pipeline.svg │ │ │ ├── interfaces.md.tpl │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md.tpl │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md.tpl │ │ │ ├── cov │ │ │ │ ├── flash_ctrl_cov.core.tpl │ │ │ │ ├── flash_ctrl_cov.vRefine │ │ │ │ ├── flash_ctrl_cov_bind.sv │ │ │ │ └── flash_ctrl_phy_cov_if.sv │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── flash_ctrl_bkdr_util.core.tpl │ │ │ │ ├── flash_ctrl_bkdr_util.sv │ │ │ │ ├── flash_ctrl_bkdr_util_pkg.sv │ │ │ │ ├── flash_ctrl_dv_if.sv │ │ │ │ ├── flash_ctrl_eflash_ral_pkg.sv │ │ │ │ ├── flash_ctrl_env.core.tpl │ │ │ │ ├── flash_ctrl_env.sv │ │ │ │ ├── flash_ctrl_env_cfg.sv │ │ │ │ ├── flash_ctrl_env_cov.sv │ │ │ │ ├── flash_ctrl_env_pkg.sv │ │ │ │ ├── flash_ctrl_if.sv │ │ │ │ ├── flash_ctrl_mem_if.sv │ │ │ │ ├── flash_ctrl_otf_scoreboard.sv │ │ │ │ ├── flash_ctrl_scoreboard.sv │ │ │ │ ├── flash_ctrl_seq_cfg.sv │ │ │ │ ├── flash_ctrl_virtual_sequencer.sv │ │ │ │ ├── flash_mem_addr_attrs.sv │ │ │ │ ├── flash_otf_item.sv │ │ │ │ ├── flash_otf_mem_entry.sv │ │ │ │ ├── flash_otf_read_entry.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── flash_ctrl_access_after_disable_vseq.sv │ │ │ │ │ ├── flash_ctrl_base_vseq.sv │ │ │ │ │ ├── flash_ctrl_basic_rw_vseq.sv │ │ │ │ │ ├── flash_ctrl_callback_vseq.sv │ │ │ │ │ ├── flash_ctrl_common_vseq.sv │ │ │ │ │ ├── flash_ctrl_config_regwen_vseq.sv │ │ │ │ │ ├── flash_ctrl_connect_vseq.sv │ │ │ │ │ ├── flash_ctrl_derr_detect_vseq.sv │ │ │ │ │ ├── flash_ctrl_disable_vseq.sv │ │ │ │ │ ├── flash_ctrl_erase_suspend_vseq.sv │ │ │ │ │ ├── flash_ctrl_err_base_vseq.sv │ │ │ │ │ ├── flash_ctrl_error_mp_vseq.sv │ │ │ │ │ ├── flash_ctrl_error_prog_type_vseq.sv │ │ │ │ │ ├── flash_ctrl_error_prog_win_vseq.sv │ │ │ │ │ ├── flash_ctrl_fetch_code_vseq.sv │ │ │ │ │ ├── flash_ctrl_filesystem_support_vseq.sv │ │ │ │ │ ├── flash_ctrl_full_mem_access_vseq.sv │ │ │ │ │ ├── flash_ctrl_host_addr_infection_vseq.sv │ │ │ │ │ ├── flash_ctrl_host_ctrl_arb_vseq.sv │ │ │ │ │ ├── flash_ctrl_host_dir_rd_vseq.sv │ │ │ │ │ ├── flash_ctrl_hw_prog_rma_wipe_err_vseq.sv │ │ │ │ │ ├── flash_ctrl_hw_read_seed_err_vseq.sv │ │ │ │ │ ├── flash_ctrl_hw_rma_err_vseq.sv │ │ │ │ │ ├── flash_ctrl_hw_rma_reset_vseq.sv │ │ │ │ │ ├── flash_ctrl_hw_rma_vseq.sv │ │ │ │ │ ├── flash_ctrl_hw_sec_otp_vseq.sv │ │ │ │ │ ├── flash_ctrl_info_part_access_vseq.sv │ │ │ │ │ ├── flash_ctrl_integrity_vseq.sv │ │ │ │ │ ├── flash_ctrl_intr_rd_vseq.sv │ │ │ │ │ ├── flash_ctrl_intr_wr_vseq.sv │ │ │ │ │ ├── flash_ctrl_invalid_op_vseq.sv │ │ │ │ │ ├── flash_ctrl_lcmgr_intg_vseq.sv │ │ │ │ │ ├── flash_ctrl_legacy_base_vseq.sv │ │ │ │ │ ├── flash_ctrl_mid_op_rst_vseq.sv │ │ │ │ │ ├── flash_ctrl_mp_regions_vseq.sv │ │ │ │ │ ├── flash_ctrl_otf_base_vseq.sv │ │ │ │ │ ├── flash_ctrl_otp_reset_vseq.sv │ │ │ │ │ ├── flash_ctrl_oversize_error_vseq.sv │ │ │ │ │ ├── flash_ctrl_phy_ack_consistency_vseq.sv │ │ │ │ │ ├── flash_ctrl_phy_arb_redun_vseq.sv │ │ │ │ │ ├── flash_ctrl_phy_arb_vseq.sv │ │ │ │ │ ├── flash_ctrl_phy_host_grant_err_vseq.sv │ │ │ │ │ ├── flash_ctrl_prog_reset_vseq.sv │ │ │ │ │ ├── flash_ctrl_rand_ops_base_vseq.sv │ │ │ │ │ ├── flash_ctrl_rand_ops_vseq.sv │ │ │ │ │ ├── flash_ctrl_rd_buff_evict_vseq.sv │ │ │ │ │ ├── flash_ctrl_rd_ooo_vseq.sv │ │ │ │ │ ├── flash_ctrl_rd_path_intg_vseq.sv │ │ │ │ │ ├── flash_ctrl_re_evict_vseq.sv │ │ │ │ │ ├── flash_ctrl_read_rnd_wd_vseq.sv │ │ │ │ │ ├── flash_ctrl_read_word_sweep_vseq.sv │ │ │ │ │ ├── flash_ctrl_ro_vseq.sv │ │ │ │ │ ├── flash_ctrl_rw_evict_vseq.sv │ │ │ │ │ ├── flash_ctrl_rw_rnd_wd_vseq.sv │ │ │ │ │ ├── flash_ctrl_rw_vseq.sv │ │ │ │ │ ├── flash_ctrl_serr_address_vseq.sv │ │ │ │ │ ├── flash_ctrl_serr_counter_vseq.sv │ │ │ │ │ ├── flash_ctrl_smoke_hw_vseq.sv │ │ │ │ │ ├── flash_ctrl_smoke_vseq.sv │ │ │ │ │ ├── flash_ctrl_stress_all_vseq.sv │ │ │ │ │ ├── flash_ctrl_sw_op_vseq.sv │ │ │ │ │ ├── flash_ctrl_vseq_list.sv │ │ │ │ │ ├── flash_ctrl_wo_vseq.sv │ │ │ │ │ ├── flash_ctrl_wr_path_intg_vseq.sv │ │ │ │ │ ├── flash_ctrl_write_rnd_wd_vseq.sv │ │ │ │ │ └── flash_ctrl_write_word_sweep_vseq.sv │ │ │ ├── flash_ctrl_base_sim_cfg.hjson.tpl │ │ │ ├── flash_ctrl_sim.core.tpl │ │ │ ├── flash_ctrl_sim_cfg.hjson │ │ │ ├── sva │ │ │ │ ├── flash_ctrl_bind.sv │ │ │ │ └── flash_ctrl_sva.core.tpl │ │ │ ├── tb │ │ │ │ └── tb.sv │ │ │ ├── tests │ │ │ │ ├── flash_ctrl_base_test.sv │ │ │ │ ├── flash_ctrl_test.core.tpl │ │ │ │ └── flash_ctrl_test_pkg.sv │ │ │ └── tools │ │ │ │ └── xcelium │ │ │ │ └── xfile │ │ ├── flash_ctrl.core.tpl │ │ ├── flash_ctrl_prim_reg_top.core.tpl │ │ ├── flash_ctrl_reg.core.tpl │ │ ├── flash_ctrl_top_specific_pkg.core.tpl │ │ ├── lint │ │ │ ├── flash_ctrl.vlt │ │ │ ├── flash_ctrl.waiver │ │ │ ├── flash_ctrl_top_specific_pkg.vlt │ │ │ └── flash_ctrl_top_specific_pkg.waiver │ │ └── rtl │ │ │ ├── flash_ctrl.sv.tpl │ │ │ ├── flash_ctrl_arb.sv │ │ │ ├── flash_ctrl_erase.sv │ │ │ ├── flash_ctrl_info_cfg.sv │ │ │ ├── flash_ctrl_lcmgr.sv │ │ │ ├── flash_ctrl_prog.sv │ │ │ ├── flash_ctrl_rd.sv │ │ │ ├── flash_ctrl_region_cfg.sv.tpl │ │ │ ├── flash_ctrl_top_specific_pkg.sv.tpl │ │ │ ├── flash_mp.sv │ │ │ ├── flash_mp_data_region_sel.sv │ │ │ ├── flash_phy.sv │ │ │ ├── flash_phy_core.sv │ │ │ ├── flash_phy_erase.sv │ │ │ ├── flash_phy_pkg.sv │ │ │ ├── flash_phy_prog.sv │ │ │ ├── flash_phy_rd.sv │ │ │ ├── flash_phy_rd_buf_dep.sv │ │ │ ├── flash_phy_rd_buffers.sv │ │ │ └── flash_phy_scramble.sv │ ├── gpio │ │ ├── BUILD.tpl │ │ ├── README.md.tpl │ │ ├── data │ │ │ ├── BUILD.tpl │ │ │ ├── gpio.hjson.tpl │ │ │ ├── gpio.tpldesc.hjson │ │ │ ├── gpio_sec_cm_testplan.hjson │ │ │ └── gpio_testplan.hjson.tpl │ │ ├── defs.bzl.tpl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── gpio_blockdiagram.svg │ │ │ ├── gpio_output.svg │ │ │ ├── interfaces.md.tpl │ │ │ ├── programmers_guide.md.tpl │ │ │ ├── registers.md.tpl │ │ │ └── theory_of_operation.md.tpl │ │ ├── dv │ │ │ ├── README.md.tpl │ │ │ ├── cov │ │ │ │ └── gpio_cov_excl.el │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── gpio_env.core.tpl │ │ │ │ ├── gpio_env.sv.tpl │ │ │ │ ├── gpio_env_cfg.sv.tpl │ │ │ │ ├── gpio_env_cov.sv.tpl │ │ │ │ ├── gpio_env_pkg.sv.tpl │ │ │ │ ├── gpio_scoreboard.sv.tpl │ │ │ │ └── seq_lib │ │ │ │ │ ├── gpio_base_vseq.sv.tpl │ │ │ │ │ ├── gpio_common_vseq.sv.tpl │ │ │ │ │ ├── gpio_dout_din_regs_random_rw_vseq.sv.tpl │ │ │ │ │ ├── gpio_filter_stress_vseq.sv.tpl │ │ │ │ │ ├── gpio_full_random_vseq.sv.tpl │ │ │ │ │ ├── gpio_inp_prd_cnt_vseq.sv.tpl │ │ │ │ │ ├── gpio_intr_rand_pgm_vseq.sv.tpl │ │ │ │ │ ├── gpio_intr_with_filter_rand_intr_event_vseq.sv.tpl │ │ │ │ │ ├── gpio_rand_intr_trigger_vseq.sv.tpl │ │ │ │ │ ├── gpio_rand_straps_vseq.sv.tpl │ │ │ │ │ ├── gpio_random_dout_din_vseq.sv.tpl │ │ │ │ │ ├── gpio_random_long_reg_writes_reg_reads_vseq.sv.tpl │ │ │ │ │ ├── gpio_smoke_vseq.sv.tpl │ │ │ │ │ ├── gpio_stress_all_vseq.sv.tpl │ │ │ │ │ └── gpio_vseq_list.sv.tpl │ │ │ ├── gpio_sim.core.tpl │ │ │ ├── gpio_sim_cfg.hjson.tpl │ │ │ ├── interfaces │ │ │ │ ├── gpio_if.core.tpl │ │ │ │ └── gpio_straps_if.sv.tpl │ │ │ ├── sva │ │ │ │ ├── gpio_bind.sv.tpl │ │ │ │ └── gpio_sva.core.tpl │ │ │ ├── tb │ │ │ │ └── tb.sv.tpl │ │ │ └── tests │ │ │ │ ├── gpio_base_test.sv.tpl │ │ │ │ ├── gpio_test.core.tpl │ │ │ │ └── gpio_test_pkg.sv.tpl │ │ ├── gpio.core.tpl │ │ ├── lint │ │ │ ├── gpio.vlt │ │ │ └── gpio.waiver.tpl │ │ └── rtl │ │ │ ├── gpio.sv.tpl │ │ │ └── gpio_pkg.sv.tpl │ ├── otp_ctrl │ │ ├── BUILD.tpl │ │ ├── README.md.tpl │ │ ├── data │ │ │ ├── BUILD.tpl │ │ │ ├── dif_otp_ctrl.c.tpl.not_yet │ │ │ ├── dif_otp_ctrl.h.tpl.not_yet │ │ │ ├── dif_otp_ctrl_unittest.cc.tpl.not_yet │ │ │ ├── otp_ctrl.hjson.tpl │ │ │ ├── otp_ctrl.tpldesc.hjson │ │ │ ├── otp_ctrl_sec_cm_testplan.hjson │ │ │ └── otp_ctrl_testplan.hjson.tpl │ │ ├── defs.bzl.tpl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── interfaces.md.tpl │ │ │ ├── otp_ctrl_behavioral_model.svg │ │ │ ├── otp_ctrl_blockdiag.svg │ │ │ ├── otp_ctrl_buf_part_fsm.svg │ │ │ ├── otp_ctrl_dai_fsm.svg │ │ │ ├── otp_ctrl_digest_mechanism.svg │ │ │ ├── otp_ctrl_digests.md.tpl │ │ │ ├── otp_ctrl_field_descriptions.md.tpl │ │ │ ├── otp_ctrl_kdi_fsm.svg │ │ │ ├── otp_ctrl_key_req_ack.svg │ │ │ ├── otp_ctrl_lci_fsm.svg │ │ │ ├── otp_ctrl_mmap.md.tpl │ │ │ ├── otp_ctrl_overview.svg │ │ │ ├── otp_ctrl_partitions.md.tpl │ │ │ ├── otp_ctrl_prim_otp.svg │ │ │ ├── otp_ctrl_unbuf_part_fsm.svg │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md.tpl │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md.tpl │ │ │ ├── cov │ │ │ │ ├── otp_ctrl_cov.core.tpl │ │ │ │ ├── otp_ctrl_cov_bind.sv.tpl │ │ │ │ ├── otp_ctrl_cov_fsm_unr_excl.el │ │ │ │ ├── otp_ctrl_cov_if.sv.tpl │ │ │ │ ├── otp_ctrl_cov_unr_excl.el │ │ │ │ └── otp_ctrl_cover.cfg │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── otp_ctrl_ast_inputs_cfg.sv │ │ │ │ ├── otp_ctrl_env.core.tpl │ │ │ │ ├── otp_ctrl_env.sv.tpl │ │ │ │ ├── otp_ctrl_env_cfg.sv.tpl │ │ │ │ ├── otp_ctrl_env_cov.sv.tpl │ │ │ │ ├── otp_ctrl_env_pkg.sv.tpl │ │ │ │ ├── otp_ctrl_if.sv.tpl │ │ │ │ ├── otp_ctrl_mem_bkdr_util.core.tpl │ │ │ │ ├── otp_ctrl_mem_bkdr_util_pkg.sv.tpl │ │ │ │ ├── otp_ctrl_scoreboard.sv.tpl │ │ │ │ ├── otp_ctrl_virtual_sequencer.sv.tpl │ │ │ │ ├── otp_scrambler_pkg.sv.tpl │ │ │ │ └── seq_lib │ │ │ │ │ ├── otp_ctrl_background_chks_vseq.sv │ │ │ │ │ ├── otp_ctrl_base_vseq.sv.tpl │ │ │ │ │ ├── otp_ctrl_callback_vseq.sv │ │ │ │ │ ├── otp_ctrl_check_fail_vseq.sv │ │ │ │ │ ├── otp_ctrl_common_vseq.sv.tpl │ │ │ │ │ ├── otp_ctrl_dai_errs_vseq.sv │ │ │ │ │ ├── otp_ctrl_dai_lock_vseq.sv.tpl │ │ │ │ │ ├── otp_ctrl_init_fail_vseq.sv │ │ │ │ │ ├── otp_ctrl_low_freq_read_vseq.sv │ │ │ │ │ ├── otp_ctrl_macro_errs_vseq.sv │ │ │ │ │ ├── otp_ctrl_parallel_base_vseq.sv │ │ │ │ │ ├── otp_ctrl_parallel_key_req_vseq.sv.tpl │ │ │ │ │ ├── otp_ctrl_parallel_lc_esc_vseq.sv.tpl │ │ │ │ │ ├── otp_ctrl_parallel_lc_req_vseq.sv │ │ │ │ │ ├── otp_ctrl_partition_walk_vseq.sv │ │ │ │ │ ├── otp_ctrl_regwen_vseq.sv │ │ │ │ │ ├── otp_ctrl_smoke_vseq.sv.tpl │ │ │ │ │ ├── otp_ctrl_stress_all_vseq.sv │ │ │ │ │ ├── otp_ctrl_test_access_vseq.sv │ │ │ │ │ ├── otp_ctrl_vseq_list.sv │ │ │ │ │ └── otp_ctrl_wake_up_vseq.sv │ │ │ ├── otp_ctrl_sim.core.tpl │ │ │ ├── otp_ctrl_sim_cfg.hjson.tpl │ │ │ ├── sva │ │ │ │ ├── otp_ctrl_bind.sv │ │ │ │ └── otp_ctrl_sva.core.tpl │ │ │ ├── tb.sv.tpl │ │ │ └── tests │ │ │ │ ├── otp_ctrl_base_test.sv │ │ │ │ ├── otp_ctrl_test.core.tpl │ │ │ │ └── otp_ctrl_test_pkg.sv │ │ ├── lint │ │ │ ├── otp_ctrl.vbl │ │ │ ├── otp_ctrl.vlt │ │ │ ├── otp_ctrl.waiver │ │ │ ├── otp_ctrl_top_specific_pkg.vbl │ │ │ ├── otp_ctrl_top_specific_pkg.vlt │ │ │ └── otp_ctrl_top_specific_pkg.waiver │ │ ├── otp_ctrl.core.tpl │ │ ├── otp_ctrl_macro_pkg.core.tpl │ │ ├── otp_ctrl_top_specific_pkg.core.tpl │ │ ├── rtl │ │ │ ├── otp_ctrl.sv.tpl │ │ │ ├── otp_ctrl_dai.sv │ │ │ ├── otp_ctrl_ecc_reg.sv │ │ │ ├── otp_ctrl_kdi.sv.tpl │ │ │ ├── otp_ctrl_lci.sv │ │ │ ├── otp_ctrl_lfsr_timer.sv │ │ │ ├── otp_ctrl_macro_pkg.sv.tpl │ │ │ ├── otp_ctrl_part_buf.sv │ │ │ ├── otp_ctrl_part_pkg.sv.tpl │ │ │ ├── otp_ctrl_part_unbuf.sv │ │ │ ├── otp_ctrl_scrmbl.sv │ │ │ ├── otp_ctrl_token_const.sv │ │ │ └── otp_ctrl_top_specific_pkg.sv.tpl │ │ ├── syn │ │ │ ├── constraints.sdc │ │ │ ├── otp_ctrl_gtech_syn_cfg.hjson.tpl │ │ │ ├── otp_ctrl_syn_cfg.hjson.tpl │ │ │ └── post_elab_gtech.tcl │ │ └── util │ │ │ ├── BUILD.bazel.tpl │ │ │ ├── dt.py │ │ │ └── ipconfig.py │ ├── pinmux │ │ ├── BUILD.tpl │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD.tpl │ │ │ ├── pinmux.hjson.tpl │ │ │ ├── pinmux.tpldesc.hjson │ │ │ ├── pinmux_fpv_testplan.hjson │ │ │ └── pinmux_sec_cm_testplan.hjson.tpl │ │ ├── defs.bzl.tpl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── dv │ │ │ │ ├── README.md.tpl │ │ │ │ └── fpv.svg │ │ │ ├── generic_pad_wrapper.svg │ │ │ ├── interfaces.md.tpl │ │ │ ├── pinmux_muxing_matrix.svg │ │ │ ├── pinmux_overview_block_diagram.svg │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md.tpl │ │ │ └── theory_of_operation.md.tpl │ │ ├── fpv │ │ │ ├── pinmux_chip_expected_failure.hjson │ │ │ ├── pinmux_chip_fpv.core.tpl │ │ │ ├── pinmux_common_fpv.core.tpl │ │ │ ├── pinmux_expected_failure.hjson │ │ │ ├── pinmux_fpv.core.tpl │ │ │ ├── tb │ │ │ │ ├── pinmux_bind_fpv.sv.tpl │ │ │ │ ├── pinmux_chip_tb.sv.tpl │ │ │ │ └── pinmux_tb.sv.tpl │ │ │ └── vip │ │ │ │ └── pinmux_assert_fpv.sv.tpl │ │ ├── lint │ │ │ ├── pinmux.vlt │ │ │ └── pinmux.waiver.tpl │ │ ├── pinmux.core.tpl │ │ ├── pinmux_pkg.core.tpl │ │ ├── pinmux_reg.core.tpl │ │ ├── rtl │ │ │ ├── pinmux.sv.tpl │ │ │ ├── pinmux_jtag_breakout.sv │ │ │ ├── pinmux_jtag_buf.sv │ │ │ ├── pinmux_pkg.sv.tpl │ │ │ ├── pinmux_strap_sampling.sv.tpl │ │ │ └── pinmux_wkup.sv │ │ └── syn │ │ │ ├── constraints.sdc │ │ │ └── pinmux_syn_cfg.hjson.tpl │ ├── pwm │ │ ├── BUILD.tpl │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD.tpl │ │ │ ├── pwm.hjson.tpl │ │ │ ├── pwm.tpldesc.hjson │ │ │ ├── pwm_sec_cm_testplan.hjson │ │ │ └── pwm_testplan.hjson │ │ ├── defs.bzl.tpl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── interfaces.md.tpl │ │ │ ├── programmers_guide.md │ │ │ ├── pwm_block_diagram.svg │ │ │ ├── registers.md.tpl │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md.tpl │ │ │ ├── cov │ │ │ │ ├── cover.ccf │ │ │ │ ├── pwm_unr_excl.vRefine │ │ │ │ └── toggle.exclude │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── pwm_env.core.tpl │ │ │ │ ├── pwm_env.sv.tpl │ │ │ │ ├── pwm_env_cfg.sv.tpl │ │ │ │ ├── pwm_env_cov.sv.tpl │ │ │ │ ├── pwm_env_pkg.sv.tpl │ │ │ │ ├── pwm_scoreboard.sv.tpl │ │ │ │ ├── pwm_virtual_sequencer.sv.tpl │ │ │ │ └── seq_lib │ │ │ │ │ ├── pwm_base_vseq.sv.tpl │ │ │ │ │ ├── pwm_common_vseq.sv.tpl │ │ │ │ │ ├── pwm_heartbeat_wrap_vseq.sv.tpl │ │ │ │ │ ├── pwm_perf_vseq.sv.tpl │ │ │ │ │ ├── pwm_phase_vseq.sv.tpl │ │ │ │ │ ├── pwm_rand_output_vseq.sv.tpl │ │ │ │ │ ├── pwm_regwen_vseq.sv.tpl │ │ │ │ │ ├── pwm_smoke_vseq.sv.tpl │ │ │ │ │ ├── pwm_stress_all_vseq.sv.tpl │ │ │ │ │ └── pwm_vseq_list.sv.tpl │ │ │ ├── pwm_sim.core.tpl │ │ │ ├── pwm_sim_cfg.hjson.tpl │ │ │ ├── sva │ │ │ │ ├── pwm_bind.sv.tpl │ │ │ │ └── pwm_sva.core.tpl │ │ │ ├── tb.sv.tpl │ │ │ └── tests │ │ │ │ ├── pwm_base_test.sv.tpl │ │ │ │ ├── pwm_test.core.tpl │ │ │ │ └── pwm_test_pkg.sv.tpl │ │ ├── lint │ │ │ ├── pwm.vlt │ │ │ └── pwm.waiver │ │ ├── pwm.core.tpl │ │ └── rtl │ │ │ ├── pwm.sv.tpl │ │ │ ├── pwm_chan.sv.tpl │ │ │ └── pwm_core.sv.tpl │ ├── pwrmgr │ │ ├── BUILD.tpl │ │ ├── README.md.tpl │ │ ├── data │ │ │ ├── BUILD.tpl │ │ │ ├── pwrmgr.hjson.tpl │ │ │ ├── pwrmgr.tpldesc.hjson │ │ │ ├── pwrmgr_sec_cm_testplan.hjson │ │ │ └── pwrmgr_testplan.hjson │ │ ├── defs.bzl.tpl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── interfaces.md.tpl │ │ │ ├── programmers_guide.md │ │ │ ├── pwrmgr_connectivity.svg │ │ │ ├── pwrmgr_fsms.svg │ │ │ ├── registers.md.tpl │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md.tpl │ │ │ ├── cov │ │ │ │ ├── pwrmgr_cov_bind.sv.tpl │ │ │ │ ├── pwrmgr_cov_manual_excl.el │ │ │ │ └── pwrmgr_tgl_excl.cfg │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── pwrmgr_env.core.tpl │ │ │ │ ├── pwrmgr_env.sv │ │ │ │ ├── pwrmgr_env_cfg.sv │ │ │ │ ├── pwrmgr_env_cov.sv.tpl │ │ │ │ ├── pwrmgr_env_pkg.sv.tpl │ │ │ │ ├── pwrmgr_if.sv │ │ │ │ ├── pwrmgr_scoreboard.sv.tpl │ │ │ │ ├── pwrmgr_virtual_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── pwrmgr_aborted_low_power_vseq.sv │ │ │ │ │ ├── pwrmgr_base_vseq.sv.tpl │ │ │ │ │ ├── pwrmgr_common_vseq.sv │ │ │ │ │ ├── pwrmgr_disable_rom_integrity_check_vseq.sv.tpl │ │ │ │ │ ├── pwrmgr_esc_clk_rst_malfunc_vseq.sv │ │ │ │ │ ├── pwrmgr_escalation_timeout_vseq.sv │ │ │ │ │ ├── pwrmgr_glitch_vseq.sv │ │ │ │ │ ├── pwrmgr_global_esc_vseq.sv │ │ │ │ │ ├── pwrmgr_lowpower_invalid_vseq.sv │ │ │ │ │ ├── pwrmgr_lowpower_wakeup_race_vseq.sv │ │ │ │ │ ├── pwrmgr_repeat_wakeup_reset_vseq.sv │ │ │ │ │ ├── pwrmgr_reset_invalid_vseq.sv │ │ │ │ │ ├── pwrmgr_reset_vseq.sv │ │ │ │ │ ├── pwrmgr_sec_cm_ctrl_config_regwen_vseq.sv │ │ │ │ │ ├── pwrmgr_smoke_vseq.sv.tpl │ │ │ │ │ ├── pwrmgr_stress_all_vseq.sv │ │ │ │ │ ├── pwrmgr_sw_reset_vseq.sv │ │ │ │ │ ├── pwrmgr_vseq_list.sv │ │ │ │ │ ├── pwrmgr_wakeup_reset_vseq.sv.tpl │ │ │ │ │ └── pwrmgr_wakeup_vseq.sv │ │ │ ├── pwrmgr_sim.core.tpl │ │ │ ├── pwrmgr_sim_cfg.hjson.tpl │ │ │ ├── sva │ │ │ │ ├── pwrmgr_ast_sva_if.sv.tpl │ │ │ │ ├── pwrmgr_bind.sv.tpl │ │ │ │ ├── pwrmgr_clock_enables_sva_if.sv.tpl │ │ │ │ ├── pwrmgr_rstreqs_sva_if.sv.tpl │ │ │ │ ├── pwrmgr_sec_cm_checker_assert.sv │ │ │ │ ├── pwrmgr_sva.core.tpl │ │ │ │ ├── pwrmgr_unit_only_bind.sv │ │ │ │ └── pwrmgr_unit_only_sva.core.tpl │ │ │ ├── tb.sv.tpl │ │ │ └── tests │ │ │ │ ├── pwrmgr_base_test.sv │ │ │ │ ├── pwrmgr_test.core.tpl │ │ │ │ └── pwrmgr_test_pkg.sv │ │ ├── lint │ │ │ ├── pwrmgr.vlt │ │ │ ├── pwrmgr.waiver │ │ │ └── pwrmgr_pkg.vlt │ │ ├── pwrmgr.core.tpl │ │ ├── pwrmgr_pkg.core.tpl │ │ ├── pwrmgr_reg.core.tpl │ │ ├── rtl │ │ │ ├── pwrmgr.sv.tpl │ │ │ ├── pwrmgr_cdc.sv.tpl │ │ │ ├── pwrmgr_cdc_pulse.sv │ │ │ ├── pwrmgr_fsm.sv.tpl │ │ │ ├── pwrmgr_pkg.sv.tpl │ │ │ ├── pwrmgr_slow_fsm.sv.tpl │ │ │ └── pwrmgr_wake_info.sv │ │ └── util │ │ │ └── reg_pwrmgr.py │ ├── racl_ctrl │ │ ├── BUILD.tpl │ │ ├── README.md.tpl │ │ ├── data │ │ │ ├── BUILD.tpl │ │ │ ├── racl_ctrl.hjson.tpl │ │ │ └── racl_ctrl.tpldesc.hjson │ │ ├── defs.bzl.tpl │ │ ├── doc │ │ │ ├── interfaces.md.tpl │ │ │ ├── programmers_guide.md │ │ │ ├── racl_configuration.md.tpl │ │ │ ├── racl_ctrl_block_diagram.svg │ │ │ ├── registers.md.tpl │ │ │ └── theory_of_operation.md.tpl │ │ ├── dv │ │ │ ├── racl_ctrl_ral.core.tpl │ │ │ ├── racl_ctrl_sim.core.tpl │ │ │ ├── racl_ctrl_sim_cfg.hjson.tpl │ │ │ ├── sva │ │ │ │ ├── racl_ctrl_bind.sv.tpl │ │ │ │ └── racl_ctrl_sva.core.tpl │ │ │ └── tb.sv.tpl │ │ ├── lint │ │ │ └── racl_ctrl.waiver.tpl │ │ ├── racl_ctrl.core.tpl │ │ └── rtl │ │ │ └── racl_ctrl.sv.tpl │ ├── rstmgr │ │ ├── BUILD.tpl │ │ ├── README.md.tpl │ │ ├── data │ │ │ ├── BUILD.tpl │ │ │ ├── rstmgr.cfg.example.hjson │ │ │ ├── rstmgr.hjson.tpl │ │ │ ├── rstmgr.tpldesc.hjson │ │ │ ├── rstmgr_sec_cm_testplan.hjson │ │ │ └── rstmgr_testplan.hjson │ │ ├── defs.bzl.tpl │ │ ├── doc │ │ │ ├── checklist.md │ │ │ ├── interfaces.md.tpl │ │ │ ├── programmers_guide.md │ │ │ ├── registers.md.tpl │ │ │ ├── reset_topology.svg │ │ │ └── theory_of_operation.md.tpl │ │ ├── dv │ │ │ ├── README.md.tpl │ │ │ ├── cov │ │ │ │ ├── rstmgr_cov_bind.sv │ │ │ │ ├── rstmgr_cover.cfg │ │ │ │ ├── rstmgr_tgl_excl.cfg.tpl │ │ │ │ └── rstmgr_unr_excl.el │ │ │ ├── doc │ │ │ │ └── tb.svg │ │ │ ├── env │ │ │ │ ├── rstmgr_env.core.tpl │ │ │ │ ├── rstmgr_env.sv.tpl │ │ │ │ ├── rstmgr_env_cfg.sv.tpl │ │ │ │ ├── rstmgr_env_cov.sv │ │ │ │ ├── rstmgr_env_pkg.sv.tpl │ │ │ │ ├── rstmgr_if.sv.tpl │ │ │ │ ├── rstmgr_scoreboard.sv │ │ │ │ ├── rstmgr_virtual_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── rstmgr_base_vseq.sv.tpl │ │ │ │ │ ├── rstmgr_common_vseq.sv │ │ │ │ │ ├── rstmgr_leaf_rst_cnsty_vseq.sv.tpl │ │ │ │ │ ├── rstmgr_leaf_rst_shadow_attack_vseq.sv.tpl │ │ │ │ │ ├── rstmgr_por_stretcher_vseq.sv.tpl │ │ │ │ │ ├── rstmgr_reset_vseq.sv.tpl │ │ │ │ │ ├── rstmgr_sec_cm_scan_intersig_mubi_vseq.sv │ │ │ │ │ ├── rstmgr_smoke_vseq.sv.tpl │ │ │ │ │ ├── rstmgr_stress_all_vseq.sv │ │ │ │ │ ├── rstmgr_sw_rst_reset_race_vseq.sv │ │ │ │ │ ├── rstmgr_sw_rst_vseq.sv │ │ │ │ │ └── rstmgr_vseq_list.sv │ │ │ ├── rstmgr_cnsty_chk │ │ │ │ ├── cov_manual_excl.el │ │ │ │ ├── cov_unr_excl.el │ │ │ │ ├── data │ │ │ │ │ └── rstmgr_cnsty_chk_testplan.hjson │ │ │ │ ├── rstmgr_cnsty_chk_sim.core.tpl │ │ │ │ ├── rstmgr_cnsty_chk_sim_cfg.hjson.tpl │ │ │ │ └── tb.sv │ │ │ ├── rstmgr_sim.core.tpl │ │ │ ├── rstmgr_sim_cfg.hjson.tpl │ │ │ ├── sva │ │ │ │ ├── rstmgr_attrs_sva_if.sv │ │ │ │ ├── rstmgr_bind.sv.tpl │ │ │ │ ├── rstmgr_cascading_sva_if.sv.tpl │ │ │ │ ├── rstmgr_rst_en_track_sva_if.sv.tpl │ │ │ │ ├── rstmgr_sva.core.tpl │ │ │ │ ├── rstmgr_sva_ifs.core.tpl │ │ │ │ └── rstmgr_sw_rst_sva_if.sv │ │ │ ├── tb.sv.tpl │ │ │ └── tests │ │ │ │ ├── rstmgr_base_test.sv │ │ │ │ ├── rstmgr_test.core.tpl │ │ │ │ └── rstmgr_test_pkg.sv │ │ ├── lint │ │ │ ├── rstmgr.vlt │ │ │ └── rstmgr.waiver │ │ ├── rstmgr.core.tpl │ │ ├── rstmgr_cnsty_chk.core.tpl │ │ ├── rstmgr_pkg.core.tpl │ │ ├── rstmgr_reg.core.tpl │ │ └── rtl │ │ │ ├── rstmgr.sv.tpl │ │ │ ├── rstmgr_cnsty_chk.sv │ │ │ ├── rstmgr_crash_info.sv │ │ │ ├── rstmgr_ctrl.sv │ │ │ ├── rstmgr_leaf_rst.sv │ │ │ ├── rstmgr_pkg.sv.tpl │ │ │ └── rstmgr_por.sv │ ├── rv_core_ibex │ │ ├── BUILD.tpl │ │ ├── README.md │ │ ├── data │ │ │ ├── BUILD.tpl │ │ │ ├── rv_core_ibex.hjson.tpl │ │ │ ├── rv_core_ibex.tpldesc.hjson │ │ │ ├── rv_core_ibex_sec_cm_testplan.hjson.tpl │ │ │ └── rv_core_ibex_testplan.hjson.tpl │ │ ├── defs.bzl.tpl │ │ ├── doc │ │ │ ├── boot-rom-patching.md │ │ │ ├── building-blocks.svg │ │ │ ├── checklist.md │ │ │ ├── interfaces.md.tpl │ │ │ ├── otp-patch-layout.svg │ │ │ ├── patch-match.svg │ │ │ ├── programmers_guide.md │ │ │ ├── redirection-example-1.svg │ │ │ ├── redirection-example-2.svg │ │ │ ├── redirection-example.svg │ │ │ ├── registers.md.tpl │ │ │ ├── rom-boot-flow.svg │ │ │ └── theory_of_operation.md │ │ ├── dv │ │ │ ├── README.md │ │ │ └── sva │ │ │ │ ├── rv_core_ibex_bind.sv.tpl │ │ │ │ └── rv_core_ibex_sva.core.tpl │ │ ├── lint │ │ │ ├── rv_core_ibex.vbl.tpl │ │ │ ├── rv_core_ibex.vlt │ │ │ └── rv_core_ibex.waiver.tpl │ │ ├── rtl │ │ │ ├── rv_core_ibex.sv.tpl │ │ │ ├── rv_core_ibex_addr_trans.sv.tpl │ │ │ └── rv_core_ibex_peri.sv.tpl │ │ ├── rv_core_ibex.core.tpl │ │ └── syn │ │ │ ├── constraints.sdc │ │ │ ├── post_elab_gtech.tcl │ │ │ ├── rv_core_ibex_gtech_syn_cfg.hjson.tpl │ │ │ └── rv_core_ibex_syn_cfg.hjson.tpl │ └── rv_plic │ │ ├── BUILD.tpl │ │ ├── README.md │ │ ├── data │ │ ├── BUILD.tpl │ │ ├── rv_plic.hjson.tpl │ │ ├── rv_plic.tpldesc.hjson │ │ ├── rv_plic_fpv_testplan.hjson.tpl │ │ └── rv_plic_sec_cm_testplan.hjson │ │ ├── defs.bzl.tpl │ │ ├── doc │ │ ├── block_diagram.svg │ │ ├── checklist.md │ │ ├── dv │ │ │ ├── README.md │ │ │ └── fpv.svg │ │ ├── programmers_guide.md │ │ └── theory_of_operation.md │ │ ├── fpv │ │ ├── rv_plic_expected_failure.hjson │ │ ├── rv_plic_fpv.core.tpl │ │ ├── tb │ │ │ ├── coverage.tcl │ │ │ ├── rv_plic_bind_fpv.sv.tpl │ │ │ └── rv_plic_tb.sv.tpl │ │ └── vip │ │ │ └── rv_plic_assert_fpv.sv.tpl │ │ ├── lint │ │ ├── rv_plic.vlt.tpl │ │ └── rv_plic.waiver.tpl │ │ ├── rtl │ │ ├── rv_plic.sv.tpl │ │ ├── rv_plic_gateway.sv.tpl │ │ └── rv_plic_target.sv.tpl │ │ ├── rv_plic.core.tpl │ │ └── rv_plic_component.core.tpl ├── lint │ ├── README.md │ ├── common.core │ ├── comportable.core │ ├── sival_testplan_schema.hjson │ └── tools │ │ ├── ascentlint │ │ ├── ascentlint-config.tcl │ │ ├── common.waiver │ │ └── comportable.waiver │ │ ├── dvsim │ │ ├── ascentlint.hjson │ │ ├── common_lint_cfg.hjson │ │ ├── lint.mk │ │ ├── veriblelint.hjson │ │ └── verilator.hjson │ │ ├── veriblelint │ │ ├── common.vbl │ │ └── lowrisc-styleguide.rules.verible_lint │ │ └── verilator │ │ ├── common.vlt │ │ └── comportable.vlt ├── rdc │ └── tools │ │ ├── dvsim │ │ ├── common_rdc_cfg.hjson │ │ ├── meridianrdc.hjson │ │ └── rdc.mk │ │ └── meridianrdc │ │ └── run-rdc.tcl ├── syn │ ├── README.md │ └── tools │ │ ├── dc │ │ ├── .gitignore │ │ ├── at-plot.py │ │ ├── gtech-constraints.sdc │ │ ├── gtech-setup.tcl │ │ ├── parse-syn-report.py │ │ ├── run-syn.tcl │ │ ├── start-dc.sh │ │ ├── sweep.tcl │ │ └── testsynth.tcl │ │ └── dvsim │ │ ├── common_gtech_syn_cfg.hjson │ │ ├── common_syn_cfg.hjson │ │ ├── dc.hjson │ │ └── syn.mk ├── tool_requirements.py ├── top │ ├── BUILD │ ├── README.md │ ├── defs.bzl │ ├── doc │ │ ├── create_top.md │ │ └── top_desc.md │ ├── dt │ │ ├── BUILD │ │ ├── clkmgr_binding.py │ │ ├── clkmgr_ipconfig.py │ │ ├── pwrmgr_binding.py │ │ ├── pwrmgr_ipconfig.py │ │ ├── rstmgr_binding.py │ │ └── rstmgr_ipconfig.py │ └── extensions.bzl ├── top_darjeeling │ ├── BUILD │ ├── README.md │ ├── chip_darjeeling_asic.core │ ├── chip_darjeeling_verilator.core │ ├── data │ │ ├── BUILD │ │ ├── autogen │ │ │ ├── BUILD │ │ │ ├── defs.bzl │ │ │ ├── top_darjeeling.gen.hjson │ │ │ └── top_darjeeling.secrets.testing.gen.hjson │ │ ├── chip_cfg.hjson │ │ ├── chip_conn_testplan.hjson │ │ ├── chip_testplan.hjson │ │ ├── otp │ │ │ ├── BUILD │ │ │ ├── defs.bzl │ │ │ ├── otp_ctrl_img_creator_sw_cfg.hjson │ │ │ ├── otp_ctrl_img_dev.hjson │ │ │ ├── otp_ctrl_img_hw_cfg.hjson │ │ │ ├── otp_ctrl_img_owner_sw_cfg.hjson │ │ │ ├── otp_ctrl_img_prod.hjson │ │ │ ├── otp_ctrl_img_raw.hjson │ │ │ ├── otp_ctrl_img_rma.hjson │ │ │ ├── otp_ctrl_img_test_locked0.hjson │ │ │ ├── otp_ctrl_img_test_locked1.hjson │ │ │ ├── otp_ctrl_img_test_unlocked0.hjson │ │ │ ├── otp_ctrl_img_test_unlocked1.hjson │ │ │ ├── otp_ctrl_img_test_unlocked2.hjson │ │ │ └── otp_ctrl_mmap.hjson │ │ ├── racl │ │ │ ├── all_rd_wr_mapping.hjson │ │ │ ├── racl.hjson │ │ │ └── soc_rot_mapping.hjson │ │ ├── top_darjeeling.hjson │ │ ├── top_darjeeling_seed.testing.hjson │ │ ├── xbar_dbg.hjson │ │ ├── xbar_main.hjson │ │ ├── xbar_mbx.hjson │ │ └── xbar_peri.hjson │ ├── defs.bzl │ ├── doc │ │ ├── datasheet.md │ │ ├── memory_map.md │ │ └── top_darjeeling_block_diagram.svg │ ├── dv │ │ ├── autogen │ │ │ ├── rstmgr_tgl_excl.cfg │ │ │ ├── tb__alert_handler_connect.sv │ │ │ ├── tb__xbar_connect.sv │ │ │ ├── xbar_env_pkg__params.sv │ │ │ └── xbar_tgl_excl.cfg │ │ ├── chip_rom_tests.hjson │ │ ├── chip_sim.core │ │ ├── chip_sim_cfg.hjson │ │ ├── chip_smoketests.hjson │ │ ├── cov │ │ │ ├── chip_cover.cfg │ │ │ ├── chip_cover_reg_top.cfg │ │ │ ├── chip_fsm.cfg │ │ │ ├── chip_top_unr_tied_off.el │ │ │ ├── clkmgr_tgl_excl.cfg │ │ │ ├── conn_ast_mem_cfg.el │ │ │ ├── conn_flash_ctrl_ast_obs_test_volt.el │ │ │ ├── conn_otp_ctrl_ast_obs_ext_volt.el │ │ │ ├── constfile.txt │ │ │ ├── edn1_unr_tied_off_ports.el │ │ │ ├── lc_ctrl_hw_rev_tied_off.el │ │ │ ├── pinmux_pad_attr.el │ │ │ ├── plic_ip_wr_en_tied_off.el │ │ │ ├── plic_le_i_tied_off.el │ │ │ ├── pwrmgr_tgl_excl.cfg │ │ │ ├── rom_ctrl_kmac_app_tied_off_data_strb_bits.el │ │ │ ├── spi_host_device_unr_tied_off.el │ │ │ └── unr.cfg │ │ ├── env │ │ │ ├── alerts_if.sv │ │ │ ├── ast_supply_if.sv │ │ │ ├── autogen │ │ │ │ └── chip_env_pkg__params.sv │ │ │ ├── chip_common_pkg.sv │ │ │ ├── chip_env.core │ │ │ ├── chip_env.sv │ │ │ ├── chip_env_cfg.sv │ │ │ ├── chip_env_cov.sv │ │ │ ├── chip_env_pkg.sv │ │ │ ├── chip_if.sv │ │ │ ├── chip_scoreboard.sv │ │ │ ├── chip_virtual_sequencer.sv │ │ │ ├── flash_ctrl_host_gnt_fault_if.sv │ │ │ ├── mbx_if.sv │ │ │ ├── pwrmgr_low_power_if.sv │ │ │ ├── rstmgr_cnsty_fault_if.sv │ │ │ ├── seq_lib │ │ │ │ ├── chip_base_vseq.sv │ │ │ │ ├── chip_callback_vseq.sv │ │ │ │ ├── chip_common_vseq.sv │ │ │ │ ├── chip_jtag_base_vseq.sv │ │ │ │ ├── chip_jtag_csr_rw_vseq.sv │ │ │ │ ├── chip_jtag_mem_vseq.sv │ │ │ │ ├── chip_padctrl_attributes_vseq.sv │ │ │ │ ├── chip_prim_tl_access_vseq.sv │ │ │ │ ├── chip_rv_dm_lc_disabled_vseq.sv │ │ │ │ ├── chip_rv_dm_ndm_reset_vseq.sv │ │ │ │ ├── chip_stub_cpu_base_vseq.sv │ │ │ │ ├── chip_sw_aes_masking_off_vseq.sv │ │ │ │ ├── chip_sw_alert_handler_entropy_vseq.sv │ │ │ │ ├── chip_sw_alert_handler_escalation_vseq.sv │ │ │ │ ├── chip_sw_alert_handler_lpg_clkoff_vseq.sv │ │ │ │ ├── chip_sw_alert_handler_shorten_ping_wait_cycle_vseq.sv │ │ │ │ ├── chip_sw_all_escalation_resets_vseq.sv │ │ │ │ ├── chip_sw_base_vseq.sv │ │ │ │ ├── chip_sw_csrng_lc_hw_debug_en_vseq.sv │ │ │ │ ├── chip_sw_data_integrity_vseq.sv │ │ │ │ ├── chip_sw_deep_power_glitch_vseq.sv │ │ │ │ ├── chip_sw_deep_sleep_all_reset_vseq.sv │ │ │ │ ├── chip_sw_dma_spi_hw_handshake_vseq.sv │ │ │ │ ├── chip_sw_exit_test_unlocked_bootstrap_vseq.sv │ │ │ │ ├── chip_sw_fault_base_vseq.sv │ │ │ │ ├── chip_sw_full_aon_reset_vseq.sv │ │ │ │ ├── chip_sw_gpio_smoke_vseq.sv │ │ │ │ ├── chip_sw_gpio_vseq.sv │ │ │ │ ├── chip_sw_i2c_device_tx_rx_vseq.sv │ │ │ │ ├── chip_sw_i2c_host_tx_rx_vseq.sv │ │ │ │ ├── chip_sw_i2c_tx_rx_vseq.sv │ │ │ │ ├── chip_sw_inject_scramble_seed_vseq.sv │ │ │ │ ├── chip_sw_keymgr_dpe_key_derivation_vseq.sv │ │ │ │ ├── chip_sw_keymgr_sideload_aes_vseq.sv │ │ │ │ ├── chip_sw_keymgr_sideload_kmac_vseq.sv │ │ │ │ ├── chip_sw_lc_base_vseq.sv │ │ │ │ ├── chip_sw_lc_ctrl_program_error_vseq.sv │ │ │ │ ├── chip_sw_lc_ctrl_scrap_vseq.sv │ │ │ │ ├── chip_sw_lc_ctrl_transition_vseq.sv │ │ │ │ ├── chip_sw_lc_raw_unlock_vseq.sv │ │ │ │ ├── chip_sw_lc_volatile_raw_unlock_vseq.sv │ │ │ │ ├── chip_sw_lc_walkthrough_testunlocks_vseq.sv │ │ │ │ ├── chip_sw_lc_walkthrough_vseq.sv │ │ │ │ ├── chip_sw_main_power_glitch_vseq.sv │ │ │ │ ├── chip_sw_mbx_smoke_vseq.sv │ │ │ │ ├── chip_sw_otp_ctrl_escalation_vseq.sv │ │ │ │ ├── chip_sw_otp_ctrl_vendor_test_csr_access_vseq.sv │ │ │ │ ├── chip_sw_power_virus_vseq.sv │ │ │ │ ├── chip_sw_pwrmgr_deep_sleep_all_wake_ups_vseq.sv │ │ │ │ ├── chip_sw_random_power_glitch_vseq.sv │ │ │ │ ├── chip_sw_random_sleep_all_reset_vseq.sv │ │ │ │ ├── chip_sw_repeat_reset_wkup_vseq.sv │ │ │ │ ├── chip_sw_rom_ctrl_integrity_check_vseq.sv │ │ │ │ ├── chip_sw_rom_e2e_asm_init_vseq.sv │ │ │ │ ├── chip_sw_rom_e2e_base_vseq.sv │ │ │ │ ├── chip_sw_rom_e2e_jtag_debug_vseq.sv │ │ │ │ ├── chip_sw_rom_e2e_jtag_inject_vseq.sv │ │ │ │ ├── chip_sw_rom_e2e_shutdown_exception_c_vseq.sv │ │ │ │ ├── chip_sw_rom_e2e_shutdown_output_vseq.sv │ │ │ │ ├── chip_sw_rom_e2e_sigverify_always_a_bad_b_bad_vseq.sv │ │ │ │ ├── chip_sw_rstmgr_cnsty_fault_vseq.sv │ │ │ │ ├── chip_sw_rv_core_ibex_icache_invalidate_vseq.sv │ │ │ │ ├── chip_sw_rv_core_ibex_lockstep_glitch_vseq.sv │ │ │ │ ├── chip_sw_rv_dm_access_after_escalation_reset_vseq.sv │ │ │ │ ├── chip_sw_rv_dm_access_after_wakeup_vseq.sv │ │ │ │ ├── chip_sw_rv_dm_ndm_reset_when_cpu_halted_vseq.sv │ │ │ │ ├── chip_sw_sensor_ctrl_status_intr_vseq.sv │ │ │ │ ├── chip_sw_sleep_pin_mio_dio_val_vseq.sv │ │ │ │ ├── chip_sw_sleep_pin_retention_vseq.sv │ │ │ │ ├── chip_sw_sleep_pin_wake_vseq.sv │ │ │ │ ├── chip_sw_soc_proxy_external_wakeup_vseq.sv │ │ │ │ ├── chip_sw_soc_proxy_gpio_vseq.sv │ │ │ │ ├── chip_sw_soc_proxy_smoke_vseq.sv │ │ │ │ ├── chip_sw_spi_device_tpm_vseq.sv │ │ │ │ ├── chip_sw_spi_host_tx_rx_vseq.sv │ │ │ │ ├── chip_sw_spi_passthrough_collision_vseq.sv │ │ │ │ ├── chip_sw_spi_passthrough_vseq.sv │ │ │ │ ├── chip_sw_sram_ctrl_execution_main_vseq.sv │ │ │ │ ├── chip_sw_sram_ctrl_scrambled_access_vseq.sv │ │ │ │ ├── chip_sw_uart_rand_baudrate_vseq.sv │ │ │ │ ├── chip_sw_uart_smoke_vseq.sv │ │ │ │ ├── chip_sw_uart_tx_rx_vseq.sv │ │ │ │ └── chip_vseq_list.sv │ │ │ └── top_darjeeling_error_injection_ifs_bind.sv │ │ ├── lint │ │ │ └── chip_sim.vbw │ │ ├── partner_chip_sim_cfg_sample.hjson │ │ ├── pwrmgr_low_power_if.core │ │ ├── sva │ │ │ ├── clk_ctrl_and_main_pd_sva_if.sv │ │ │ ├── top_darjeeling_bind.sv │ │ │ └── top_darjeeling_sva.core │ │ ├── tb │ │ │ ├── chip_hier_macros.svh │ │ │ └── tb.sv │ │ ├── tests │ │ │ ├── chip_base_test.sv │ │ │ ├── chip_test.core │ │ │ └── chip_test_pkg.sv │ │ ├── top_darjeeling_sim_cfgs.hjson │ │ ├── vcs_xprop.cfg │ │ └── verilator │ │ │ ├── BUILD │ │ │ ├── chip_sim.core │ │ │ ├── chip_sim_tb.cc │ │ │ ├── chip_sim_tb.sv │ │ │ └── verilator_sim_cfg.hjson │ ├── formal │ │ ├── chip_conn_cfg.hjson │ │ ├── conn_csvs │ │ │ ├── analog_sigs.csv │ │ │ ├── aon_timer_rst.csv │ │ │ ├── ast_clkmgr.csv │ │ │ ├── ast_csrng_cfg.csv │ │ │ ├── ast_infra.csv │ │ │ ├── ast_mem_cfg.csv │ │ │ ├── ast_otp.csv │ │ │ ├── ast_pwrmgr.csv │ │ │ ├── ast_rstmgr.csv │ │ │ ├── ast_scanmode.csv │ │ │ ├── clkmgr_cg_en.csv │ │ │ ├── clkmgr_idle.csv │ │ │ ├── clkmgr_infra.csv │ │ │ ├── clkmgr_peri.csv │ │ │ ├── clkmgr_powerup.csv │ │ │ ├── clkmgr_secure.csv │ │ │ ├── clkmgr_timers.csv │ │ │ ├── clkmgr_trans.csv │ │ │ ├── jtag.csv │ │ │ ├── lc_ctrl_broadcast.csv │ │ │ ├── otp_lc_vendor_test.csv │ │ │ ├── pwrmgr_rstmgr.csv │ │ │ ├── rstmgr_crashdump.csv │ │ │ ├── rstmgr_resets_o.csv │ │ │ └── rstmgr_rst_en.csv │ │ ├── top_darjeeling_fpv_ip_cfgs.hjson │ │ ├── top_darjeeling_fpv_prim_cfgs.hjson │ │ └── top_darjeeling_fpv_sec_cm_cfgs.hjson │ ├── ip │ │ ├── BUILD │ │ ├── ast │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── ast.core │ │ │ ├── ast_pkg.core │ │ │ ├── ast_regs.html │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── ast.hjson │ │ │ │ └── ast_cdc_abstract.sgdc │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── ast_regs.html │ │ │ │ └── top_diagram.png │ │ │ ├── lint │ │ │ │ ├── ast.vbl │ │ │ │ ├── ast.vlt │ │ │ │ └── ast.waiver │ │ │ ├── rtl │ │ │ │ ├── aon_clk.sv │ │ │ │ ├── aon_osc.sv │ │ │ │ ├── ast.sv │ │ │ │ ├── ast_alert.sv │ │ │ │ ├── ast_bhv_pkg.sv │ │ │ │ ├── ast_dft.sv │ │ │ │ ├── ast_entropy.sv │ │ │ │ ├── ast_pkg.sv │ │ │ │ ├── ast_pulse_sync.sv │ │ │ │ ├── ast_reg_pkg.sv │ │ │ │ ├── ast_reg_top.sv │ │ │ │ ├── dev_entropy.sv │ │ │ │ ├── gfr_clk_mux2.sv │ │ │ │ ├── io_clk.sv │ │ │ │ ├── io_osc.sv │ │ │ │ ├── rglts_pdm_3p3v.sv │ │ │ │ ├── rng.sv │ │ │ │ ├── sys_clk.sv │ │ │ │ ├── sys_osc.sv │ │ │ │ ├── vcaon_pgd.sv │ │ │ │ ├── vcc_pgd.sv │ │ │ │ ├── vcmain_pgd.sv │ │ │ │ └── vio_pgd.sv │ │ │ └── top_darjeeling_ast_top.core │ │ ├── soc_proxy │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ └── soc_proxy.hjson │ │ │ ├── defs.bzl │ │ │ ├── lint │ │ │ │ ├── soc_proxy.vlt │ │ │ │ └── soc_proxy.waiver │ │ │ ├── rtl │ │ │ │ ├── bat.sv │ │ │ │ ├── soc_proxy.sv │ │ │ │ ├── soc_proxy_core_reg_top.sv │ │ │ │ ├── soc_proxy_ctn_reg_top.sv │ │ │ │ ├── soc_proxy_pkg.sv │ │ │ │ └── soc_proxy_reg_pkg.sv │ │ │ ├── soc_proxy.core │ │ │ └── soc_proxy_pkg.core │ │ ├── xbar_dbg │ │ │ ├── BUILD │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ └── autogen │ │ │ │ │ ├── xbar_dbg.gen.hjson │ │ │ │ │ └── xbar_dbg.hjson │ │ │ ├── dv │ │ │ │ └── autogen │ │ │ │ │ ├── tb__xbar_connect.sv │ │ │ │ │ ├── xbar_cov_excl.el │ │ │ │ │ ├── xbar_cover.cfg │ │ │ │ │ ├── xbar_dbg_bind.core │ │ │ │ │ ├── xbar_dbg_bind.sv │ │ │ │ │ ├── xbar_dbg_sim.core │ │ │ │ │ ├── xbar_dbg_sim_cfg.hjson │ │ │ │ │ └── xbar_env_pkg__params.sv │ │ │ ├── rtl │ │ │ │ └── autogen │ │ │ │ │ ├── tl_dbg_pkg.sv │ │ │ │ │ └── xbar_dbg.sv │ │ │ └── xbar_dbg.core │ │ ├── xbar_main │ │ │ ├── BUILD │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ └── autogen │ │ │ │ │ ├── xbar_main.gen.hjson │ │ │ │ │ └── xbar_main.hjson │ │ │ ├── dv │ │ │ │ └── autogen │ │ │ │ │ ├── tb__xbar_connect.sv │ │ │ │ │ ├── xbar_cov_excl.el │ │ │ │ │ ├── xbar_cover.cfg │ │ │ │ │ ├── xbar_env_pkg__params.sv │ │ │ │ │ ├── xbar_main_bind.core │ │ │ │ │ ├── xbar_main_bind.sv │ │ │ │ │ ├── xbar_main_sim.core │ │ │ │ │ └── xbar_main_sim_cfg.hjson │ │ │ ├── rtl │ │ │ │ └── autogen │ │ │ │ │ ├── tl_main_pkg.sv │ │ │ │ │ └── xbar_main.sv │ │ │ └── xbar_main.core │ │ ├── xbar_mbx │ │ │ ├── BUILD │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ └── autogen │ │ │ │ │ ├── xbar_mbx.gen.hjson │ │ │ │ │ └── xbar_mbx.hjson │ │ │ ├── dv │ │ │ │ └── autogen │ │ │ │ │ ├── tb__xbar_connect.sv │ │ │ │ │ ├── xbar_cov_excl.el │ │ │ │ │ ├── xbar_cover.cfg │ │ │ │ │ ├── xbar_env_pkg__params.sv │ │ │ │ │ ├── xbar_mbx_bind.core │ │ │ │ │ ├── xbar_mbx_bind.sv │ │ │ │ │ ├── xbar_mbx_sim.core │ │ │ │ │ └── xbar_mbx_sim_cfg.hjson │ │ │ ├── rtl │ │ │ │ └── autogen │ │ │ │ │ ├── tl_mbx_pkg.sv │ │ │ │ │ └── xbar_mbx.sv │ │ │ └── xbar_mbx.core │ │ └── xbar_peri │ │ │ ├── BUILD │ │ │ ├── data │ │ │ ├── BUILD │ │ │ └── autogen │ │ │ │ ├── xbar_peri.gen.hjson │ │ │ │ └── xbar_peri.hjson │ │ │ ├── dv │ │ │ └── autogen │ │ │ │ ├── tb__xbar_connect.sv │ │ │ │ ├── xbar_cov_excl.el │ │ │ │ ├── xbar_cover.cfg │ │ │ │ ├── xbar_env_pkg__params.sv │ │ │ │ ├── xbar_peri_bind.core │ │ │ │ ├── xbar_peri_bind.sv │ │ │ │ ├── xbar_peri_sim.core │ │ │ │ └── xbar_peri_sim_cfg.hjson │ │ │ ├── rtl │ │ │ └── autogen │ │ │ │ ├── tl_peri_pkg.sv │ │ │ │ └── xbar_peri.sv │ │ │ └── xbar_peri.core │ ├── ip_autogen │ │ ├── ac_range_check │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── ac_range_check.core │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── ac_range_check.hjson │ │ │ │ ├── ac_range_check_testplan.hjson │ │ │ │ └── top_darjeeling_ac_range_check.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── ac_range_check.svg │ │ │ │ ├── checklist.md │ │ │ │ ├── interfaces.md │ │ │ │ ├── registers.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ ├── ac_range_check_sim.core │ │ │ │ ├── ac_range_check_sim_cfg.hjson │ │ │ │ ├── doc │ │ │ │ │ └── tb.svg │ │ │ │ ├── env │ │ │ │ │ ├── ac_range_check_dut_cfg.sv │ │ │ │ │ ├── ac_range_check_env.core │ │ │ │ │ ├── ac_range_check_env.sv │ │ │ │ │ ├── ac_range_check_env_cfg.sv │ │ │ │ │ ├── ac_range_check_env_cov.sv │ │ │ │ │ ├── ac_range_check_env_pkg.sv │ │ │ │ │ ├── ac_range_check_misc_io_if.sv │ │ │ │ │ ├── ac_range_check_predictor.sv │ │ │ │ │ ├── ac_range_check_scb_item.sv │ │ │ │ │ ├── ac_range_check_scoreboard.sv │ │ │ │ │ ├── ac_range_check_virtual_sequencer.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── ac_range_check_base_vseq.sv │ │ │ │ │ │ ├── ac_range_check_bypass_vseq.sv │ │ │ │ │ │ ├── ac_range_check_common_vseq.sv │ │ │ │ │ │ ├── ac_range_check_lock_range_vseq.sv │ │ │ │ │ │ ├── ac_range_check_smoke_high_threshold_vseq.sv │ │ │ │ │ │ ├── ac_range_check_smoke_racl_vseq.sv │ │ │ │ │ │ ├── ac_range_check_smoke_vseq.sv │ │ │ │ │ │ ├── ac_range_check_stress_all_vseq.sv │ │ │ │ │ │ └── ac_range_check_vseq_list.sv │ │ │ │ ├── sva │ │ │ │ │ ├── ac_range_check_bind.sv │ │ │ │ │ └── ac_range_check_sva.core │ │ │ │ ├── tb │ │ │ │ │ └── tb.sv │ │ │ │ └── tests │ │ │ │ │ ├── ac_range_check_base_test.sv │ │ │ │ │ ├── ac_range_check_test.core │ │ │ │ │ └── ac_range_check_test_pkg.sv │ │ │ ├── lint │ │ │ │ ├── ac_range_check.vlt │ │ │ │ └── ac_range_check.waiver │ │ │ └── rtl │ │ │ │ ├── ac_range_check.sv │ │ │ │ ├── ac_range_check_reg_pkg.sv │ │ │ │ └── ac_range_check_reg_top.sv │ │ ├── alert_handler │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── alert_handler.core │ │ │ ├── alert_handler_component.core │ │ │ ├── alert_handler_pkg.core │ │ │ ├── alert_handler_reg.core │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── alert_handler.hjson │ │ │ │ ├── alert_handler_sec_cm_testplan.hjson │ │ │ │ ├── alert_handler_testplan.hjson │ │ │ │ └── top_darjeeling_alert_handler.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── alert_handler_alert_rxtx.svg │ │ │ │ ├── alert_handler_block_diagram.svg │ │ │ │ ├── alert_handler_escalation_rxtx.svg │ │ │ │ ├── alert_handler_lp_overview.svg │ │ │ │ ├── alert_handler_lpg_ctrl.svg │ │ │ │ ├── alert_handler_receiver_fsm.svg │ │ │ │ ├── checklist.md │ │ │ │ ├── programmers_guide.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ ├── alert_handler_sim.core │ │ │ │ ├── alert_handler_sim_cfg.hjson │ │ │ │ ├── cov │ │ │ │ │ ├── alert_handler_cov.core │ │ │ │ │ ├── alert_handler_cov_bind.sv │ │ │ │ │ ├── alert_handler_cov_excl.el │ │ │ │ │ ├── alert_handler_cov_unr.el │ │ │ │ │ └── alert_handler_cover_reg_top.cfg │ │ │ │ ├── doc │ │ │ │ │ └── tb.svg │ │ │ │ ├── env │ │ │ │ │ ├── alert_handler_env.core │ │ │ │ │ ├── alert_handler_env.sv │ │ │ │ │ ├── alert_handler_env_cfg.sv │ │ │ │ │ ├── alert_handler_env_cov.sv │ │ │ │ │ ├── alert_handler_env_pkg.sv │ │ │ │ │ ├── alert_handler_if.sv │ │ │ │ │ ├── alert_handler_scoreboard.sv │ │ │ │ │ ├── alert_handler_virtual_sequencer.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── alert_handler_alert_accum_saturation_vseq.sv │ │ │ │ │ │ ├── alert_handler_base_vseq.sv │ │ │ │ │ │ ├── alert_handler_common_vseq.sv │ │ │ │ │ │ ├── alert_handler_entropy_stress_vseq.sv │ │ │ │ │ │ ├── alert_handler_entropy_vseq.sv │ │ │ │ │ │ ├── alert_handler_esc_alert_accum_vseq.sv │ │ │ │ │ │ ├── alert_handler_esc_intr_timeout_vseq.sv │ │ │ │ │ │ ├── alert_handler_lpg_stub_clk_vseq.sv │ │ │ │ │ │ ├── alert_handler_lpg_vseq.sv │ │ │ │ │ │ ├── alert_handler_ping_timeout_vseq.sv │ │ │ │ │ │ ├── alert_handler_random_alerts_vseq.sv │ │ │ │ │ │ ├── alert_handler_random_classes_vseq.sv │ │ │ │ │ │ ├── alert_handler_sig_int_fail_vseq.sv │ │ │ │ │ │ ├── alert_handler_smoke_vseq.sv │ │ │ │ │ │ ├── alert_handler_stress_all_vseq.sv │ │ │ │ │ │ └── alert_handler_vseq_list.sv │ │ │ │ ├── sva │ │ │ │ │ ├── alert_handler_bind.sv │ │ │ │ │ └── alert_handler_sva.core │ │ │ │ ├── tb │ │ │ │ │ ├── alert_handler_tb.core │ │ │ │ │ └── tb.sv │ │ │ │ └── tests │ │ │ │ │ ├── alert_handler_base_test.sv │ │ │ │ │ ├── alert_handler_test.core │ │ │ │ │ └── alert_handler_test_pkg.sv │ │ │ ├── fpv │ │ │ │ ├── alert_handler_esc_timer_fpv.core │ │ │ │ ├── alert_handler_ping_timer_fpv.core │ │ │ │ ├── tb │ │ │ │ │ ├── alert_handler_esc_timer_bind_fpv.sv │ │ │ │ │ ├── alert_handler_esc_timer_tb.sv │ │ │ │ │ ├── alert_handler_ping_timer_bind_fpv.sv │ │ │ │ │ ├── alert_handler_ping_timer_tb.sv │ │ │ │ │ ├── esc_after_load.tcl │ │ │ │ │ └── ping_after_load.tcl │ │ │ │ └── vip │ │ │ │ │ ├── alert_handler_esc_timer_assert_fpv.sv │ │ │ │ │ └── alert_handler_ping_timer_assert_fpv.sv │ │ │ ├── lint │ │ │ │ ├── alert_handler.vlt │ │ │ │ └── alert_handler.waiver │ │ │ └── rtl │ │ │ │ ├── alert_handler.sv │ │ │ │ ├── alert_handler_accu.sv │ │ │ │ ├── alert_handler_class.sv │ │ │ │ ├── alert_handler_esc_timer.sv │ │ │ │ ├── alert_handler_lpg_ctrl.sv │ │ │ │ ├── alert_handler_ping_timer.sv │ │ │ │ ├── alert_handler_pkg.sv │ │ │ │ ├── alert_handler_reg_pkg.sv │ │ │ │ ├── alert_handler_reg_top.sv │ │ │ │ └── alert_handler_reg_wrap.sv │ │ ├── clkmgr │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── clkmgr.core │ │ │ ├── clkmgr_pkg.core │ │ │ ├── clkmgr_reg.core │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── clkmgr.hjson │ │ │ │ ├── clkmgr_sec_cm_testplan.hjson │ │ │ │ ├── clkmgr_testplan.hjson │ │ │ │ └── top_darjeeling_clkmgr.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── clkmgr_block_diagram.svg │ │ │ │ ├── clkmgr_rst_domain.svg │ │ │ │ ├── example_chip_partition.svg │ │ │ │ ├── interfaces.md │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── registers.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ ├── clkmgr_sim.core │ │ │ │ ├── clkmgr_sim_cfg.hjson │ │ │ │ ├── cov │ │ │ │ │ ├── clkmgr_cov_bind.sv │ │ │ │ │ ├── clkmgr_cov_manual_excl.el │ │ │ │ │ ├── clkmgr_cov_unr_excl.el │ │ │ │ │ └── clkmgr_tgl_excl.cfg │ │ │ │ ├── doc │ │ │ │ │ └── tb.svg │ │ │ │ ├── env │ │ │ │ │ ├── clkmgr_csrs_if.sv │ │ │ │ │ ├── clkmgr_env.core │ │ │ │ │ ├── clkmgr_env.sv │ │ │ │ │ ├── clkmgr_env_cfg.sv │ │ │ │ │ ├── clkmgr_env_cov.sv │ │ │ │ │ ├── clkmgr_env_pkg.sv │ │ │ │ │ ├── clkmgr_if.sv │ │ │ │ │ ├── clkmgr_scoreboard.sv │ │ │ │ │ ├── clkmgr_virtual_sequencer.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── clkmgr_base_vseq.sv │ │ │ │ │ │ ├── clkmgr_clk_status_vseq.sv │ │ │ │ │ │ ├── clkmgr_common_vseq.sv │ │ │ │ │ │ ├── clkmgr_extclk_vseq.sv │ │ │ │ │ │ ├── clkmgr_frequency_timeout_vseq.sv │ │ │ │ │ │ ├── clkmgr_frequency_vseq.sv │ │ │ │ │ │ ├── clkmgr_peri_vseq.sv │ │ │ │ │ │ ├── clkmgr_regwen_vseq.sv │ │ │ │ │ │ ├── clkmgr_smoke_vseq.sv │ │ │ │ │ │ ├── clkmgr_stress_all_vseq.sv │ │ │ │ │ │ ├── clkmgr_trans_vseq.sv │ │ │ │ │ │ └── clkmgr_vseq_list.sv │ │ │ │ ├── sva │ │ │ │ │ ├── clkmgr_aon_cg_en_sva_if.sv │ │ │ │ │ ├── clkmgr_bind.sv │ │ │ │ │ ├── clkmgr_cg_en_sva_if.sv │ │ │ │ │ ├── clkmgr_div_sva_if.sv │ │ │ │ │ ├── clkmgr_extclk_sva_if.sv │ │ │ │ │ ├── clkmgr_gated_clock_sva_if.sv │ │ │ │ │ ├── clkmgr_lost_calib_ctrl_en_sva_if.sv │ │ │ │ │ ├── clkmgr_lost_calib_regwen_sva_if.sv │ │ │ │ │ ├── clkmgr_sec_cm_checker_assert.sv │ │ │ │ │ ├── clkmgr_sva.core │ │ │ │ │ ├── clkmgr_sva_ifs.core │ │ │ │ │ └── clkmgr_trans_sva_if.sv │ │ │ │ ├── tb.sv │ │ │ │ └── tests │ │ │ │ │ ├── clkmgr_base_test.sv │ │ │ │ │ ├── clkmgr_test.core │ │ │ │ │ └── clkmgr_test_pkg.sv │ │ │ ├── lint │ │ │ │ ├── clkmgr.vlt │ │ │ │ └── clkmgr.waiver │ │ │ └── rtl │ │ │ │ ├── clkmgr.sv │ │ │ │ ├── clkmgr_byp.sv │ │ │ │ ├── clkmgr_clk_status.sv │ │ │ │ ├── clkmgr_meas_chk.sv │ │ │ │ ├── clkmgr_pkg.sv │ │ │ │ ├── clkmgr_reg_pkg.sv │ │ │ │ ├── clkmgr_reg_top.sv │ │ │ │ ├── clkmgr_root_ctrl.sv │ │ │ │ └── clkmgr_trans.sv │ │ ├── gpio │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── gpio.hjson │ │ │ │ ├── gpio_sec_cm_testplan.hjson │ │ │ │ ├── gpio_testplan.hjson │ │ │ │ └── top_darjeeling_gpio.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── gpio_blockdiagram.svg │ │ │ │ ├── gpio_output.svg │ │ │ │ ├── interfaces.md │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── registers.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ ├── cov │ │ │ │ │ └── gpio_cov_excl.el │ │ │ │ ├── doc │ │ │ │ │ └── tb.svg │ │ │ │ ├── env │ │ │ │ │ ├── gpio_env.core │ │ │ │ │ ├── gpio_env.sv │ │ │ │ │ ├── gpio_env_cfg.sv │ │ │ │ │ ├── gpio_env_cov.sv │ │ │ │ │ ├── gpio_env_pkg.sv │ │ │ │ │ ├── gpio_scoreboard.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── gpio_base_vseq.sv │ │ │ │ │ │ ├── gpio_common_vseq.sv │ │ │ │ │ │ ├── gpio_dout_din_regs_random_rw_vseq.sv │ │ │ │ │ │ ├── gpio_filter_stress_vseq.sv │ │ │ │ │ │ ├── gpio_full_random_vseq.sv │ │ │ │ │ │ ├── gpio_inp_prd_cnt_vseq.sv │ │ │ │ │ │ ├── gpio_intr_rand_pgm_vseq.sv │ │ │ │ │ │ ├── gpio_intr_with_filter_rand_intr_event_vseq.sv │ │ │ │ │ │ ├── gpio_rand_intr_trigger_vseq.sv │ │ │ │ │ │ ├── gpio_rand_straps_vseq.sv │ │ │ │ │ │ ├── gpio_random_dout_din_vseq.sv │ │ │ │ │ │ ├── gpio_random_long_reg_writes_reg_reads_vseq.sv │ │ │ │ │ │ ├── gpio_smoke_vseq.sv │ │ │ │ │ │ ├── gpio_stress_all_vseq.sv │ │ │ │ │ │ └── gpio_vseq_list.sv │ │ │ │ ├── gpio_sim.core │ │ │ │ ├── gpio_sim_cfg.hjson │ │ │ │ ├── interfaces │ │ │ │ │ ├── gpio_if.core │ │ │ │ │ └── gpio_straps_if.sv │ │ │ │ ├── sva │ │ │ │ │ ├── gpio_bind.sv │ │ │ │ │ └── gpio_sva.core │ │ │ │ ├── tb │ │ │ │ │ └── tb.sv │ │ │ │ └── tests │ │ │ │ │ ├── gpio_base_test.sv │ │ │ │ │ ├── gpio_test.core │ │ │ │ │ └── gpio_test_pkg.sv │ │ │ ├── gpio.core │ │ │ ├── lint │ │ │ │ ├── gpio.vlt │ │ │ │ └── gpio.waiver │ │ │ └── rtl │ │ │ │ ├── gpio.sv │ │ │ │ ├── gpio_pkg.sv │ │ │ │ ├── gpio_reg_pkg.sv │ │ │ │ └── gpio_reg_top.sv │ │ ├── otp_ctrl │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── dif_otp_ctrl.c.tpl.not_yet │ │ │ │ ├── dif_otp_ctrl.h.tpl.not_yet │ │ │ │ ├── dif_otp_ctrl_unittest.cc.tpl.not_yet │ │ │ │ ├── otp_ctrl.hjson │ │ │ │ ├── otp_ctrl_sec_cm_testplan.hjson │ │ │ │ ├── otp_ctrl_testplan.hjson │ │ │ │ └── top_darjeeling_otp_ctrl.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── interfaces.md │ │ │ │ ├── otp_ctrl_behavioral_model.svg │ │ │ │ ├── otp_ctrl_blockdiag.svg │ │ │ │ ├── otp_ctrl_buf_part_fsm.svg │ │ │ │ ├── otp_ctrl_dai_fsm.svg │ │ │ │ ├── otp_ctrl_digest_mechanism.svg │ │ │ │ ├── otp_ctrl_digests.md │ │ │ │ ├── otp_ctrl_field_descriptions.md │ │ │ │ ├── otp_ctrl_kdi_fsm.svg │ │ │ │ ├── otp_ctrl_key_req_ack.svg │ │ │ │ ├── otp_ctrl_lci_fsm.svg │ │ │ │ ├── otp_ctrl_mmap.md │ │ │ │ ├── otp_ctrl_overview.svg │ │ │ │ ├── otp_ctrl_partitions.md │ │ │ │ ├── otp_ctrl_prim_otp.svg │ │ │ │ ├── otp_ctrl_unbuf_part_fsm.svg │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── registers.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ ├── cov │ │ │ │ │ ├── otp_ctrl_cov.core │ │ │ │ │ ├── otp_ctrl_cov_bind.sv │ │ │ │ │ ├── otp_ctrl_cov_fsm_unr_excl.el │ │ │ │ │ ├── otp_ctrl_cov_if.sv │ │ │ │ │ ├── otp_ctrl_cov_unr_excl.el │ │ │ │ │ └── otp_ctrl_cover.cfg │ │ │ │ ├── doc │ │ │ │ │ └── tb.svg │ │ │ │ ├── env │ │ │ │ │ ├── otp_ctrl_ast_inputs_cfg.sv │ │ │ │ │ ├── otp_ctrl_env.core │ │ │ │ │ ├── otp_ctrl_env.sv │ │ │ │ │ ├── otp_ctrl_env_cfg.sv │ │ │ │ │ ├── otp_ctrl_env_cov.sv │ │ │ │ │ ├── otp_ctrl_env_pkg.sv │ │ │ │ │ ├── otp_ctrl_if.sv │ │ │ │ │ ├── otp_ctrl_mem_bkdr_util.core │ │ │ │ │ ├── otp_ctrl_mem_bkdr_util_pkg.sv │ │ │ │ │ ├── otp_ctrl_scoreboard.sv │ │ │ │ │ ├── otp_ctrl_virtual_sequencer.sv │ │ │ │ │ ├── otp_scrambler_pkg.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── otp_ctrl_background_chks_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_base_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_callback_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_check_fail_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_common_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_dai_errs_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_dai_lock_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_init_fail_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_low_freq_read_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_macro_errs_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_parallel_base_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_parallel_key_req_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_parallel_lc_esc_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_parallel_lc_req_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_partition_walk_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_regwen_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_smoke_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_stress_all_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_test_access_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_vseq_list.sv │ │ │ │ │ │ └── otp_ctrl_wake_up_vseq.sv │ │ │ │ ├── otp_ctrl_sim.core │ │ │ │ ├── otp_ctrl_sim_cfg.hjson │ │ │ │ ├── sva │ │ │ │ │ ├── otp_ctrl_bind.sv │ │ │ │ │ └── otp_ctrl_sva.core │ │ │ │ ├── tb.sv │ │ │ │ └── tests │ │ │ │ │ ├── otp_ctrl_base_test.sv │ │ │ │ │ ├── otp_ctrl_test.core │ │ │ │ │ └── otp_ctrl_test_pkg.sv │ │ │ ├── lint │ │ │ │ ├── otp_ctrl.vbl │ │ │ │ ├── otp_ctrl.vlt │ │ │ │ ├── otp_ctrl.waiver │ │ │ │ ├── otp_ctrl_top_specific_pkg.vbl │ │ │ │ ├── otp_ctrl_top_specific_pkg.vlt │ │ │ │ └── otp_ctrl_top_specific_pkg.waiver │ │ │ ├── otp_ctrl.core │ │ │ ├── otp_ctrl_macro_pkg.core │ │ │ ├── otp_ctrl_top_specific_pkg.core │ │ │ ├── rtl │ │ │ │ ├── otp_ctrl.sv │ │ │ │ ├── otp_ctrl_core_reg_top.sv │ │ │ │ ├── otp_ctrl_dai.sv │ │ │ │ ├── otp_ctrl_ecc_reg.sv │ │ │ │ ├── otp_ctrl_kdi.sv │ │ │ │ ├── otp_ctrl_lci.sv │ │ │ │ ├── otp_ctrl_lfsr_timer.sv │ │ │ │ ├── otp_ctrl_macro_pkg.sv │ │ │ │ ├── otp_ctrl_part_buf.sv │ │ │ │ ├── otp_ctrl_part_pkg.sv │ │ │ │ ├── otp_ctrl_part_unbuf.sv │ │ │ │ ├── otp_ctrl_reg_pkg.sv │ │ │ │ ├── otp_ctrl_scrmbl.sv │ │ │ │ ├── otp_ctrl_token_const.sv │ │ │ │ └── otp_ctrl_top_specific_pkg.sv │ │ │ ├── syn │ │ │ │ ├── constraints.sdc │ │ │ │ ├── otp_ctrl_gtech_syn_cfg.hjson │ │ │ │ ├── otp_ctrl_syn_cfg.hjson │ │ │ │ └── post_elab_gtech.tcl │ │ │ └── util │ │ │ │ ├── BUILD.bazel │ │ │ │ ├── dt.py │ │ │ │ └── ipconfig.py │ │ ├── pinmux │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── pinmux.hjson │ │ │ │ ├── pinmux_fpv_testplan.hjson │ │ │ │ ├── pinmux_sec_cm_testplan.hjson │ │ │ │ └── top_darjeeling_pinmux.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── dv │ │ │ │ │ ├── README.md │ │ │ │ │ └── fpv.svg │ │ │ │ ├── generic_pad_wrapper.svg │ │ │ │ ├── interfaces.md │ │ │ │ ├── pinmux_muxing_matrix.svg │ │ │ │ ├── pinmux_overview_block_diagram.svg │ │ │ │ ├── pinout_asic.md │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── registers.md │ │ │ │ ├── targets.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── fpv │ │ │ │ ├── pinmux_chip_expected_failure.hjson │ │ │ │ ├── pinmux_chip_fpv.core │ │ │ │ ├── pinmux_common_fpv.core │ │ │ │ ├── pinmux_expected_failure.hjson │ │ │ │ ├── pinmux_fpv.core │ │ │ │ ├── tb │ │ │ │ │ ├── pinmux_bind_fpv.sv │ │ │ │ │ ├── pinmux_chip_tb.sv │ │ │ │ │ └── pinmux_tb.sv │ │ │ │ └── vip │ │ │ │ │ └── pinmux_assert_fpv.sv │ │ │ ├── lint │ │ │ │ ├── pinmux.vlt │ │ │ │ └── pinmux.waiver │ │ │ ├── pinmux.core │ │ │ ├── pinmux_pkg.core │ │ │ ├── pinmux_reg.core │ │ │ ├── rtl │ │ │ │ ├── pinmux.sv │ │ │ │ ├── pinmux_jtag_breakout.sv │ │ │ │ ├── pinmux_jtag_buf.sv │ │ │ │ ├── pinmux_pkg.sv │ │ │ │ ├── pinmux_reg_pkg.sv │ │ │ │ ├── pinmux_reg_top.sv │ │ │ │ ├── pinmux_strap_sampling.sv │ │ │ │ └── pinmux_wkup.sv │ │ │ └── syn │ │ │ │ ├── constraints.sdc │ │ │ │ └── pinmux_syn_cfg.hjson │ │ ├── pwrmgr │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── pwrmgr.hjson │ │ │ │ ├── pwrmgr_sec_cm_testplan.hjson │ │ │ │ ├── pwrmgr_testplan.hjson │ │ │ │ └── top_darjeeling_pwrmgr.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── interfaces.md │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── pwrmgr_connectivity.svg │ │ │ │ ├── pwrmgr_fsms.svg │ │ │ │ ├── registers.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ ├── cov │ │ │ │ │ ├── pwrmgr_cov_bind.sv │ │ │ │ │ ├── pwrmgr_cov_manual_excl.el │ │ │ │ │ └── pwrmgr_tgl_excl.cfg │ │ │ │ ├── doc │ │ │ │ │ └── tb.svg │ │ │ │ ├── env │ │ │ │ │ ├── pwrmgr_env.core │ │ │ │ │ ├── pwrmgr_env.sv │ │ │ │ │ ├── pwrmgr_env_cfg.sv │ │ │ │ │ ├── pwrmgr_env_cov.sv │ │ │ │ │ ├── pwrmgr_env_pkg.sv │ │ │ │ │ ├── pwrmgr_if.sv │ │ │ │ │ ├── pwrmgr_scoreboard.sv │ │ │ │ │ ├── pwrmgr_virtual_sequencer.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── pwrmgr_aborted_low_power_vseq.sv │ │ │ │ │ │ ├── pwrmgr_base_vseq.sv │ │ │ │ │ │ ├── pwrmgr_common_vseq.sv │ │ │ │ │ │ ├── pwrmgr_disable_rom_integrity_check_vseq.sv │ │ │ │ │ │ ├── pwrmgr_esc_clk_rst_malfunc_vseq.sv │ │ │ │ │ │ ├── pwrmgr_escalation_timeout_vseq.sv │ │ │ │ │ │ ├── pwrmgr_glitch_vseq.sv │ │ │ │ │ │ ├── pwrmgr_global_esc_vseq.sv │ │ │ │ │ │ ├── pwrmgr_lowpower_invalid_vseq.sv │ │ │ │ │ │ ├── pwrmgr_lowpower_wakeup_race_vseq.sv │ │ │ │ │ │ ├── pwrmgr_repeat_wakeup_reset_vseq.sv │ │ │ │ │ │ ├── pwrmgr_reset_invalid_vseq.sv │ │ │ │ │ │ ├── pwrmgr_reset_vseq.sv │ │ │ │ │ │ ├── pwrmgr_sec_cm_ctrl_config_regwen_vseq.sv │ │ │ │ │ │ ├── pwrmgr_smoke_vseq.sv │ │ │ │ │ │ ├── pwrmgr_stress_all_vseq.sv │ │ │ │ │ │ ├── pwrmgr_sw_reset_vseq.sv │ │ │ │ │ │ ├── pwrmgr_vseq_list.sv │ │ │ │ │ │ ├── pwrmgr_wakeup_reset_vseq.sv │ │ │ │ │ │ └── pwrmgr_wakeup_vseq.sv │ │ │ │ ├── pwrmgr_sim.core │ │ │ │ ├── pwrmgr_sim_cfg.hjson │ │ │ │ ├── sva │ │ │ │ │ ├── pwrmgr_ast_sva_if.sv │ │ │ │ │ ├── pwrmgr_bind.sv │ │ │ │ │ ├── pwrmgr_clock_enables_sva_if.sv │ │ │ │ │ ├── pwrmgr_rstreqs_sva_if.sv │ │ │ │ │ ├── pwrmgr_sec_cm_checker_assert.sv │ │ │ │ │ ├── pwrmgr_sva.core │ │ │ │ │ ├── pwrmgr_unit_only_bind.sv │ │ │ │ │ └── pwrmgr_unit_only_sva.core │ │ │ │ ├── tb.sv │ │ │ │ └── tests │ │ │ │ │ ├── pwrmgr_base_test.sv │ │ │ │ │ ├── pwrmgr_test.core │ │ │ │ │ └── pwrmgr_test_pkg.sv │ │ │ ├── lint │ │ │ │ ├── pwrmgr.vlt │ │ │ │ ├── pwrmgr.waiver │ │ │ │ └── pwrmgr_pkg.vlt │ │ │ ├── pwrmgr.core │ │ │ ├── pwrmgr_pkg.core │ │ │ ├── pwrmgr_reg.core │ │ │ ├── rtl │ │ │ │ ├── pwrmgr.sv │ │ │ │ ├── pwrmgr_cdc.sv │ │ │ │ ├── pwrmgr_cdc_pulse.sv │ │ │ │ ├── pwrmgr_fsm.sv │ │ │ │ ├── pwrmgr_pkg.sv │ │ │ │ ├── pwrmgr_reg_pkg.sv │ │ │ │ ├── pwrmgr_reg_top.sv │ │ │ │ ├── pwrmgr_slow_fsm.sv │ │ │ │ └── pwrmgr_wake_info.sv │ │ │ └── util │ │ │ │ └── reg_pwrmgr.py │ │ ├── racl_ctrl │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── racl_ctrl.hjson │ │ │ │ └── top_darjeeling_racl_ctrl.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── interfaces.md │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── racl_configuration.md │ │ │ │ ├── racl_ctrl_block_diagram.svg │ │ │ │ ├── registers.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── racl_ctrl_ral.core │ │ │ │ ├── racl_ctrl_sim.core │ │ │ │ ├── racl_ctrl_sim_cfg.hjson │ │ │ │ ├── sva │ │ │ │ │ ├── racl_ctrl_bind.sv │ │ │ │ │ └── racl_ctrl_sva.core │ │ │ │ └── tb.sv │ │ │ ├── lint │ │ │ │ └── racl_ctrl.waiver │ │ │ ├── racl_ctrl.core │ │ │ └── rtl │ │ │ │ ├── racl_ctrl.sv │ │ │ │ ├── racl_ctrl_reg_pkg.sv │ │ │ │ └── racl_ctrl_reg_top.sv │ │ ├── rstmgr │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── rstmgr.cfg.example.hjson │ │ │ │ ├── rstmgr.hjson │ │ │ │ ├── rstmgr_sec_cm_testplan.hjson │ │ │ │ ├── rstmgr_testplan.hjson │ │ │ │ └── top_darjeeling_rstmgr.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── interfaces.md │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── registers.md │ │ │ │ ├── reset_topology.svg │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ ├── cov │ │ │ │ │ ├── rstmgr_cov_bind.sv │ │ │ │ │ ├── rstmgr_cover.cfg │ │ │ │ │ ├── rstmgr_tgl_excl.cfg │ │ │ │ │ └── rstmgr_unr_excl.el │ │ │ │ ├── doc │ │ │ │ │ └── tb.svg │ │ │ │ ├── env │ │ │ │ │ ├── rstmgr_env.core │ │ │ │ │ ├── rstmgr_env.sv │ │ │ │ │ ├── rstmgr_env_cfg.sv │ │ │ │ │ ├── rstmgr_env_cov.sv │ │ │ │ │ ├── rstmgr_env_pkg.sv │ │ │ │ │ ├── rstmgr_if.sv │ │ │ │ │ ├── rstmgr_scoreboard.sv │ │ │ │ │ ├── rstmgr_virtual_sequencer.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── rstmgr_base_vseq.sv │ │ │ │ │ │ ├── rstmgr_common_vseq.sv │ │ │ │ │ │ ├── rstmgr_leaf_rst_cnsty_vseq.sv │ │ │ │ │ │ ├── rstmgr_leaf_rst_shadow_attack_vseq.sv │ │ │ │ │ │ ├── rstmgr_por_stretcher_vseq.sv │ │ │ │ │ │ ├── rstmgr_reset_vseq.sv │ │ │ │ │ │ ├── rstmgr_sec_cm_scan_intersig_mubi_vseq.sv │ │ │ │ │ │ ├── rstmgr_smoke_vseq.sv │ │ │ │ │ │ ├── rstmgr_stress_all_vseq.sv │ │ │ │ │ │ ├── rstmgr_sw_rst_reset_race_vseq.sv │ │ │ │ │ │ ├── rstmgr_sw_rst_vseq.sv │ │ │ │ │ │ └── rstmgr_vseq_list.sv │ │ │ │ ├── rstmgr_cnsty_chk │ │ │ │ │ ├── cov_manual_excl.el │ │ │ │ │ ├── cov_unr_excl.el │ │ │ │ │ ├── data │ │ │ │ │ │ └── rstmgr_cnsty_chk_testplan.hjson │ │ │ │ │ ├── rstmgr_cnsty_chk_sim.core │ │ │ │ │ ├── rstmgr_cnsty_chk_sim_cfg.hjson │ │ │ │ │ └── tb.sv │ │ │ │ ├── rstmgr_sim.core │ │ │ │ ├── rstmgr_sim_cfg.hjson │ │ │ │ ├── sva │ │ │ │ │ ├── rstmgr_attrs_sva_if.sv │ │ │ │ │ ├── rstmgr_bind.sv │ │ │ │ │ ├── rstmgr_cascading_sva_if.sv │ │ │ │ │ ├── rstmgr_rst_en_track_sva_if.sv │ │ │ │ │ ├── rstmgr_sva.core │ │ │ │ │ ├── rstmgr_sva_ifs.core │ │ │ │ │ └── rstmgr_sw_rst_sva_if.sv │ │ │ │ ├── tb.sv │ │ │ │ └── tests │ │ │ │ │ ├── rstmgr_base_test.sv │ │ │ │ │ ├── rstmgr_test.core │ │ │ │ │ └── rstmgr_test_pkg.sv │ │ │ ├── lint │ │ │ │ ├── rstmgr.vlt │ │ │ │ └── rstmgr.waiver │ │ │ ├── rstmgr.core │ │ │ ├── rstmgr_cnsty_chk.core │ │ │ ├── rstmgr_pkg.core │ │ │ ├── rstmgr_reg.core │ │ │ └── rtl │ │ │ │ ├── rstmgr.sv │ │ │ │ ├── rstmgr_cnsty_chk.sv │ │ │ │ ├── rstmgr_crash_info.sv │ │ │ │ ├── rstmgr_ctrl.sv │ │ │ │ ├── rstmgr_leaf_rst.sv │ │ │ │ ├── rstmgr_pkg.sv │ │ │ │ ├── rstmgr_por.sv │ │ │ │ ├── rstmgr_reg_pkg.sv │ │ │ │ └── rstmgr_reg_top.sv │ │ ├── rv_core_ibex │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── rv_core_ibex.hjson │ │ │ │ ├── rv_core_ibex_sec_cm_testplan.hjson │ │ │ │ ├── rv_core_ibex_testplan.hjson │ │ │ │ └── top_darjeeling_rv_core_ibex.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── boot-rom-patching.md │ │ │ │ ├── building-blocks.svg │ │ │ │ ├── checklist.md │ │ │ │ ├── interfaces.md │ │ │ │ ├── otp-patch-layout.svg │ │ │ │ ├── patch-match.svg │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── redirection-example-1.svg │ │ │ │ ├── redirection-example-2.svg │ │ │ │ ├── redirection-example.svg │ │ │ │ ├── registers.md │ │ │ │ ├── rom-boot-flow.svg │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ └── sva │ │ │ │ │ ├── rv_core_ibex_bind.sv │ │ │ │ │ └── rv_core_ibex_sva.core │ │ │ ├── lint │ │ │ │ ├── rv_core_ibex.vbl │ │ │ │ ├── rv_core_ibex.vlt │ │ │ │ └── rv_core_ibex.waiver │ │ │ ├── rtl │ │ │ │ ├── rv_core_ibex.sv │ │ │ │ ├── rv_core_ibex_addr_trans.sv │ │ │ │ ├── rv_core_ibex_cfg_reg_top.sv │ │ │ │ ├── rv_core_ibex_peri.sv │ │ │ │ └── rv_core_ibex_reg_pkg.sv │ │ │ ├── rv_core_ibex.core │ │ │ └── syn │ │ │ │ ├── constraints.sdc │ │ │ │ ├── post_elab_gtech.tcl │ │ │ │ ├── rv_core_ibex_gtech_syn_cfg.hjson │ │ │ │ └── rv_core_ibex_syn_cfg.hjson │ │ └── rv_plic │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── rv_plic.hjson │ │ │ ├── rv_plic_fpv_testplan.hjson │ │ │ ├── rv_plic_sec_cm_testplan.hjson │ │ │ └── top_darjeeling_rv_plic.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ ├── block_diagram.svg │ │ │ ├── checklist.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ └── fpv.svg │ │ │ ├── programmers_guide.md │ │ │ └── theory_of_operation.md │ │ │ ├── fpv │ │ │ ├── rv_plic_expected_failure.hjson │ │ │ ├── rv_plic_fpv.core │ │ │ ├── tb │ │ │ │ ├── coverage.tcl │ │ │ │ ├── rv_plic_bind_fpv.sv │ │ │ │ └── rv_plic_tb.sv │ │ │ └── vip │ │ │ │ └── rv_plic_assert_fpv.sv │ │ │ ├── lint │ │ │ ├── rv_plic.vlt │ │ │ └── rv_plic.waiver │ │ │ ├── rtl │ │ │ ├── rv_plic.sv │ │ │ ├── rv_plic_gateway.sv │ │ │ ├── rv_plic_reg_pkg.sv │ │ │ ├── rv_plic_reg_top.sv │ │ │ └── rv_plic_target.sv │ │ │ ├── rv_plic.core │ │ │ └── rv_plic_component.core │ ├── lint │ │ ├── chip_darjeeling_asic.waiver │ │ ├── padring.waiver │ │ ├── top_darjeeling.vbl │ │ ├── top_darjeeling.vlt │ │ ├── top_darjeeling.waiver │ │ ├── top_darjeeling_dv_lint_cfgs.hjson │ │ ├── top_darjeeling_fpga_lint_cfgs.hjson │ │ ├── top_darjeeling_fpv_lint_cfgs.hjson │ │ ├── top_darjeeling_lint_cfgs.hjson │ │ ├── top_darjeeling_pkg.vbl │ │ ├── top_darjeeling_pkg.vlt │ │ └── top_darjeeling_pkg.waiver │ ├── physical_pads.core │ ├── rtl │ │ ├── autogen │ │ │ ├── chip_darjeeling_asic.sv │ │ │ ├── testing │ │ │ │ ├── lc_ctrl_token_pkg.sv │ │ │ │ ├── top_darjeeling_rnd_cnst_pkg.sv │ │ │ │ ├── top_darjeeling_rnd_cnst_pkg.vbl │ │ │ │ ├── top_darjeeling_testing_lc_ctrl_token_pkg.core │ │ │ │ └── top_darjeeling_testing_rnd_cnst_pkg.core │ │ │ ├── top_darjeeling.sv │ │ │ ├── top_darjeeling_pkg.sv │ │ │ ├── top_darjeeling_racl_pkg.sv │ │ │ ├── top_darjeeling_soc_dbg_pkg.sv │ │ │ ├── top_darjeeling_soc_mbx_pkg.sv │ │ │ └── top_racl_pkg.sv │ │ ├── chip_darjeeling_verilator.sv │ │ ├── ibex_pmp_reset_pkg.sv │ │ ├── jtag_id_pkg.sv │ │ ├── padring.sv │ │ ├── physical_pads.sv │ │ ├── scan_role_pkg.sv │ │ └── top_pkg.sv │ ├── sw │ │ ├── BUILD │ │ ├── autogen │ │ │ ├── .clang-format │ │ │ ├── BUILD │ │ │ ├── chip │ │ │ │ ├── mod.rs │ │ │ │ ├── top_darjeeling.rs │ │ │ │ ├── top_darjeeling_soc_dbg.rs │ │ │ │ └── top_darjeeling_soc_mbx.rs │ │ │ ├── tests │ │ │ │ ├── BUILD │ │ │ │ ├── alert_test.c │ │ │ │ └── plic_all_irqs_test.c │ │ │ ├── top_darjeeling.c │ │ │ ├── top_darjeeling.h │ │ │ ├── top_darjeeling_memory.h │ │ │ ├── top_darjeeling_memory.ld │ │ │ ├── top_darjeeling_soc_dbg.c │ │ │ ├── top_darjeeling_soc_dbg.h │ │ │ ├── top_darjeeling_soc_dbg_memory.h │ │ │ ├── top_darjeeling_soc_mbx.c │ │ │ ├── top_darjeeling_soc_mbx.h │ │ │ └── top_darjeeling_soc_mbx_memory.h │ │ └── dt │ │ │ ├── BUILD │ │ │ ├── sim_dv.c │ │ │ └── sim_verilator.c │ ├── templates │ │ ├── chiplevel.sv.tpl │ │ └── toplevel.sv.tpl │ ├── top_darjeeling.core │ ├── top_darjeeling_ibex_pmp_reset_pkg.core │ ├── top_darjeeling_jtag_id_pkg.core │ ├── top_darjeeling_padring.core │ ├── top_darjeeling_pkg.core │ ├── top_darjeeling_racl_pkg.core │ ├── top_darjeeling_scan_role_pkg.core │ └── top_pkg.core ├── top_earlgrey │ ├── BUILD │ ├── README.md │ ├── cdc │ │ ├── cdc_waivers.alert_handler.tcl │ │ ├── cdc_waivers.data.tcl │ │ ├── cdc_waivers.gpio.tcl │ │ ├── cdc_waivers.lc_ctrl.tcl │ │ ├── cdc_waivers.misc.tcl │ │ ├── cdc_waivers.multclk_crossings.tcl │ │ ├── cdc_waivers.rst_sync.tcl │ │ ├── cdc_waivers.spi_device.tcl │ │ ├── cdc_waivers.synch_rst_crossing.tcl │ │ ├── cdc_waivers.tcl │ │ ├── cdc_waivers.uart.tcl │ │ ├── cdc_waivers.w_async_rst_flops.tcl │ │ ├── cdc_waivers.w_data.tcl │ │ ├── cdc_waivers.w_fanout.tcl │ │ ├── cdc_waivers.w_g_clk_glitch.tcl │ │ ├── cdc_waivers.w_interface.tcl │ │ ├── cdc_waivers.w_masync.tcl │ │ ├── cdc_waivers.w_net_no_wave.tcl │ │ ├── cdc_waivers.w_recon.tcl │ │ ├── chip_earlgrey_asic_cdc_cfg.hjson │ │ ├── top_user.env │ │ ├── user_configuration.tcl │ │ └── user_intent.env │ ├── chip_earlgrey_asic.core │ ├── chip_earlgrey_cw310.core │ ├── chip_earlgrey_cw310_hyperdebug.core │ ├── chip_earlgrey_cw340.core │ ├── chip_earlgrey_verilator.core │ ├── data │ │ ├── BUILD │ │ ├── autogen │ │ │ ├── BUILD │ │ │ ├── defs.bzl │ │ │ ├── top_earlgrey.gen.hjson │ │ │ └── top_earlgrey.secrets.testing.gen.hjson │ │ ├── chip_conn_testplan.hjson │ │ ├── chip_testplan.hjson │ │ ├── clocks.xdc │ │ ├── clocks_cw341.xdc │ │ ├── ip │ │ │ ├── chip_adc_ctrl_testplan.hjson │ │ │ ├── chip_aes_testplan.hjson │ │ │ ├── chip_alert_handler_testplan.hjson │ │ │ ├── chip_aon_timer_testplan.hjson │ │ │ ├── chip_clkmgr_testplan.hjson │ │ │ ├── chip_csrng_testplan.hjson │ │ │ ├── chip_edn_testplan.hjson │ │ │ ├── chip_entropy_src_testplan.hjson │ │ │ ├── chip_flash_ctrl_testplan.hjson │ │ │ ├── chip_gpio_testplan.hjson │ │ │ ├── chip_hmac_testplan.hjson │ │ │ ├── chip_i2c_testplan.hjson │ │ │ ├── chip_keymgr_testplan.hjson │ │ │ ├── chip_kmac_testplan.hjson │ │ │ ├── chip_lc_ctrl_testplan.hjson │ │ │ ├── chip_otbn_testplan.hjson │ │ │ ├── chip_otp_ctrl_testplan.hjson │ │ │ ├── chip_pwm_testplan.hjson │ │ │ ├── chip_pwrmgr_testplan.hjson │ │ │ ├── chip_rom_ctrl_testplan.hjson │ │ │ ├── chip_rstmgr_testplan.hjson │ │ │ ├── chip_rv_core_ibex_testplan.hjson │ │ │ ├── chip_rv_dm_testplan.hjson │ │ │ ├── chip_rv_plic_testplan.hjson │ │ │ ├── chip_rv_timer_testplan.hjson │ │ │ ├── chip_spi_device_testplan.hjson │ │ │ ├── chip_spi_host_testplan.hjson │ │ │ ├── chip_sram_ctrl_testplan.hjson │ │ │ ├── chip_sysrst_ctrl_testplan.hjson │ │ │ ├── chip_uart_testplan.hjson │ │ │ └── chip_usbdev_testplan.hjson │ │ ├── otp │ │ │ ├── BUILD │ │ │ ├── defs.bzl │ │ │ ├── emulation │ │ │ │ └── BUILD │ │ │ ├── otp_ctrl_img_creator_sw_cfg.hjson │ │ │ ├── otp_ctrl_img_dev.hjson │ │ │ ├── otp_ctrl_img_hw_cfg.hjson │ │ │ ├── otp_ctrl_img_owner_sw_cfg.hjson │ │ │ ├── otp_ctrl_img_prod.hjson │ │ │ ├── otp_ctrl_img_raw.hjson │ │ │ ├── otp_ctrl_img_rma.hjson │ │ │ ├── otp_ctrl_img_test_locked0.hjson │ │ │ ├── otp_ctrl_img_test_locked1.hjson │ │ │ ├── otp_ctrl_img_test_unlocked0.hjson │ │ │ ├── otp_ctrl_img_test_unlocked1.hjson │ │ │ ├── otp_ctrl_img_test_unlocked2.hjson │ │ │ ├── otp_ctrl_mmap.hjson │ │ │ └── sival_skus │ │ │ │ └── BUILD │ │ ├── pins_cw310.xdc │ │ ├── pins_cw310_hyperdebug.xdc │ │ ├── pins_cw341.xdc │ │ ├── placement.xdc │ │ ├── top_earlgrey.hjson │ │ ├── top_earlgrey_seed.testing.hjson │ │ ├── xbar_main.hjson │ │ └── xbar_peri.hjson │ ├── defs.bzl │ ├── doc │ │ ├── datasheet.md │ │ ├── design │ │ │ └── README.md │ │ ├── earlgrey.png │ │ ├── memory_map.md │ │ └── top_earlgrey_block_diagram.svg │ ├── dv │ │ ├── BUILD │ │ ├── README.md │ │ ├── autogen │ │ │ ├── rstmgr_tgl_excl.cfg │ │ │ ├── tb__alert_handler_connect.sv │ │ │ ├── tb__xbar_connect.sv │ │ │ ├── xbar_env_pkg__params.sv │ │ │ └── xbar_tgl_excl.cfg │ │ ├── chip_rom_tests.hjson │ │ ├── chip_sim.core │ │ ├── chip_sim_cfg.hjson │ │ ├── chip_smoketests.hjson │ │ ├── cov │ │ │ ├── chip_cover.cfg │ │ │ ├── chip_cover_reg_top.cfg │ │ │ ├── chip_fsm.cfg │ │ │ ├── chip_top_unr_tied_off.el │ │ │ ├── clkmgr_tgl_excl.cfg │ │ │ ├── conn_ast_mem_cfg.el │ │ │ ├── conn_flash_ctrl_ast_obs_test_volt.el │ │ │ ├── conn_otp_ctrl_ast_obs_ext_volt.el │ │ │ ├── constfile.txt │ │ │ ├── edn1_unr_tied_off_ports.el │ │ │ ├── entropy_src_tied_off_xht_port.el │ │ │ ├── lc_ctrl_hw_rev_tied_off.el │ │ │ ├── pinmux_pad_attr.el │ │ │ ├── plic_ip_wr_en_tied_off.el │ │ │ ├── plic_le_i_tied_off.el │ │ │ ├── pwrmgr_tgl_excl.cfg │ │ │ ├── rom_ctrl_kmac_app_tied_off_data_strb_bits.el │ │ │ ├── spi_host_device_unr_tied_off.el │ │ │ └── unr.cfg │ │ ├── env │ │ │ ├── alerts_if.sv │ │ │ ├── ast_ext_clk_if.sv │ │ │ ├── ast_supply_if.sv │ │ │ ├── autogen │ │ │ │ └── chip_env_pkg__params.sv │ │ │ ├── chip_common_pkg.sv │ │ │ ├── chip_env.core │ │ │ ├── chip_env.sv │ │ │ ├── chip_env_cfg.sv │ │ │ ├── chip_env_cov.sv │ │ │ ├── chip_env_pkg.sv │ │ │ ├── chip_if.sv │ │ │ ├── chip_scoreboard.sv │ │ │ ├── chip_virtual_sequencer.sv │ │ │ ├── flash_ctrl_host_gnt_fault_if.sv │ │ │ ├── pwrmgr_low_power_if.sv │ │ │ ├── rstmgr_cnsty_fault_if.sv │ │ │ ├── seq_lib │ │ │ │ ├── chip_base_vseq.sv │ │ │ │ ├── chip_callback_vseq.sv │ │ │ │ ├── chip_common_vseq.sv │ │ │ │ ├── chip_jtag_base_vseq.sv │ │ │ │ ├── chip_jtag_csr_rw_vseq.sv │ │ │ │ ├── chip_jtag_mem_vseq.sv │ │ │ │ ├── chip_padctrl_attributes_vseq.sv │ │ │ │ ├── chip_prim_tl_access_vseq.sv │ │ │ │ ├── chip_rv_dm_lc_disabled_vseq.sv │ │ │ │ ├── chip_rv_dm_ndm_reset_vseq.sv │ │ │ │ ├── chip_stub_cpu_base_vseq.sv │ │ │ │ ├── chip_sw_adc_ctrl_sleep_debug_cable_wakeup_vseq.sv │ │ │ │ ├── chip_sw_aes_masking_off_vseq.sv │ │ │ │ ├── chip_sw_alert_handler_entropy_vseq.sv │ │ │ │ ├── chip_sw_alert_handler_escalation_vseq.sv │ │ │ │ ├── chip_sw_alert_handler_lpg_clkoff_vseq.sv │ │ │ │ ├── chip_sw_alert_handler_shorten_ping_wait_cycle_vseq.sv │ │ │ │ ├── chip_sw_all_escalation_resets_vseq.sv │ │ │ │ ├── chip_sw_ast_clk_outputs_vseq.sv │ │ │ │ ├── chip_sw_ast_clk_rst_inputs_vseq.sv │ │ │ │ ├── chip_sw_base_vseq.sv │ │ │ │ ├── chip_sw_csrng_lc_hw_debug_en_vseq.sv │ │ │ │ ├── chip_sw_data_integrity_vseq.sv │ │ │ │ ├── chip_sw_deep_power_glitch_vseq.sv │ │ │ │ ├── chip_sw_deep_sleep_all_reset_vseq.sv │ │ │ │ ├── chip_sw_entropy_src_fuse_vseq.sv │ │ │ │ ├── chip_sw_exit_test_unlocked_bootstrap_vseq.sv │ │ │ │ ├── chip_sw_fault_base_vseq.sv │ │ │ │ ├── chip_sw_flash_ctrl_lc_rw_en_vseq.sv │ │ │ │ ├── chip_sw_flash_host_gnt_err_inj_vseq.sv │ │ │ │ ├── chip_sw_flash_init_vseq.sv │ │ │ │ ├── chip_sw_flash_rma_unlocked_vseq.sv │ │ │ │ ├── chip_sw_full_aon_reset_vseq.sv │ │ │ │ ├── chip_sw_gpio_smoke_vseq.sv │ │ │ │ ├── chip_sw_gpio_vseq.sv │ │ │ │ ├── chip_sw_i2c_device_tx_rx_vseq.sv │ │ │ │ ├── chip_sw_i2c_host_tx_rx_vseq.sv │ │ │ │ ├── chip_sw_i2c_tx_rx_vseq.sv │ │ │ │ ├── chip_sw_inject_scramble_seed_vseq.sv │ │ │ │ ├── chip_sw_keymgr_key_derivation_vseq.sv │ │ │ │ ├── chip_sw_keymgr_sideload_aes_vseq.sv │ │ │ │ ├── chip_sw_keymgr_sideload_kmac_vseq.sv │ │ │ │ ├── chip_sw_lc_base_vseq.sv │ │ │ │ ├── chip_sw_lc_ctrl_program_error_vseq.sv │ │ │ │ ├── chip_sw_lc_ctrl_scrap_vseq.sv │ │ │ │ ├── chip_sw_lc_ctrl_transition_vseq.sv │ │ │ │ ├── chip_sw_lc_raw_unlock_vseq.sv │ │ │ │ ├── chip_sw_lc_volatile_raw_unlock_vseq.sv │ │ │ │ ├── chip_sw_lc_walkthrough_testunlocks_vseq.sv │ │ │ │ ├── chip_sw_lc_walkthrough_vseq.sv │ │ │ │ ├── chip_sw_main_power_glitch_vseq.sv │ │ │ │ ├── chip_sw_otp_ctrl_escalation_vseq.sv │ │ │ │ ├── chip_sw_otp_ctrl_vendor_test_csr_access_vseq.sv │ │ │ │ ├── chip_sw_otp_ctrl_vendor_test_ecc_error_vseq.sv │ │ │ │ ├── chip_sw_patt_ios_vseq.sv │ │ │ │ ├── chip_sw_power_idle_load_vseq.sv │ │ │ │ ├── chip_sw_power_sleep_load_vseq.sv │ │ │ │ ├── chip_sw_power_virus_vseq.sv │ │ │ │ ├── chip_sw_pwm_pulses_vseq.sv │ │ │ │ ├── chip_sw_pwrmgr_deep_sleep_all_wake_ups_vseq.sv │ │ │ │ ├── chip_sw_pwrmgr_sensor_ctrl_deep_sleep_wake_up_vseq.sv │ │ │ │ ├── chip_sw_random_power_glitch_vseq.sv │ │ │ │ ├── chip_sw_repeat_reset_wkup_vseq.sv │ │ │ │ ├── chip_sw_rom_ctrl_integrity_check_vseq.sv │ │ │ │ ├── chip_sw_rom_e2e_asm_init_vseq.sv │ │ │ │ ├── chip_sw_rom_e2e_base_vseq.sv │ │ │ │ ├── chip_sw_rom_e2e_jtag_debug_vseq.sv │ │ │ │ ├── chip_sw_rom_e2e_jtag_inject_vseq.sv │ │ │ │ ├── chip_sw_rom_e2e_self_hash_gls_vseq.sv │ │ │ │ ├── chip_sw_rom_e2e_shutdown_exception_c_vseq.sv │ │ │ │ ├── chip_sw_rom_e2e_shutdown_output_vseq.sv │ │ │ │ ├── chip_sw_rom_e2e_sigverify_always_a_bad_b_bad_vseq.sv │ │ │ │ ├── chip_sw_rstmgr_cnsty_fault_vseq.sv │ │ │ │ ├── chip_sw_rv_core_ibex_icache_invalidate_vseq.sv │ │ │ │ ├── chip_sw_rv_core_ibex_lockstep_glitch_vseq.sv │ │ │ │ ├── chip_sw_rv_dm_access_after_escalation_reset_vseq.sv │ │ │ │ ├── chip_sw_rv_dm_access_after_wakeup_vseq.sv │ │ │ │ ├── chip_sw_rv_dm_ndm_reset_when_cpu_halted_vseq.sv │ │ │ │ ├── chip_sw_sensor_ctrl_status_intr_vseq.sv │ │ │ │ ├── chip_sw_sleep_pin_mio_dio_val_vseq.sv │ │ │ │ ├── chip_sw_sleep_pin_retention_vseq.sv │ │ │ │ ├── chip_sw_sleep_pin_wake_vseq.sv │ │ │ │ ├── chip_sw_sleep_por_reset_vseq.sv │ │ │ │ ├── chip_sw_spi_device_pinmux_sleep_retention_vseq.sv │ │ │ │ ├── chip_sw_spi_device_tpm_vseq.sv │ │ │ │ ├── chip_sw_spi_host_tx_rx_vseq.sv │ │ │ │ ├── chip_sw_spi_passthrough_collision_vseq.sv │ │ │ │ ├── chip_sw_spi_passthrough_vseq.sv │ │ │ │ ├── chip_sw_sram_ctrl_execution_main_vseq.sv │ │ │ │ ├── chip_sw_sram_ctrl_scrambled_access_vseq.sv │ │ │ │ ├── chip_sw_sysrst_ctrl_ec_rst_l_vseq.sv │ │ │ │ ├── chip_sw_sysrst_ctrl_in_irq_vseq.sv │ │ │ │ ├── chip_sw_sysrst_ctrl_inputs_vseq.sv │ │ │ │ ├── chip_sw_sysrst_ctrl_outputs_vseq.sv │ │ │ │ ├── chip_sw_sysrst_ctrl_reset_vseq.sv │ │ │ │ ├── chip_sw_sysrst_ctrl_ulp_z3_wakeup_vseq.sv │ │ │ │ ├── chip_sw_sysrst_ctrl_vseq.sv │ │ │ │ ├── chip_sw_uart_rand_baudrate_vseq.sv │ │ │ │ ├── chip_sw_uart_smoke_vseq.sv │ │ │ │ ├── chip_sw_uart_tx_rx_vseq.sv │ │ │ │ ├── chip_sw_uart_tx_vseq.sv │ │ │ │ ├── chip_sw_usb_ast_clk_calib_vseq.sv │ │ │ │ ├── chip_sw_usbdev_dpi_vseq.sv │ │ │ │ ├── chip_sw_usbdev_stream_vseq.sv │ │ │ │ ├── chip_tap_straps_vseq.sv │ │ │ │ └── chip_vseq_list.sv │ │ │ ├── tb_dpi_if.sv │ │ │ └── top_earlgrey_error_injection_ifs_bind.sv │ │ ├── lint │ │ │ └── chip_sim.vbw │ │ ├── partner_chip_sim_cfg_sample.hjson │ │ ├── sva │ │ │ ├── clk_ctrl_and_main_pd_sva_if.sv │ │ │ ├── top_earlgrey_bind.sv │ │ │ └── top_earlgrey_sva.core │ │ ├── tb │ │ │ ├── chip_hier_macros.svh │ │ │ └── tb.sv │ │ ├── tests │ │ │ ├── chip_base_test.sv │ │ │ ├── chip_test.core │ │ │ └── chip_test_pkg.sv │ │ ├── top_earlgrey_sim_cfgs.hjson │ │ ├── vcs_xprop.cfg │ │ └── verilator │ │ │ ├── BUILD │ │ │ ├── chip_sim.core │ │ │ ├── chip_sim_tb.cc │ │ │ ├── chip_sim_tb.sv │ │ │ └── verilator_sim_cfg.hjson │ ├── earlgrey_xilinx_prim_pkg.core │ ├── formal │ │ ├── chip_conn_cfg.hjson │ │ ├── conn_csvs │ │ │ ├── alert_handler_esc.csv │ │ │ ├── analog_sigs.csv │ │ │ ├── aon_timer_rst.csv │ │ │ ├── ast_clkmgr.csv │ │ │ ├── ast_entropy_src_cfg.csv │ │ │ ├── ast_flash.csv │ │ │ ├── ast_infra.csv │ │ │ ├── ast_mem_cfg.csv │ │ │ ├── ast_otp.csv │ │ │ ├── ast_pwrmgr.csv │ │ │ ├── ast_rstmgr.csv │ │ │ ├── ast_scanmode.csv │ │ │ ├── clkmgr_cg_en.csv │ │ │ ├── clkmgr_idle.csv │ │ │ ├── clkmgr_infra.csv │ │ │ ├── clkmgr_peri.csv │ │ │ ├── clkmgr_powerup.csv │ │ │ ├── clkmgr_secure.csv │ │ │ ├── clkmgr_timers.csv │ │ │ ├── clkmgr_trans.csv │ │ │ ├── flash_ctrl.csv │ │ │ ├── jtag.csv │ │ │ ├── lc_ctrl_broadcast.csv │ │ │ ├── otp_lc_vendor_test.csv │ │ │ ├── pwrmgr_rstmgr.csv │ │ │ ├── rstmgr_crashdump.csv │ │ │ ├── rstmgr_resets_o.csv │ │ │ └── rstmgr_rst_en.csv │ │ ├── top_earlgrey_fpv_ip_cfgs.hjson │ │ ├── top_earlgrey_fpv_prim_cfgs.hjson │ │ └── top_earlgrey_fpv_sec_cm_cfgs.hjson │ ├── ibex_pmp_reset_pkg.core │ ├── ip │ │ ├── BUILD │ │ ├── ast │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── ast.core │ │ │ ├── ast_pkg.core │ │ │ ├── ast_regs.html │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── ast.hjson │ │ │ │ └── ast_cdc_abstract.sgdc │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── ast_regs.html │ │ │ │ ├── interfaces.md │ │ │ │ └── top_diagram.png │ │ │ ├── lib │ │ │ │ └── ast.lib │ │ │ ├── lint │ │ │ │ ├── ast.vbl │ │ │ │ ├── ast.vlt │ │ │ │ └── ast.waiver │ │ │ ├── rtl │ │ │ │ ├── adc.sv │ │ │ │ ├── adc_ana.sv │ │ │ │ ├── aon_clk.sv │ │ │ │ ├── aon_osc.sv │ │ │ │ ├── ast.sv │ │ │ │ ├── ast_alert.sv │ │ │ │ ├── ast_bhv_pkg.sv │ │ │ │ ├── ast_clks_byp.sv │ │ │ │ ├── ast_dft.sv │ │ │ │ ├── ast_entropy.sv │ │ │ │ ├── ast_pkg.sv │ │ │ │ ├── ast_pulse_sync.sv │ │ │ │ ├── ast_reg_pkg.sv │ │ │ │ ├── ast_reg_top.sv │ │ │ │ ├── dev_entropy.sv │ │ │ │ ├── gfr_clk_mux2.sv │ │ │ │ ├── io_clk.sv │ │ │ │ ├── io_osc.sv │ │ │ │ ├── rglts_pdm_3p3v.sv │ │ │ │ ├── rng.sv │ │ │ │ ├── sys_clk.sv │ │ │ │ ├── sys_osc.sv │ │ │ │ ├── usb_clk.sv │ │ │ │ ├── usb_osc.sv │ │ │ │ ├── vcaon_pgd.sv │ │ │ │ ├── vcc_pgd.sv │ │ │ │ ├── vcmain_pgd.sv │ │ │ │ └── vio_pgd.sv │ │ │ └── top_earlgrey_ast_top.core │ │ ├── sensor_ctrl │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ └── sensor_ctrl.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── interfaces.md │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── registers.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── lint │ │ │ │ ├── sensor_ctrl.vlt │ │ │ │ └── sensor_ctrl.waiver │ │ │ ├── rtl │ │ │ │ ├── sensor_ctrl.sv │ │ │ │ ├── sensor_ctrl_pkg.sv │ │ │ │ ├── sensor_ctrl_reg_pkg.sv │ │ │ │ └── sensor_ctrl_reg_top.sv │ │ │ ├── sensor_ctrl.core │ │ │ ├── sensor_ctrl_pkg.core │ │ │ └── sensor_ctrl_reg.core │ │ ├── xbar │ │ │ ├── BUILD │ │ │ └── doc │ │ │ │ └── checklist.md │ │ ├── xbar_main │ │ │ ├── BUILD │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ └── autogen │ │ │ │ │ ├── xbar_main.gen.hjson │ │ │ │ │ └── xbar_main.hjson │ │ │ ├── dv │ │ │ │ └── autogen │ │ │ │ │ ├── tb__xbar_connect.sv │ │ │ │ │ ├── xbar_cov_excl.el │ │ │ │ │ ├── xbar_cover.cfg │ │ │ │ │ ├── xbar_env_pkg__params.sv │ │ │ │ │ ├── xbar_main_bind.core │ │ │ │ │ ├── xbar_main_bind.sv │ │ │ │ │ ├── xbar_main_sim.core │ │ │ │ │ └── xbar_main_sim_cfg.hjson │ │ │ ├── rtl │ │ │ │ └── autogen │ │ │ │ │ ├── tl_main_pkg.sv │ │ │ │ │ └── xbar_main.sv │ │ │ └── xbar_main.core │ │ └── xbar_peri │ │ │ ├── BUILD │ │ │ ├── data │ │ │ ├── BUILD │ │ │ └── autogen │ │ │ │ ├── xbar_peri.gen.hjson │ │ │ │ └── xbar_peri.hjson │ │ │ ├── dv │ │ │ └── autogen │ │ │ │ ├── tb__xbar_connect.sv │ │ │ │ ├── xbar_cov_excl.el │ │ │ │ ├── xbar_cover.cfg │ │ │ │ ├── xbar_env_pkg__params.sv │ │ │ │ ├── xbar_peri_bind.core │ │ │ │ ├── xbar_peri_bind.sv │ │ │ │ ├── xbar_peri_sim.core │ │ │ │ └── xbar_peri_sim_cfg.hjson │ │ │ ├── rtl │ │ │ └── autogen │ │ │ │ ├── tl_peri_pkg.sv │ │ │ │ └── xbar_peri.sv │ │ │ └── xbar_peri.core │ ├── ip_autogen │ │ ├── alert_handler │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── alert_handler.core │ │ │ ├── alert_handler_component.core │ │ │ ├── alert_handler_pkg.core │ │ │ ├── alert_handler_reg.core │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── alert_handler.hjson │ │ │ │ ├── alert_handler_sec_cm_testplan.hjson │ │ │ │ ├── alert_handler_testplan.hjson │ │ │ │ └── top_earlgrey_alert_handler.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── alert_handler_alert_rxtx.svg │ │ │ │ ├── alert_handler_block_diagram.svg │ │ │ │ ├── alert_handler_escalation_rxtx.svg │ │ │ │ ├── alert_handler_lp_overview.svg │ │ │ │ ├── alert_handler_lpg_ctrl.svg │ │ │ │ ├── alert_handler_receiver_fsm.svg │ │ │ │ ├── checklist.md │ │ │ │ ├── programmers_guide.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ ├── alert_handler_sim.core │ │ │ │ ├── alert_handler_sim_cfg.hjson │ │ │ │ ├── cov │ │ │ │ │ ├── alert_handler_cov.core │ │ │ │ │ ├── alert_handler_cov_bind.sv │ │ │ │ │ ├── alert_handler_cov_excl.el │ │ │ │ │ ├── alert_handler_cov_unr.el │ │ │ │ │ └── alert_handler_cover_reg_top.cfg │ │ │ │ ├── doc │ │ │ │ │ └── tb.svg │ │ │ │ ├── env │ │ │ │ │ ├── alert_handler_env.core │ │ │ │ │ ├── alert_handler_env.sv │ │ │ │ │ ├── alert_handler_env_cfg.sv │ │ │ │ │ ├── alert_handler_env_cov.sv │ │ │ │ │ ├── alert_handler_env_pkg.sv │ │ │ │ │ ├── alert_handler_if.sv │ │ │ │ │ ├── alert_handler_scoreboard.sv │ │ │ │ │ ├── alert_handler_virtual_sequencer.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── alert_handler_alert_accum_saturation_vseq.sv │ │ │ │ │ │ ├── alert_handler_base_vseq.sv │ │ │ │ │ │ ├── alert_handler_common_vseq.sv │ │ │ │ │ │ ├── alert_handler_entropy_stress_vseq.sv │ │ │ │ │ │ ├── alert_handler_entropy_vseq.sv │ │ │ │ │ │ ├── alert_handler_esc_alert_accum_vseq.sv │ │ │ │ │ │ ├── alert_handler_esc_intr_timeout_vseq.sv │ │ │ │ │ │ ├── alert_handler_lpg_stub_clk_vseq.sv │ │ │ │ │ │ ├── alert_handler_lpg_vseq.sv │ │ │ │ │ │ ├── alert_handler_ping_timeout_vseq.sv │ │ │ │ │ │ ├── alert_handler_random_alerts_vseq.sv │ │ │ │ │ │ ├── alert_handler_random_classes_vseq.sv │ │ │ │ │ │ ├── alert_handler_sig_int_fail_vseq.sv │ │ │ │ │ │ ├── alert_handler_smoke_vseq.sv │ │ │ │ │ │ ├── alert_handler_stress_all_vseq.sv │ │ │ │ │ │ └── alert_handler_vseq_list.sv │ │ │ │ ├── sva │ │ │ │ │ ├── alert_handler_bind.sv │ │ │ │ │ └── alert_handler_sva.core │ │ │ │ ├── tb │ │ │ │ │ ├── alert_handler_tb.core │ │ │ │ │ └── tb.sv │ │ │ │ └── tests │ │ │ │ │ ├── alert_handler_base_test.sv │ │ │ │ │ ├── alert_handler_test.core │ │ │ │ │ └── alert_handler_test_pkg.sv │ │ │ ├── fpv │ │ │ │ ├── alert_handler_esc_timer_fpv.core │ │ │ │ ├── alert_handler_ping_timer_fpv.core │ │ │ │ ├── tb │ │ │ │ │ ├── alert_handler_esc_timer_bind_fpv.sv │ │ │ │ │ ├── alert_handler_esc_timer_tb.sv │ │ │ │ │ ├── alert_handler_ping_timer_bind_fpv.sv │ │ │ │ │ ├── alert_handler_ping_timer_tb.sv │ │ │ │ │ ├── esc_after_load.tcl │ │ │ │ │ └── ping_after_load.tcl │ │ │ │ └── vip │ │ │ │ │ ├── alert_handler_esc_timer_assert_fpv.sv │ │ │ │ │ └── alert_handler_ping_timer_assert_fpv.sv │ │ │ ├── lint │ │ │ │ ├── alert_handler.vlt │ │ │ │ └── alert_handler.waiver │ │ │ └── rtl │ │ │ │ ├── alert_handler.sv │ │ │ │ ├── alert_handler_accu.sv │ │ │ │ ├── alert_handler_class.sv │ │ │ │ ├── alert_handler_esc_timer.sv │ │ │ │ ├── alert_handler_lpg_ctrl.sv │ │ │ │ ├── alert_handler_ping_timer.sv │ │ │ │ ├── alert_handler_pkg.sv │ │ │ │ ├── alert_handler_reg_pkg.sv │ │ │ │ ├── alert_handler_reg_top.sv │ │ │ │ └── alert_handler_reg_wrap.sv │ │ ├── clkmgr │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── clkmgr.core │ │ │ ├── clkmgr_pkg.core │ │ │ ├── clkmgr_reg.core │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── clkmgr.hjson │ │ │ │ ├── clkmgr_sec_cm_testplan.hjson │ │ │ │ ├── clkmgr_testplan.hjson │ │ │ │ └── top_earlgrey_clkmgr.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── clkmgr_block_diagram.svg │ │ │ │ ├── clkmgr_rst_domain.svg │ │ │ │ ├── example_chip_partition.svg │ │ │ │ ├── interfaces.md │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── registers.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ ├── clkmgr_sim.core │ │ │ │ ├── clkmgr_sim_cfg.hjson │ │ │ │ ├── cov │ │ │ │ │ ├── clkmgr_cov_bind.sv │ │ │ │ │ ├── clkmgr_cov_manual_excl.el │ │ │ │ │ ├── clkmgr_cov_unr_excl.el │ │ │ │ │ └── clkmgr_tgl_excl.cfg │ │ │ │ ├── doc │ │ │ │ │ └── tb.svg │ │ │ │ ├── env │ │ │ │ │ ├── clkmgr_csrs_if.sv │ │ │ │ │ ├── clkmgr_env.core │ │ │ │ │ ├── clkmgr_env.sv │ │ │ │ │ ├── clkmgr_env_cfg.sv │ │ │ │ │ ├── clkmgr_env_cov.sv │ │ │ │ │ ├── clkmgr_env_pkg.sv │ │ │ │ │ ├── clkmgr_if.sv │ │ │ │ │ ├── clkmgr_scoreboard.sv │ │ │ │ │ ├── clkmgr_virtual_sequencer.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── clkmgr_base_vseq.sv │ │ │ │ │ │ ├── clkmgr_clk_status_vseq.sv │ │ │ │ │ │ ├── clkmgr_common_vseq.sv │ │ │ │ │ │ ├── clkmgr_extclk_vseq.sv │ │ │ │ │ │ ├── clkmgr_frequency_timeout_vseq.sv │ │ │ │ │ │ ├── clkmgr_frequency_vseq.sv │ │ │ │ │ │ ├── clkmgr_peri_vseq.sv │ │ │ │ │ │ ├── clkmgr_regwen_vseq.sv │ │ │ │ │ │ ├── clkmgr_smoke_vseq.sv │ │ │ │ │ │ ├── clkmgr_stress_all_vseq.sv │ │ │ │ │ │ ├── clkmgr_trans_vseq.sv │ │ │ │ │ │ └── clkmgr_vseq_list.sv │ │ │ │ ├── sva │ │ │ │ │ ├── clkmgr_aon_cg_en_sva_if.sv │ │ │ │ │ ├── clkmgr_bind.sv │ │ │ │ │ ├── clkmgr_cg_en_sva_if.sv │ │ │ │ │ ├── clkmgr_div_sva_if.sv │ │ │ │ │ ├── clkmgr_extclk_sva_if.sv │ │ │ │ │ ├── clkmgr_gated_clock_sva_if.sv │ │ │ │ │ ├── clkmgr_lost_calib_ctrl_en_sva_if.sv │ │ │ │ │ ├── clkmgr_lost_calib_regwen_sva_if.sv │ │ │ │ │ ├── clkmgr_sec_cm_checker_assert.sv │ │ │ │ │ ├── clkmgr_sva.core │ │ │ │ │ ├── clkmgr_sva_ifs.core │ │ │ │ │ └── clkmgr_trans_sva_if.sv │ │ │ │ ├── tb.sv │ │ │ │ └── tests │ │ │ │ │ ├── clkmgr_base_test.sv │ │ │ │ │ ├── clkmgr_test.core │ │ │ │ │ └── clkmgr_test_pkg.sv │ │ │ ├── lint │ │ │ │ ├── clkmgr.vlt │ │ │ │ └── clkmgr.waiver │ │ │ └── rtl │ │ │ │ ├── clkmgr.sv │ │ │ │ ├── clkmgr_byp.sv │ │ │ │ ├── clkmgr_clk_status.sv │ │ │ │ ├── clkmgr_meas_chk.sv │ │ │ │ ├── clkmgr_pkg.sv │ │ │ │ ├── clkmgr_reg_pkg.sv │ │ │ │ ├── clkmgr_reg_top.sv │ │ │ │ ├── clkmgr_root_ctrl.sv │ │ │ │ └── clkmgr_trans.sv │ │ ├── flash_ctrl │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── flash_ctrl.hjson │ │ │ │ ├── flash_ctrl_sec_cm_testplan.hjson │ │ │ │ ├── flash_ctrl_testplan.hjson │ │ │ │ └── top_earlgrey_flash_ctrl.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── flash_abstraction.svg │ │ │ │ ├── flash_block_diagram.svg │ │ │ │ ├── flash_boundaries.svg │ │ │ │ ├── flash_integrity.svg │ │ │ │ ├── flash_partitions.svg │ │ │ │ ├── flash_protocol_controller.svg │ │ │ │ ├── flash_read_pipeline.svg │ │ │ │ ├── interfaces.md │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── registers.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ ├── cov │ │ │ │ │ ├── flash_ctrl_cov.core │ │ │ │ │ ├── flash_ctrl_cov.vRefine │ │ │ │ │ ├── flash_ctrl_cov_bind.sv │ │ │ │ │ └── flash_ctrl_phy_cov_if.sv │ │ │ │ ├── doc │ │ │ │ │ └── tb.svg │ │ │ │ ├── env │ │ │ │ │ ├── flash_ctrl_bkdr_util.core │ │ │ │ │ ├── flash_ctrl_bkdr_util.sv │ │ │ │ │ ├── flash_ctrl_bkdr_util_pkg.sv │ │ │ │ │ ├── flash_ctrl_dv_if.sv │ │ │ │ │ ├── flash_ctrl_eflash_ral_pkg.sv │ │ │ │ │ ├── flash_ctrl_env.core │ │ │ │ │ ├── flash_ctrl_env.sv │ │ │ │ │ ├── flash_ctrl_env_cfg.sv │ │ │ │ │ ├── flash_ctrl_env_cov.sv │ │ │ │ │ ├── flash_ctrl_env_pkg.sv │ │ │ │ │ ├── flash_ctrl_if.sv │ │ │ │ │ ├── flash_ctrl_mem_if.sv │ │ │ │ │ ├── flash_ctrl_otf_scoreboard.sv │ │ │ │ │ ├── flash_ctrl_scoreboard.sv │ │ │ │ │ ├── flash_ctrl_seq_cfg.sv │ │ │ │ │ ├── flash_ctrl_virtual_sequencer.sv │ │ │ │ │ ├── flash_mem_addr_attrs.sv │ │ │ │ │ ├── flash_otf_item.sv │ │ │ │ │ ├── flash_otf_mem_entry.sv │ │ │ │ │ ├── flash_otf_read_entry.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── flash_ctrl_access_after_disable_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_base_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_basic_rw_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_callback_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_common_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_config_regwen_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_connect_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_derr_detect_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_disable_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_erase_suspend_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_err_base_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_error_mp_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_error_prog_type_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_error_prog_win_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_fetch_code_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_filesystem_support_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_full_mem_access_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_host_addr_infection_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_host_ctrl_arb_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_host_dir_rd_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_hw_prog_rma_wipe_err_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_hw_read_seed_err_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_hw_rma_err_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_hw_rma_reset_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_hw_rma_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_hw_sec_otp_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_info_part_access_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_integrity_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_intr_rd_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_intr_wr_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_invalid_op_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_lcmgr_intg_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_legacy_base_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_mid_op_rst_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_mp_regions_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_otf_base_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_otp_reset_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_oversize_error_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_phy_ack_consistency_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_phy_arb_redun_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_phy_arb_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_phy_host_grant_err_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_prog_reset_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_rand_ops_base_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_rand_ops_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_rd_buff_evict_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_rd_ooo_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_rd_path_intg_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_re_evict_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_read_rnd_wd_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_read_word_sweep_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_ro_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_rw_evict_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_rw_rnd_wd_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_rw_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_serr_address_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_serr_counter_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_smoke_hw_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_smoke_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_stress_all_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_sw_op_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_vseq_list.sv │ │ │ │ │ │ ├── flash_ctrl_wo_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_wr_path_intg_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_write_rnd_wd_vseq.sv │ │ │ │ │ │ └── flash_ctrl_write_word_sweep_vseq.sv │ │ │ │ ├── flash_ctrl_base_sim_cfg.hjson │ │ │ │ ├── flash_ctrl_sim.core │ │ │ │ ├── flash_ctrl_sim_cfg.hjson │ │ │ │ ├── sva │ │ │ │ │ ├── flash_ctrl_bind.sv │ │ │ │ │ └── flash_ctrl_sva.core │ │ │ │ ├── tb │ │ │ │ │ └── tb.sv │ │ │ │ ├── tests │ │ │ │ │ ├── flash_ctrl_base_test.sv │ │ │ │ │ ├── flash_ctrl_test.core │ │ │ │ │ └── flash_ctrl_test_pkg.sv │ │ │ │ └── tools │ │ │ │ │ └── xcelium │ │ │ │ │ └── xfile │ │ │ ├── flash_ctrl.core │ │ │ ├── flash_ctrl_prim_reg_top.core │ │ │ ├── flash_ctrl_reg.core │ │ │ ├── flash_ctrl_top_specific_pkg.core │ │ │ ├── lint │ │ │ │ ├── flash_ctrl.vlt │ │ │ │ ├── flash_ctrl.waiver │ │ │ │ ├── flash_ctrl_top_specific_pkg.vlt │ │ │ │ └── flash_ctrl_top_specific_pkg.waiver │ │ │ └── rtl │ │ │ │ ├── flash_ctrl.sv │ │ │ │ ├── flash_ctrl_arb.sv │ │ │ │ ├── flash_ctrl_core_reg_top.sv │ │ │ │ ├── flash_ctrl_erase.sv │ │ │ │ ├── flash_ctrl_info_cfg.sv │ │ │ │ ├── flash_ctrl_lcmgr.sv │ │ │ │ ├── flash_ctrl_prim_reg_top.sv │ │ │ │ ├── flash_ctrl_prog.sv │ │ │ │ ├── flash_ctrl_rd.sv │ │ │ │ ├── flash_ctrl_reg_pkg.sv │ │ │ │ ├── flash_ctrl_region_cfg.sv │ │ │ │ ├── flash_ctrl_top_specific_pkg.sv │ │ │ │ ├── flash_mp.sv │ │ │ │ ├── flash_mp_data_region_sel.sv │ │ │ │ ├── flash_phy.sv │ │ │ │ ├── flash_phy_core.sv │ │ │ │ ├── flash_phy_erase.sv │ │ │ │ ├── flash_phy_pkg.sv │ │ │ │ ├── flash_phy_prog.sv │ │ │ │ ├── flash_phy_rd.sv │ │ │ │ ├── flash_phy_rd_buf_dep.sv │ │ │ │ ├── flash_phy_rd_buffers.sv │ │ │ │ └── flash_phy_scramble.sv │ │ ├── gpio │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── gpio.hjson │ │ │ │ ├── gpio_sec_cm_testplan.hjson │ │ │ │ ├── gpio_testplan.hjson │ │ │ │ └── top_earlgrey_gpio.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── gpio_blockdiagram.svg │ │ │ │ ├── gpio_output.svg │ │ │ │ ├── interfaces.md │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── registers.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ ├── cov │ │ │ │ │ └── gpio_cov_excl.el │ │ │ │ ├── doc │ │ │ │ │ └── tb.svg │ │ │ │ ├── env │ │ │ │ │ ├── gpio_env.core │ │ │ │ │ ├── gpio_env.sv │ │ │ │ │ ├── gpio_env_cfg.sv │ │ │ │ │ ├── gpio_env_cov.sv │ │ │ │ │ ├── gpio_env_pkg.sv │ │ │ │ │ ├── gpio_scoreboard.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── gpio_base_vseq.sv │ │ │ │ │ │ ├── gpio_common_vseq.sv │ │ │ │ │ │ ├── gpio_dout_din_regs_random_rw_vseq.sv │ │ │ │ │ │ ├── gpio_filter_stress_vseq.sv │ │ │ │ │ │ ├── gpio_full_random_vseq.sv │ │ │ │ │ │ ├── gpio_inp_prd_cnt_vseq.sv │ │ │ │ │ │ ├── gpio_intr_rand_pgm_vseq.sv │ │ │ │ │ │ ├── gpio_intr_with_filter_rand_intr_event_vseq.sv │ │ │ │ │ │ ├── gpio_rand_intr_trigger_vseq.sv │ │ │ │ │ │ ├── gpio_rand_straps_vseq.sv │ │ │ │ │ │ ├── gpio_random_dout_din_vseq.sv │ │ │ │ │ │ ├── gpio_random_long_reg_writes_reg_reads_vseq.sv │ │ │ │ │ │ ├── gpio_smoke_vseq.sv │ │ │ │ │ │ ├── gpio_stress_all_vseq.sv │ │ │ │ │ │ └── gpio_vseq_list.sv │ │ │ │ ├── gpio_sim.core │ │ │ │ ├── gpio_sim_cfg.hjson │ │ │ │ ├── interfaces │ │ │ │ │ ├── gpio_if.core │ │ │ │ │ └── gpio_straps_if.sv │ │ │ │ ├── sva │ │ │ │ │ ├── gpio_bind.sv │ │ │ │ │ └── gpio_sva.core │ │ │ │ ├── tb │ │ │ │ │ └── tb.sv │ │ │ │ └── tests │ │ │ │ │ ├── gpio_base_test.sv │ │ │ │ │ ├── gpio_test.core │ │ │ │ │ └── gpio_test_pkg.sv │ │ │ ├── gpio.core │ │ │ ├── lint │ │ │ │ ├── gpio.vlt │ │ │ │ └── gpio.waiver │ │ │ └── rtl │ │ │ │ ├── gpio.sv │ │ │ │ ├── gpio_pkg.sv │ │ │ │ ├── gpio_reg_pkg.sv │ │ │ │ └── gpio_reg_top.sv │ │ ├── otp_ctrl │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── dif_otp_ctrl.c.tpl.not_yet │ │ │ │ ├── dif_otp_ctrl.h.tpl.not_yet │ │ │ │ ├── dif_otp_ctrl_unittest.cc.tpl.not_yet │ │ │ │ ├── otp_ctrl.hjson │ │ │ │ ├── otp_ctrl_sec_cm_testplan.hjson │ │ │ │ ├── otp_ctrl_testplan.hjson │ │ │ │ └── top_earlgrey_otp_ctrl.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── interfaces.md │ │ │ │ ├── otp_ctrl_behavioral_model.svg │ │ │ │ ├── otp_ctrl_blockdiag.svg │ │ │ │ ├── otp_ctrl_buf_part_fsm.svg │ │ │ │ ├── otp_ctrl_dai_fsm.svg │ │ │ │ ├── otp_ctrl_digest_mechanism.svg │ │ │ │ ├── otp_ctrl_digests.md │ │ │ │ ├── otp_ctrl_field_descriptions.md │ │ │ │ ├── otp_ctrl_kdi_fsm.svg │ │ │ │ ├── otp_ctrl_key_req_ack.svg │ │ │ │ ├── otp_ctrl_lci_fsm.svg │ │ │ │ ├── otp_ctrl_mmap.md │ │ │ │ ├── otp_ctrl_overview.svg │ │ │ │ ├── otp_ctrl_partitions.md │ │ │ │ ├── otp_ctrl_prim_otp.svg │ │ │ │ ├── otp_ctrl_unbuf_part_fsm.svg │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── registers.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ ├── cov │ │ │ │ │ ├── otp_ctrl_cov.core │ │ │ │ │ ├── otp_ctrl_cov_bind.sv │ │ │ │ │ ├── otp_ctrl_cov_fsm_unr_excl.el │ │ │ │ │ ├── otp_ctrl_cov_if.sv │ │ │ │ │ ├── otp_ctrl_cov_unr_excl.el │ │ │ │ │ └── otp_ctrl_cover.cfg │ │ │ │ ├── doc │ │ │ │ │ └── tb.svg │ │ │ │ ├── env │ │ │ │ │ ├── otp_ctrl_ast_inputs_cfg.sv │ │ │ │ │ ├── otp_ctrl_env.core │ │ │ │ │ ├── otp_ctrl_env.sv │ │ │ │ │ ├── otp_ctrl_env_cfg.sv │ │ │ │ │ ├── otp_ctrl_env_cov.sv │ │ │ │ │ ├── otp_ctrl_env_pkg.sv │ │ │ │ │ ├── otp_ctrl_if.sv │ │ │ │ │ ├── otp_ctrl_mem_bkdr_util.core │ │ │ │ │ ├── otp_ctrl_mem_bkdr_util_pkg.sv │ │ │ │ │ ├── otp_ctrl_scoreboard.sv │ │ │ │ │ ├── otp_ctrl_virtual_sequencer.sv │ │ │ │ │ ├── otp_scrambler_pkg.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── otp_ctrl_background_chks_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_base_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_callback_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_check_fail_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_common_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_dai_errs_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_dai_lock_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_init_fail_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_low_freq_read_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_macro_errs_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_parallel_base_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_parallel_key_req_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_parallel_lc_esc_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_parallel_lc_req_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_partition_walk_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_regwen_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_smoke_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_stress_all_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_test_access_vseq.sv │ │ │ │ │ │ ├── otp_ctrl_vseq_list.sv │ │ │ │ │ │ └── otp_ctrl_wake_up_vseq.sv │ │ │ │ ├── otp_ctrl_sim.core │ │ │ │ ├── otp_ctrl_sim_cfg.hjson │ │ │ │ ├── sva │ │ │ │ │ ├── otp_ctrl_bind.sv │ │ │ │ │ └── otp_ctrl_sva.core │ │ │ │ ├── tb.sv │ │ │ │ └── tests │ │ │ │ │ ├── otp_ctrl_base_test.sv │ │ │ │ │ ├── otp_ctrl_test.core │ │ │ │ │ └── otp_ctrl_test_pkg.sv │ │ │ ├── lint │ │ │ │ ├── otp_ctrl.vbl │ │ │ │ ├── otp_ctrl.vlt │ │ │ │ ├── otp_ctrl.waiver │ │ │ │ ├── otp_ctrl_top_specific_pkg.vbl │ │ │ │ ├── otp_ctrl_top_specific_pkg.vlt │ │ │ │ └── otp_ctrl_top_specific_pkg.waiver │ │ │ ├── otp_ctrl.core │ │ │ ├── otp_ctrl_macro_pkg.core │ │ │ ├── otp_ctrl_top_specific_pkg.core │ │ │ ├── rtl │ │ │ │ ├── otp_ctrl.sv │ │ │ │ ├── otp_ctrl_core_reg_top.sv │ │ │ │ ├── otp_ctrl_dai.sv │ │ │ │ ├── otp_ctrl_ecc_reg.sv │ │ │ │ ├── otp_ctrl_kdi.sv │ │ │ │ ├── otp_ctrl_lci.sv │ │ │ │ ├── otp_ctrl_lfsr_timer.sv │ │ │ │ ├── otp_ctrl_macro_pkg.sv │ │ │ │ ├── otp_ctrl_part_buf.sv │ │ │ │ ├── otp_ctrl_part_pkg.sv │ │ │ │ ├── otp_ctrl_part_unbuf.sv │ │ │ │ ├── otp_ctrl_reg_pkg.sv │ │ │ │ ├── otp_ctrl_scrmbl.sv │ │ │ │ ├── otp_ctrl_token_const.sv │ │ │ │ └── otp_ctrl_top_specific_pkg.sv │ │ │ ├── syn │ │ │ │ ├── constraints.sdc │ │ │ │ ├── otp_ctrl_gtech_syn_cfg.hjson │ │ │ │ ├── otp_ctrl_syn_cfg.hjson │ │ │ │ └── post_elab_gtech.tcl │ │ │ └── util │ │ │ │ ├── BUILD.bazel │ │ │ │ ├── dt.py │ │ │ │ └── ipconfig.py │ │ ├── pinmux │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── pinmux.hjson │ │ │ │ ├── pinmux_fpv_testplan.hjson │ │ │ │ ├── pinmux_sec_cm_testplan.hjson │ │ │ │ └── top_earlgrey_pinmux.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── dv │ │ │ │ │ ├── README.md │ │ │ │ │ └── fpv.svg │ │ │ │ ├── generic_pad_wrapper.svg │ │ │ │ ├── interfaces.md │ │ │ │ ├── pinmux_muxing_matrix.svg │ │ │ │ ├── pinmux_overview_block_diagram.svg │ │ │ │ ├── pinout_asic.md │ │ │ │ ├── pinout_cw310.md │ │ │ │ ├── pinout_cw340.md │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── registers.md │ │ │ │ ├── targets.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── fpv │ │ │ │ ├── pinmux_chip_expected_failure.hjson │ │ │ │ ├── pinmux_chip_fpv.core │ │ │ │ ├── pinmux_common_fpv.core │ │ │ │ ├── pinmux_expected_failure.hjson │ │ │ │ ├── pinmux_fpv.core │ │ │ │ ├── tb │ │ │ │ │ ├── pinmux_bind_fpv.sv │ │ │ │ │ ├── pinmux_chip_tb.sv │ │ │ │ │ └── pinmux_tb.sv │ │ │ │ └── vip │ │ │ │ │ └── pinmux_assert_fpv.sv │ │ │ ├── lint │ │ │ │ ├── pinmux.vlt │ │ │ │ └── pinmux.waiver │ │ │ ├── pinmux.core │ │ │ ├── pinmux_pkg.core │ │ │ ├── pinmux_reg.core │ │ │ ├── rtl │ │ │ │ ├── pinmux.sv │ │ │ │ ├── pinmux_jtag_breakout.sv │ │ │ │ ├── pinmux_jtag_buf.sv │ │ │ │ ├── pinmux_pkg.sv │ │ │ │ ├── pinmux_reg_pkg.sv │ │ │ │ ├── pinmux_reg_top.sv │ │ │ │ ├── pinmux_strap_sampling.sv │ │ │ │ └── pinmux_wkup.sv │ │ │ └── syn │ │ │ │ ├── constraints.sdc │ │ │ │ └── pinmux_syn_cfg.hjson │ │ ├── pwm │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── pwm.hjson │ │ │ │ ├── pwm_sec_cm_testplan.hjson │ │ │ │ ├── pwm_testplan.hjson │ │ │ │ └── top_earlgrey_pwm.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── interfaces.md │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── pwm_block_diagram.svg │ │ │ │ ├── registers.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ ├── cov │ │ │ │ │ ├── cover.ccf │ │ │ │ │ ├── pwm_unr_excl.vRefine │ │ │ │ │ └── toggle.exclude │ │ │ │ ├── doc │ │ │ │ │ └── tb.svg │ │ │ │ ├── env │ │ │ │ │ ├── pwm_env.core │ │ │ │ │ ├── pwm_env.sv │ │ │ │ │ ├── pwm_env_cfg.sv │ │ │ │ │ ├── pwm_env_cov.sv │ │ │ │ │ ├── pwm_env_pkg.sv │ │ │ │ │ ├── pwm_scoreboard.sv │ │ │ │ │ ├── pwm_virtual_sequencer.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── pwm_base_vseq.sv │ │ │ │ │ │ ├── pwm_common_vseq.sv │ │ │ │ │ │ ├── pwm_heartbeat_wrap_vseq.sv │ │ │ │ │ │ ├── pwm_perf_vseq.sv │ │ │ │ │ │ ├── pwm_phase_vseq.sv │ │ │ │ │ │ ├── pwm_rand_output_vseq.sv │ │ │ │ │ │ ├── pwm_regwen_vseq.sv │ │ │ │ │ │ ├── pwm_smoke_vseq.sv │ │ │ │ │ │ ├── pwm_stress_all_vseq.sv │ │ │ │ │ │ └── pwm_vseq_list.sv │ │ │ │ ├── pwm_sim.core │ │ │ │ ├── pwm_sim_cfg.hjson │ │ │ │ ├── sva │ │ │ │ │ ├── pwm_bind.sv │ │ │ │ │ └── pwm_sva.core │ │ │ │ ├── tb.sv │ │ │ │ └── tests │ │ │ │ │ ├── pwm_base_test.sv │ │ │ │ │ ├── pwm_test.core │ │ │ │ │ └── pwm_test_pkg.sv │ │ │ ├── lint │ │ │ │ ├── pwm.vlt │ │ │ │ └── pwm.waiver │ │ │ ├── pwm.core │ │ │ └── rtl │ │ │ │ ├── pwm.sv │ │ │ │ ├── pwm_chan.sv │ │ │ │ ├── pwm_core.sv │ │ │ │ ├── pwm_reg_pkg.sv │ │ │ │ └── pwm_reg_top.sv │ │ ├── pwrmgr │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── pwrmgr.hjson │ │ │ │ ├── pwrmgr_sec_cm_testplan.hjson │ │ │ │ ├── pwrmgr_testplan.hjson │ │ │ │ └── top_earlgrey_pwrmgr.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── interfaces.md │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── pwrmgr_connectivity.svg │ │ │ │ ├── pwrmgr_fsms.svg │ │ │ │ ├── registers.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ ├── cov │ │ │ │ │ ├── pwrmgr_cov_bind.sv │ │ │ │ │ ├── pwrmgr_cov_manual_excl.el │ │ │ │ │ └── pwrmgr_tgl_excl.cfg │ │ │ │ ├── doc │ │ │ │ │ └── tb.svg │ │ │ │ ├── env │ │ │ │ │ ├── pwrmgr_env.core │ │ │ │ │ ├── pwrmgr_env.sv │ │ │ │ │ ├── pwrmgr_env_cfg.sv │ │ │ │ │ ├── pwrmgr_env_cov.sv │ │ │ │ │ ├── pwrmgr_env_pkg.sv │ │ │ │ │ ├── pwrmgr_if.sv │ │ │ │ │ ├── pwrmgr_scoreboard.sv │ │ │ │ │ ├── pwrmgr_virtual_sequencer.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── pwrmgr_aborted_low_power_vseq.sv │ │ │ │ │ │ ├── pwrmgr_base_vseq.sv │ │ │ │ │ │ ├── pwrmgr_common_vseq.sv │ │ │ │ │ │ ├── pwrmgr_disable_rom_integrity_check_vseq.sv │ │ │ │ │ │ ├── pwrmgr_esc_clk_rst_malfunc_vseq.sv │ │ │ │ │ │ ├── pwrmgr_escalation_timeout_vseq.sv │ │ │ │ │ │ ├── pwrmgr_glitch_vseq.sv │ │ │ │ │ │ ├── pwrmgr_global_esc_vseq.sv │ │ │ │ │ │ ├── pwrmgr_lowpower_invalid_vseq.sv │ │ │ │ │ │ ├── pwrmgr_lowpower_wakeup_race_vseq.sv │ │ │ │ │ │ ├── pwrmgr_repeat_wakeup_reset_vseq.sv │ │ │ │ │ │ ├── pwrmgr_reset_invalid_vseq.sv │ │ │ │ │ │ ├── pwrmgr_reset_vseq.sv │ │ │ │ │ │ ├── pwrmgr_sec_cm_ctrl_config_regwen_vseq.sv │ │ │ │ │ │ ├── pwrmgr_smoke_vseq.sv │ │ │ │ │ │ ├── pwrmgr_stress_all_vseq.sv │ │ │ │ │ │ ├── pwrmgr_sw_reset_vseq.sv │ │ │ │ │ │ ├── pwrmgr_vseq_list.sv │ │ │ │ │ │ ├── pwrmgr_wakeup_reset_vseq.sv │ │ │ │ │ │ └── pwrmgr_wakeup_vseq.sv │ │ │ │ ├── pwrmgr_sim.core │ │ │ │ ├── pwrmgr_sim_cfg.hjson │ │ │ │ ├── sva │ │ │ │ │ ├── pwrmgr_ast_sva_if.sv │ │ │ │ │ ├── pwrmgr_bind.sv │ │ │ │ │ ├── pwrmgr_clock_enables_sva_if.sv │ │ │ │ │ ├── pwrmgr_rstreqs_sva_if.sv │ │ │ │ │ ├── pwrmgr_sec_cm_checker_assert.sv │ │ │ │ │ ├── pwrmgr_sva.core │ │ │ │ │ ├── pwrmgr_unit_only_bind.sv │ │ │ │ │ └── pwrmgr_unit_only_sva.core │ │ │ │ ├── tb.sv │ │ │ │ └── tests │ │ │ │ │ ├── pwrmgr_base_test.sv │ │ │ │ │ ├── pwrmgr_test.core │ │ │ │ │ └── pwrmgr_test_pkg.sv │ │ │ ├── lint │ │ │ │ ├── pwrmgr.vlt │ │ │ │ ├── pwrmgr.waiver │ │ │ │ └── pwrmgr_pkg.vlt │ │ │ ├── pwrmgr.core │ │ │ ├── pwrmgr_pkg.core │ │ │ ├── pwrmgr_reg.core │ │ │ ├── rtl │ │ │ │ ├── pwrmgr.sv │ │ │ │ ├── pwrmgr_cdc.sv │ │ │ │ ├── pwrmgr_cdc_pulse.sv │ │ │ │ ├── pwrmgr_fsm.sv │ │ │ │ ├── pwrmgr_pkg.sv │ │ │ │ ├── pwrmgr_reg_pkg.sv │ │ │ │ ├── pwrmgr_reg_top.sv │ │ │ │ ├── pwrmgr_slow_fsm.sv │ │ │ │ └── pwrmgr_wake_info.sv │ │ │ └── util │ │ │ │ └── reg_pwrmgr.py │ │ ├── rstmgr │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── rstmgr.cfg.example.hjson │ │ │ │ ├── rstmgr.hjson │ │ │ │ ├── rstmgr_sec_cm_testplan.hjson │ │ │ │ ├── rstmgr_testplan.hjson │ │ │ │ └── top_earlgrey_rstmgr.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── interfaces.md │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── registers.md │ │ │ │ ├── reset_topology.svg │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ ├── cov │ │ │ │ │ ├── rstmgr_cov_bind.sv │ │ │ │ │ ├── rstmgr_cover.cfg │ │ │ │ │ ├── rstmgr_tgl_excl.cfg │ │ │ │ │ └── rstmgr_unr_excl.el │ │ │ │ ├── doc │ │ │ │ │ └── tb.svg │ │ │ │ ├── env │ │ │ │ │ ├── rstmgr_env.core │ │ │ │ │ ├── rstmgr_env.sv │ │ │ │ │ ├── rstmgr_env_cfg.sv │ │ │ │ │ ├── rstmgr_env_cov.sv │ │ │ │ │ ├── rstmgr_env_pkg.sv │ │ │ │ │ ├── rstmgr_if.sv │ │ │ │ │ ├── rstmgr_scoreboard.sv │ │ │ │ │ ├── rstmgr_virtual_sequencer.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── rstmgr_base_vseq.sv │ │ │ │ │ │ ├── rstmgr_common_vseq.sv │ │ │ │ │ │ ├── rstmgr_leaf_rst_cnsty_vseq.sv │ │ │ │ │ │ ├── rstmgr_leaf_rst_shadow_attack_vseq.sv │ │ │ │ │ │ ├── rstmgr_por_stretcher_vseq.sv │ │ │ │ │ │ ├── rstmgr_reset_vseq.sv │ │ │ │ │ │ ├── rstmgr_sec_cm_scan_intersig_mubi_vseq.sv │ │ │ │ │ │ ├── rstmgr_smoke_vseq.sv │ │ │ │ │ │ ├── rstmgr_stress_all_vseq.sv │ │ │ │ │ │ ├── rstmgr_sw_rst_reset_race_vseq.sv │ │ │ │ │ │ ├── rstmgr_sw_rst_vseq.sv │ │ │ │ │ │ └── rstmgr_vseq_list.sv │ │ │ │ ├── rstmgr_cnsty_chk │ │ │ │ │ ├── cov_manual_excl.el │ │ │ │ │ ├── cov_unr_excl.el │ │ │ │ │ ├── data │ │ │ │ │ │ └── rstmgr_cnsty_chk_testplan.hjson │ │ │ │ │ ├── rstmgr_cnsty_chk_sim.core │ │ │ │ │ ├── rstmgr_cnsty_chk_sim_cfg.hjson │ │ │ │ │ └── tb.sv │ │ │ │ ├── rstmgr_sim.core │ │ │ │ ├── rstmgr_sim_cfg.hjson │ │ │ │ ├── sva │ │ │ │ │ ├── rstmgr_attrs_sva_if.sv │ │ │ │ │ ├── rstmgr_bind.sv │ │ │ │ │ ├── rstmgr_cascading_sva_if.sv │ │ │ │ │ ├── rstmgr_rst_en_track_sva_if.sv │ │ │ │ │ ├── rstmgr_sva.core │ │ │ │ │ ├── rstmgr_sva_ifs.core │ │ │ │ │ └── rstmgr_sw_rst_sva_if.sv │ │ │ │ ├── tb.sv │ │ │ │ └── tests │ │ │ │ │ ├── rstmgr_base_test.sv │ │ │ │ │ ├── rstmgr_test.core │ │ │ │ │ └── rstmgr_test_pkg.sv │ │ │ ├── lint │ │ │ │ ├── rstmgr.vlt │ │ │ │ └── rstmgr.waiver │ │ │ ├── rstmgr.core │ │ │ ├── rstmgr_cnsty_chk.core │ │ │ ├── rstmgr_pkg.core │ │ │ ├── rstmgr_reg.core │ │ │ └── rtl │ │ │ │ ├── rstmgr.sv │ │ │ │ ├── rstmgr_cnsty_chk.sv │ │ │ │ ├── rstmgr_crash_info.sv │ │ │ │ ├── rstmgr_ctrl.sv │ │ │ │ ├── rstmgr_leaf_rst.sv │ │ │ │ ├── rstmgr_pkg.sv │ │ │ │ ├── rstmgr_por.sv │ │ │ │ ├── rstmgr_reg_pkg.sv │ │ │ │ └── rstmgr_reg_top.sv │ │ ├── rv_core_ibex │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── rv_core_ibex.hjson │ │ │ │ ├── rv_core_ibex_sec_cm_testplan.hjson │ │ │ │ ├── rv_core_ibex_testplan.hjson │ │ │ │ └── top_earlgrey_rv_core_ibex.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── boot-rom-patching.md │ │ │ │ ├── building-blocks.svg │ │ │ │ ├── checklist.md │ │ │ │ ├── interfaces.md │ │ │ │ ├── otp-patch-layout.svg │ │ │ │ ├── patch-match.svg │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── redirection-example-1.svg │ │ │ │ ├── redirection-example-2.svg │ │ │ │ ├── redirection-example.svg │ │ │ │ ├── registers.md │ │ │ │ ├── rom-boot-flow.svg │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ └── sva │ │ │ │ │ ├── rv_core_ibex_bind.sv │ │ │ │ │ └── rv_core_ibex_sva.core │ │ │ ├── lint │ │ │ │ ├── rv_core_ibex.vbl │ │ │ │ ├── rv_core_ibex.vlt │ │ │ │ └── rv_core_ibex.waiver │ │ │ ├── rtl │ │ │ │ ├── rv_core_ibex.sv │ │ │ │ ├── rv_core_ibex_addr_trans.sv │ │ │ │ ├── rv_core_ibex_cfg_reg_top.sv │ │ │ │ ├── rv_core_ibex_peri.sv │ │ │ │ └── rv_core_ibex_reg_pkg.sv │ │ │ ├── rv_core_ibex.core │ │ │ └── syn │ │ │ │ ├── constraints.sdc │ │ │ │ ├── post_elab_gtech.tcl │ │ │ │ ├── rv_core_ibex_gtech_syn_cfg.hjson │ │ │ │ └── rv_core_ibex_syn_cfg.hjson │ │ └── rv_plic │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── rv_plic.hjson │ │ │ ├── rv_plic_fpv_testplan.hjson │ │ │ ├── rv_plic_sec_cm_testplan.hjson │ │ │ └── top_earlgrey_rv_plic.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ ├── block_diagram.svg │ │ │ ├── checklist.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ └── fpv.svg │ │ │ ├── programmers_guide.md │ │ │ └── theory_of_operation.md │ │ │ ├── fpv │ │ │ ├── rv_plic_expected_failure.hjson │ │ │ ├── rv_plic_fpv.core │ │ │ ├── tb │ │ │ │ ├── coverage.tcl │ │ │ │ ├── rv_plic_bind_fpv.sv │ │ │ │ └── rv_plic_tb.sv │ │ │ └── vip │ │ │ │ └── rv_plic_assert_fpv.sv │ │ │ ├── lint │ │ │ ├── rv_plic.vlt │ │ │ └── rv_plic.waiver │ │ │ ├── rtl │ │ │ ├── rv_plic.sv │ │ │ ├── rv_plic_gateway.sv │ │ │ ├── rv_plic_reg_pkg.sv │ │ │ ├── rv_plic_reg_top.sv │ │ │ └── rv_plic_target.sv │ │ │ ├── rv_plic.core │ │ │ └── rv_plic_component.core │ ├── jtag_id_pkg.core │ ├── lint │ │ ├── chip_earlgrey_asic.waiver │ │ ├── chip_earlgrey_cw310.waiver │ │ ├── padring.waiver │ │ ├── top_earlgrey.vbl │ │ ├── top_earlgrey.vlt │ │ ├── top_earlgrey.waiver │ │ ├── top_earlgrey_dv_lint_cfgs.hjson │ │ ├── top_earlgrey_fpga_lint_cfgs.hjson │ │ ├── top_earlgrey_fpv_lint_cfgs.hjson │ │ ├── top_earlgrey_lint_cfgs.hjson │ │ ├── top_earlgrey_pkg.vbl │ │ ├── top_earlgrey_pkg.vlt │ │ └── top_earlgrey_pkg.waiver │ ├── padring.core │ ├── physical_pads.core │ ├── rdc │ │ ├── chip_earlgrey_asic.env │ │ ├── chip_earlgrey_asic_rdc_cfg.hjson │ │ ├── chip_earlgrey_asic_scenario.tcl │ │ ├── rdc_waivers.spi_device.tcl │ │ └── rdc_waivers.tcl │ ├── rtl │ │ ├── autogen │ │ │ ├── chip_earlgrey_asic.sv │ │ │ ├── chip_earlgrey_cw310.sv │ │ │ ├── chip_earlgrey_cw340.sv │ │ │ ├── testing │ │ │ │ ├── lc_ctrl_token_pkg.sv │ │ │ │ ├── top_earlgrey_rnd_cnst_pkg.sv │ │ │ │ ├── top_earlgrey_rnd_cnst_pkg.vbl │ │ │ │ ├── top_earlgrey_testing_lc_ctrl_token_pkg.core │ │ │ │ └── top_earlgrey_testing_rnd_cnst_pkg.core │ │ │ ├── top_earlgrey.sv │ │ │ ├── top_earlgrey_pkg.sv │ │ │ ├── top_earlgrey_racl_pkg.sv │ │ │ └── top_racl_pkg.sv │ │ ├── chip_earlgrey_verilator.sv │ │ ├── clkgen_xil7series.sv │ │ ├── clkgen_xil_ultrascale.sv │ │ ├── ibex_pmp_reset_pkg.sv │ │ ├── jtag_id_pkg.sv │ │ ├── padring.sv │ │ ├── physical_pads.sv │ │ ├── prim_xilinx_pkg.sv │ │ ├── scan_role_pkg.sv │ │ ├── top_pkg.sv │ │ └── usr_access_xil7series.sv │ ├── scan_role_pkg.core │ ├── sw │ │ ├── BUILD │ │ ├── autogen │ │ │ ├── .clang-format │ │ │ ├── BUILD │ │ │ ├── chip │ │ │ │ ├── BUILD │ │ │ │ ├── mod.rs │ │ │ │ └── top_earlgrey.rs │ │ │ ├── tests │ │ │ │ ├── BUILD │ │ │ │ ├── alert_test.c │ │ │ │ └── plic_all_irqs_test.c │ │ │ ├── top_earlgrey.c │ │ │ ├── top_earlgrey.h │ │ │ ├── top_earlgrey_memory.h │ │ │ └── top_earlgrey_memory.ld │ │ ├── device │ │ │ ├── BUILD │ │ │ └── silicon_creator │ │ │ │ ├── BUILD │ │ │ │ └── lib │ │ │ │ └── otbn_boot_services.c │ │ └── dt │ │ │ ├── BUILD │ │ │ ├── fpga_cw310.c │ │ │ ├── fpga_cw340.c │ │ │ ├── silicon.c │ │ │ ├── sim_dv.c │ │ │ ├── sim_qemu.c │ │ │ └── sim_verilator.c │ ├── syn │ │ ├── chip_earlgrey_asic.sdc │ │ ├── chip_earlgrey_asic_check_only.sdc │ │ ├── chip_earlgrey_asic_elab_syn_cfg.hjson │ │ ├── chip_earlgrey_asic_nonzero_upf_vals.tcl │ │ ├── chip_earlgrey_asic_syn_cfg.hjson │ │ ├── ot.sdc_setup.tcl │ │ ├── post_elab_gtech.tcl │ │ ├── top_earlgrey_batch_syn_cfg.hjson │ │ ├── top_earlgrey_gtech_batch_syn_cfg.hjson │ │ └── top_earlgrey_gtech_syn_cfg.hjson │ ├── templates │ │ ├── chiplevel.sv.tpl │ │ └── toplevel.sv.tpl │ ├── top_earlgrey.core │ ├── top_earlgrey_pkg.core │ ├── top_earlgrey_racl_pkg.core │ ├── top_pkg.core │ └── util │ │ ├── opentitan_earlgrey_usbdev_expected-uart │ │ ├── opentitan_earlgrey_usbdev_expected-usb │ │ ├── opentitan_earlgrey_usbdev_pin_config_sim.sh │ │ ├── vivado_hook_init_design_post.tcl │ │ ├── vivado_hook_opt_design_post.tcl │ │ ├── vivado_hook_synth_design_pre.tcl │ │ ├── vivado_hook_write_bitstream_pre.tcl │ │ └── vivado_setup_hooks.tcl ├── top_englishbreakfast │ ├── BUILD │ ├── README.md │ ├── bitstream │ │ └── BUILD │ ├── chip_englishbreakfast_cw305.core │ ├── clkgen_xil7series.core │ ├── data │ │ ├── autogen │ │ │ ├── BUILD │ │ │ ├── defs.bzl │ │ │ ├── outgoing_alerts_englishbreakfast.hjson │ │ │ ├── top_englishbreakfast.gen.hjson │ │ │ └── top_englishbreakfast.secrets.testing.gen.hjson │ │ ├── clocks.xdc │ │ ├── pins_cw305.xdc │ │ ├── top_englishbreakfast.hjson │ │ ├── top_englishbreakfast_seed.testing.hjson │ │ ├── xbar_main.hjson │ │ └── xbar_peri.hjson │ ├── defs.bzl │ ├── doc │ │ └── memory_map.md │ ├── dv │ │ ├── autogen │ │ │ ├── rstmgr_tgl_excl.cfg │ │ │ ├── tb__xbar_connect.sv │ │ │ ├── xbar_env_pkg__params.sv │ │ │ └── xbar_tgl_excl.cfg │ │ ├── env │ │ │ └── autogen │ │ │ │ └── chip_env_pkg__params.sv │ │ └── verilator │ │ │ ├── BUILD │ │ │ ├── chip_sim.core │ │ │ ├── chip_sim_tb.cc │ │ │ ├── chip_sim_tb.sv │ │ │ └── verilator_sim_cfg.hjson │ ├── ip │ │ ├── BUILD │ │ ├── ast │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── ast.core │ │ │ ├── ast_pkg.core │ │ │ ├── ast_regs.html │ │ │ ├── data │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ └── rtl │ │ │ │ ├── adc.sv │ │ │ │ ├── adc_ana.sv │ │ │ │ ├── aon_clk.sv │ │ │ │ ├── aon_osc.sv │ │ │ │ ├── ast.sv │ │ │ │ ├── ast_alert.sv │ │ │ │ ├── ast_bhv_pkg.sv │ │ │ │ ├── ast_clks_byp.sv │ │ │ │ ├── ast_dft.sv │ │ │ │ ├── ast_entropy.sv │ │ │ │ ├── ast_pkg.sv │ │ │ │ ├── ast_pulse_sync.sv │ │ │ │ ├── ast_reg_pkg.sv │ │ │ │ ├── ast_reg_top.sv │ │ │ │ ├── dev_entropy.sv │ │ │ │ ├── gfr_clk_mux2.sv │ │ │ │ ├── io_clk.sv │ │ │ │ ├── io_osc.sv │ │ │ │ ├── rglts_pdm_3p3v.sv │ │ │ │ ├── rng.sv │ │ │ │ ├── sys_clk.sv │ │ │ │ ├── sys_osc.sv │ │ │ │ ├── usb_clk.sv │ │ │ │ ├── usb_osc.sv │ │ │ │ ├── vcaon_pgd.sv │ │ │ │ ├── vcc_pgd.sv │ │ │ │ ├── vcmain_pgd.sv │ │ │ │ └── vio_pgd.sv │ │ ├── sensor_ctrl │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ └── doc │ │ ├── xbar_main │ │ │ ├── BUILD │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ └── autogen │ │ │ │ │ ├── xbar_main.gen.hjson │ │ │ │ │ └── xbar_main.hjson │ │ │ ├── dv │ │ │ │ └── autogen │ │ │ │ │ ├── tb__xbar_connect.sv │ │ │ │ │ ├── xbar_cov_excl.el │ │ │ │ │ ├── xbar_cover.cfg │ │ │ │ │ ├── xbar_env_pkg__params.sv │ │ │ │ │ ├── xbar_main_bind.core │ │ │ │ │ ├── xbar_main_bind.sv │ │ │ │ │ ├── xbar_main_sim.core │ │ │ │ │ └── xbar_main_sim_cfg.hjson │ │ │ ├── rtl │ │ │ │ └── autogen │ │ │ │ │ ├── tl_main_pkg.sv │ │ │ │ │ └── xbar_main.sv │ │ │ └── xbar_main.core │ │ └── xbar_peri │ │ │ ├── BUILD │ │ │ ├── data │ │ │ ├── BUILD │ │ │ └── autogen │ │ │ │ ├── xbar_peri.gen.hjson │ │ │ │ └── xbar_peri.hjson │ │ │ ├── dv │ │ │ └── autogen │ │ │ │ ├── tb__xbar_connect.sv │ │ │ │ ├── xbar_cov_excl.el │ │ │ │ ├── xbar_cover.cfg │ │ │ │ ├── xbar_env_pkg__params.sv │ │ │ │ ├── xbar_peri_bind.core │ │ │ │ ├── xbar_peri_bind.sv │ │ │ │ ├── xbar_peri_sim.core │ │ │ │ └── xbar_peri_sim_cfg.hjson │ │ │ ├── rtl │ │ │ └── autogen │ │ │ │ ├── tl_peri_pkg.sv │ │ │ │ └── xbar_peri.sv │ │ │ └── xbar_peri.core │ ├── ip_autogen │ │ ├── clkmgr │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── clkmgr.core │ │ │ ├── clkmgr_pkg.core │ │ │ ├── clkmgr_reg.core │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── clkmgr.hjson │ │ │ │ ├── clkmgr_sec_cm_testplan.hjson │ │ │ │ ├── clkmgr_testplan.hjson │ │ │ │ └── top_englishbreakfast_clkmgr.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── clkmgr_block_diagram.svg │ │ │ │ ├── clkmgr_rst_domain.svg │ │ │ │ ├── example_chip_partition.svg │ │ │ │ ├── interfaces.md │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── registers.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ ├── clkmgr_sim.core │ │ │ │ ├── clkmgr_sim_cfg.hjson │ │ │ │ ├── cov │ │ │ │ │ ├── clkmgr_cov_bind.sv │ │ │ │ │ ├── clkmgr_cov_manual_excl.el │ │ │ │ │ ├── clkmgr_cov_unr_excl.el │ │ │ │ │ └── clkmgr_tgl_excl.cfg │ │ │ │ ├── doc │ │ │ │ │ └── tb.svg │ │ │ │ ├── env │ │ │ │ │ ├── clkmgr_csrs_if.sv │ │ │ │ │ ├── clkmgr_env.core │ │ │ │ │ ├── clkmgr_env.sv │ │ │ │ │ ├── clkmgr_env_cfg.sv │ │ │ │ │ ├── clkmgr_env_cov.sv │ │ │ │ │ ├── clkmgr_env_pkg.sv │ │ │ │ │ ├── clkmgr_if.sv │ │ │ │ │ ├── clkmgr_scoreboard.sv │ │ │ │ │ ├── clkmgr_virtual_sequencer.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── clkmgr_base_vseq.sv │ │ │ │ │ │ ├── clkmgr_clk_status_vseq.sv │ │ │ │ │ │ ├── clkmgr_common_vseq.sv │ │ │ │ │ │ ├── clkmgr_extclk_vseq.sv │ │ │ │ │ │ ├── clkmgr_frequency_timeout_vseq.sv │ │ │ │ │ │ ├── clkmgr_frequency_vseq.sv │ │ │ │ │ │ ├── clkmgr_peri_vseq.sv │ │ │ │ │ │ ├── clkmgr_regwen_vseq.sv │ │ │ │ │ │ ├── clkmgr_smoke_vseq.sv │ │ │ │ │ │ ├── clkmgr_stress_all_vseq.sv │ │ │ │ │ │ ├── clkmgr_trans_vseq.sv │ │ │ │ │ │ └── clkmgr_vseq_list.sv │ │ │ │ ├── sva │ │ │ │ │ ├── clkmgr_aon_cg_en_sva_if.sv │ │ │ │ │ ├── clkmgr_bind.sv │ │ │ │ │ ├── clkmgr_cg_en_sva_if.sv │ │ │ │ │ ├── clkmgr_div_sva_if.sv │ │ │ │ │ ├── clkmgr_extclk_sva_if.sv │ │ │ │ │ ├── clkmgr_gated_clock_sva_if.sv │ │ │ │ │ ├── clkmgr_lost_calib_ctrl_en_sva_if.sv │ │ │ │ │ ├── clkmgr_lost_calib_regwen_sva_if.sv │ │ │ │ │ ├── clkmgr_sec_cm_checker_assert.sv │ │ │ │ │ ├── clkmgr_sva.core │ │ │ │ │ ├── clkmgr_sva_ifs.core │ │ │ │ │ └── clkmgr_trans_sva_if.sv │ │ │ │ ├── tb.sv │ │ │ │ └── tests │ │ │ │ │ ├── clkmgr_base_test.sv │ │ │ │ │ ├── clkmgr_test.core │ │ │ │ │ └── clkmgr_test_pkg.sv │ │ │ ├── lint │ │ │ │ ├── clkmgr.vlt │ │ │ │ └── clkmgr.waiver │ │ │ └── rtl │ │ │ │ ├── clkmgr.sv │ │ │ │ ├── clkmgr_byp.sv │ │ │ │ ├── clkmgr_clk_status.sv │ │ │ │ ├── clkmgr_meas_chk.sv │ │ │ │ ├── clkmgr_pkg.sv │ │ │ │ ├── clkmgr_reg_pkg.sv │ │ │ │ ├── clkmgr_reg_top.sv │ │ │ │ ├── clkmgr_root_ctrl.sv │ │ │ │ └── clkmgr_trans.sv │ │ ├── flash_ctrl │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── flash_ctrl.hjson │ │ │ │ ├── flash_ctrl_sec_cm_testplan.hjson │ │ │ │ ├── flash_ctrl_testplan.hjson │ │ │ │ └── top_englishbreakfast_flash_ctrl.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── flash_abstraction.svg │ │ │ │ ├── flash_block_diagram.svg │ │ │ │ ├── flash_boundaries.svg │ │ │ │ ├── flash_integrity.svg │ │ │ │ ├── flash_partitions.svg │ │ │ │ ├── flash_protocol_controller.svg │ │ │ │ ├── flash_read_pipeline.svg │ │ │ │ ├── interfaces.md │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── registers.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ ├── cov │ │ │ │ │ ├── flash_ctrl_cov.core │ │ │ │ │ ├── flash_ctrl_cov.vRefine │ │ │ │ │ ├── flash_ctrl_cov_bind.sv │ │ │ │ │ └── flash_ctrl_phy_cov_if.sv │ │ │ │ ├── doc │ │ │ │ │ └── tb.svg │ │ │ │ ├── env │ │ │ │ │ ├── flash_ctrl_bkdr_util.core │ │ │ │ │ ├── flash_ctrl_bkdr_util.sv │ │ │ │ │ ├── flash_ctrl_bkdr_util_pkg.sv │ │ │ │ │ ├── flash_ctrl_dv_if.sv │ │ │ │ │ ├── flash_ctrl_eflash_ral_pkg.sv │ │ │ │ │ ├── flash_ctrl_env.core │ │ │ │ │ ├── flash_ctrl_env.sv │ │ │ │ │ ├── flash_ctrl_env_cfg.sv │ │ │ │ │ ├── flash_ctrl_env_cov.sv │ │ │ │ │ ├── flash_ctrl_env_pkg.sv │ │ │ │ │ ├── flash_ctrl_if.sv │ │ │ │ │ ├── flash_ctrl_mem_if.sv │ │ │ │ │ ├── flash_ctrl_otf_scoreboard.sv │ │ │ │ │ ├── flash_ctrl_scoreboard.sv │ │ │ │ │ ├── flash_ctrl_seq_cfg.sv │ │ │ │ │ ├── flash_ctrl_virtual_sequencer.sv │ │ │ │ │ ├── flash_mem_addr_attrs.sv │ │ │ │ │ ├── flash_otf_item.sv │ │ │ │ │ ├── flash_otf_mem_entry.sv │ │ │ │ │ ├── flash_otf_read_entry.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── flash_ctrl_access_after_disable_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_base_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_basic_rw_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_callback_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_common_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_config_regwen_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_connect_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_derr_detect_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_disable_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_erase_suspend_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_err_base_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_error_mp_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_error_prog_type_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_error_prog_win_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_fetch_code_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_filesystem_support_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_full_mem_access_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_host_addr_infection_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_host_ctrl_arb_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_host_dir_rd_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_hw_prog_rma_wipe_err_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_hw_read_seed_err_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_hw_rma_err_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_hw_rma_reset_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_hw_rma_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_hw_sec_otp_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_info_part_access_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_integrity_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_intr_rd_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_intr_wr_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_invalid_op_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_lcmgr_intg_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_legacy_base_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_mid_op_rst_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_mp_regions_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_otf_base_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_otp_reset_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_oversize_error_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_phy_ack_consistency_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_phy_arb_redun_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_phy_arb_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_phy_host_grant_err_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_prog_reset_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_rand_ops_base_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_rand_ops_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_rd_buff_evict_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_rd_ooo_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_rd_path_intg_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_re_evict_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_read_rnd_wd_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_read_word_sweep_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_ro_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_rw_evict_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_rw_rnd_wd_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_rw_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_serr_address_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_serr_counter_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_smoke_hw_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_smoke_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_stress_all_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_sw_op_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_vseq_list.sv │ │ │ │ │ │ ├── flash_ctrl_wo_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_wr_path_intg_vseq.sv │ │ │ │ │ │ ├── flash_ctrl_write_rnd_wd_vseq.sv │ │ │ │ │ │ └── flash_ctrl_write_word_sweep_vseq.sv │ │ │ │ ├── flash_ctrl_base_sim_cfg.hjson │ │ │ │ ├── flash_ctrl_sim.core │ │ │ │ ├── flash_ctrl_sim_cfg.hjson │ │ │ │ ├── sva │ │ │ │ │ ├── flash_ctrl_bind.sv │ │ │ │ │ └── flash_ctrl_sva.core │ │ │ │ ├── tb │ │ │ │ │ └── tb.sv │ │ │ │ ├── tests │ │ │ │ │ ├── flash_ctrl_base_test.sv │ │ │ │ │ ├── flash_ctrl_test.core │ │ │ │ │ └── flash_ctrl_test_pkg.sv │ │ │ │ └── tools │ │ │ │ │ └── xcelium │ │ │ │ │ └── xfile │ │ │ ├── flash_ctrl.core │ │ │ ├── flash_ctrl_prim_reg_top.core │ │ │ ├── flash_ctrl_reg.core │ │ │ ├── flash_ctrl_top_specific_pkg.core │ │ │ ├── lint │ │ │ │ ├── flash_ctrl.vlt │ │ │ │ ├── flash_ctrl.waiver │ │ │ │ ├── flash_ctrl_top_specific_pkg.vlt │ │ │ │ └── flash_ctrl_top_specific_pkg.waiver │ │ │ └── rtl │ │ │ │ ├── flash_ctrl.sv │ │ │ │ ├── flash_ctrl_arb.sv │ │ │ │ ├── flash_ctrl_core_reg_top.sv │ │ │ │ ├── flash_ctrl_erase.sv │ │ │ │ ├── flash_ctrl_info_cfg.sv │ │ │ │ ├── flash_ctrl_lcmgr.sv │ │ │ │ ├── flash_ctrl_prim_reg_top.sv │ │ │ │ ├── flash_ctrl_prog.sv │ │ │ │ ├── flash_ctrl_rd.sv │ │ │ │ ├── flash_ctrl_reg_pkg.sv │ │ │ │ ├── flash_ctrl_region_cfg.sv │ │ │ │ ├── flash_ctrl_top_specific_pkg.sv │ │ │ │ ├── flash_mp.sv │ │ │ │ ├── flash_mp_data_region_sel.sv │ │ │ │ ├── flash_phy.sv │ │ │ │ ├── flash_phy_core.sv │ │ │ │ ├── flash_phy_erase.sv │ │ │ │ ├── flash_phy_pkg.sv │ │ │ │ ├── flash_phy_prog.sv │ │ │ │ ├── flash_phy_rd.sv │ │ │ │ ├── flash_phy_rd_buf_dep.sv │ │ │ │ ├── flash_phy_rd_buffers.sv │ │ │ │ └── flash_phy_scramble.sv │ │ ├── gpio │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── gpio.hjson │ │ │ │ ├── gpio_sec_cm_testplan.hjson │ │ │ │ ├── gpio_testplan.hjson │ │ │ │ └── top_englishbreakfast_gpio.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── gpio_blockdiagram.svg │ │ │ │ ├── gpio_output.svg │ │ │ │ ├── interfaces.md │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── registers.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ ├── cov │ │ │ │ │ └── gpio_cov_excl.el │ │ │ │ ├── doc │ │ │ │ │ └── tb.svg │ │ │ │ ├── env │ │ │ │ │ ├── gpio_env.core │ │ │ │ │ ├── gpio_env.sv │ │ │ │ │ ├── gpio_env_cfg.sv │ │ │ │ │ ├── gpio_env_cov.sv │ │ │ │ │ ├── gpio_env_pkg.sv │ │ │ │ │ ├── gpio_scoreboard.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── gpio_base_vseq.sv │ │ │ │ │ │ ├── gpio_common_vseq.sv │ │ │ │ │ │ ├── gpio_dout_din_regs_random_rw_vseq.sv │ │ │ │ │ │ ├── gpio_filter_stress_vseq.sv │ │ │ │ │ │ ├── gpio_full_random_vseq.sv │ │ │ │ │ │ ├── gpio_inp_prd_cnt_vseq.sv │ │ │ │ │ │ ├── gpio_intr_rand_pgm_vseq.sv │ │ │ │ │ │ ├── gpio_intr_with_filter_rand_intr_event_vseq.sv │ │ │ │ │ │ ├── gpio_rand_intr_trigger_vseq.sv │ │ │ │ │ │ ├── gpio_rand_straps_vseq.sv │ │ │ │ │ │ ├── gpio_random_dout_din_vseq.sv │ │ │ │ │ │ ├── gpio_random_long_reg_writes_reg_reads_vseq.sv │ │ │ │ │ │ ├── gpio_smoke_vseq.sv │ │ │ │ │ │ ├── gpio_stress_all_vseq.sv │ │ │ │ │ │ └── gpio_vseq_list.sv │ │ │ │ ├── gpio_sim.core │ │ │ │ ├── gpio_sim_cfg.hjson │ │ │ │ ├── interfaces │ │ │ │ │ ├── gpio_if.core │ │ │ │ │ └── gpio_straps_if.sv │ │ │ │ ├── sva │ │ │ │ │ ├── gpio_bind.sv │ │ │ │ │ └── gpio_sva.core │ │ │ │ ├── tb │ │ │ │ │ └── tb.sv │ │ │ │ └── tests │ │ │ │ │ ├── gpio_base_test.sv │ │ │ │ │ ├── gpio_test.core │ │ │ │ │ └── gpio_test_pkg.sv │ │ │ ├── gpio.core │ │ │ ├── lint │ │ │ │ ├── gpio.vlt │ │ │ │ └── gpio.waiver │ │ │ └── rtl │ │ │ │ ├── gpio.sv │ │ │ │ ├── gpio_pkg.sv │ │ │ │ ├── gpio_reg_pkg.sv │ │ │ │ └── gpio_reg_top.sv │ │ ├── pinmux │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── pinmux.hjson │ │ │ │ ├── pinmux_fpv_testplan.hjson │ │ │ │ ├── pinmux_sec_cm_testplan.hjson │ │ │ │ └── top_englishbreakfast_pinmux.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── dv │ │ │ │ │ ├── README.md │ │ │ │ │ └── fpv.svg │ │ │ │ ├── generic_pad_wrapper.svg │ │ │ │ ├── interfaces.md │ │ │ │ ├── pinmux_muxing_matrix.svg │ │ │ │ ├── pinmux_overview_block_diagram.svg │ │ │ │ ├── pinout_cw305.md │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── registers.md │ │ │ │ ├── targets.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── fpv │ │ │ │ ├── pinmux_chip_expected_failure.hjson │ │ │ │ ├── pinmux_chip_fpv.core │ │ │ │ ├── pinmux_common_fpv.core │ │ │ │ ├── pinmux_expected_failure.hjson │ │ │ │ ├── pinmux_fpv.core │ │ │ │ ├── tb │ │ │ │ │ ├── pinmux_bind_fpv.sv │ │ │ │ │ ├── pinmux_chip_tb.sv │ │ │ │ │ └── pinmux_tb.sv │ │ │ │ └── vip │ │ │ │ │ └── pinmux_assert_fpv.sv │ │ │ ├── lint │ │ │ │ ├── pinmux.vlt │ │ │ │ └── pinmux.waiver │ │ │ ├── pinmux.core │ │ │ ├── pinmux_pkg.core │ │ │ ├── pinmux_reg.core │ │ │ ├── rtl │ │ │ │ ├── pinmux.sv │ │ │ │ ├── pinmux_jtag_breakout.sv │ │ │ │ ├── pinmux_jtag_buf.sv │ │ │ │ ├── pinmux_pkg.sv │ │ │ │ ├── pinmux_reg_pkg.sv │ │ │ │ ├── pinmux_reg_top.sv │ │ │ │ ├── pinmux_strap_sampling.sv │ │ │ │ └── pinmux_wkup.sv │ │ │ └── syn │ │ │ │ ├── constraints.sdc │ │ │ │ └── pinmux_syn_cfg.hjson │ │ ├── pwrmgr │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── pwrmgr.hjson │ │ │ │ ├── pwrmgr_sec_cm_testplan.hjson │ │ │ │ ├── pwrmgr_testplan.hjson │ │ │ │ └── top_englishbreakfast_pwrmgr.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── interfaces.md │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── pwrmgr_connectivity.svg │ │ │ │ ├── pwrmgr_fsms.svg │ │ │ │ ├── registers.md │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ ├── cov │ │ │ │ │ ├── pwrmgr_cov_bind.sv │ │ │ │ │ ├── pwrmgr_cov_manual_excl.el │ │ │ │ │ └── pwrmgr_tgl_excl.cfg │ │ │ │ ├── doc │ │ │ │ │ └── tb.svg │ │ │ │ ├── env │ │ │ │ │ ├── pwrmgr_env.core │ │ │ │ │ ├── pwrmgr_env.sv │ │ │ │ │ ├── pwrmgr_env_cfg.sv │ │ │ │ │ ├── pwrmgr_env_cov.sv │ │ │ │ │ ├── pwrmgr_env_pkg.sv │ │ │ │ │ ├── pwrmgr_if.sv │ │ │ │ │ ├── pwrmgr_scoreboard.sv │ │ │ │ │ ├── pwrmgr_virtual_sequencer.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── pwrmgr_aborted_low_power_vseq.sv │ │ │ │ │ │ ├── pwrmgr_base_vseq.sv │ │ │ │ │ │ ├── pwrmgr_common_vseq.sv │ │ │ │ │ │ ├── pwrmgr_disable_rom_integrity_check_vseq.sv │ │ │ │ │ │ ├── pwrmgr_esc_clk_rst_malfunc_vseq.sv │ │ │ │ │ │ ├── pwrmgr_escalation_timeout_vseq.sv │ │ │ │ │ │ ├── pwrmgr_glitch_vseq.sv │ │ │ │ │ │ ├── pwrmgr_global_esc_vseq.sv │ │ │ │ │ │ ├── pwrmgr_lowpower_invalid_vseq.sv │ │ │ │ │ │ ├── pwrmgr_lowpower_wakeup_race_vseq.sv │ │ │ │ │ │ ├── pwrmgr_repeat_wakeup_reset_vseq.sv │ │ │ │ │ │ ├── pwrmgr_reset_invalid_vseq.sv │ │ │ │ │ │ ├── pwrmgr_reset_vseq.sv │ │ │ │ │ │ ├── pwrmgr_sec_cm_ctrl_config_regwen_vseq.sv │ │ │ │ │ │ ├── pwrmgr_smoke_vseq.sv │ │ │ │ │ │ ├── pwrmgr_stress_all_vseq.sv │ │ │ │ │ │ ├── pwrmgr_sw_reset_vseq.sv │ │ │ │ │ │ ├── pwrmgr_vseq_list.sv │ │ │ │ │ │ ├── pwrmgr_wakeup_reset_vseq.sv │ │ │ │ │ │ └── pwrmgr_wakeup_vseq.sv │ │ │ │ ├── pwrmgr_sim.core │ │ │ │ ├── pwrmgr_sim_cfg.hjson │ │ │ │ ├── sva │ │ │ │ │ ├── pwrmgr_ast_sva_if.sv │ │ │ │ │ ├── pwrmgr_bind.sv │ │ │ │ │ ├── pwrmgr_clock_enables_sva_if.sv │ │ │ │ │ ├── pwrmgr_rstreqs_sva_if.sv │ │ │ │ │ ├── pwrmgr_sec_cm_checker_assert.sv │ │ │ │ │ ├── pwrmgr_sva.core │ │ │ │ │ ├── pwrmgr_unit_only_bind.sv │ │ │ │ │ └── pwrmgr_unit_only_sva.core │ │ │ │ ├── tb.sv │ │ │ │ └── tests │ │ │ │ │ ├── pwrmgr_base_test.sv │ │ │ │ │ ├── pwrmgr_test.core │ │ │ │ │ └── pwrmgr_test_pkg.sv │ │ │ ├── lint │ │ │ │ ├── pwrmgr.vlt │ │ │ │ ├── pwrmgr.waiver │ │ │ │ └── pwrmgr_pkg.vlt │ │ │ ├── pwrmgr.core │ │ │ ├── pwrmgr_pkg.core │ │ │ ├── pwrmgr_reg.core │ │ │ ├── rtl │ │ │ │ ├── pwrmgr.sv │ │ │ │ ├── pwrmgr_cdc.sv │ │ │ │ ├── pwrmgr_cdc_pulse.sv │ │ │ │ ├── pwrmgr_fsm.sv │ │ │ │ ├── pwrmgr_pkg.sv │ │ │ │ ├── pwrmgr_reg_pkg.sv │ │ │ │ ├── pwrmgr_reg_top.sv │ │ │ │ ├── pwrmgr_slow_fsm.sv │ │ │ │ └── pwrmgr_wake_info.sv │ │ │ └── util │ │ │ │ └── reg_pwrmgr.py │ │ ├── rstmgr │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── rstmgr.cfg.example.hjson │ │ │ │ ├── rstmgr.hjson │ │ │ │ ├── rstmgr_sec_cm_testplan.hjson │ │ │ │ ├── rstmgr_testplan.hjson │ │ │ │ └── top_englishbreakfast_rstmgr.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── checklist.md │ │ │ │ ├── interfaces.md │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── registers.md │ │ │ │ ├── reset_topology.svg │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ ├── cov │ │ │ │ │ ├── rstmgr_cov_bind.sv │ │ │ │ │ ├── rstmgr_cover.cfg │ │ │ │ │ ├── rstmgr_tgl_excl.cfg │ │ │ │ │ └── rstmgr_unr_excl.el │ │ │ │ ├── doc │ │ │ │ │ └── tb.svg │ │ │ │ ├── env │ │ │ │ │ ├── rstmgr_env.core │ │ │ │ │ ├── rstmgr_env.sv │ │ │ │ │ ├── rstmgr_env_cfg.sv │ │ │ │ │ ├── rstmgr_env_cov.sv │ │ │ │ │ ├── rstmgr_env_pkg.sv │ │ │ │ │ ├── rstmgr_if.sv │ │ │ │ │ ├── rstmgr_scoreboard.sv │ │ │ │ │ ├── rstmgr_virtual_sequencer.sv │ │ │ │ │ └── seq_lib │ │ │ │ │ │ ├── rstmgr_base_vseq.sv │ │ │ │ │ │ ├── rstmgr_common_vseq.sv │ │ │ │ │ │ ├── rstmgr_leaf_rst_cnsty_vseq.sv │ │ │ │ │ │ ├── rstmgr_leaf_rst_shadow_attack_vseq.sv │ │ │ │ │ │ ├── rstmgr_por_stretcher_vseq.sv │ │ │ │ │ │ ├── rstmgr_reset_vseq.sv │ │ │ │ │ │ ├── rstmgr_sec_cm_scan_intersig_mubi_vseq.sv │ │ │ │ │ │ ├── rstmgr_smoke_vseq.sv │ │ │ │ │ │ ├── rstmgr_stress_all_vseq.sv │ │ │ │ │ │ ├── rstmgr_sw_rst_reset_race_vseq.sv │ │ │ │ │ │ ├── rstmgr_sw_rst_vseq.sv │ │ │ │ │ │ └── rstmgr_vseq_list.sv │ │ │ │ ├── rstmgr_cnsty_chk │ │ │ │ │ ├── cov_manual_excl.el │ │ │ │ │ ├── cov_unr_excl.el │ │ │ │ │ ├── data │ │ │ │ │ │ └── rstmgr_cnsty_chk_testplan.hjson │ │ │ │ │ ├── rstmgr_cnsty_chk_sim.core │ │ │ │ │ ├── rstmgr_cnsty_chk_sim_cfg.hjson │ │ │ │ │ └── tb.sv │ │ │ │ ├── rstmgr_sim.core │ │ │ │ ├── rstmgr_sim_cfg.hjson │ │ │ │ ├── sva │ │ │ │ │ ├── rstmgr_attrs_sva_if.sv │ │ │ │ │ ├── rstmgr_bind.sv │ │ │ │ │ ├── rstmgr_cascading_sva_if.sv │ │ │ │ │ ├── rstmgr_rst_en_track_sva_if.sv │ │ │ │ │ ├── rstmgr_sva.core │ │ │ │ │ ├── rstmgr_sva_ifs.core │ │ │ │ │ └── rstmgr_sw_rst_sva_if.sv │ │ │ │ ├── tb.sv │ │ │ │ └── tests │ │ │ │ │ ├── rstmgr_base_test.sv │ │ │ │ │ ├── rstmgr_test.core │ │ │ │ │ └── rstmgr_test_pkg.sv │ │ │ ├── lint │ │ │ │ ├── rstmgr.vlt │ │ │ │ └── rstmgr.waiver │ │ │ ├── rstmgr.core │ │ │ ├── rstmgr_cnsty_chk.core │ │ │ ├── rstmgr_pkg.core │ │ │ ├── rstmgr_reg.core │ │ │ └── rtl │ │ │ │ ├── rstmgr.sv │ │ │ │ ├── rstmgr_cnsty_chk.sv │ │ │ │ ├── rstmgr_crash_info.sv │ │ │ │ ├── rstmgr_ctrl.sv │ │ │ │ ├── rstmgr_leaf_rst.sv │ │ │ │ ├── rstmgr_pkg.sv │ │ │ │ ├── rstmgr_por.sv │ │ │ │ ├── rstmgr_reg_pkg.sv │ │ │ │ └── rstmgr_reg_top.sv │ │ ├── rv_core_ibex │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── rv_core_ibex.hjson │ │ │ │ ├── rv_core_ibex_sec_cm_testplan.hjson │ │ │ │ ├── rv_core_ibex_testplan.hjson │ │ │ │ └── top_englishbreakfast_rv_core_ibex.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── boot-rom-patching.md │ │ │ │ ├── building-blocks.svg │ │ │ │ ├── checklist.md │ │ │ │ ├── interfaces.md │ │ │ │ ├── otp-patch-layout.svg │ │ │ │ ├── patch-match.svg │ │ │ │ ├── programmers_guide.md │ │ │ │ ├── redirection-example-1.svg │ │ │ │ ├── redirection-example-2.svg │ │ │ │ ├── redirection-example.svg │ │ │ │ ├── registers.md │ │ │ │ ├── rom-boot-flow.svg │ │ │ │ └── theory_of_operation.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ └── sva │ │ │ │ │ ├── rv_core_ibex_bind.sv │ │ │ │ │ └── rv_core_ibex_sva.core │ │ │ ├── lint │ │ │ │ ├── rv_core_ibex.vbl │ │ │ │ ├── rv_core_ibex.vlt │ │ │ │ └── rv_core_ibex.waiver │ │ │ ├── rtl │ │ │ │ ├── rv_core_ibex.sv │ │ │ │ ├── rv_core_ibex_addr_trans.sv │ │ │ │ ├── rv_core_ibex_cfg_reg_top.sv │ │ │ │ ├── rv_core_ibex_peri.sv │ │ │ │ └── rv_core_ibex_reg_pkg.sv │ │ │ ├── rv_core_ibex.core │ │ │ └── syn │ │ │ │ ├── constraints.sdc │ │ │ │ ├── post_elab_gtech.tcl │ │ │ │ ├── rv_core_ibex_gtech_syn_cfg.hjson │ │ │ │ └── rv_core_ibex_syn_cfg.hjson │ │ └── rv_plic │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── rv_plic.hjson │ │ │ ├── rv_plic_fpv_testplan.hjson │ │ │ ├── rv_plic_sec_cm_testplan.hjson │ │ │ └── top_englishbreakfast_rv_plic.ipconfig.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ ├── block_diagram.svg │ │ │ ├── checklist.md │ │ │ ├── dv │ │ │ │ ├── README.md │ │ │ │ └── fpv.svg │ │ │ ├── programmers_guide.md │ │ │ └── theory_of_operation.md │ │ │ ├── fpv │ │ │ ├── rv_plic_expected_failure.hjson │ │ │ ├── rv_plic_fpv.core │ │ │ ├── tb │ │ │ │ ├── coverage.tcl │ │ │ │ ├── rv_plic_bind_fpv.sv │ │ │ │ └── rv_plic_tb.sv │ │ │ └── vip │ │ │ │ └── rv_plic_assert_fpv.sv │ │ │ ├── lint │ │ │ ├── rv_plic.vlt │ │ │ └── rv_plic.waiver │ │ │ ├── rtl │ │ │ ├── rv_plic.sv │ │ │ ├── rv_plic_gateway.sv │ │ │ ├── rv_plic_reg_pkg.sv │ │ │ ├── rv_plic_reg_top.sv │ │ │ └── rv_plic_target.sv │ │ │ ├── rv_plic.core │ │ │ └── rv_plic_component.core │ ├── lint │ │ ├── padring.waiver │ │ ├── top_englishbreakfast.vbl │ │ ├── top_englishbreakfast.vlt │ │ ├── top_englishbreakfast.waiver │ │ ├── top_englishbreakfast_lint_cfgs.hjson │ │ ├── top_englishbreakfast_pkg.vbl │ │ ├── top_englishbreakfast_pkg.vlt │ │ └── top_englishbreakfast_pkg.waiver │ ├── rtl │ │ ├── autogen │ │ │ ├── chip_englishbreakfast_cw305.sv │ │ │ ├── testing │ │ │ │ ├── top_englishbreakfast_rnd_cnst_pkg.sv │ │ │ │ ├── top_englishbreakfast_rnd_cnst_pkg.vbl │ │ │ │ └── top_englishbreakfast_testing_rnd_cnst_pkg.core │ │ │ ├── top_englishbreakfast.sv │ │ │ ├── top_englishbreakfast_pkg.sv │ │ │ ├── top_englishbreakfast_racl_pkg.sv │ │ │ └── top_racl_pkg.sv │ │ ├── clkgen_xil7series.sv │ │ └── usr_access_xil7series.sv │ ├── sw │ │ └── autogen │ │ │ ├── .clang-format │ │ │ ├── BUILD │ │ │ ├── chip │ │ │ ├── mod.rs │ │ │ └── top_englishbreakfast.rs │ │ │ ├── tests │ │ │ ├── BUILD │ │ │ └── plic_all_irqs_test.c │ │ │ ├── top_englishbreakfast.c │ │ │ ├── top_englishbreakfast.h │ │ │ ├── top_englishbreakfast_memory.h │ │ │ └── top_englishbreakfast_memory.ld │ ├── templates │ │ ├── chiplevel.sv.tpl │ │ └── toplevel.sv.tpl │ ├── top_englishbreakfast.core │ ├── top_englishbreakfast_padring.core │ ├── top_englishbreakfast_physical_pads.core │ ├── top_englishbreakfast_pkg.core │ ├── top_englishbreakfast_racl_pkg.core │ ├── top_englishbreakfast_scan_role_pkg.core │ ├── top_pkg.core │ └── util │ │ ├── prepare_sw.py │ │ ├── vivado_hook_init_design_post.tcl │ │ ├── vivado_hook_opt_design_post.tcl │ │ ├── vivado_hook_synth_design_pre.tcl │ │ ├── vivado_hook_write_bitstream_pre.tcl │ │ └── vivado_setup_hooks.tcl └── vendor │ ├── .clang-format │ ├── README.md │ ├── lint │ └── pulp_riscv_dbg.vlt │ ├── lowrisc_ibex.lock.hjson │ ├── lowrisc_ibex.vendor.hjson │ ├── lowrisc_ibex │ ├── doc │ │ ├── .gitignore │ │ ├── 01_overview │ │ │ ├── compliance.rst │ │ │ ├── index.rst │ │ │ ├── licensing.rst │ │ │ ├── targets.rst │ │ │ └── verification_overview.rst │ │ ├── 02_user │ │ │ ├── configuration.rst │ │ │ ├── examples.rst │ │ │ ├── getting_started.rst │ │ │ ├── index.rst │ │ │ ├── integration.rst │ │ │ └── system_requirements.rst │ │ ├── 03_reference │ │ │ ├── cosim.rst │ │ │ ├── coverage_plan.rst │ │ │ ├── cs_registers.rst │ │ │ ├── debug.rst │ │ │ ├── exception_interrupts.rst │ │ │ ├── history.rst │ │ │ ├── icache.rst │ │ │ ├── images │ │ │ │ ├── blockdiagram.svg │ │ │ │ ├── de_ex_stage.svg │ │ │ │ ├── dv-flow.png │ │ │ │ ├── icache_block.svg │ │ │ │ ├── icache_mux.svg │ │ │ │ ├── if_stage.svg │ │ │ │ ├── logo.svg │ │ │ │ ├── tb.svg │ │ │ │ └── tb2.svg │ │ │ ├── index.rst │ │ │ ├── instruction_decode_execute.rst │ │ │ ├── instruction_fetch.rst │ │ │ ├── load_store_unit.rst │ │ │ ├── performance_counters.rst │ │ │ ├── pipeline_details.rst │ │ │ ├── pmp.rst │ │ │ ├── register_file.rst │ │ │ ├── rvfi.rst │ │ │ ├── security.rst │ │ │ ├── testplan.rst │ │ │ ├── tracer.rst │ │ │ ├── verification.rst │ │ │ └── verification_stages.rst │ │ ├── 04_developer │ │ │ ├── concierge.rst │ │ │ └── index.rst │ │ ├── Makefile │ │ ├── _static │ │ │ └── theme_overrides.css │ │ ├── conf.py │ │ ├── index.rst │ │ ├── make.bat │ │ └── requirements.txt │ ├── dv │ │ ├── cosim │ │ │ ├── cosim.core │ │ │ ├── cosim.h │ │ │ ├── cosim_dpi.cc │ │ │ ├── cosim_dpi.core │ │ │ ├── cosim_dpi.h │ │ │ ├── cosim_dpi.svh │ │ │ ├── spike_cosim.cc │ │ │ └── spike_cosim.h │ │ ├── cs_registers │ │ │ ├── Makefile │ │ │ ├── README.md │ │ │ ├── env │ │ │ │ ├── env_dpi.cc │ │ │ │ ├── env_dpi.sv │ │ │ │ ├── register_environment.cc │ │ │ │ ├── register_environment.h │ │ │ │ ├── register_types.h │ │ │ │ ├── simctrl.cc │ │ │ │ └── simctrl.h │ │ │ ├── lint │ │ │ │ └── verilator_waiver.vlt │ │ │ ├── model │ │ │ │ ├── base_register.cc │ │ │ │ ├── base_register.h │ │ │ │ ├── register_model.cc │ │ │ │ └── register_model.h │ │ │ ├── reg_driver │ │ │ │ ├── csr_listing.def │ │ │ │ ├── reg_dpi.cc │ │ │ │ ├── reg_dpi.sv │ │ │ │ ├── register_driver.cc │ │ │ │ ├── register_driver.h │ │ │ │ ├── register_transaction.cc │ │ │ │ └── register_transaction.h │ │ │ ├── rst_driver │ │ │ │ ├── reset_driver.cc │ │ │ │ ├── reset_driver.h │ │ │ │ ├── rst_dpi.cc │ │ │ │ └── rst_dpi.sv │ │ │ ├── tb │ │ │ │ ├── tb_cs_registers.cc │ │ │ │ └── tb_cs_registers.sv │ │ │ └── tb_cs_registers.core │ │ ├── formal │ │ │ ├── .gitignore │ │ │ ├── Makefile │ │ │ ├── README.md │ │ │ ├── Sources.mk │ │ │ ├── buildspec.py │ │ │ ├── check │ │ │ │ ├── encodings.sv │ │ │ │ ├── peek │ │ │ │ │ ├── abs.sv │ │ │ │ │ ├── alt_lsu.sv │ │ │ │ │ ├── compare_helper.sv │ │ │ │ │ ├── follower.sv │ │ │ │ │ └── mem.sv │ │ │ │ ├── protocol │ │ │ │ │ ├── irqs.sv │ │ │ │ │ └── mem.sv │ │ │ │ ├── spec_instance.sv │ │ │ │ └── top.sv │ │ │ ├── ibex_formal.core │ │ │ ├── instrs.json │ │ │ ├── poetry.lock │ │ │ ├── pyproject.toml │ │ │ ├── spec │ │ │ │ ├── fix_pmp_bug.py │ │ │ │ ├── main.sail │ │ │ │ ├── spec_api.sv │ │ │ │ └── stub.sv │ │ │ ├── thm │ │ │ │ ├── btype.proof │ │ │ │ ├── ibex.proof │ │ │ │ ├── mem.proof │ │ │ │ └── riscv.proof │ │ │ └── verify.tcl │ │ ├── riscv_compliance │ │ │ ├── README.md │ │ │ ├── ibex_riscv_compliance.cc │ │ │ ├── ibex_riscv_compliance.core │ │ │ ├── lint │ │ │ │ └── verilator_waiver.vlt │ │ │ └── rtl │ │ │ │ ├── ibex_riscv_compliance.sv │ │ │ │ └── riscv_testutil.sv │ │ ├── uvm │ │ │ ├── bus_params_pkg │ │ │ │ ├── README.md │ │ │ │ ├── bus_params_pkg.core │ │ │ │ └── bus_params_pkg.sv │ │ │ ├── common_project_cfg.hjson │ │ │ ├── core_ibex │ │ │ │ ├── .gitignore │ │ │ │ ├── Makefile │ │ │ │ ├── README.md │ │ │ │ ├── __init__.py │ │ │ │ ├── common │ │ │ │ │ ├── date.c │ │ │ │ │ ├── date_dpi.svh │ │ │ │ │ ├── ibex_cosim_agent │ │ │ │ │ │ ├── core_ibex_ifetch_if.sv │ │ │ │ │ │ ├── core_ibex_ifetch_pmp_if.sv │ │ │ │ │ │ ├── ibex_cosim_agent.sv │ │ │ │ │ │ ├── ibex_cosim_agent_pkg.sv │ │ │ │ │ │ ├── ibex_cosim_cfg.sv │ │ │ │ │ │ ├── ibex_cosim_scoreboard.sv │ │ │ │ │ │ ├── ibex_ifetch_monitor.sv │ │ │ │ │ │ ├── ibex_ifetch_pmp_monitor.sv │ │ │ │ │ │ ├── ibex_ifetch_pmp_seq_item.sv │ │ │ │ │ │ ├── ibex_ifetch_seq_item.sv │ │ │ │ │ │ ├── ibex_rvfi_monitor.sv │ │ │ │ │ │ ├── ibex_rvfi_seq_item.sv │ │ │ │ │ │ ├── spike_cosim_dpi.cc │ │ │ │ │ │ └── spike_cosim_dpi.svh │ │ │ │ │ ├── ibex_mem_intf_agent │ │ │ │ │ │ ├── ibex_mem_intf.sv │ │ │ │ │ │ ├── ibex_mem_intf_agent.core │ │ │ │ │ │ ├── ibex_mem_intf_agent_pkg.sv │ │ │ │ │ │ ├── ibex_mem_intf_monitor.sv │ │ │ │ │ │ ├── ibex_mem_intf_pkg.sv │ │ │ │ │ │ ├── ibex_mem_intf_request_agent.sv │ │ │ │ │ │ ├── ibex_mem_intf_request_driver.sv │ │ │ │ │ │ ├── ibex_mem_intf_response_agent.sv │ │ │ │ │ │ ├── ibex_mem_intf_response_agent_cfg.sv │ │ │ │ │ │ ├── ibex_mem_intf_response_driver.sv │ │ │ │ │ │ ├── ibex_mem_intf_response_seq_lib.sv │ │ │ │ │ │ ├── ibex_mem_intf_response_sequencer.sv │ │ │ │ │ │ └── ibex_mem_intf_seq_item.sv │ │ │ │ │ ├── irq_agent │ │ │ │ │ │ ├── irq_agent_pkg.sv │ │ │ │ │ │ ├── irq_if.sv │ │ │ │ │ │ ├── irq_monitor.sv │ │ │ │ │ │ ├── irq_request_agent.sv │ │ │ │ │ │ ├── irq_request_driver.sv │ │ │ │ │ │ └── irq_seq_item.sv │ │ │ │ │ └── prim │ │ │ │ │ │ ├── prim_and2.sv │ │ │ │ │ │ ├── prim_buf.sv │ │ │ │ │ │ ├── prim_clock_gating.sv │ │ │ │ │ │ ├── prim_clock_mux2.sv │ │ │ │ │ │ ├── prim_flop.sv │ │ │ │ │ │ ├── prim_pkg.sv │ │ │ │ │ │ └── prim_ram_1p.sv │ │ │ │ ├── cover.cfg │ │ │ │ ├── directed_tests │ │ │ │ │ ├── README.md │ │ │ │ │ ├── access_pmp_overlap │ │ │ │ │ │ └── access_pmp_overlap.S │ │ │ │ │ ├── custom_macros.h │ │ │ │ │ ├── directed_testlist.yaml │ │ │ │ │ ├── empty │ │ │ │ │ │ └── empty.S │ │ │ │ │ ├── gen_testlist.py │ │ │ │ │ ├── ibex_macros.h │ │ │ │ │ ├── link.ld │ │ │ │ │ ├── pmp_mseccfg_test │ │ │ │ │ │ └── pmp_mseccfg_test.S │ │ │ │ │ └── u_mode_exec_test │ │ │ │ │ │ └── u_mode_exec_test.S │ │ │ │ ├── env │ │ │ │ │ ├── core_ibex_csr_if.sv │ │ │ │ │ ├── core_ibex_dut_probe_if.sv │ │ │ │ │ ├── core_ibex_env.sv │ │ │ │ │ ├── core_ibex_env_cfg.sv │ │ │ │ │ ├── core_ibex_env_pkg.sv │ │ │ │ │ ├── core_ibex_instr_monitor_if.sv │ │ │ │ │ ├── core_ibex_rvfi_if.sv │ │ │ │ │ ├── core_ibex_scoreboard.sv │ │ │ │ │ └── core_ibex_vseqr.sv │ │ │ │ ├── fcov │ │ │ │ │ ├── core_ibex_csr_categories.svh │ │ │ │ │ ├── core_ibex_fcov_bind.sv │ │ │ │ │ ├── core_ibex_fcov_if.sv │ │ │ │ │ └── core_ibex_pmp_fcov_if.sv │ │ │ │ ├── ibex_dv.f │ │ │ │ ├── ibex_dv_cosim_dpi.f │ │ │ │ ├── riscv_dv_extension │ │ │ │ │ ├── cov_testlist.yaml │ │ │ │ │ ├── csr_description.yaml │ │ │ │ │ ├── ibex_asm_program_gen.sv │ │ │ │ │ ├── ibex_debug_triggers_overrides.sv │ │ │ │ │ ├── ibex_directed_instr_lib.sv │ │ │ │ │ ├── ibex_log_to_trace_csv.py │ │ │ │ │ ├── ml_testlist.yaml │ │ │ │ │ ├── riscvOVPsim.ic │ │ │ │ │ ├── riscv_core_setting.tpl.sv │ │ │ │ │ ├── testlist.yaml │ │ │ │ │ └── user_extension.svh │ │ │ │ ├── scripts │ │ │ │ │ ├── __init__.py │ │ │ │ │ ├── build_instr_gen.py │ │ │ │ │ ├── check_logs.py │ │ │ │ │ ├── collect_results.py │ │ │ │ │ ├── compile_tb.py │ │ │ │ │ ├── compile_test.py │ │ │ │ │ ├── directed_test_schema.py │ │ │ │ │ ├── get_fcov.py │ │ │ │ │ ├── get_meta.mk │ │ │ │ │ ├── ibex_cmd.py │ │ │ │ │ ├── ibex_sim.mk │ │ │ │ │ ├── merge_cov.py │ │ │ │ │ ├── metadata.py │ │ │ │ │ ├── objdump.sh │ │ │ │ │ ├── prettify.sh │ │ │ │ │ ├── render_config_template.py │ │ │ │ │ ├── report_lib │ │ │ │ │ │ ├── __init__.py │ │ │ │ │ │ ├── dvsim_json.py │ │ │ │ │ │ ├── html.py │ │ │ │ │ │ ├── junit_xml.py │ │ │ │ │ │ ├── regression_report.tpl.html │ │ │ │ │ │ ├── svg.py │ │ │ │ │ │ ├── text.py │ │ │ │ │ │ └── util.py │ │ │ │ │ ├── riscvdv.mk │ │ │ │ │ ├── riscvdv_interface.py │ │ │ │ │ ├── run_instr_gen.py │ │ │ │ │ ├── run_rtl.py │ │ │ │ │ ├── scripts_lib.py │ │ │ │ │ ├── setup_imports.py │ │ │ │ │ ├── test_entry.py │ │ │ │ │ ├── test_run_result.py │ │ │ │ │ └── util.mk │ │ │ │ ├── tb │ │ │ │ │ └── core_ibex_tb_top.sv │ │ │ │ ├── tests │ │ │ │ │ ├── core_ibex_base_test.sv │ │ │ │ │ ├── core_ibex_new_seq_lib.sv │ │ │ │ │ ├── core_ibex_report_server.sv │ │ │ │ │ ├── core_ibex_seq_lib.sv │ │ │ │ │ ├── core_ibex_test_lib.sv │ │ │ │ │ ├── core_ibex_test_pkg.sv │ │ │ │ │ └── core_ibex_vseq.sv │ │ │ │ ├── vcs.tcl │ │ │ │ ├── waivers │ │ │ │ │ ├── aux_code.vRefine │ │ │ │ │ ├── coverage_waivers_xlm.tcl │ │ │ │ │ └── unr.vRefine │ │ │ │ ├── wrapper.mk │ │ │ │ └── yaml │ │ │ │ │ └── rtl_simulation.yaml │ │ │ └── icache │ │ │ │ ├── data │ │ │ │ └── ibex_icache_testplan.hjson │ │ │ │ ├── doc │ │ │ │ ├── ibex_icache_dv_plan.md │ │ │ │ └── tb.svg │ │ │ │ └── dv │ │ │ │ ├── Makefile │ │ │ │ ├── env │ │ │ │ ├── ibex_icache_env.core │ │ │ │ ├── ibex_icache_env.sv │ │ │ │ ├── ibex_icache_env_cfg.sv │ │ │ │ ├── ibex_icache_env_cov.sv │ │ │ │ ├── ibex_icache_env_pkg.sv │ │ │ │ ├── ibex_icache_ram_if.sv │ │ │ │ ├── ibex_icache_scoreboard.sv │ │ │ │ ├── ibex_icache_virtual_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── ibex_icache_back_line_vseq.sv │ │ │ │ │ ├── ibex_icache_base_vseq.sv │ │ │ │ │ ├── ibex_icache_caching_vseq.sv │ │ │ │ │ ├── ibex_icache_combo_vseq.sv │ │ │ │ │ ├── ibex_icache_ecc_vseq.sv │ │ │ │ │ ├── ibex_icache_invalidation_vseq.sv │ │ │ │ │ ├── ibex_icache_many_errors_vseq.sv │ │ │ │ │ ├── ibex_icache_oldval_vseq.sv │ │ │ │ │ ├── ibex_icache_passthru_vseq.sv │ │ │ │ │ ├── ibex_icache_reset_vseq.sv │ │ │ │ │ └── ibex_icache_vseq_list.sv │ │ │ │ ├── fcov │ │ │ │ ├── ibex_icache_fcov.core │ │ │ │ ├── ibex_icache_fcov_bind.sv │ │ │ │ └── ibex_icache_fcov_if.sv │ │ │ │ ├── ibex_icache_core_agent │ │ │ │ ├── README.md │ │ │ │ ├── ibex_icache_core_agent.core │ │ │ │ ├── ibex_icache_core_agent.sv │ │ │ │ ├── ibex_icache_core_agent_cfg.sv │ │ │ │ ├── ibex_icache_core_agent_cov.sv │ │ │ │ ├── ibex_icache_core_agent_pkg.sv │ │ │ │ ├── ibex_icache_core_bus_item.sv │ │ │ │ ├── ibex_icache_core_driver.sv │ │ │ │ ├── ibex_icache_core_if.sv │ │ │ │ ├── ibex_icache_core_monitor.sv │ │ │ │ ├── ibex_icache_core_protocol_checker.sv │ │ │ │ ├── ibex_icache_core_req_item.sv │ │ │ │ ├── ibex_icache_core_rsp_item.sv │ │ │ │ ├── ibex_icache_core_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── ibex_icache_core_back_line_seq.sv │ │ │ │ │ ├── ibex_icache_core_base_seq.sv │ │ │ │ │ └── ibex_icache_core_seq_list.sv │ │ │ │ ├── ibex_icache_mem_agent │ │ │ │ ├── README.md │ │ │ │ ├── ibex_icache_mem_agent.core │ │ │ │ ├── ibex_icache_mem_agent.sv │ │ │ │ ├── ibex_icache_mem_agent_cfg.sv │ │ │ │ ├── ibex_icache_mem_agent_cov.sv │ │ │ │ ├── ibex_icache_mem_agent_pkg.sv │ │ │ │ ├── ibex_icache_mem_bus_item.sv │ │ │ │ ├── ibex_icache_mem_driver.sv │ │ │ │ ├── ibex_icache_mem_if.sv │ │ │ │ ├── ibex_icache_mem_model.sv │ │ │ │ ├── ibex_icache_mem_monitor.sv │ │ │ │ ├── ibex_icache_mem_protocol_checker.sv │ │ │ │ ├── ibex_icache_mem_req_item.sv │ │ │ │ ├── ibex_icache_mem_resp_item.sv │ │ │ │ ├── ibex_icache_mem_sequencer.sv │ │ │ │ └── seq_lib │ │ │ │ │ ├── ibex_icache_mem_base_seq.sv │ │ │ │ │ ├── ibex_icache_mem_resp_seq.sv │ │ │ │ │ └── ibex_icache_mem_seq_list.sv │ │ │ │ ├── ibex_icache_sim.core │ │ │ │ ├── ibex_icache_sim_cfg.hjson │ │ │ │ ├── prim_badbit │ │ │ │ ├── README.md │ │ │ │ ├── prim_badbit_ram_1p.core │ │ │ │ └── prim_badbit_ram_1p.sv │ │ │ │ ├── tb │ │ │ │ └── tb.sv │ │ │ │ └── tests │ │ │ │ ├── ibex_icache_base_test.sv │ │ │ │ ├── ibex_icache_oldval_test.sv │ │ │ │ ├── ibex_icache_test.core │ │ │ │ └── ibex_icache_test_pkg.sv │ │ └── verilator │ │ │ ├── pcount │ │ │ ├── cpp │ │ │ │ ├── ibex_pcounts.cc │ │ │ │ └── ibex_pcounts.h │ │ │ └── ibex_pcounts.core │ │ │ └── simple_system_cosim │ │ │ ├── README.md │ │ │ ├── ibex_cosim_setup_check.core │ │ │ ├── ibex_simple_system_cosim.core │ │ │ ├── ibex_simple_system_cosim_checker.sv │ │ │ ├── ibex_simple_system_cosim_checker_bind.sv │ │ │ ├── simple_system_cosim.cc │ │ │ └── util │ │ │ └── ibex_cosim_setup_check.sh │ ├── ibex_configs.yaml │ ├── ibex_core.core │ ├── ibex_icache.core │ ├── ibex_multdiv.core │ ├── ibex_pkg.core │ ├── ibex_top.core │ ├── ibex_top_tracing.core │ ├── ibex_tracer.core │ ├── lint │ │ ├── verible_waiver.vbw │ │ └── verilator_waiver.vlt │ ├── rtl │ │ ├── ibex_alu.sv │ │ ├── ibex_branch_predict.sv │ │ ├── ibex_compressed_decoder.sv │ │ ├── ibex_controller.sv │ │ ├── ibex_core.f │ │ ├── ibex_core.sv │ │ ├── ibex_counter.sv │ │ ├── ibex_cs_registers.sv │ │ ├── ibex_csr.sv │ │ ├── ibex_decoder.sv │ │ ├── ibex_dummy_instr.sv │ │ ├── ibex_ex_block.sv │ │ ├── ibex_fetch_fifo.sv │ │ ├── ibex_icache.sv │ │ ├── ibex_id_stage.sv │ │ ├── ibex_if_stage.sv │ │ ├── ibex_load_store_unit.sv │ │ ├── ibex_lockstep.sv │ │ ├── ibex_multdiv_fast.sv │ │ ├── ibex_multdiv_slow.sv │ │ ├── ibex_pkg.sv │ │ ├── ibex_pmp.sv │ │ ├── ibex_prefetch_buffer.sv │ │ ├── ibex_register_file_ff.sv │ │ ├── ibex_register_file_fpga.sv │ │ ├── ibex_register_file_latch.sv │ │ ├── ibex_top.sv │ │ ├── ibex_top_tracing.sv │ │ ├── ibex_tracer.sv │ │ ├── ibex_tracer_pkg.sv │ │ └── ibex_wb_stage.sv │ ├── syn │ │ ├── README.md │ │ ├── ibex_top.nangate.sdc │ │ ├── ibex_top_abc.nangate.sdc │ │ ├── ibex_top_lr_synth_conf.tcl │ │ ├── lec_sv2v.do │ │ ├── lec_sv2v.sh │ │ ├── python │ │ │ ├── build_translated_names.py │ │ │ ├── flow_utils.py │ │ │ ├── get_kge.py │ │ │ └── translate_timing_csv.py │ │ ├── rtl │ │ │ ├── latch_map.v │ │ │ └── prim_clock_gating.v │ │ ├── syn_setup.example.sh │ │ ├── syn_yosys.sh │ │ ├── tcl │ │ │ ├── flow_utils.tcl │ │ │ ├── lr_synth_flow_var_setup.tcl │ │ │ ├── sta_common.tcl │ │ │ ├── sta_open_design.tcl │ │ │ ├── sta_run_reports.tcl │ │ │ ├── sta_utils.tcl │ │ │ ├── yosys_common.tcl │ │ │ ├── yosys_post_synth.tcl │ │ │ ├── yosys_pre_map.tcl │ │ │ └── yosys_run_synth.tcl │ │ └── translate_timing_rpts.sh │ ├── util │ │ ├── Makefile │ │ ├── __init__.py │ │ ├── check_tool_requirements.py │ │ ├── ibex_config.py │ │ ├── ibex_util_sv2v.core │ │ └── sv2v_in_place.py │ └── vendor │ │ └── google_riscv-dv │ │ ├── .flake8 │ │ ├── .github │ │ ├── scripts │ │ │ ├── code_fixup.py │ │ │ └── parse_testlist.py │ │ └── workflows │ │ │ ├── build-spike.yml │ │ │ └── run-tests.yml │ │ ├── .gitignore │ │ ├── .metrics.json │ │ ├── .travis.yml │ │ ├── CONTRIBUTING.md │ │ ├── LICENSE.txt │ │ ├── MANIFEST.in │ │ ├── README.md │ │ ├── cov.py │ │ ├── docs │ │ ├── Makefile │ │ ├── make.bat │ │ └── source │ │ │ ├── appendix.rst │ │ │ ├── class_reference.rst │ │ │ ├── cmd_line_reference.rst │ │ │ ├── conf.py │ │ │ ├── configuration.rst │ │ │ ├── coverage_model.rst │ │ │ ├── customize_extend_generator.rst │ │ │ ├── end_to_end_simulation.rst │ │ │ ├── extension_support.rst │ │ │ ├── generator_flow.rst │ │ │ ├── getting_started.rst │ │ │ ├── handshake.rst │ │ │ ├── index.rst │ │ │ ├── overview.rst │ │ │ └── trace_csv.png │ │ ├── euvm │ │ ├── README.md │ │ └── riscv │ │ │ ├── gen │ │ │ ├── isa │ │ │ │ ├── custom │ │ │ │ │ ├── riscv_custom_instr.d │ │ │ │ │ └── riscv_custom_instr_enum.d │ │ │ │ ├── package.d │ │ │ │ ├── riscv_amo_instr.d │ │ │ │ ├── riscv_b_instr.d │ │ │ │ ├── riscv_compressed_instr.d │ │ │ │ ├── riscv_floating_point_instr.d │ │ │ │ ├── riscv_instr.d │ │ │ │ ├── riscv_instr_register.d │ │ │ │ ├── riscv_vector_instr.d │ │ │ │ ├── riscv_zba_instr.d │ │ │ │ ├── riscv_zbb_instr.d │ │ │ │ ├── riscv_zbc_instr.d │ │ │ │ ├── riscv_zbs_instr.d │ │ │ │ ├── rv128c_instr.d │ │ │ │ ├── rv32a_instr.d │ │ │ │ ├── rv32b_instr.d │ │ │ │ ├── rv32c_instr.d │ │ │ │ ├── rv32d_instr.d │ │ │ │ ├── rv32dc_instr.d │ │ │ │ ├── rv32f_instr.d │ │ │ │ ├── rv32fc_instr.d │ │ │ │ ├── rv32i_instr.d │ │ │ │ ├── rv32m_instr.d │ │ │ │ ├── rv32v_instr.d │ │ │ │ ├── rv32zba_instr.d │ │ │ │ ├── rv32zbb_instr.d │ │ │ │ ├── rv32zbc_instr.d │ │ │ │ ├── rv32zbs_instr.d │ │ │ │ ├── rv64a_instr.d │ │ │ │ ├── rv64b_instr.d │ │ │ │ ├── rv64c_instr.d │ │ │ │ ├── rv64d_instr.d │ │ │ │ ├── rv64f_instr.d │ │ │ │ ├── rv64i_instr.d │ │ │ │ ├── rv64m_instr.d │ │ │ │ ├── rv64zba_instr.d │ │ │ │ └── rv64zbb_instr.d │ │ │ ├── package.d │ │ │ ├── riscv_amo_instr_lib.d │ │ │ ├── riscv_asm_program_gen.d │ │ │ ├── riscv_callstack_gen.d │ │ │ ├── riscv_custom_instr_enum.d │ │ │ ├── riscv_data_page_gen.d │ │ │ ├── riscv_debug_rom_gen.d │ │ │ ├── riscv_defines.d │ │ │ ├── riscv_directed_instr_lib.d │ │ │ ├── riscv_illegal_instr.d │ │ │ ├── riscv_instr_gen_config.d │ │ │ ├── riscv_instr_pkg.d │ │ │ ├── riscv_instr_registry.d │ │ │ ├── riscv_instr_sequence.d │ │ │ ├── riscv_instr_stream.d │ │ │ ├── riscv_load_store_instr_lib.d │ │ │ ├── riscv_loop_instr.d │ │ │ ├── riscv_page_table.d │ │ │ ├── riscv_page_table_entry.d │ │ │ ├── riscv_page_table_exception_cfg.d │ │ │ ├── riscv_page_table_list.d │ │ │ ├── riscv_pmp_cfg.d │ │ │ ├── riscv_privil_reg.d │ │ │ ├── riscv_privileged_common_seq.d │ │ │ ├── riscv_pseudo_instr.d │ │ │ ├── riscv_reg.d │ │ │ ├── riscv_signature_pkg.d │ │ │ ├── riscv_vector_cfg.d │ │ │ └── target │ │ │ │ ├── ml │ │ │ │ └── riscv_core_setting.d │ │ │ │ ├── multi_harts │ │ │ │ └── riscv_core_setting.d │ │ │ │ ├── package.d │ │ │ │ ├── rv32i │ │ │ │ └── riscv_core_setting.d │ │ │ │ ├── rv32imafdc │ │ │ │ └── riscv_core_setting.d │ │ │ │ ├── rv32imc │ │ │ │ └── riscv_core_setting.d │ │ │ │ ├── rv32imc_sv32 │ │ │ │ └── riscv_core_setting.d │ │ │ │ ├── rv32imcb │ │ │ │ └── riscv_core_setting.d │ │ │ │ ├── rv64gc │ │ │ │ └── riscv_core_setting.d │ │ │ │ ├── rv64gcv │ │ │ │ └── riscv_core_setting.d │ │ │ │ ├── rv64imc │ │ │ │ └── riscv_core_setting.d │ │ │ │ └── rv64imcb │ │ │ │ └── riscv_core_setting.d │ │ │ └── test │ │ │ ├── riscv_instr_base_test.d │ │ │ ├── riscv_instr_gen.d │ │ │ ├── riscv_instr_test.d │ │ │ └── riscv_instr_test_lib.d │ │ ├── files.f │ │ ├── pygen │ │ ├── experimental │ │ │ ├── README.md │ │ │ ├── riscv_asm_program_gen.py │ │ │ ├── riscv_callstack_gen.py │ │ │ ├── riscv_data_page_gen.py │ │ │ ├── riscv_directed_instr_lib.py │ │ │ ├── riscv_instr_base.py │ │ │ ├── riscv_instr_sequence.py │ │ │ ├── riscv_instr_stream.py │ │ │ ├── riscv_load_store_instr_lib.py │ │ │ ├── riscv_rand_instr.py │ │ │ └── utils.py │ │ └── pygen_src │ │ │ ├── README.md │ │ │ ├── isa │ │ │ ├── riscv_amo_instr.py │ │ │ ├── riscv_b_instr.py │ │ │ ├── riscv_compressed_instr.py │ │ │ ├── riscv_cov_instr.py │ │ │ ├── riscv_floating_point_instr.py │ │ │ ├── riscv_instr.py │ │ │ ├── rv32a_instr.py │ │ │ ├── rv32b_instr.py │ │ │ ├── rv32c_instr.py │ │ │ ├── rv32d_instr.py │ │ │ ├── rv32dc_instr.py │ │ │ ├── rv32f_instr.py │ │ │ ├── rv32fc_instr.py │ │ │ ├── rv32i_instr.py │ │ │ ├── rv32m_instr.py │ │ │ ├── rv64a_instr.py │ │ │ ├── rv64c_instr.py │ │ │ ├── rv64d_instr.py │ │ │ ├── rv64f_instr.py │ │ │ ├── rv64i_instr.py │ │ │ └── rv64m_instr.py │ │ │ ├── riscv_amo_instr_lib.py │ │ │ ├── riscv_asm_program_gen.py │ │ │ ├── riscv_callstack_gen.py │ │ │ ├── riscv_data_page_gen.py │ │ │ ├── riscv_defines.py │ │ │ ├── riscv_directed_instr_lib.py │ │ │ ├── riscv_illegal_instr.py │ │ │ ├── riscv_instr_cover_group.py │ │ │ ├── riscv_instr_gen_config.py │ │ │ ├── riscv_instr_pkg.py │ │ │ ├── riscv_instr_sequence.py │ │ │ ├── riscv_instr_stream.py │ │ │ ├── riscv_load_store_instr_lib.py │ │ │ ├── riscv_loop_instr.py │ │ │ ├── riscv_privil_reg.py │ │ │ ├── riscv_privileged_common_seq.py │ │ │ ├── riscv_pseudo_instr.py │ │ │ ├── riscv_reg.py │ │ │ ├── riscv_signature_pkg.py │ │ │ ├── riscv_utils.py │ │ │ ├── target │ │ │ ├── multi_harts │ │ │ │ ├── riscvOVPsim.ic │ │ │ │ └── riscv_core_setting.py │ │ │ ├── rv32i │ │ │ │ ├── riscvOVPsim.ic │ │ │ │ └── riscv_core_setting.py │ │ │ ├── rv32imafdc │ │ │ │ ├── riscvOVPsim.ic │ │ │ │ └── riscv_core_setting.py │ │ │ ├── rv32imc │ │ │ │ ├── riscvOVPsim.ic │ │ │ │ └── riscv_core_setting.py │ │ │ ├── rv32imcb │ │ │ │ ├── riscvOVPsim.ic │ │ │ │ └── riscv_core_setting.py │ │ │ ├── rv64imafdc │ │ │ │ └── riscv_core_setting.py │ │ │ └── rv64imc │ │ │ │ └── riscv_core_setting.py │ │ │ └── test │ │ │ ├── riscv_instr_base_test.py │ │ │ ├── riscv_instr_cov_test.py │ │ │ └── riscv_rand_instr_test.py │ │ ├── qrun_option.f │ │ ├── questa_sim.tcl │ │ ├── requirements.txt │ │ ├── riviera_sim.tcl │ │ ├── run.py │ │ ├── scripts │ │ ├── check-status │ │ ├── deprecated │ │ │ ├── instr_trace_compare.py │ │ │ ├── ovpsim_log_to_trace_csv.py │ │ │ ├── riscv_trace_csv.py │ │ │ └── spike_log_to_trace_csv.py │ │ ├── genMetricsList.py │ │ ├── gen_csr_test.py │ │ ├── instr_trace_compare.py │ │ ├── lib.py │ │ ├── link.ld │ │ ├── metrics-regress.py │ │ ├── ovpsim_log_to_trace_csv.py │ │ ├── renode_log_to_trace_csv.py │ │ ├── renode_wrapper.py │ │ ├── riscv_trace_csv.py │ │ ├── sail_log_to_trace_csv.py │ │ ├── spike_log_to_trace_csv.py │ │ └── whisper_log_trace_csv.py │ │ ├── setup.cfg │ │ ├── setup.py │ │ ├── src │ │ ├── dv_defines.svh │ │ ├── isa │ │ │ ├── custom │ │ │ │ ├── riscv_custom_instr.sv │ │ │ │ ├── riscv_custom_instr_enum.sv │ │ │ │ ├── rv32x_instr.sv │ │ │ │ └── rv64x_instr.sv │ │ │ ├── riscv_amo_instr.sv │ │ │ ├── riscv_b_instr.sv │ │ │ ├── riscv_compressed_instr.sv │ │ │ ├── riscv_csr_instr.sv │ │ │ ├── riscv_floating_point_instr.sv │ │ │ ├── riscv_instr.sv │ │ │ ├── riscv_instr_cov.svh │ │ │ ├── riscv_vector_instr.sv │ │ │ ├── riscv_zba_instr.sv │ │ │ ├── riscv_zbb_instr.sv │ │ │ ├── riscv_zbc_instr.sv │ │ │ ├── riscv_zbs_instr.sv │ │ │ ├── rv128c_instr.sv │ │ │ ├── rv32a_instr.sv │ │ │ ├── rv32b_instr.sv │ │ │ ├── rv32c_instr.sv │ │ │ ├── rv32d_instr.sv │ │ │ ├── rv32dc_instr.sv │ │ │ ├── rv32f_instr.sv │ │ │ ├── rv32fc_instr.sv │ │ │ ├── rv32i_instr.sv │ │ │ ├── rv32m_instr.sv │ │ │ ├── rv32v_instr.sv │ │ │ ├── rv32zba_instr.sv │ │ │ ├── rv32zbb_instr.sv │ │ │ ├── rv32zbc_instr.sv │ │ │ ├── rv32zbs_instr.sv │ │ │ ├── rv64a_instr.sv │ │ │ ├── rv64b_instr.sv │ │ │ ├── rv64c_instr.sv │ │ │ ├── rv64d_instr.sv │ │ │ ├── rv64f_instr.sv │ │ │ ├── rv64i_instr.sv │ │ │ ├── rv64m_instr.sv │ │ │ ├── rv64zba_instr.sv │ │ │ └── rv64zbb_instr.sv │ │ ├── riscv_amo_instr_lib.sv │ │ ├── riscv_asm_program_gen.sv │ │ ├── riscv_callstack_gen.sv │ │ ├── riscv_data_page_gen.sv │ │ ├── riscv_debug_rom_gen.sv │ │ ├── riscv_defines.svh │ │ ├── riscv_directed_instr_lib.sv │ │ ├── riscv_illegal_instr.sv │ │ ├── riscv_instr_cover_group.sv │ │ ├── riscv_instr_gen_config.sv │ │ ├── riscv_instr_pkg.sv │ │ ├── riscv_instr_sequence.sv │ │ ├── riscv_instr_stream.sv │ │ ├── riscv_load_store_instr_lib.sv │ │ ├── riscv_loop_instr.sv │ │ ├── riscv_page_table.sv │ │ ├── riscv_page_table_entry.sv │ │ ├── riscv_page_table_exception_cfg.sv │ │ ├── riscv_page_table_list.sv │ │ ├── riscv_pmp_cfg.sv │ │ ├── riscv_privil_reg.sv │ │ ├── riscv_privileged_common_seq.sv │ │ ├── riscv_pseudo_instr.sv │ │ ├── riscv_reg.sv │ │ ├── riscv_signature_pkg.sv │ │ └── riscv_vector_cfg.sv │ │ ├── target │ │ ├── ml │ │ │ ├── riscvOVPsim.ic │ │ │ ├── riscv_core_setting.sv │ │ │ └── testlist.yaml │ │ ├── multi_harts │ │ │ ├── riscvOVPsim.ic │ │ │ ├── riscv_core_setting.sv │ │ │ └── testlist.yaml │ │ ├── rv32i │ │ │ ├── riscvOVPsim.ic │ │ │ ├── riscv_core_setting.sv │ │ │ └── testlist.yaml │ │ ├── rv32imafdc │ │ │ ├── riscv_core_setting.sv │ │ │ └── testlist.yaml │ │ ├── rv32imc │ │ │ ├── riscvOVPsim.ic │ │ │ ├── riscv_core_setting.sv │ │ │ └── testlist.yaml │ │ ├── rv32imc_sv32 │ │ │ ├── riscvOVPsim.ic │ │ │ ├── riscv_core_setting.sv │ │ │ └── testlist.yaml │ │ ├── rv32imcb │ │ │ ├── riscvOVPsim.ic │ │ │ ├── riscv_core_setting.sv │ │ │ └── testlist.yaml │ │ ├── rv64gc │ │ │ ├── riscvOVPsim.ic │ │ │ ├── riscv_core_setting.sv │ │ │ └── testlist.yaml │ │ ├── rv64gcv │ │ │ ├── riscvOVPsim.ic │ │ │ ├── riscv_core_setting.sv │ │ │ └── testlist.yaml │ │ ├── rv64imafdc │ │ │ ├── riscvOVPsim.ic │ │ │ ├── riscv_core_setting.sv │ │ │ └── testlist.yaml │ │ ├── rv64imc │ │ │ ├── riscvOVPsim.ic │ │ │ ├── riscv_core_setting.sv │ │ │ └── testlist.yaml │ │ └── rv64imcb │ │ │ ├── riscvOVPsim.ic │ │ │ ├── riscv_core_setting.sv │ │ │ └── testlist.yaml │ │ ├── test │ │ ├── riscv_instr_base_test.sv │ │ ├── riscv_instr_cov_test.sv │ │ ├── riscv_instr_gen_tb_top.sv │ │ ├── riscv_instr_test.sv │ │ ├── riscv_instr_test_lib.sv │ │ └── riscv_instr_test_pkg.sv │ │ ├── user_extension │ │ ├── user_define.h │ │ ├── user_extension.svh │ │ └── user_init.s │ │ ├── vcs.compile.option.f │ │ ├── verilog_style │ │ ├── build-verible.sh │ │ ├── exclude_filelist.f │ │ └── run.sh │ │ └── yaml │ │ ├── base_testlist.yaml │ │ ├── cov_testlist.yaml │ │ ├── csr_template.yaml │ │ ├── iss.yaml │ │ └── simulator.yaml │ ├── patches │ ├── lowrisc_ibex │ │ ├── dv │ │ │ ├── 0002-PATCH-Add-DFT-output-signal-to-prim_generic_ram_1p.patch │ │ │ ├── 0002-hw-Removed-references-to-non-virtual-primitive-cores.patch │ │ │ └── 0003-PATCH-Add-rst-to-prim_ram_1p.patch │ │ └── rtl │ │ │ ├── 0001-PATCH-Change-RAM-DFT-signals.patch │ │ │ └── 0004-PATCH-Add-rst-to-prim_ram_1p.patch │ └── pulp_riscv_dbg │ │ ├── 0001-Fix-lint-errors.patch │ │ ├── 0002-Add-access-error-signal-to-dm_mem.patch │ │ ├── 0003-Use-lowrisc-instead-of-PULP-primitives.patch │ │ ├── 0004-Extend-DMI-address-width.patch │ │ ├── 0005-dm_csrs-Implement-nextdm-register.patch │ │ ├── 0006-dm_csrs-Correct-behavior-of-hartsel.patch │ │ ├── 0007-dm_csrs-Pull-out-acknowledgement-signal-for-ndmreset.patch │ │ └── 0008-dmi_jtag_tap-fix-tap_state_q.patch │ ├── pulp_riscv_dbg.core │ ├── pulp_riscv_dbg.lock.hjson │ ├── pulp_riscv_dbg.vendor.hjson │ └── pulp_riscv_dbg │ ├── .gitignore │ ├── .travis.yml │ ├── Bender.yml │ ├── CHANGELOG.md │ ├── LICENSE │ ├── LICENSE.SiFive │ ├── README.md │ ├── ci │ ├── download-pulp-gcc.sh │ ├── get-openocd.sh │ ├── install-verilator.sh │ ├── make-tmp.sh │ ├── openocd-to-junit.py │ └── run-openocd-compliance.sh │ ├── debug_rom │ ├── .gitignore │ ├── Makefile │ ├── debug_rom.S │ ├── debug_rom.h │ ├── debug_rom.sv │ ├── debug_rom_one_scratch.h │ ├── debug_rom_one_scratch.sv │ ├── encoding.h │ ├── gen_rom.py │ └── link.ld │ ├── doc │ ├── debug-system.md │ ├── debugsys_schematic.svg │ ├── dmi_protocol.json │ └── dmi_protocol.svg │ ├── src │ ├── dm_csrs.sv │ ├── dm_mem.sv │ ├── dm_pkg.sv │ ├── dm_sba.sv │ ├── dm_top.sv │ ├── dmi_bscane_tap.sv │ ├── dmi_cdc.sv │ ├── dmi_intf.sv │ ├── dmi_jtag.sv │ ├── dmi_jtag_tap.sv │ └── dmi_test.sv │ ├── sva │ ├── dm_csrs_sva.sv │ ├── dm_sba_sva.sv │ └── dm_top_sva.sv │ └── tb │ ├── .gitignore │ ├── LICENSE.Berkeley │ ├── LICENSE.SiFive │ ├── Makefile │ ├── README.md │ ├── SimJTAG.sv │ ├── boot_rom.sv │ ├── dm_compliance_test.cfg │ ├── dm_debug.cfg │ ├── dm_tb_pkg.sv │ ├── dp_ram.sv │ ├── jtag_dmi │ ├── .gitignore │ ├── jtag_intf.sv │ ├── jtag_test.sv │ ├── run_vsim.sh │ ├── run_vsim_xilinx.sh │ └── tb_jtag_dmi.sv │ ├── mm_ram.sv │ ├── prog │ ├── crt0.S │ ├── link.ld │ ├── syscalls.c │ ├── test.c │ └── vectors.S │ ├── remote_bitbang │ ├── .gitignore │ ├── Makefile │ ├── rbs_test.c │ ├── remote_bitbang.c │ ├── remote_bitbang.h │ └── sim_jtag.c │ ├── tb_test_env.sv │ ├── tb_top.sv │ ├── tb_top_verilator.cpp │ ├── tb_top_verilator.sv │ ├── unused │ └── SimDTM.sv │ ├── veri-run-openocd.py │ ├── vsim_batch.tcl │ ├── vsim_gui.tcl │ └── waves.tcl ├── mypy.ini ├── pyproject.toml ├── python-requirements.txt ├── quality └── BUILD.bazel ├── release └── BUILD ├── rules ├── BUILD ├── actions.bzl ├── autogen.bzl ├── bitstreams.bzl ├── certificates.bzl ├── const.bzl ├── coverage │ └── BUILD ├── cross_platform.bzl ├── doxygen.bzl ├── extensions.bzl ├── files.bzl ├── fusesoc.bzl ├── host.bzl ├── lc.bzl ├── linker.bzl ├── manifest.bzl ├── nonhermetic.bzl ├── opentitan │ ├── BUILD │ ├── README.md │ ├── cc.bzl │ ├── ci.bzl │ ├── defs.bzl │ ├── exec_env.bzl │ ├── fpga.bzl │ ├── hw.bzl │ ├── keyutils.bzl │ ├── legacy.bzl │ ├── manual.bzl │ ├── providers.bzl │ ├── qemu.bzl │ ├── silicon.bzl │ ├── sim_dv.bzl │ ├── sim_verilator.bzl │ ├── splice.bzl │ ├── static_library.bzl │ ├── toolchain.bzl │ ├── transform.bzl │ └── util.bzl ├── otbn.bzl ├── otp.bzl ├── quality.bzl ├── repo.bzl ├── rom_e2e.bzl ├── rust.bzl ├── rv.bzl ├── scripts │ ├── BUILD │ ├── bitstreams_manifest.example.json │ ├── bitstreams_manifest.schema.json │ ├── bitstreams_manifest_v2.example.json │ ├── bitstreams_manifest_v2.schema.json │ ├── bitstreams_workspace.py │ ├── bitstreams_workspace_test.py │ ├── cargo_raze.template.sh │ ├── clang_tidy.py │ ├── html_coverage_report.template.sh │ ├── modid_check.sh │ └── qemu_pass.py ├── signing.bzl ├── stamp.bzl ├── tests │ ├── BUILD │ ├── const_unittest.bzl │ └── otp_unittest.bzl ├── tock.bzl └── ujson.bzl ├── signing ├── BUILD ├── README.md ├── examples │ ├── BUILD │ └── signatures │ │ └── BUILD ├── logs │ ├── 2023-06-06.md │ ├── 2023-06-07.md │ ├── 2023-06-12.md │ ├── 2024-01-05.md │ ├── 2024-01-18.md │ └── README.md ├── skip.bit ├── softhsm │ ├── BUILD │ ├── README.md │ ├── softhsm.conf │ └── tokens │ │ └── 1fb9bf0b-6f47-74b5-05b9-e1ccf1488ff0 │ │ ├── 71c8ac67-2b1f-7107-25d9-b3e9e4f1db9e.lock │ │ ├── 71c8ac67-2b1f-7107-25d9-b3e9e4f1db9e.object │ │ ├── 73153cc5-c025-2ee0-c7f7-24ba6ba1361a.lock │ │ ├── 73153cc5-c025-2ee0-c7f7-24ba6ba1361a.object │ │ ├── ef3261cb-77ce-b359-0c9f-43fa2d34f8d3.lock │ │ ├── ef3261cb-77ce-b359-0c9f-43fa2d34f8d3.object │ │ ├── generation │ │ ├── token.lock │ │ └── token.object └── tokens │ ├── BUILD │ └── earlgrey_z1_sival.yaml ├── site ├── book-theme │ ├── BUILD │ ├── LICENSE_Recursive.txt │ ├── Recursive_wght,CASL@300__800,0_5.woff2 │ ├── codeblock-conversions.js │ ├── css │ │ ├── chrome.css │ │ ├── general.css │ │ └── variables.css │ ├── index.hbs │ ├── pagetoc.css │ ├── pagetoc.js │ ├── recursive.css │ ├── tweaks.css │ └── wavejson.css └── doxygen │ ├── BUILD.bazel │ ├── Doxyfile │ ├── footer.html │ ├── header.html │ ├── layout.xml │ └── main_page.md ├── sw ├── .gitignore ├── .rustfmt.toml ├── BUILD ├── README.md ├── device │ ├── BUILD │ ├── README.md │ ├── examples │ │ ├── BUILD │ │ ├── demos.c │ │ ├── demos.h │ │ ├── hello_usbdev │ │ │ ├── BUILD │ │ │ └── hello_usbdev.c │ │ ├── hello_world │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ └── hello_world.c │ │ ├── sram_program │ │ │ ├── BUILD │ │ │ ├── sram_program.c │ │ │ └── sram_program.ld │ │ └── teacup_demos │ │ │ ├── BUILD │ │ │ ├── data │ │ │ ├── BUILD │ │ │ ├── bitmaps.h │ │ │ ├── c-array-bitmap-generator.py │ │ │ └── ot_logo_bitmap.c │ │ │ ├── teacup_leds_and_screen_demo.c │ │ │ └── teacup_leds_demo.c │ ├── info_sections.ld │ ├── lib │ │ ├── BUILD │ │ ├── README.md │ │ ├── arch │ │ │ ├── BUILD │ │ │ ├── boot_stage.h │ │ │ ├── boot_stage_owner.c │ │ │ ├── boot_stage_rom.c │ │ │ ├── boot_stage_rom_ext.c │ │ │ ├── device.h │ │ │ ├── device_fpga_cw305.c │ │ │ ├── device_fpga_cw310.c │ │ │ ├── device_fpga_cw340.c │ │ │ ├── device_silicon.c │ │ │ ├── device_sim_dv.c │ │ │ ├── device_sim_qemu.c │ │ │ ├── device_sim_verilator.c │ │ │ ├── stub.c │ │ │ └── uart.c │ │ ├── base │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── abs_mmio.c │ │ │ ├── abs_mmio.h │ │ │ ├── adv_macros.h │ │ │ ├── bitfield.c │ │ │ ├── bitfield.h │ │ │ ├── crc32.c │ │ │ ├── crc32.h │ │ │ ├── crc32_functest.c │ │ │ ├── crc32_perftest.c │ │ │ ├── crc32_unittest.cc │ │ │ ├── csr.h │ │ │ ├── csr_registers.h │ │ │ ├── freestanding │ │ │ │ ├── BUILD │ │ │ │ ├── README.md │ │ │ │ ├── assert.h │ │ │ │ ├── float.h │ │ │ │ ├── iso646.h │ │ │ │ ├── limits.h │ │ │ │ ├── stdalign.h │ │ │ │ ├── stdarg.h │ │ │ │ ├── stdbool.h │ │ │ │ ├── stddef.h │ │ │ │ ├── stdint.h │ │ │ │ ├── stdnoreturn.h │ │ │ │ └── string.h │ │ │ ├── global_mock.h │ │ │ ├── global_mock_unittest.cc │ │ │ ├── hardened.c │ │ │ ├── hardened.h │ │ │ ├── hardened_asm.h │ │ │ ├── hardened_functest.c │ │ │ ├── hardened_memory.c │ │ │ ├── hardened_memory.h │ │ │ ├── hardened_memory_unittest.cc │ │ │ ├── hardened_unittest.cc │ │ │ ├── internal │ │ │ │ ├── BUILD │ │ │ │ ├── absl_status.h │ │ │ │ └── status.h │ │ │ ├── macros.h │ │ │ ├── math.c │ │ │ ├── math.h │ │ │ ├── math_builtins.c │ │ │ ├── math_builtins_unittest.cc │ │ │ ├── math_unittest.cc │ │ │ ├── memory.c │ │ │ ├── memory.h │ │ │ ├── memory_perftest.c │ │ │ ├── memory_unittest.cc │ │ │ ├── mmio.c │ │ │ ├── mmio.h │ │ │ ├── mock_abs_mmio.cc │ │ │ ├── mock_abs_mmio.h │ │ │ ├── mock_crc32.cc │ │ │ ├── mock_crc32.h │ │ │ ├── mock_mmio.cc │ │ │ ├── mock_mmio.h │ │ │ ├── mock_mmio_test.cc │ │ │ ├── mock_mmio_test_utils.h │ │ │ ├── multibits.h │ │ │ ├── multibits_asm.h │ │ │ ├── random_order.c │ │ │ ├── random_order.h │ │ │ ├── random_order_unittest.cc │ │ │ ├── status.c │ │ │ ├── status.h │ │ │ ├── status_report_unittest.cc │ │ │ ├── status_report_unittest_c.c │ │ │ ├── status_report_unittest_c.h │ │ │ ├── status_unittest.cc │ │ │ └── stdasm.h │ │ ├── boards │ │ │ └── teacup_v1_3_0 │ │ │ │ ├── BUILD │ │ │ │ ├── leds.c │ │ │ │ └── leds.h │ │ ├── crt │ │ │ ├── BUILD │ │ │ └── crt.S │ │ ├── crypto │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ └── crypto_testplan.hjson │ │ │ ├── drivers │ │ │ │ ├── BUILD │ │ │ │ ├── aes.c │ │ │ │ ├── aes.h │ │ │ │ ├── aes_test.c │ │ │ │ ├── entropy.c │ │ │ │ ├── entropy.h │ │ │ │ ├── entropy_kat.c │ │ │ │ ├── entropy_kat.h │ │ │ │ ├── entropy_test.c │ │ │ │ ├── hmac.c │ │ │ │ ├── hmac.h │ │ │ │ ├── keymgr.c │ │ │ │ ├── keymgr.h │ │ │ │ ├── keymgr_test.c │ │ │ │ ├── kmac.c │ │ │ │ ├── kmac.h │ │ │ │ ├── mock_entropy.cc │ │ │ │ ├── mock_rv_core_ibex.cc │ │ │ │ ├── otbn.c │ │ │ │ ├── otbn.h │ │ │ │ ├── rv_core_ibex.c │ │ │ │ ├── rv_core_ibex.h │ │ │ │ └── rv_core_ibex_test.c │ │ │ ├── impl │ │ │ │ ├── BUILD │ │ │ │ ├── aes.c │ │ │ │ ├── aes_gcm.c │ │ │ │ ├── aes_gcm │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── aes_gcm.c │ │ │ │ │ ├── aes_gcm.h │ │ │ │ │ ├── ghash.c │ │ │ │ │ ├── ghash.h │ │ │ │ │ └── ghash_unittest.cc │ │ │ │ ├── aes_kwp │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── aes_kwp.c │ │ │ │ │ └── aes_kwp.h │ │ │ │ ├── drbg.c │ │ │ │ ├── ecc │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── p256.c │ │ │ │ │ ├── p256.h │ │ │ │ │ ├── p384.c │ │ │ │ │ └── p384.h │ │ │ │ ├── ecc_p256.c │ │ │ │ ├── ecc_p384.c │ │ │ │ ├── ed25519.c │ │ │ │ ├── hkdf.c │ │ │ │ ├── hmac.c │ │ │ │ ├── integrity.c │ │ │ │ ├── integrity.h │ │ │ │ ├── kdf_ctr.c │ │ │ │ ├── key_transport.c │ │ │ │ ├── key_transport_unittest.cc │ │ │ │ ├── keyblob.c │ │ │ │ ├── keyblob.h │ │ │ │ ├── keyblob_unittest.cc │ │ │ │ ├── kmac.c │ │ │ │ ├── kmac_kdf.c │ │ │ │ ├── rsa.c │ │ │ │ ├── rsa │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── rsa_datatypes.h │ │ │ │ │ ├── rsa_encryption.c │ │ │ │ │ ├── rsa_encryption.h │ │ │ │ │ ├── rsa_padding.c │ │ │ │ │ ├── rsa_padding.h │ │ │ │ │ ├── rsa_signature.c │ │ │ │ │ ├── rsa_signature.h │ │ │ │ │ ├── run_rsa.c │ │ │ │ │ ├── run_rsa.h │ │ │ │ │ ├── run_rsa_key_from_cofactor.c │ │ │ │ │ └── run_rsa_key_from_cofactor.h │ │ │ │ ├── security_config.c │ │ │ │ ├── sha2.c │ │ │ │ ├── sha2 │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── sha256.c │ │ │ │ │ ├── sha256.h │ │ │ │ │ ├── sha512.c │ │ │ │ │ └── sha512.h │ │ │ │ ├── sha3.c │ │ │ │ ├── status.h │ │ │ │ ├── status_debug_unittest.cc │ │ │ │ ├── status_functest.c │ │ │ │ ├── status_unittest.cc │ │ │ │ └── x25519.c │ │ │ └── include │ │ │ │ ├── BUILD │ │ │ │ ├── aes.h │ │ │ │ ├── aes_gcm.h │ │ │ │ ├── datatypes.h │ │ │ │ ├── drbg.h │ │ │ │ ├── ecc_p256.h │ │ │ │ ├── ecc_p384.h │ │ │ │ ├── ed25519.h │ │ │ │ ├── freestanding │ │ │ │ ├── BUILD │ │ │ │ ├── absl_status.h │ │ │ │ ├── defs.h │ │ │ │ └── hardened.h │ │ │ │ ├── hkdf.h │ │ │ │ ├── hmac.h │ │ │ │ ├── kdf_ctr.h │ │ │ │ ├── key_transport.h │ │ │ │ ├── kmac.h │ │ │ │ ├── kmac_kdf.h │ │ │ │ ├── otcrypto.h │ │ │ │ ├── rsa.h │ │ │ │ ├── security_config.h │ │ │ │ ├── sha2.h │ │ │ │ ├── sha3.h │ │ │ │ └── x25519.h │ │ ├── dif │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── autogen │ │ │ │ └── BUILD │ │ │ ├── dif_adc_ctrl.c │ │ │ ├── dif_adc_ctrl.h │ │ │ ├── dif_adc_ctrl.md │ │ │ ├── dif_adc_ctrl_unittest.cc │ │ │ ├── dif_aes.c │ │ │ ├── dif_aes.h │ │ │ ├── dif_aes.md │ │ │ ├── dif_aes_unittest.cc │ │ │ ├── dif_alert_handler.c │ │ │ ├── dif_alert_handler.h │ │ │ ├── dif_alert_handler.md │ │ │ ├── dif_alert_handler_unittest.cc │ │ │ ├── dif_aon_timer.c │ │ │ ├── dif_aon_timer.h │ │ │ ├── dif_aon_timer.md │ │ │ ├── dif_aon_timer_unittest.cc │ │ │ ├── dif_base.c │ │ │ ├── dif_base.h │ │ │ ├── dif_clkmgr.c │ │ │ ├── dif_clkmgr.h │ │ │ ├── dif_clkmgr.md │ │ │ ├── dif_clkmgr_unittest.cc │ │ │ ├── dif_csrng.c │ │ │ ├── dif_csrng.h │ │ │ ├── dif_csrng.md │ │ │ ├── dif_csrng_shared.c │ │ │ ├── dif_csrng_shared.h │ │ │ ├── dif_csrng_unittest.cc │ │ │ ├── dif_dma.c │ │ │ ├── dif_dma.h │ │ │ ├── dif_dma.md │ │ │ ├── dif_dma_unittest.cc │ │ │ ├── dif_edn.c │ │ │ ├── dif_edn.h │ │ │ ├── dif_edn.md │ │ │ ├── dif_edn_unittest.cc │ │ │ ├── dif_entropy_src.c │ │ │ ├── dif_entropy_src.h │ │ │ ├── dif_entropy_src.md │ │ │ ├── dif_entropy_src_unittest.cc │ │ │ ├── dif_flash_ctrl.c │ │ │ ├── dif_flash_ctrl.h │ │ │ ├── dif_flash_ctrl.md │ │ │ ├── dif_flash_ctrl_unittest.cc │ │ │ ├── dif_gpio.c │ │ │ ├── dif_gpio.h │ │ │ ├── dif_gpio.md │ │ │ ├── dif_gpio_unittest.cc │ │ │ ├── dif_hmac.c │ │ │ ├── dif_hmac.h │ │ │ ├── dif_hmac.md │ │ │ ├── dif_hmac_unittest.cc │ │ │ ├── dif_i2c.c │ │ │ ├── dif_i2c.h │ │ │ ├── dif_i2c.md │ │ │ ├── dif_i2c_unittest.cc │ │ │ ├── dif_keymgr.c │ │ │ ├── dif_keymgr.h │ │ │ ├── dif_keymgr.md │ │ │ ├── dif_keymgr_dpe.c │ │ │ ├── dif_keymgr_dpe.h │ │ │ ├── dif_keymgr_dpe.md │ │ │ ├── dif_keymgr_unittest.cc │ │ │ ├── dif_kmac.c │ │ │ ├── dif_kmac.h │ │ │ ├── dif_kmac.md │ │ │ ├── dif_kmac_unittest.cc │ │ │ ├── dif_lc_ctrl.c │ │ │ ├── dif_lc_ctrl.h │ │ │ ├── dif_lc_ctrl.md │ │ │ ├── dif_lc_ctrl_unittest.cc │ │ │ ├── dif_mbx.c │ │ │ ├── dif_mbx.h │ │ │ ├── dif_mbx.md │ │ │ ├── dif_mbx_unittest.cc │ │ │ ├── dif_otbn.c │ │ │ ├── dif_otbn.h │ │ │ ├── dif_otbn.md │ │ │ ├── dif_otbn_unittest.cc │ │ │ ├── dif_otp_ctrl.c │ │ │ ├── dif_otp_ctrl.h │ │ │ ├── dif_otp_ctrl.md │ │ │ ├── dif_otp_ctrl_unittest.cc │ │ │ ├── dif_pattgen.c │ │ │ ├── dif_pattgen.h │ │ │ ├── dif_pattgen.md │ │ │ ├── dif_pattgen_unittest.cc │ │ │ ├── dif_pinmux.c │ │ │ ├── dif_pinmux.h │ │ │ ├── dif_pinmux.md │ │ │ ├── dif_pinmux_unittest.cc │ │ │ ├── dif_pwm.c │ │ │ ├── dif_pwm.h │ │ │ ├── dif_pwm.md │ │ │ ├── dif_pwm_unittest.cc │ │ │ ├── dif_pwrmgr.c │ │ │ ├── dif_pwrmgr.h │ │ │ ├── dif_pwrmgr.md │ │ │ ├── dif_pwrmgr_unittest.cc │ │ │ ├── dif_rom_ctrl.c │ │ │ ├── dif_rom_ctrl.h │ │ │ ├── dif_rom_ctrl.md │ │ │ ├── dif_rom_ctrl_unittest.cc │ │ │ ├── dif_rstmgr.c │ │ │ ├── dif_rstmgr.h │ │ │ ├── dif_rstmgr.md │ │ │ ├── dif_rstmgr_unittest.cc │ │ │ ├── dif_rv_core_ibex.c │ │ │ ├── dif_rv_core_ibex.h │ │ │ ├── dif_rv_core_ibex.md │ │ │ ├── dif_rv_core_ibex_unittest.cc │ │ │ ├── dif_rv_dm.c │ │ │ ├── dif_rv_dm.h │ │ │ ├── dif_rv_dm.md │ │ │ ├── dif_rv_dm_unittest.cc │ │ │ ├── dif_rv_plic.c │ │ │ ├── dif_rv_plic.h │ │ │ ├── dif_rv_plic.md │ │ │ ├── dif_rv_plic_unittest.cc │ │ │ ├── dif_rv_timer.c │ │ │ ├── dif_rv_timer.h │ │ │ ├── dif_rv_timer.md │ │ │ ├── dif_rv_timer_unittest.cc │ │ │ ├── dif_sensor_ctrl.c │ │ │ ├── dif_sensor_ctrl.h │ │ │ ├── dif_sensor_ctrl.md │ │ │ ├── dif_sensor_ctrl_unittest.cc │ │ │ ├── dif_soc_dbg_ctrl.c │ │ │ ├── dif_soc_dbg_ctrl.h │ │ │ ├── dif_soc_proxy.c │ │ │ ├── dif_soc_proxy.h │ │ │ ├── dif_spi_device.c │ │ │ ├── dif_spi_device.h │ │ │ ├── dif_spi_device.md │ │ │ ├── dif_spi_device_unittest.cc │ │ │ ├── dif_spi_host.c │ │ │ ├── dif_spi_host.h │ │ │ ├── dif_spi_host.md │ │ │ ├── dif_spi_host_unittest.cc │ │ │ ├── dif_sram_ctrl.c │ │ │ ├── dif_sram_ctrl.h │ │ │ ├── dif_sram_ctrl.md │ │ │ ├── dif_sram_ctrl_unittest.cc │ │ │ ├── dif_sysrst_ctrl.c │ │ │ ├── dif_sysrst_ctrl.h │ │ │ ├── dif_sysrst_ctrl.md │ │ │ ├── dif_sysrst_ctrl_unittest.cc │ │ │ ├── dif_test_base.h │ │ │ ├── dif_uart.c │ │ │ ├── dif_uart.h │ │ │ ├── dif_uart.md │ │ │ ├── dif_uart_unittest.cc │ │ │ ├── dif_usbdev.c │ │ │ ├── dif_usbdev.h │ │ │ ├── dif_usbdev.md │ │ │ └── dif_usbdev_unittest.cc │ │ ├── peripherals │ │ │ ├── BUILD │ │ │ ├── ssd1131_screen.c │ │ │ └── ssd1131_screen.h │ │ ├── runtime │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── epmp.c │ │ │ ├── epmp.h │ │ │ ├── hart.c │ │ │ ├── hart.h │ │ │ ├── hart_polyfills.c │ │ │ ├── ibex.c │ │ │ ├── ibex.h │ │ │ ├── irq.c │ │ │ ├── irq.h │ │ │ ├── log.c │ │ │ ├── log.h │ │ │ ├── pmp.c │ │ │ ├── pmp.h │ │ │ ├── print.c │ │ │ ├── print.h │ │ │ ├── print_uart.c │ │ │ ├── print_uart.h │ │ │ └── print_unittest.cc │ │ ├── testing │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── aes_testutils.c │ │ │ ├── aes_testutils.h │ │ │ ├── alert_handler_testutils.c │ │ │ ├── alert_handler_testutils.h │ │ │ ├── aon_timer_testutils.c │ │ │ ├── aon_timer_testutils.h │ │ │ ├── autogen │ │ │ │ └── BUILD │ │ │ ├── binary_blob.h │ │ │ ├── clkmgr_testutils.c │ │ │ ├── clkmgr_testutils.h │ │ │ ├── csrng_testutils.c │ │ │ ├── csrng_testutils.h │ │ │ ├── dma_testutils.c │ │ │ ├── dma_testutils.h │ │ │ ├── edn_testutils.c │ │ │ ├── edn_testutils.h │ │ │ ├── entropy_src_testutils.c │ │ │ ├── entropy_src_testutils.h │ │ │ ├── entropy_testutils.c │ │ │ ├── entropy_testutils.h │ │ │ ├── flash_ctrl_testutils.c │ │ │ ├── flash_ctrl_testutils.h │ │ │ ├── hexstr.c │ │ │ ├── hexstr.h │ │ │ ├── hexstr_unittest.cc │ │ │ ├── hmac_testutils.c │ │ │ ├── hmac_testutils.h │ │ │ ├── i2c_testutils.c │ │ │ ├── i2c_testutils.h │ │ │ ├── json │ │ │ │ ├── BUILD │ │ │ │ ├── chip_specific_startup.c │ │ │ │ ├── chip_specific_startup.h │ │ │ │ ├── command.c │ │ │ │ ├── command.h │ │ │ │ ├── gpio.c │ │ │ │ ├── gpio.h │ │ │ │ ├── i2c_target.c │ │ │ │ ├── i2c_target.h │ │ │ │ ├── mem.c │ │ │ │ ├── mem.h │ │ │ │ ├── ottf.c │ │ │ │ ├── ottf.h │ │ │ │ ├── pinmux.c │ │ │ │ ├── pinmux.h │ │ │ │ ├── pinmux_config.c │ │ │ │ ├── pinmux_config.h │ │ │ │ ├── provisioning_data.c │ │ │ │ ├── provisioning_data.h │ │ │ │ ├── spi_passthru.c │ │ │ │ └── spi_passthru.h │ │ │ ├── keymgr_dpe_testutils.c │ │ │ ├── keymgr_dpe_testutils.h │ │ │ ├── keymgr_testutils.c │ │ │ ├── keymgr_testutils.h │ │ │ ├── kmac_testutils.c │ │ │ ├── kmac_testutils.h │ │ │ ├── lc_ctrl_testutils.c │ │ │ ├── lc_ctrl_testutils.h │ │ │ ├── nv_counter_testutils.c │ │ │ ├── nv_counter_testutils.h │ │ │ ├── otbn_testutils.c │ │ │ ├── otbn_testutils.h │ │ │ ├── otbn_testutils_rsa.c │ │ │ ├── otbn_testutils_rsa.h │ │ │ ├── otp_ctrl_testutils.c │ │ │ ├── otp_ctrl_testutils.h │ │ │ ├── pinmux_testutils.c │ │ │ ├── pinmux_testutils.h │ │ │ ├── profile.c │ │ │ ├── profile.h │ │ │ ├── pwrmgr_testutils.c │ │ │ ├── pwrmgr_testutils.h │ │ │ ├── rand_testutils.c │ │ │ ├── rand_testutils.h │ │ │ ├── randomness_quality.c │ │ │ ├── randomness_quality.h │ │ │ ├── ret_sram_testutils.c │ │ │ ├── ret_sram_testutils.h │ │ │ ├── rstmgr_testutils.c │ │ │ ├── rstmgr_testutils.h │ │ │ ├── rv_core_ibex_testutils.c │ │ │ ├── rv_core_ibex_testutils.h │ │ │ ├── rv_plic_testutils.c │ │ │ ├── rv_plic_testutils.h │ │ │ ├── sensor_ctrl_testutils.c │ │ │ ├── sensor_ctrl_testutils.h │ │ │ ├── spi_device_testutils.c │ │ │ ├── spi_device_testutils.h │ │ │ ├── spi_flash_emulator.c │ │ │ ├── spi_flash_emulator.h │ │ │ ├── spi_flash_testutils.c │ │ │ ├── spi_flash_testutils.h │ │ │ ├── spi_host_testutils.c │ │ │ ├── spi_host_testutils.h │ │ │ ├── sram_ctrl_testutils.c │ │ │ ├── sram_ctrl_testutils.h │ │ │ ├── sysrst_ctrl_testutils.c │ │ │ ├── sysrst_ctrl_testutils.h │ │ │ ├── test_framework │ │ │ │ ├── BUILD │ │ │ │ ├── FreeRTOSConfig.h │ │ │ │ ├── README.md │ │ │ │ ├── check.h │ │ │ │ ├── chip_level_test_infra.svg │ │ │ │ ├── coverage.h │ │ │ │ ├── coverage_llvm.c │ │ │ │ ├── coverage_none.c │ │ │ │ ├── data │ │ │ │ │ └── ottf_testplan.hjson │ │ │ │ ├── freertos_hooks.c │ │ │ │ ├── freertos_port.S │ │ │ │ ├── freertos_port.c │ │ │ │ ├── ottf_common.ld │ │ │ │ ├── ottf_console.c │ │ │ │ ├── ottf_console.h │ │ │ │ ├── ottf_console_spi.c │ │ │ │ ├── ottf_console_spi.h │ │ │ │ ├── ottf_console_types.h │ │ │ │ ├── ottf_console_uart.c │ │ │ │ ├── ottf_console_uart.h │ │ │ │ ├── ottf_flow_control_functest.c │ │ │ │ ├── ottf_isrs.S │ │ │ │ ├── ottf_isrs.c │ │ │ │ ├── ottf_isrs.h │ │ │ │ ├── ottf_ld_top_config.ld │ │ │ │ ├── ottf_macros.h │ │ │ │ ├── ottf_main.c │ │ │ │ ├── ottf_main.h │ │ │ │ ├── ottf_silicon_creator_a.ld │ │ │ │ ├── ottf_silicon_creator_b.ld │ │ │ │ ├── ottf_silicon_creator_virtual.ld │ │ │ │ ├── ottf_silicon_owner_a.ld │ │ │ │ ├── ottf_silicon_owner_b.ld │ │ │ │ ├── ottf_silicon_owner_virtual.ld │ │ │ │ ├── ottf_start.S │ │ │ │ ├── ottf_test_config.h │ │ │ │ ├── ottf_utils.h │ │ │ │ ├── status.c │ │ │ │ ├── status.h │ │ │ │ ├── ujson_ottf.c │ │ │ │ ├── ujson_ottf.h │ │ │ │ ├── ujson_ottf_commands.c │ │ │ │ └── ujson_ottf_commands.h │ │ │ ├── test_rom │ │ │ │ ├── BUILD │ │ │ │ ├── README.md │ │ │ │ ├── darjeeling_fake_driver_funcs.c │ │ │ │ ├── english_breakfast_fake_driver_funcs.c │ │ │ │ ├── test_rom.c │ │ │ │ ├── test_rom.ld │ │ │ │ ├── test_rom_start.S │ │ │ │ └── test_rom_test.c │ │ │ ├── uart_testutils.c │ │ │ ├── uart_testutils.h │ │ │ ├── usb_logging.c │ │ │ ├── usb_logging.h │ │ │ ├── usb_testutils.c │ │ │ ├── usb_testutils.h │ │ │ ├── usb_testutils_controlep.c │ │ │ ├── usb_testutils_controlep.h │ │ │ ├── usb_testutils_diags.h │ │ │ ├── usb_testutils_simpleserial.c │ │ │ ├── usb_testutils_simpleserial.h │ │ │ ├── usb_testutils_streams.c │ │ │ └── usb_testutils_streams.h │ │ └── ujson │ │ │ ├── BUILD │ │ │ ├── example.c │ │ │ ├── example.h │ │ │ ├── example_roundtrip.c │ │ │ ├── example_test.cc │ │ │ ├── private_status.c │ │ │ ├── private_status.h │ │ │ ├── rust │ │ │ ├── BUILD │ │ │ └── roundtrip_test.rs │ │ │ ├── test_helpers.h │ │ │ ├── ujson.c │ │ │ ├── ujson.h │ │ │ ├── ujson_derive.h │ │ │ ├── ujson_rust.h │ │ │ └── ujson_test.cc │ ├── sca │ │ ├── BUILD │ │ ├── aes_serial.c │ │ ├── ecc256_sign_serial.c │ │ ├── ecc384_serial.c │ │ ├── kmac_serial.c │ │ ├── lib │ │ │ ├── BUILD │ │ │ ├── aes.c │ │ │ ├── aes.h │ │ │ ├── prng.c │ │ │ ├── prng.h │ │ │ ├── prng_unittest.cc │ │ │ ├── simple_serial.c │ │ │ └── simple_serial.h │ │ ├── otbn_vertical │ │ │ ├── BUILD │ │ │ ├── ecc256_keygen_serial.c │ │ │ ├── ecc256_keygen_serial.h │ │ │ ├── ecc256_modinv_serial.c │ │ │ ├── ecc256_modinv_serial.h │ │ │ └── otbn_vertical_serial.c │ │ └── sha3_serial.c │ ├── silicon_creator │ │ ├── BUILD │ │ ├── README.md │ │ ├── doc │ │ │ └── boot_log.md │ │ ├── lib │ │ │ ├── BUILD │ │ │ ├── attestation.h │ │ │ ├── base │ │ │ │ ├── BUILD │ │ │ │ ├── boot_measurements.c │ │ │ │ ├── boot_measurements.h │ │ │ │ ├── chip.h │ │ │ │ ├── mock_csr.cc │ │ │ │ ├── mock_csr.h │ │ │ │ ├── mock_csr_test.cc │ │ │ │ ├── mock_sec_mmio.cc │ │ │ │ ├── mock_sec_mmio.h │ │ │ │ ├── sec_mmio.c │ │ │ │ ├── sec_mmio.h │ │ │ │ ├── sec_mmio_unittest.cc │ │ │ │ ├── static_critical.ld │ │ │ │ ├── static_critical_boot_measurements.c │ │ │ │ ├── static_critical_epmp_state.c │ │ │ │ ├── static_critical_sec_mmio.c │ │ │ │ ├── static_critical_version.c │ │ │ │ ├── static_critical_version.h │ │ │ │ ├── static_dice.ld │ │ │ │ ├── static_dice_cdi_0.c │ │ │ │ ├── static_dice_cdi_0.h │ │ │ │ ├── util.c │ │ │ │ └── util.h │ │ │ ├── boot_data.c │ │ │ ├── boot_data.h │ │ │ ├── boot_data_functest.c │ │ │ ├── boot_data_unittest.cc │ │ │ ├── boot_log.c │ │ │ ├── boot_log.h │ │ │ ├── boot_log_unittest.cc │ │ │ ├── boot_svc │ │ │ │ ├── BUILD │ │ │ │ ├── boot_svc_empty.c │ │ │ │ ├── boot_svc_empty.h │ │ │ │ ├── boot_svc_empty_unittest.cc │ │ │ │ ├── boot_svc_header.c │ │ │ │ ├── boot_svc_header.h │ │ │ │ ├── boot_svc_header_unittest.cc │ │ │ │ ├── boot_svc_min_bl0_sec_ver.c │ │ │ │ ├── boot_svc_min_bl0_sec_ver.h │ │ │ │ ├── boot_svc_min_bl0_sec_ver_unittest.cc │ │ │ │ ├── boot_svc_msg.h │ │ │ │ ├── boot_svc_next_boot_bl0_slot.c │ │ │ │ ├── boot_svc_next_boot_bl0_slot.h │ │ │ │ ├── boot_svc_next_boot_bl0_slot_unittest.cc │ │ │ │ ├── boot_svc_ownership_activate.c │ │ │ │ ├── boot_svc_ownership_activate.h │ │ │ │ ├── boot_svc_ownership_activate_unittest.cc │ │ │ │ ├── boot_svc_ownership_unlock.c │ │ │ │ ├── boot_svc_ownership_unlock.h │ │ │ │ ├── boot_svc_ownership_unlock_unittest.cc │ │ │ │ ├── mock_boot_svc_header.cc │ │ │ │ └── mock_boot_svc_header.h │ │ │ ├── bootstrap.c │ │ │ ├── bootstrap.h │ │ │ ├── bootstrap_fuzzer_util.cc │ │ │ ├── bootstrap_fuzzer_util.h │ │ │ ├── bootstrap_unittest_util.cc │ │ │ ├── bootstrap_unittest_util.h │ │ │ ├── cert │ │ │ │ ├── BUILD │ │ │ │ ├── asn1.c │ │ │ │ ├── asn1.h │ │ │ │ ├── asn1_unittest.cc │ │ │ │ ├── cbor.c │ │ │ │ ├── cbor.h │ │ │ │ ├── cdi_0.hjson │ │ │ │ ├── cdi_1.hjson │ │ │ │ ├── cert.c │ │ │ │ ├── cert.h │ │ │ │ ├── cert_unittest.cc │ │ │ │ ├── cwt_cose_key.hjson │ │ │ │ ├── cwt_dice_chain_entry.hjson │ │ │ │ ├── cwt_dice_chain_entry_input.hjson │ │ │ │ ├── cwt_dice_chain_entry_payload.hjson │ │ │ │ ├── dice.c │ │ │ │ ├── dice.h │ │ │ │ ├── dice_chain.c │ │ │ │ ├── dice_chain.h │ │ │ │ ├── dice_cwt.c │ │ │ │ ├── dice_keys.c │ │ │ │ ├── dice_keys.h │ │ │ │ ├── template.c │ │ │ │ ├── template.h │ │ │ │ ├── tpm.c │ │ │ │ ├── tpm.h │ │ │ │ ├── tpm_ek.hjson │ │ │ │ └── uds.hjson │ │ │ ├── cfi.h │ │ │ ├── chip_info.h │ │ │ ├── dbg_print.c │ │ │ ├── dbg_print.h │ │ │ ├── dbg_print_unittest.cc │ │ │ ├── drivers │ │ │ │ ├── BUILD │ │ │ │ ├── alert.c │ │ │ │ ├── alert.h │ │ │ │ ├── alert_functest.c │ │ │ │ ├── alert_unittest.cc │ │ │ │ ├── ast.c │ │ │ │ ├── ast.h │ │ │ │ ├── ast_unittest.cc │ │ │ │ ├── clkmgr.c │ │ │ │ ├── clkmgr.h │ │ │ │ ├── epmp.c │ │ │ │ ├── epmp.h │ │ │ │ ├── epmp_unittest.cc │ │ │ │ ├── flash_ctrl.c │ │ │ │ ├── flash_ctrl.h │ │ │ │ ├── flash_ctrl_info_pages.c │ │ │ │ ├── flash_ctrl_unittest.cc │ │ │ │ ├── gpio.c │ │ │ │ ├── gpio.h │ │ │ │ ├── gpio_unittest.cc │ │ │ │ ├── hmac.c │ │ │ │ ├── hmac.h │ │ │ │ ├── hmac_functest.c │ │ │ │ ├── hmac_unittest.cc │ │ │ │ ├── ibex.c │ │ │ │ ├── ibex.h │ │ │ │ ├── ibex_host.c │ │ │ │ ├── ibex_unittest.cc │ │ │ │ ├── keymgr.c │ │ │ │ ├── keymgr.h │ │ │ │ ├── keymgr_functest.c │ │ │ │ ├── keymgr_unittest.cc │ │ │ │ ├── kmac.c │ │ │ │ ├── kmac.h │ │ │ │ ├── kmac_functest.c │ │ │ │ ├── kmac_unittest.cc │ │ │ │ ├── lifecycle.c │ │ │ │ ├── lifecycle.h │ │ │ │ ├── lifecycle_unittest.cc │ │ │ │ ├── mock_alert.cc │ │ │ │ ├── mock_alert.h │ │ │ │ ├── mock_flash_ctrl.cc │ │ │ │ ├── mock_flash_ctrl.h │ │ │ │ ├── mock_hmac.cc │ │ │ │ ├── mock_hmac.h │ │ │ │ ├── mock_lifecycle.cc │ │ │ │ ├── mock_lifecycle.h │ │ │ │ ├── mock_otp.cc │ │ │ │ ├── mock_otp.h │ │ │ │ ├── mock_rnd.cc │ │ │ │ ├── mock_rnd.h │ │ │ │ ├── mock_rstmgr.cc │ │ │ │ ├── mock_rstmgr.h │ │ │ │ ├── mock_spi_device.cc │ │ │ │ ├── mock_spi_device.h │ │ │ │ ├── otbn.c │ │ │ │ ├── otbn.h │ │ │ │ ├── otbn_unittest.cc │ │ │ │ ├── otp.c │ │ │ │ ├── otp.h │ │ │ │ ├── otp_unittest.cc │ │ │ │ ├── pinmux.c │ │ │ │ ├── pinmux.h │ │ │ │ ├── pinmux_unittest.cc │ │ │ │ ├── pwrmgr.c │ │ │ │ ├── pwrmgr.h │ │ │ │ ├── retention_sram.c │ │ │ │ ├── retention_sram.h │ │ │ │ ├── retention_sram_functest.c │ │ │ │ ├── retention_sram_unittest.cc │ │ │ │ ├── rnd.c │ │ │ │ ├── rnd.h │ │ │ │ ├── rnd_functest.c │ │ │ │ ├── rnd_unittest.cc │ │ │ │ ├── rstmgr.c │ │ │ │ ├── rstmgr.h │ │ │ │ ├── rstmgr_functest.c │ │ │ │ ├── rstmgr_unittest.cc │ │ │ │ ├── sensor_ctrl.c │ │ │ │ ├── sensor_ctrl.h │ │ │ │ ├── sensor_ctrl_unittest.cc │ │ │ │ ├── spi_device.c │ │ │ │ ├── spi_device.h │ │ │ │ ├── spi_device_unittest.cc │ │ │ │ ├── uart.c │ │ │ │ ├── uart.h │ │ │ │ ├── uart_functest.c │ │ │ │ ├── uart_unittest.cc │ │ │ │ ├── watchdog.c │ │ │ │ ├── watchdog.h │ │ │ │ ├── watchdog_functest.c │ │ │ │ └── watchdog_unittest.cc │ │ │ ├── epmp_defs.h │ │ │ ├── epmp_state.c │ │ │ ├── epmp_state.h │ │ │ ├── epmp_test_unlock.c │ │ │ ├── epmp_test_unlock.h │ │ │ ├── epmp_unittest.cc │ │ │ ├── error.h │ │ │ ├── error_unittest.cc │ │ │ ├── error_unittest_util.h │ │ │ ├── irq_asm.S │ │ │ ├── irq_asm_functest.c │ │ │ ├── keymgr_binding_value.h │ │ │ ├── manifest.c │ │ │ ├── manifest.h │ │ │ ├── manifest_def.c │ │ │ ├── manifest_def.h │ │ │ ├── manifest_unittest.cc │ │ │ ├── mock_boot_data.cc │ │ │ ├── mock_boot_data.h │ │ │ ├── mock_manifest.cc │ │ │ ├── mock_manifest.h │ │ │ ├── mock_shutdown.cc │ │ │ ├── mock_shutdown.h │ │ │ ├── nonce.c │ │ │ ├── nonce.h │ │ │ ├── otbn_boot_services.c │ │ │ ├── otbn_boot_services.h │ │ │ ├── otbn_boot_services_functest.c │ │ │ ├── ownership │ │ │ │ ├── BUILD │ │ │ │ ├── datatypes.h │ │ │ │ ├── ecdsa.c │ │ │ │ ├── ecdsa.h │ │ │ │ ├── ecdsa_functest.c │ │ │ │ ├── keys │ │ │ │ │ ├── dummy │ │ │ │ │ │ ├── BUILD │ │ │ │ │ │ ├── activate_ecdsa_p256.der │ │ │ │ │ │ ├── activate_ecdsa_p256.pub.der │ │ │ │ │ │ ├── app_prod_ecdsa_p256.der │ │ │ │ │ │ ├── app_prod_ecdsa_p256.pub.der │ │ │ │ │ │ ├── owner_ecdsa_p256.der │ │ │ │ │ │ ├── owner_ecdsa_p256.pub.der │ │ │ │ │ │ ├── unlock_ecdsa_p256.der │ │ │ │ │ │ └── unlock_ecdsa_p256.pub.der │ │ │ │ │ └── fake │ │ │ │ │ │ ├── BUILD │ │ │ │ │ │ ├── activate_ecdsa_p256.der │ │ │ │ │ │ ├── activate_ecdsa_p256.h │ │ │ │ │ │ ├── activate_ecdsa_p256.pub.der │ │ │ │ │ │ ├── app_dev_ecdsa_p256.der │ │ │ │ │ │ ├── app_dev_ecdsa_p256.h │ │ │ │ │ │ ├── app_dev_ecdsa_p256.pub.der │ │ │ │ │ │ ├── app_dev_spx.h │ │ │ │ │ │ ├── app_dev_spx.pem │ │ │ │ │ │ ├── app_dev_spx.pub.pem │ │ │ │ │ │ ├── app_prod_ecdsa_p256.der │ │ │ │ │ │ ├── app_prod_ecdsa_p256.h │ │ │ │ │ │ ├── app_prod_ecdsa_p256.pub.der │ │ │ │ │ │ ├── app_prod_spx.h │ │ │ │ │ │ ├── app_prod_spx.pem │ │ │ │ │ │ ├── app_prod_spx.pub.pem │ │ │ │ │ │ ├── app_test_ecdsa_p256.der │ │ │ │ │ │ ├── app_test_ecdsa_p256.h │ │ │ │ │ │ ├── app_test_ecdsa_p256.pub.der │ │ │ │ │ │ ├── app_unauthorized_ecdsa_p256.der │ │ │ │ │ │ ├── app_unauthorized_ecdsa_p256.pub.der │ │ │ │ │ │ ├── no_owner_recovery_ecdsa_p256.der │ │ │ │ │ │ ├── no_owner_recovery_ecdsa_p256.h │ │ │ │ │ │ ├── no_owner_recovery_ecdsa_p256.pub.der │ │ │ │ │ │ ├── owner_ecdsa_p256.der │ │ │ │ │ │ ├── owner_ecdsa_p256.h │ │ │ │ │ │ ├── owner_ecdsa_p256.pub.der │ │ │ │ │ │ ├── ownership_ecdsa_keys_fake.c │ │ │ │ │ │ ├── unlock_ecdsa_p256.der │ │ │ │ │ │ ├── unlock_ecdsa_p256.h │ │ │ │ │ │ └── unlock_ecdsa_p256.pub.der │ │ │ │ ├── mock_ownership_key.cc │ │ │ │ ├── mock_ownership_key.h │ │ │ │ ├── owner_block.c │ │ │ │ ├── owner_block.h │ │ │ │ ├── owner_block_unittest.cc │ │ │ │ ├── ownership.c │ │ │ │ ├── ownership.h │ │ │ │ ├── ownership_activate.c │ │ │ │ ├── ownership_activate.h │ │ │ │ ├── ownership_activate_unittest.cc │ │ │ │ ├── ownership_key.c │ │ │ │ ├── ownership_key.h │ │ │ │ ├── ownership_unlock.c │ │ │ │ ├── ownership_unlock.h │ │ │ │ ├── ownership_unlock_unittest.cc │ │ │ │ ├── test_owner.c │ │ │ │ └── testdata │ │ │ │ │ ├── basic_owner.json5 │ │ │ │ │ └── basic_owner_testdata.h │ │ │ ├── shutdown.c │ │ │ ├── shutdown.h │ │ │ ├── shutdown_unittest.cc │ │ │ ├── sigverify │ │ │ │ ├── BUILD │ │ │ │ ├── ecdsa_p256_key.c │ │ │ │ ├── ecdsa_p256_key.h │ │ │ │ ├── ecdsa_p256_verify.c │ │ │ │ ├── ecdsa_p256_verify.h │ │ │ │ ├── ecdsa_p256_verify_functest.c │ │ │ │ ├── flash_exec.h │ │ │ │ ├── flash_exec_unittest.cc │ │ │ │ ├── mock_mod_exp_ibex.cc │ │ │ │ ├── mock_mod_exp_ibex.h │ │ │ │ ├── mod_exp_ibex.c │ │ │ │ ├── mod_exp_ibex.h │ │ │ │ ├── mod_exp_ibex_functest.c │ │ │ │ ├── mod_exp_ibex_unittest.cc │ │ │ │ ├── rsa_key.c │ │ │ │ ├── rsa_key.h │ │ │ │ ├── rsa_verify.c │ │ │ │ ├── rsa_verify.h │ │ │ │ ├── rsa_verify_functest.c │ │ │ │ ├── sigverify.h │ │ │ │ ├── sigverify_dynamic_functest.c │ │ │ │ ├── sigverify_tests │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── README.md │ │ │ │ │ ├── sigverify_cryptotest.c │ │ │ │ │ ├── sigverify_set_testvectors.py │ │ │ │ │ └── sigverify_testvectors.h.tpl │ │ │ │ ├── sigverify_unittest.cc │ │ │ │ ├── sphincsplus │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── address.c │ │ │ │ │ ├── address.h │ │ │ │ │ ├── address_unittest.cc │ │ │ │ │ ├── context.h │ │ │ │ │ ├── fors.c │ │ │ │ │ ├── fors.h │ │ │ │ │ ├── hash.h │ │ │ │ │ ├── hash_sha2.c │ │ │ │ │ ├── hash_shake.c │ │ │ │ │ ├── params.h │ │ │ │ │ ├── sha2.c │ │ │ │ │ ├── sha2.h │ │ │ │ │ ├── test │ │ │ │ │ │ ├── BUILD │ │ │ │ │ │ ├── fors_test.c │ │ │ │ │ │ ├── mgf1_test.c │ │ │ │ │ │ ├── sphincsplus_set_testvectors.py │ │ │ │ │ │ ├── sphincsplus_testvectors.h.tpl │ │ │ │ │ │ ├── thash_test.c │ │ │ │ │ │ ├── verify_test.c │ │ │ │ │ │ └── wots_test.c │ │ │ │ │ ├── thash.h │ │ │ │ │ ├── thash_sha2_simple.c │ │ │ │ │ ├── thash_shake_simple.c │ │ │ │ │ ├── utils.c │ │ │ │ │ ├── utils.h │ │ │ │ │ ├── verify.c │ │ │ │ │ ├── verify.h │ │ │ │ │ ├── wots.c │ │ │ │ │ └── wots.h │ │ │ │ ├── spx_key.c │ │ │ │ ├── spx_key.h │ │ │ │ ├── spx_verify.c │ │ │ │ ├── spx_verify.h │ │ │ │ ├── spx_verify_functest.c │ │ │ │ ├── usage_constraints.c │ │ │ │ └── usage_constraints.h │ │ │ ├── stack_utilization.c │ │ │ ├── stack_utilization.h │ │ │ ├── stack_utilization_asm.h │ │ │ ├── xmodem.c │ │ │ ├── xmodem.h │ │ │ └── xmodem_testlib.h │ │ ├── manuf │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── base │ │ │ │ ├── BUILD │ │ │ │ ├── binaries │ │ │ │ │ └── BUILD │ │ │ │ ├── flash_info_permissions.h │ │ │ │ ├── ft_personalize.c │ │ │ │ ├── perso_tlv_data.c │ │ │ │ ├── perso_tlv_data.h │ │ │ │ ├── personalize_ext.h │ │ │ │ ├── provisioning_inputs.bzl │ │ │ │ ├── signatures │ │ │ │ │ └── BUILD │ │ │ │ ├── sram_cp_provision.c │ │ │ │ ├── sram_cp_provision_functest.c │ │ │ │ ├── sram_ft_individualize.c │ │ │ │ └── tpm_personalize_ext.c │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── ast │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── calibration_values.h │ │ │ │ │ └── fake_calibration_values.c │ │ │ │ ├── lc_raw_unlock_token.rs.tpl │ │ │ │ └── manuf_testplan.hjson │ │ │ ├── extensions │ │ │ │ ├── BUILD.bazel │ │ │ │ ├── README.md │ │ │ │ ├── WORKSPACE.bazel │ │ │ │ ├── cfg.bzl │ │ │ │ ├── default_ft_ext_lib.rs │ │ │ │ └── default_personalize_ext.c │ │ │ ├── keys │ │ │ │ ├── BUILD │ │ │ │ ├── README.md │ │ │ │ ├── dice_ca.conf │ │ │ │ ├── ext_ca.conf │ │ │ │ ├── fake │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── README.md │ │ │ │ │ ├── dice_ca.csr │ │ │ │ │ ├── dice_ca.pem │ │ │ │ │ ├── ext_ca.csr │ │ │ │ │ ├── ext_ca.pem │ │ │ │ │ ├── gen_fake_ca.sh │ │ │ │ │ ├── rma_unlock_enc_rsa3072.der │ │ │ │ │ ├── rma_unlock_enc_rsa3072.pub.der │ │ │ │ │ └── sk.pkcs8.der │ │ │ │ └── sival │ │ │ │ │ └── BUILD │ │ │ ├── lib │ │ │ │ ├── BUILD │ │ │ │ ├── ast_program.c │ │ │ │ ├── ast_program_functest.c │ │ │ │ ├── flash_info_fields.c │ │ │ │ ├── flash_info_fields.h │ │ │ │ ├── individualize.c │ │ │ │ ├── individualize.h │ │ │ │ ├── individualize_functest.c │ │ │ │ ├── individualize_sw_cfg.c │ │ │ │ ├── individualize_sw_cfg.h │ │ │ │ ├── individualize_sw_cfg_functest.c │ │ │ │ ├── otp_fields.c │ │ │ │ ├── otp_fields.h │ │ │ │ ├── otp_img_types.h │ │ │ │ ├── personalize.c │ │ │ │ ├── personalize.h │ │ │ │ ├── personalize_functest.c │ │ │ │ ├── sram_program.ld │ │ │ │ ├── sram_start.S │ │ │ │ ├── sram_start.h │ │ │ │ ├── sram_start_no_ast_init.S │ │ │ │ ├── util.c │ │ │ │ └── util.h │ │ │ └── tests │ │ │ │ ├── BUILD │ │ │ │ ├── empty_functest.c │ │ │ │ ├── flash_device_info_flash_wr_functest.c │ │ │ │ ├── idle_functest.c │ │ │ │ ├── sram_device_info_flash_wr_functest.c │ │ │ │ ├── sram_empty_functest.c │ │ │ │ ├── sram_exec_test.c │ │ │ │ └── test_wafer_auth_secret.h │ │ ├── rom │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── binaries │ │ │ │ ├── BUILD │ │ │ │ ├── rom_with_real_keys_fpga_cw310.elf │ │ │ │ ├── rom_with_real_keys_sim_dv.elf │ │ │ │ └── rom_with_real_keys_sim_verilator.elf │ │ │ ├── boot_policy.c │ │ │ ├── boot_policy.h │ │ │ ├── boot_policy_ptrs.c │ │ │ ├── boot_policy_ptrs.h │ │ │ ├── boot_policy_unittest.cc │ │ │ ├── bootstrap.c │ │ │ ├── bootstrap.h │ │ │ ├── bootstrap_fuzz_test.cc │ │ │ ├── bootstrap_unittest.cc │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── rom_e2e_testplan.hjson │ │ │ │ └── rom_manual_testplan.hjson │ │ │ ├── doc │ │ │ │ ├── CW310_setup.png │ │ │ │ ├── ROM_E2E_Tests.svg │ │ │ │ ├── bootstrap.md │ │ │ │ ├── bootstrap_flows.svg │ │ │ │ ├── e2e_tests.md │ │ │ │ ├── memory_protection.md │ │ │ │ ├── module.md.tpl │ │ │ │ ├── rom_customization.md │ │ │ │ ├── rom_overview_specification.md │ │ │ │ ├── root_keys.md │ │ │ │ ├── shutdown.md │ │ │ │ └── sigverify.md │ │ │ ├── e2e │ │ │ │ ├── BUILD │ │ │ │ ├── address_translation │ │ │ │ │ └── BUILD │ │ │ │ ├── boot_data_recovery │ │ │ │ │ └── BUILD │ │ │ │ ├── boot_policy_bad_manifest │ │ │ │ │ └── BUILD │ │ │ │ ├── boot_policy_big_image │ │ │ │ │ ├── BUILD │ │ │ │ │ └── resizable_test.c │ │ │ │ ├── boot_policy_flash_ecc_error │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── flash_ecc_error_test.c │ │ │ │ │ └── uncorrupted_test.c │ │ │ │ ├── boot_policy_newer │ │ │ │ │ └── BUILD │ │ │ │ ├── boot_policy_rollback │ │ │ │ │ └── BUILD │ │ │ │ ├── boot_policy_valid │ │ │ │ │ └── BUILD │ │ │ │ ├── bootstrap │ │ │ │ │ ├── BUILD │ │ │ │ │ └── rom_e2e_bootstrap_rma_test.c │ │ │ │ ├── chip_specific_startup │ │ │ │ │ ├── BUILD │ │ │ │ │ └── chip_specific_startup.c │ │ │ │ ├── clkmgr │ │ │ │ │ ├── BUILD │ │ │ │ │ └── jitter_test.c │ │ │ │ ├── defs.bzl │ │ │ │ ├── empty_test.c │ │ │ │ ├── epmp_init │ │ │ │ │ ├── BUILD │ │ │ │ │ └── epmp_init_test.c │ │ │ │ ├── immutable_rom_ext_section │ │ │ │ │ ├── BUILD │ │ │ │ │ └── immutable_rom_ext_section_test.c │ │ │ │ ├── jtag_inject │ │ │ │ │ └── BUILD │ │ │ │ ├── keymgr │ │ │ │ │ ├── BUILD │ │ │ │ │ └── rom_e2e_keymgr_init_test.c │ │ │ │ ├── presigned_images │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── rom_e2e_self_hash_fpga_cw310.signed.bin │ │ │ │ │ ├── rom_e2e_self_hash_sim_dv.logs.txt │ │ │ │ │ ├── rom_e2e_self_hash_sim_dv.rodata.txt │ │ │ │ │ └── rom_e2e_self_hash_sim_dv.signed.bin │ │ │ │ ├── release │ │ │ │ │ ├── BUILD │ │ │ │ │ └── rom_e2e_self_hash_test.c │ │ │ │ ├── reset_reason │ │ │ │ │ ├── BUILD │ │ │ │ │ └── reset_reasons_test.c │ │ │ │ ├── retention_ram │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── rom_e2e_ret_ram_init_test.c │ │ │ │ │ └── rom_e2e_ret_ram_keep_test.c │ │ │ │ ├── rom_e2e_bootstrap_entry │ │ │ │ │ └── BUILD │ │ │ │ ├── rom_e2e_c_init_test.c │ │ │ │ ├── rom_e2e_flash_ctrl_init_test.c │ │ │ │ ├── rom_e2e_shutdown_exception_c_test.c │ │ │ │ ├── rom_e2e_static_critical_test.c │ │ │ │ ├── rom_ext_upgrade_interrupt │ │ │ │ │ ├── BUILD │ │ │ │ │ └── rom_ext_upgrade_interrupt.c │ │ │ │ ├── rom_ext_upgrade_test.c │ │ │ │ ├── rstmgr │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── alert_info_test.c │ │ │ │ │ └── cpu_info_test.c │ │ │ │ ├── shutdown_alert │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── rom_e2e_alert_config_test.c │ │ │ │ │ └── rom_e2e_shutdown_alert_config_test.c │ │ │ │ ├── shutdown_output │ │ │ │ │ └── BUILD │ │ │ │ ├── shutdown_redact │ │ │ │ │ └── BUILD │ │ │ │ ├── shutdown_watchdog │ │ │ │ │ ├── BUILD │ │ │ │ │ └── hang_test.c │ │ │ │ ├── sigverify_always │ │ │ │ │ └── BUILD │ │ │ │ ├── sigverify_key_type │ │ │ │ │ ├── BUILD │ │ │ │ │ └── key_type.bzl │ │ │ │ ├── sigverify_key_validity │ │ │ │ │ └── BUILD │ │ │ │ ├── sigverify_spx │ │ │ │ │ ├── BUILD │ │ │ │ │ └── sigverify_spx_test.c │ │ │ │ ├── sigverify_usage_constraints │ │ │ │ │ └── BUILD │ │ │ │ ├── sram │ │ │ │ │ ├── BUILD │ │ │ │ │ └── sram_readback_test.c │ │ │ │ ├── watchdog │ │ │ │ │ ├── BUILD │ │ │ │ │ └── watchdog_test.c │ │ │ │ └── weak_straps │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── empty.vmem │ │ │ │ │ ├── gpio.bzl │ │ │ │ │ └── sw_straps_test.c │ │ │ ├── hooks │ │ │ │ ├── BUILD.bazel │ │ │ │ ├── README.md │ │ │ │ ├── default_rom_hooks.c │ │ │ │ └── dummy_rom_hooks.c │ │ │ ├── keys │ │ │ │ ├── BUILD │ │ │ │ ├── README.md │ │ │ │ ├── fake │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── ecdsa │ │ │ │ │ │ ├── BUILD │ │ │ │ │ │ ├── dev_key_0_ecdsa_p256.der │ │ │ │ │ │ ├── dev_key_0_ecdsa_p256.h │ │ │ │ │ │ ├── dev_key_0_ecdsa_p256.pub.der │ │ │ │ │ │ ├── prod_key_0_ecdsa_p256.der │ │ │ │ │ │ ├── prod_key_0_ecdsa_p256.h │ │ │ │ │ │ ├── prod_key_0_ecdsa_p256.pub.der │ │ │ │ │ │ ├── prod_key_1_ecdsa_p256.der │ │ │ │ │ │ ├── prod_key_1_ecdsa_p256.h │ │ │ │ │ │ ├── prod_key_1_ecdsa_p256.pub.der │ │ │ │ │ │ ├── test_key_0_ecdsa_p256.der │ │ │ │ │ │ ├── test_key_0_ecdsa_p256.h │ │ │ │ │ │ └── test_key_0_ecdsa_p256.pub.der │ │ │ │ │ ├── otp │ │ │ │ │ │ └── BUILD │ │ │ │ │ └── spx │ │ │ │ │ │ ├── BUILD │ │ │ │ │ │ ├── dev_key_0_spx.h │ │ │ │ │ │ ├── dev_key_0_spx.pem │ │ │ │ │ │ ├── dev_key_0_spx.pub.pem │ │ │ │ │ │ ├── prod_key_0_spx.h │ │ │ │ │ │ ├── prod_key_0_spx.pem │ │ │ │ │ │ ├── prod_key_0_spx.pub.pem │ │ │ │ │ │ ├── prod_key_1_spx.h │ │ │ │ │ │ ├── prod_key_1_spx.pem │ │ │ │ │ │ ├── prod_key_1_spx.pub.pem │ │ │ │ │ │ ├── test_key_0_spx.h │ │ │ │ │ │ ├── test_key_0_spx.pem │ │ │ │ │ │ └── test_key_0_spx.pub.pem │ │ │ │ ├── real │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── otp │ │ │ │ │ │ └── BUILD │ │ │ │ │ └── spx │ │ │ │ │ │ ├── BUILD │ │ │ │ │ │ ├── dev_key_0_spx.h │ │ │ │ │ │ ├── dev_key_0_spx.pub.pem │ │ │ │ │ │ ├── prod_key_0_spx.h │ │ │ │ │ │ ├── prod_key_0_spx.pub.pem │ │ │ │ │ │ ├── prod_key_1_spx.h │ │ │ │ │ │ ├── prod_key_1_spx.pub.pem │ │ │ │ │ │ ├── test_key_0_spx.h │ │ │ │ │ │ └── test_key_0_spx.pub.pem │ │ │ │ └── unauthorized │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── ecdsa │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── unauthorized_key_0_ecdsa_p256.der │ │ │ │ │ └── unauthorized_key_0_ecdsa_p256.pub.der │ │ │ │ │ ├── rsa │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── unauthorized_0_rsa_3072_exp_f4.der │ │ │ │ │ └── unauthorized_0_rsa_3072_exp_f4.pub.der │ │ │ │ │ └── spx │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── unauthorized_0_spx.pem │ │ │ │ │ └── unauthorized_0_spx.pub.pem │ │ │ ├── mock_boot_policy_ptrs.cc │ │ │ ├── mock_boot_policy_ptrs.h │ │ │ ├── rom.c │ │ │ ├── rom.h │ │ │ ├── rom.ld │ │ │ ├── rom_epmp.c │ │ │ ├── rom_epmp.h │ │ │ ├── rom_epmp_init.S │ │ │ ├── rom_epmp_test.c │ │ │ ├── rom_isrs.S │ │ │ ├── rom_isrs.c │ │ │ ├── rom_isrs.h │ │ │ ├── rom_start.S │ │ │ ├── rom_state.c │ │ │ ├── rom_state.h │ │ │ ├── sigverify_key_types.h │ │ │ ├── sigverify_keys_ecdsa_p256.c │ │ │ ├── sigverify_keys_ecdsa_p256.h │ │ │ ├── sigverify_keys_spx.c │ │ │ ├── sigverify_keys_spx.h │ │ │ ├── sigverify_otp_keys.c │ │ │ └── sigverify_otp_keys.h │ │ ├── rom_ext │ │ │ ├── BUILD │ │ │ ├── README.md │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ └── rom_ext_e2e_testplan.hjson │ │ │ ├── defs.bzl │ │ │ ├── doc │ │ │ │ ├── manifest.md │ │ │ │ ├── ownership.md │ │ │ │ ├── rescue.md │ │ │ │ └── si_val.md │ │ │ ├── e2e │ │ │ │ ├── BUILD │ │ │ │ ├── README.md │ │ │ │ ├── attestation │ │ │ │ │ ├── BUILD │ │ │ │ │ └── print_certs.c │ │ │ │ ├── boot_svc │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── boot_svc_bad_next_test.c │ │ │ │ │ ├── boot_svc_empty_test.c │ │ │ │ │ ├── boot_svc_min_sec_ver_test.c │ │ │ │ │ ├── boot_svc_next_test.c │ │ │ │ │ ├── boot_svc_primary_test.c │ │ │ │ │ ├── boot_svc_test_lib.c │ │ │ │ │ ├── boot_svc_test_lib.h │ │ │ │ │ └── boot_svc_wakeup_test.c │ │ │ │ ├── defs.bzl │ │ │ │ ├── dice_chain │ │ │ │ │ ├── BUILD │ │ │ │ │ └── no_refresh_test.c │ │ │ │ ├── handoff │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── fault_common.ld │ │ │ │ │ ├── fault_slot_a.ld │ │ │ │ │ ├── fault_start.S │ │ │ │ │ └── fault_test.c │ │ │ │ ├── lockdown │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── epmp_rlb_lockdown.c │ │ │ │ │ ├── otp_creator_lockdown.c │ │ │ │ │ ├── otp_dai_lockdown.c │ │ │ │ │ └── sram_lockdown.c │ │ │ │ ├── ownership │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── defs.bzl │ │ │ │ │ ├── flash_contents.c │ │ │ │ │ └── flash_regions.c │ │ │ │ ├── rescue │ │ │ │ │ └── BUILD │ │ │ │ └── verified_boot │ │ │ │ │ ├── BUILD │ │ │ │ │ └── boot_test.c │ │ │ ├── imm_section │ │ │ │ ├── BUILD │ │ │ │ ├── README.md │ │ │ │ ├── defs.bzl │ │ │ │ ├── e2e │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── empty_test.c │ │ │ │ │ └── exec_env │ │ │ │ │ │ ├── BUILD │ │ │ │ │ │ └── env_independent_test.py │ │ │ │ ├── imm_section.c │ │ │ │ ├── imm_section.h │ │ │ │ ├── imm_section_common.ld │ │ │ │ ├── imm_section_epmp.c │ │ │ │ ├── imm_section_epmp.h │ │ │ │ ├── imm_section_slot_a.ld │ │ │ │ ├── imm_section_slot_b.ld │ │ │ │ ├── imm_section_slot_virtual.ld │ │ │ │ ├── imm_section_start.S │ │ │ │ ├── imm_section_version.h │ │ │ │ ├── imm_section_version_def.c │ │ │ │ ├── prebuilts │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── README.md │ │ │ │ │ ├── nop.S │ │ │ │ │ └── nop.o │ │ │ │ └── utils.bzl │ │ │ ├── mock_rom_ext_boot_policy_ptrs.cc │ │ │ ├── mock_rom_ext_boot_policy_ptrs.h │ │ │ ├── rescue.c │ │ │ ├── rescue.h │ │ │ ├── rom_ext.c │ │ │ ├── rom_ext.h │ │ │ ├── rom_ext_boot_policy.c │ │ │ ├── rom_ext_boot_policy.h │ │ │ ├── rom_ext_boot_policy_ptrs.h │ │ │ ├── rom_ext_boot_policy_unittest.cc │ │ │ ├── rom_ext_common.ld │ │ │ ├── rom_ext_manifest.c │ │ │ ├── rom_ext_manifest.h │ │ │ ├── rom_ext_slot_a.ld │ │ │ ├── rom_ext_slot_b.ld │ │ │ ├── rom_ext_slot_virtual.ld │ │ │ ├── rom_ext_start.S │ │ │ ├── sigverify_keys.c │ │ │ ├── sigverify_keys.h │ │ │ ├── sigverify_keys_unittest.cc │ │ │ └── sival │ │ │ │ ├── BUILD │ │ │ │ ├── binaries │ │ │ │ └── BUILD │ │ │ │ ├── keys │ │ │ │ ├── BUILD │ │ │ │ ├── README.md │ │ │ │ ├── appkey_dev_0.der │ │ │ │ ├── appkey_dev_0.h │ │ │ │ ├── appkey_prod_0.der │ │ │ │ ├── appkey_prod_0.h │ │ │ │ ├── appkey_test_0.der │ │ │ │ ├── appkey_test_0.h │ │ │ │ ├── earlgrey_z0_sival_1.der │ │ │ │ ├── earlgrey_z0_sival_1.h │ │ │ │ ├── ownership_activate_key.der │ │ │ │ ├── ownership_activate_key.h │ │ │ │ ├── ownership_owner_key.der │ │ │ │ ├── ownership_owner_key.h │ │ │ │ ├── ownership_unlock_key.der │ │ │ │ ├── ownership_unlock_key.h │ │ │ │ ├── sigverify_rsa_keys_sival.c │ │ │ │ └── sigverify_rsa_keys_sival_unittest.cc │ │ │ │ ├── signatures │ │ │ │ └── BUILD │ │ │ │ └── sival_owner.c │ │ └── testing │ │ │ ├── BUILD │ │ │ └── rom_test.h │ ├── silicon_owner │ │ ├── BUILD │ │ ├── bare_metal │ │ │ ├── BUILD │ │ │ ├── bare_metal.c │ │ │ ├── bare_metal.h │ │ │ ├── bare_metal_common.ld │ │ │ ├── bare_metal_slot_a.ld │ │ │ ├── bare_metal_slot_b.ld │ │ │ ├── bare_metal_slot_virtual.ld │ │ │ ├── bare_metal_start.S │ │ │ └── empty_test.c │ │ └── tock │ │ │ ├── apps │ │ │ ├── BUILD │ │ │ ├── hello │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── hello.rs │ │ │ └── single_app_layout.ld │ │ │ ├── kernel │ │ │ ├── BUILD │ │ │ ├── layout.ld │ │ │ └── src │ │ │ │ ├── io.rs │ │ │ │ ├── main.rs │ │ │ │ └── otbn.rs │ │ │ ├── tests │ │ │ ├── BUILD │ │ │ └── basic │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ └── basic.rs │ │ │ └── upstream_kernel │ │ │ ├── BUILD │ │ │ └── layout.ld │ ├── tests │ │ ├── BUILD │ │ ├── README.md │ │ ├── aes_entropy_test.c │ │ ├── aes_force_prng_reseed_test.c │ │ ├── aes_idle_test.c │ │ ├── aes_interrupt_encryption_test.c │ │ ├── aes_masking_off_test.c │ │ ├── aes_prng_reseed_test.c │ │ ├── aes_smoketest.c │ │ ├── aes_stall_test.c │ │ ├── alert_handler_escalation_test.c │ │ ├── alert_handler_lpg_clkoff_test.c │ │ ├── alert_handler_lpg_reset_toggle.c │ │ ├── alert_handler_lpg_sleep_mode_pings.c │ │ ├── alert_handler_ping_ok_test.c │ │ ├── alert_handler_ping_timeout_test.c │ │ ├── alert_handler_reverse_ping_in_deep_sleep_test.c │ │ ├── aon_timer_irq_test.c │ │ ├── aon_timer_sleep_wdog_sleep_pause_test.c │ │ ├── aon_timer_smoketest.c │ │ ├── aon_timer_wdog_bite_reset_test.c │ │ ├── aon_timer_wdog_lc_escalate_test.c │ │ ├── ast_clk_outs_test.c │ │ ├── chip_power_idle_load_test.c │ │ ├── chip_power_sleep_load_test.c │ │ ├── clkmgr_external_clk_src_for_sw_fast_test.c │ │ ├── clkmgr_external_clk_src_for_sw_impl.c │ │ ├── clkmgr_external_clk_src_for_sw_impl.h │ │ ├── clkmgr_external_clk_src_for_sw_slow_test.c │ │ ├── clkmgr_jitter_frequency_test.c │ │ ├── clkmgr_jitter_test.c │ │ ├── clkmgr_off_aes_trans_test.c │ │ ├── clkmgr_off_hmac_trans_test.c │ │ ├── clkmgr_off_kmac_trans_test.c │ │ ├── clkmgr_off_otbn_trans_test.c │ │ ├── clkmgr_off_peri_test.c │ │ ├── clkmgr_off_trans_impl.c │ │ ├── clkmgr_off_trans_impl.h │ │ ├── clkmgr_reset_frequency_test.c │ │ ├── clkmgr_sleep_frequency_test.c │ │ ├── clkmgr_smoketest.c │ │ ├── closed_source │ │ │ ├── BUILD.bazel │ │ │ ├── README.md │ │ │ ├── WORKSPACE.bazel │ │ │ ├── example_test.c │ │ │ ├── test_hooks_1.c │ │ │ └── test_hooks_default.c │ │ ├── coverage_test.c │ │ ├── crt_test.c │ │ ├── crypto │ │ │ ├── BUILD │ │ │ ├── aes_functest.c │ │ │ ├── aes_gcm_functest.c │ │ │ ├── aes_gcm_testutils.c │ │ │ ├── aes_gcm_testutils.h │ │ │ ├── aes_gcm_testvectors.h │ │ │ ├── aes_gcm_timing_test.c │ │ │ ├── aes_kwp_functest.c │ │ │ ├── aes_kwp_kat_functest.c │ │ │ ├── aes_kwp_sideload_functest.c │ │ │ ├── aes_sideload_functest.c │ │ │ ├── aes_testvectors.h │ │ │ ├── cryptotest │ │ │ │ ├── BUILD │ │ │ │ ├── README.md │ │ │ │ ├── cryptotest.bzl │ │ │ │ ├── firmware │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── aes.c │ │ │ │ │ ├── aes.h │ │ │ │ │ ├── aes_gcm.c │ │ │ │ │ ├── aes_gcm.h │ │ │ │ │ ├── drbg.c │ │ │ │ │ ├── drbg.h │ │ │ │ │ ├── ecdh.c │ │ │ │ │ ├── ecdh.h │ │ │ │ │ ├── ecdsa.c │ │ │ │ │ ├── ecdsa.h │ │ │ │ │ ├── firmware.c │ │ │ │ │ ├── hash.c │ │ │ │ │ ├── hash.h │ │ │ │ │ ├── hmac.c │ │ │ │ │ ├── hmac.h │ │ │ │ │ ├── kmac.c │ │ │ │ │ ├── kmac.h │ │ │ │ │ ├── rsa.c │ │ │ │ │ ├── rsa.h │ │ │ │ │ ├── sphincsplus.c │ │ │ │ │ └── sphincsplus.h │ │ │ │ └── json │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── aes_commands.c │ │ │ │ │ ├── aes_commands.h │ │ │ │ │ ├── aes_gcm_commands.c │ │ │ │ │ ├── aes_gcm_commands.h │ │ │ │ │ ├── commands.c │ │ │ │ │ ├── commands.h │ │ │ │ │ ├── drbg_commands.c │ │ │ │ │ ├── drbg_commands.h │ │ │ │ │ ├── ecdh_commands.c │ │ │ │ │ ├── ecdh_commands.h │ │ │ │ │ ├── ecdsa_commands.c │ │ │ │ │ ├── ecdsa_commands.h │ │ │ │ │ ├── hash_commands.c │ │ │ │ │ ├── hash_commands.h │ │ │ │ │ ├── hmac_commands.c │ │ │ │ │ ├── hmac_commands.h │ │ │ │ │ ├── kmac_commands.c │ │ │ │ │ ├── kmac_commands.h │ │ │ │ │ ├── rsa_commands.c │ │ │ │ │ ├── rsa_commands.h │ │ │ │ │ ├── sphincsplus_commands.c │ │ │ │ │ └── sphincsplus_commands.h │ │ │ ├── drbg_functest.c │ │ │ ├── ecdh_p256_functest.c │ │ │ ├── ecdh_p256_sideload_functest.c │ │ │ ├── ecdh_p384_functest.c │ │ │ ├── ecdh_p384_sideload_functest.c │ │ │ ├── ecdsa_p256_functest.c │ │ │ ├── ecdsa_p256_sideload_functest.c │ │ │ ├── ecdsa_p256_verify_functest.c │ │ │ ├── ecdsa_p256_verify_set_testvectors.py │ │ │ ├── ecdsa_p256_verify_testvectors.h.tpl │ │ │ ├── ecdsa_p384_functest.c │ │ │ ├── ecdsa_p384_sideload_functest.c │ │ │ ├── hkdf_functest.c │ │ │ ├── hmac_functest.c │ │ │ ├── hmac_gen_random_testvectors.py │ │ │ ├── hmac_gen_single_testvector.py │ │ │ ├── hmac_multistream_functest.c │ │ │ ├── hmac_set_testvectors.py │ │ │ ├── hmac_sha256_functest.c │ │ │ ├── hmac_sha384_functest.c │ │ │ ├── hmac_sha512_functest.c │ │ │ ├── hmac_testvectors.h.tpl │ │ │ ├── kdf_gen_random_testvectors.py │ │ │ ├── kdf_hmac_ctr_functest.c │ │ │ ├── kdf_kmac_functest.c │ │ │ ├── kdf_kmac_sideload_functest.c │ │ │ ├── kdf_set_testvectors.py │ │ │ ├── kdf_testvectors.h.tpl │ │ │ ├── kmac_functest.c │ │ │ ├── kmac_gen_single_testvector.py │ │ │ ├── kmac_set_testvectors.py │ │ │ ├── kmac_sideload_functest.c │ │ │ ├── kmac_testvectors.h.tpl │ │ │ ├── lib │ │ │ │ ├── BUILD │ │ │ │ ├── crypto_test_lib.c │ │ │ │ └── crypto_test_lib.h │ │ │ ├── otcrypto_export_size.c │ │ │ ├── otcrypto_export_test.c │ │ │ ├── otcrypto_hash_test.c │ │ │ ├── otcrypto_interface.c │ │ │ ├── otcrypto_interface.h │ │ │ ├── rsa_2048_encryption_functest.c │ │ │ ├── rsa_2048_key_from_cofactor_functest.c │ │ │ ├── rsa_2048_keygen_functest.c │ │ │ ├── rsa_2048_signature_functest.c │ │ │ ├── rsa_3072_encryption_functest.c │ │ │ ├── rsa_3072_keygen_functest.c │ │ │ ├── rsa_3072_signature_functest.c │ │ │ ├── rsa_4096_encryption_functest.c │ │ │ ├── rsa_4096_keygen_functest.c │ │ │ ├── rsa_4096_signature_functest.c │ │ │ ├── sha256_functest.c │ │ │ ├── sha384_functest.c │ │ │ ├── sha512_functest.c │ │ │ ├── symmetric_keygen_functest.c │ │ │ └── testvectors │ │ │ │ ├── BUILD │ │ │ │ ├── ecdsa_p256_verify_hardcoded.hjson │ │ │ │ ├── hmac_testvectors_random.hjson │ │ │ │ ├── kdf_testvectors_random.hjson │ │ │ │ ├── kmac_hardcoded.hjson │ │ │ │ ├── rsa_3072_verify_hardcoded.hjson │ │ │ │ ├── sha3_224_hardcoded.hjson │ │ │ │ ├── sphincsplus_kat │ │ │ │ ├── BUILD │ │ │ │ ├── README.md │ │ │ │ ├── parse_kat.py │ │ │ │ ├── sphincsplus_sha2_128s_simple_testvectors_kat0.hjson │ │ │ │ ├── sphincsplus_sha2_128s_simple_testvectors_kat1.hjson │ │ │ │ ├── sphincsplus_sha2_128s_simple_testvectors_kat2.hjson │ │ │ │ ├── sphincsplus_sha2_128s_simple_testvectors_kat3.hjson │ │ │ │ ├── sphincsplus_sha2_128s_simple_testvectors_kat4.hjson │ │ │ │ ├── sphincsplus_sha2_128s_simple_testvectors_kat5.hjson │ │ │ │ ├── sphincsplus_sha2_128s_simple_testvectors_kat6.hjson │ │ │ │ ├── sphincsplus_sha2_128s_simple_testvectors_kat7.hjson │ │ │ │ ├── sphincsplus_sha2_128s_simple_testvectors_kat8.hjson │ │ │ │ ├── sphincsplus_sha2_128s_simple_testvectors_kat9.hjson │ │ │ │ ├── sphincsplus_shake_128s_simple_testvectors_kat0.hjson │ │ │ │ ├── sphincsplus_shake_128s_simple_testvectors_kat1.hjson │ │ │ │ ├── sphincsplus_shake_128s_simple_testvectors_kat2.hjson │ │ │ │ ├── sphincsplus_shake_128s_simple_testvectors_kat3.hjson │ │ │ │ ├── sphincsplus_shake_128s_simple_testvectors_kat4.hjson │ │ │ │ ├── sphincsplus_shake_128s_simple_testvectors_kat5.hjson │ │ │ │ ├── sphincsplus_shake_128s_simple_testvectors_kat6.hjson │ │ │ │ ├── sphincsplus_shake_128s_simple_testvectors_kat7.hjson │ │ │ │ ├── sphincsplus_shake_128s_simple_testvectors_kat8.hjson │ │ │ │ └── sphincsplus_shake_128s_simple_testvectors_kat9.hjson │ │ │ │ ├── sphincsplus_sha2_128s_simple_hardcoded.hjson │ │ │ │ ├── sphincsplus_shake_128s_simple_hardcoded.hjson │ │ │ │ └── wycheproof │ │ │ │ ├── BUILD │ │ │ │ └── rsa_3072_verify_parse_testvectors.py │ │ ├── csrng_edn_concurrency_test.c │ │ ├── csrng_kat_test.c │ │ ├── csrng_smoketest.c │ │ ├── dma_abort.c │ │ ├── dma_inline_hashing.c │ │ ├── doc │ │ │ └── sival │ │ │ │ ├── README.md │ │ │ │ ├── devguide.md │ │ │ │ └── sival_test_setup.svg │ │ ├── edn_auto_mode.c │ │ ├── edn_boot_mode.c │ │ ├── edn_kat.c │ │ ├── edn_sw_mode.c │ │ ├── entropy_src_ast_rng_req_test.c │ │ ├── entropy_src_bypass_mode_health_test.c │ │ ├── entropy_src_csrng_test.c │ │ ├── entropy_src_edn_reqs_test.c │ │ ├── entropy_src_fips_mode_health_test.c │ │ ├── entropy_src_fw_observe_many_contiguous.c │ │ ├── entropy_src_fw_override_test.c │ │ ├── entropy_src_fw_ovr_test.c │ │ ├── entropy_src_kat_impl.c │ │ ├── entropy_src_kat_impl.h │ │ ├── entropy_src_kat_test.c │ │ ├── entropy_src_smoketest.c │ │ ├── example_concurrency_test.c │ │ ├── example_mem_ujcmd.c │ │ ├── example_sival.c │ │ ├── example_test_from_flash.c │ │ ├── example_test_from_rom.c │ │ ├── flash_ctrl_clock_freqs_test.c │ │ ├── flash_ctrl_idle_low_power_test.c │ │ ├── flash_ctrl_info_access_lc.c │ │ ├── flash_ctrl_mem_protection_test.c │ │ ├── flash_ctrl_ops_test.c │ │ ├── flash_ctrl_rma_test.c │ │ ├── flash_ctrl_test.c │ │ ├── flash_ctrl_write_clear_test.c │ │ ├── gpio_intr_test.c │ │ ├── gpio_pinmux_test.c │ │ ├── gpio_smoketest.c │ │ ├── hmac_enc_idle_test.c │ │ ├── hmac_enc_test.c │ │ ├── hmac_endianness_test.c │ │ ├── hmac_error_conditions_test.c │ │ ├── hmac_secure_wipe_test.c │ │ ├── hmac_smoketest.c │ │ ├── i2c_host_override_test.c │ │ ├── i2c_target_smbus_arp_test.c │ │ ├── i2c_target_test.c │ │ ├── keymgr_derive_cdi_test.c │ │ ├── keymgr_dpe_key_derivation_test.c │ │ ├── keymgr_key_derivation_test.c │ │ ├── keymgr_sideload_aes_test.c │ │ ├── keymgr_sideload_kmac_test.c │ │ ├── keymgr_sideload_otbn_test.c │ │ ├── kmac_app_rom_test.c │ │ ├── kmac_endianess_test.c │ │ ├── kmac_entropy_stress_test.c │ │ ├── kmac_entropy_test.c │ │ ├── kmac_error_conditions_test.c │ │ ├── kmac_idle_test.c │ │ ├── kmac_kmac_key_sideload_test.c │ │ ├── kmac_mode_cshake_test.c │ │ ├── kmac_mode_kmac_test.c │ │ ├── kmac_smoketest.c │ │ ├── lc_ctrl_otp_hw_cfg0_test.c │ │ ├── mbx_smoketest.c │ │ ├── otbn_data │ │ │ ├── otbn_ecdsa_p256_test_private_key.pem │ │ │ ├── otbn_rsa_test_private_key_1024.pem │ │ │ ├── otbn_rsa_test_private_key_2048.pem │ │ │ ├── otbn_rsa_test_private_key_3072.pem │ │ │ ├── otbn_rsa_test_private_key_4096.pem │ │ │ ├── otbn_rsa_test_private_key_512.pem │ │ │ └── otbn_test_params.py │ │ ├── otbn_ecdsa_op_irq_test.c │ │ ├── otbn_irq_test.c │ │ ├── otbn_isa_test.c │ │ ├── otbn_mem_scramble_test.c │ │ ├── otbn_randomness_impl.c │ │ ├── otbn_randomness_impl.h │ │ ├── otbn_randomness_test.c │ │ ├── otbn_rsa_test.c │ │ ├── otbn_smoketest.c │ │ ├── otp_ctrl_descrambling_test.c │ │ ├── otp_ctrl_mem_access_test.c │ │ ├── otp_ctrl_rot_auth_config_test.c │ │ ├── otp_ctrl_smoketest.c │ │ ├── ottf_console_with_gpio_tx_indicator_test.c │ │ ├── pattgen_ios_test.c │ │ ├── penetrationtests │ │ │ ├── BUILD │ │ │ ├── doc │ │ │ │ ├── README.md │ │ │ │ ├── fi_sim_cw340_setup.png │ │ │ │ └── pentest_setup.png │ │ │ ├── firmware │ │ │ │ ├── BUILD │ │ │ │ ├── fi │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── alert_fi.c │ │ │ │ │ ├── alert_fi.h │ │ │ │ │ ├── crypto_fi.c │ │ │ │ │ ├── crypto_fi.h │ │ │ │ │ ├── cryptolib_fi_asym.c │ │ │ │ │ ├── cryptolib_fi_asym.h │ │ │ │ │ ├── cryptolib_fi_asym_impl.c │ │ │ │ │ ├── cryptolib_fi_asym_impl.h │ │ │ │ │ ├── cryptolib_fi_sym.c │ │ │ │ │ ├── cryptolib_fi_sym.h │ │ │ │ │ ├── cryptolib_fi_sym_impl.c │ │ │ │ │ ├── cryptolib_fi_sym_impl.h │ │ │ │ │ ├── ibex_fi.S │ │ │ │ │ ├── ibex_fi.c │ │ │ │ │ ├── ibex_fi.h │ │ │ │ │ ├── lc_ctrl_fi.c │ │ │ │ │ ├── lc_ctrl_fi.h │ │ │ │ │ ├── otbn │ │ │ │ │ │ ├── BUILD │ │ │ │ │ │ ├── otbn_char_beq.s │ │ │ │ │ │ ├── otbn_char_bn_rshi.s │ │ │ │ │ │ ├── otbn_char_bn_sel.s │ │ │ │ │ │ ├── otbn_char_bn_wsrr.s │ │ │ │ │ │ ├── otbn_char_bne.s │ │ │ │ │ │ ├── otbn_char_dmem_access.s │ │ │ │ │ │ ├── otbn_char_dmem_write.s │ │ │ │ │ │ ├── otbn_char_hardware_dmem_op_loop.s │ │ │ │ │ │ ├── otbn_char_hardware_reg_op_loop.s │ │ │ │ │ │ ├── otbn_char_jal.s │ │ │ │ │ │ ├── otbn_char_lw.s │ │ │ │ │ │ ├── otbn_char_rf.s │ │ │ │ │ │ ├── otbn_char_unrolled_dmem_op_loop.s │ │ │ │ │ │ ├── otbn_char_unrolled_reg_op_loop.s │ │ │ │ │ │ ├── otbn_key_sideload.s │ │ │ │ │ │ ├── otbn_load_integrity.s │ │ │ │ │ │ └── otbn_pc.s │ │ │ │ │ ├── otbn_fi.c │ │ │ │ │ ├── otbn_fi.h │ │ │ │ │ ├── otp_fi.c │ │ │ │ │ ├── otp_fi.h │ │ │ │ │ ├── rng_fi.c │ │ │ │ │ ├── rng_fi.h │ │ │ │ │ ├── rom_fi.c │ │ │ │ │ └── rom_fi.h │ │ │ │ ├── firmware_cryptolib_fi_asym.c │ │ │ │ ├── firmware_cryptolib_fi_sym.c │ │ │ │ ├── firmware_cryptolib_sca_asym.c │ │ │ │ ├── firmware_cryptolib_sca_sym.c │ │ │ │ ├── firmware_fi.c │ │ │ │ ├── firmware_fi_ibex.c │ │ │ │ ├── firmware_fi_otbn.c │ │ │ │ ├── firmware_sca.c │ │ │ │ ├── lib │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── cryptolib_asym.h │ │ │ │ │ ├── cryptolib_sym.h │ │ │ │ │ ├── extclk_sca_fi.c │ │ │ │ │ ├── extclk_sca_fi.h │ │ │ │ │ ├── pentest_lib.c │ │ │ │ │ └── pentest_lib.h │ │ │ │ └── sca │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── aes_sca.c │ │ │ │ │ ├── aes_sca.h │ │ │ │ │ ├── cryptolib_sca_asym.c │ │ │ │ │ ├── cryptolib_sca_asym.h │ │ │ │ │ ├── cryptolib_sca_asym_impl.c │ │ │ │ │ ├── cryptolib_sca_asym_impl.h │ │ │ │ │ ├── cryptolib_sca_sym.c │ │ │ │ │ ├── cryptolib_sca_sym.h │ │ │ │ │ ├── cryptolib_sca_sym_impl.c │ │ │ │ │ ├── cryptolib_sca_sym_impl.h │ │ │ │ │ ├── ecc256_keygen_sca.c │ │ │ │ │ ├── ecc256_keygen_sca.h │ │ │ │ │ ├── edn_sca.c │ │ │ │ │ ├── edn_sca.h │ │ │ │ │ ├── hmac_sca.c │ │ │ │ │ ├── hmac_sca.h │ │ │ │ │ ├── ibex_sca.c │ │ │ │ │ ├── ibex_sca.h │ │ │ │ │ ├── kmac_sca.c │ │ │ │ │ ├── kmac_sca.h │ │ │ │ │ ├── otbn │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── otbn_insn_carry_flag.s │ │ │ │ │ ├── otbn_insn_combi_ops.s │ │ │ │ │ └── otbn_key_sideload_sca.s │ │ │ │ │ ├── otbn_sca.c │ │ │ │ │ ├── otbn_sca.h │ │ │ │ │ ├── rng_sca.c │ │ │ │ │ ├── rng_sca.h │ │ │ │ │ ├── sha3_sca.c │ │ │ │ │ ├── sha3_sca.h │ │ │ │ │ ├── trigger_sca.c │ │ │ │ │ └── trigger_sca.h │ │ │ ├── json │ │ │ │ ├── BUILD │ │ │ │ ├── aes_sca_commands.c │ │ │ │ ├── aes_sca_commands.h │ │ │ │ ├── alert_fi_commands.c │ │ │ │ ├── alert_fi_commands.h │ │ │ │ ├── commands.c │ │ │ │ ├── commands.h │ │ │ │ ├── crypto_fi_commands.c │ │ │ │ ├── crypto_fi_commands.h │ │ │ │ ├── cryptolib_fi_asym_commands.c │ │ │ │ ├── cryptolib_fi_asym_commands.h │ │ │ │ ├── cryptolib_fi_sym_commands.c │ │ │ │ ├── cryptolib_fi_sym_commands.h │ │ │ │ ├── cryptolib_sca_asym_commands.c │ │ │ │ ├── cryptolib_sca_asym_commands.h │ │ │ │ ├── cryptolib_sca_sym_commands.c │ │ │ │ ├── cryptolib_sca_sym_commands.h │ │ │ │ ├── edn_sca_commands.c │ │ │ │ ├── edn_sca_commands.h │ │ │ │ ├── extclk_sca_fi_commands.c │ │ │ │ ├── extclk_sca_fi_commands.h │ │ │ │ ├── hmac_sca_commands.c │ │ │ │ ├── hmac_sca_commands.h │ │ │ │ ├── ibex_fi_commands.c │ │ │ │ ├── ibex_fi_commands.h │ │ │ │ ├── ibex_sca_commands.c │ │ │ │ ├── ibex_sca_commands.h │ │ │ │ ├── kmac_sca_commands.c │ │ │ │ ├── kmac_sca_commands.h │ │ │ │ ├── lc_ctrl_fi_commands.c │ │ │ │ ├── lc_ctrl_fi_commands.h │ │ │ │ ├── otbn_fi_commands.c │ │ │ │ ├── otbn_fi_commands.h │ │ │ │ ├── otbn_sca_commands.c │ │ │ │ ├── otbn_sca_commands.h │ │ │ │ ├── otp_fi_commands.c │ │ │ │ ├── otp_fi_commands.h │ │ │ │ ├── pentest_lib_commands.c │ │ │ │ ├── pentest_lib_commands.h │ │ │ │ ├── prng_sca_commands.c │ │ │ │ ├── prng_sca_commands.h │ │ │ │ ├── rng_fi_commands.c │ │ │ │ ├── rng_fi_commands.h │ │ │ │ ├── rom_fi_commands.c │ │ │ │ ├── rom_fi_commands.h │ │ │ │ ├── sha3_sca_commands.c │ │ │ │ ├── sha3_sca_commands.h │ │ │ │ ├── trigger_sca_commands.c │ │ │ │ └── trigger_sca_commands.h │ │ │ └── pentest.bzl │ │ ├── plic_sw_irq_test.c │ │ ├── pmod │ │ │ ├── BUILD │ │ │ ├── i2c_host_accelerometer_test.c │ │ │ ├── i2c_host_ambient_light_detector_test.c │ │ │ ├── i2c_host_clock_stretching_test.c │ │ │ ├── i2c_host_compass_test.c │ │ │ ├── i2c_host_eeprom_test.c │ │ │ ├── i2c_host_fram_test.c │ │ │ ├── i2c_host_gas_sensor_test.c │ │ │ ├── i2c_host_hdc1080_humidity_temp_test.c │ │ │ ├── i2c_host_irq_test.c │ │ │ ├── i2c_host_power_monitor_test.c │ │ │ ├── spi_host_gigadevice1Gb_flash_test.c │ │ │ ├── spi_host_gigadevice256Mb_flash_test.c │ │ │ ├── spi_host_issi256Mb_flash_test.c │ │ │ ├── spi_host_macronix128Mb_flash_test.c │ │ │ ├── spi_host_macronix1Gb_flash_test.c │ │ │ ├── spi_host_micron512Mb_flash_test.c │ │ │ └── spi_host_winbond1Gb_flash_test.c │ │ ├── pmp_smoketest_napot.c │ │ ├── pmp_smoketest_tor.c │ │ ├── power_virus_systemtest.c │ │ ├── pwm_smoketest.c │ │ ├── pwrmgr_all_reset_reqs_test.c │ │ ├── pwrmgr_deep_sleep_all_reset_reqs_test.c │ │ ├── pwrmgr_deep_sleep_all_wake_ups.c │ │ ├── pwrmgr_deep_sleep_por_reset_test.c │ │ ├── pwrmgr_lowpower_cancel_test.c │ │ ├── pwrmgr_normal_sleep_all_reset_reqs_test.c │ │ ├── pwrmgr_normal_sleep_all_wake_ups.c │ │ ├── pwrmgr_normal_sleep_por_reset_test.c │ │ ├── pwrmgr_random_sleep_all_reset_reqs_test.c │ │ ├── pwrmgr_random_sleep_all_wake_ups.c │ │ ├── pwrmgr_sensor_ctrl_deep_sleep_wake_up.c │ │ ├── pwrmgr_sleep_all_wake_ups_impl.c │ │ ├── pwrmgr_sleep_all_wake_ups_impl.h │ │ ├── pwrmgr_sleep_disabled_test.c │ │ ├── pwrmgr_sleep_resets_lib.c │ │ ├── pwrmgr_sleep_resets_lib.h │ │ ├── pwrmgr_smoketest.c │ │ ├── pwrmgr_usb_clk_disabled_when_active_test.c │ │ ├── pwrmgr_usbdev_smoketest.c │ │ ├── pwrmgr_wdog_reset_reqs_test.c │ │ ├── rom_exit_immediately.S │ │ ├── rstmgr_alert_info_test.c │ │ ├── rstmgr_cpu_info_test.c │ │ ├── rstmgr_smoketest.c │ │ ├── rstmgr_sw_req_test.c │ │ ├── rstmgr_sw_rst_ctrl_test.c │ │ ├── rv_core_ibex_address_translation_test.S │ │ ├── rv_core_ibex_address_translation_test.c │ │ ├── rv_core_ibex_epmp_test.S │ │ ├── rv_core_ibex_epmp_test.c │ │ ├── rv_core_ibex_icache_invalidate_test.c │ │ ├── rv_core_ibex_isa_test.S │ │ ├── rv_core_ibex_isa_test.c │ │ ├── rv_core_ibex_mem_test.c │ │ ├── rv_core_ibex_nmi_irq_test.c │ │ ├── rv_core_ibex_rnd_test.S │ │ ├── rv_core_ibex_rnd_test.c │ │ ├── rv_dm_access_after_hw_reset.c │ │ ├── rv_dm_access_after_wakeup.c │ │ ├── rv_dm_delayed_enable.c │ │ ├── rv_dm_lc_disabled.c │ │ ├── rv_dm_ndm_reset_req.c │ │ ├── rv_dm_ndm_reset_req_when_cpu_halted.c │ │ ├── rv_plic_smoketest.c │ │ ├── rv_timer_smoketest.c │ │ ├── rv_timer_systick_test.c │ │ ├── sensor_ctrl_alerts_test.c │ │ ├── sensor_ctrl_wakeup_test.c │ │ ├── sim_dv │ │ │ ├── BUILD │ │ │ ├── adc_ctrl_sleep_debug_cable_wakeup_test.c │ │ │ ├── alert_handler_entropy_test.c │ │ │ ├── alert_handler_lpg_sleep_mode_alerts.c │ │ │ ├── all_escalation_resets_test.c │ │ │ ├── ast_clk_rst_inputs.c │ │ │ ├── ast_usb_clk_calib.c │ │ │ ├── clkmgr_external_clk_src_for_lc_test.c │ │ │ ├── csrng_fuse_en_sw_app_read.c │ │ │ ├── csrng_lc_hw_debug_en_test.c │ │ │ ├── data_integrity_escalation_reset_test.c │ │ │ ├── exit_test_unlocked_bootstrap.c │ │ │ ├── flash_ctrl_lc_rw_en_test.c │ │ │ ├── flash_init_test.c │ │ │ ├── flash_rma_unlocked_test.c │ │ │ ├── gpio_test.c │ │ │ ├── i2c_device_tx_rx_test.c │ │ │ ├── i2c_host_tx_rx_test.c │ │ │ ├── inject_scramble_seed.c │ │ │ ├── lc_ctrl_program_error.c │ │ │ ├── lc_ctrl_scrap_test.c │ │ │ ├── lc_ctrl_transition_impl.c │ │ │ ├── lc_ctrl_transition_impl.h │ │ │ ├── lc_ctrl_transition_test.c │ │ │ ├── lc_ctrl_volatile_raw_unlock_test.c │ │ │ ├── lc_walkthrough_test.c │ │ │ ├── lc_walkthrough_testunlocks_test.c │ │ │ ├── otp_ctrl_lc_signals_test.c │ │ │ ├── otp_ctrl_vendor_test_csr_access_test.c │ │ │ ├── otp_ctrl_vendor_test_ecc_error_test.c │ │ │ ├── pwrmgr_b2b_sleep_reset_test.c │ │ │ ├── pwrmgr_deep_sleep_power_glitch_test.c │ │ │ ├── pwrmgr_main_power_glitch_test.c │ │ │ ├── pwrmgr_random_sleep_power_glitch_reset_test.c │ │ │ ├── pwrmgr_sleep_power_glitch_test.c │ │ │ ├── pwrmgr_sysrst_ctrl_test.c │ │ │ ├── rom_ctrl_integrity_check_test.c │ │ │ ├── sensor_ctrl_status.c │ │ │ ├── spi_host_tx_rx_test.c │ │ │ ├── spi_passthrough_test.c │ │ │ ├── sram_ctrl_execution_main_test.c │ │ │ └── sysrst_ctrl_ec_rst_l_test.c │ │ ├── sival │ │ │ └── BUILD │ │ ├── sleep_pin_mio_dio_val_test.c │ │ ├── sleep_pin_retention_test.c │ │ ├── sleep_pin_wake_test.c │ │ ├── sleep_pwm_pulses_test.c │ │ ├── soc_proxy_external_wakeup.c │ │ ├── soc_proxy_gpios.c │ │ ├── soc_proxy_smoketest.c │ │ ├── spi_device_flash_smoketest.c │ │ ├── spi_device_ottf_console_test.c │ │ ├── spi_device_sleep_test.c │ │ ├── spi_device_tpm_tx_rx_test.c │ │ ├── spi_device_ujson_console_test.c │ │ ├── spi_host_config_test.c │ │ ├── spi_host_flash_test_impl.c │ │ ├── spi_host_flash_test_impl.h │ │ ├── spi_host_irq_test.c │ │ ├── spi_host_smoketest.c │ │ ├── spi_host_winbond_flash_test.c │ │ ├── spi_passthru_test.c │ │ ├── sram_ctrl_execution_test.c │ │ ├── sram_ctrl_lc_escalation_test.c │ │ ├── sram_ctrl_memset_test.c │ │ ├── sram_ctrl_readback_test.c │ │ ├── sram_ctrl_scrambled_access_test.c │ │ ├── sram_ctrl_sleep_sram_ret_contents_impl.c │ │ ├── sram_ctrl_sleep_sram_ret_contents_impl.h │ │ ├── sram_ctrl_sleep_sram_ret_contents_no_scramble_test.c │ │ ├── sram_ctrl_sleep_sram_ret_contents_scramble_test.c │ │ ├── sram_ctrl_smoketest.c │ │ ├── sram_ctrl_subword_access_test.c │ │ ├── status_report_overflow_test.c │ │ ├── status_report_test.c │ │ ├── sysrst_ctrl_ec_rst_l_test.c │ │ ├── sysrst_ctrl_in_irq_test.c │ │ ├── sysrst_ctrl_inputs_test.c │ │ ├── sysrst_ctrl_outputs_test.c │ │ ├── sysrst_ctrl_reset_test.c │ │ ├── sysrst_ctrl_ulp_z3_wakeup_test.c │ │ ├── uart_baud_rate_test.c │ │ ├── uart_loopback_test.c │ │ ├── uart_parity_break_test.c │ │ ├── uart_smoketest.c │ │ ├── uart_tx_rx_test.c │ │ ├── usbdev_aon_pullup_test.c │ │ ├── usbdev_aon_wake_disconnect_test.c │ │ ├── usbdev_aon_wake_reset_test.c │ │ ├── usbdev_config_host_test.c │ │ ├── usbdev_deep_disconnect_test.c │ │ ├── usbdev_deep_reset_test.c │ │ ├── usbdev_deep_resume_test.c │ │ ├── usbdev_iso_test.c │ │ ├── usbdev_logging_test.c │ │ ├── usbdev_mem_test.c │ │ ├── usbdev_mixed_test.c │ │ ├── usbdev_pincfg_test.c │ │ ├── usbdev_pullup_test.c │ │ ├── usbdev_setuprx_test.c │ │ ├── usbdev_sleep_disconnect_test.c │ │ ├── usbdev_sleep_reset_test.c │ │ ├── usbdev_sleep_resume_test.c │ │ ├── usbdev_stream_test.c │ │ ├── usbdev_suspend.c │ │ ├── usbdev_suspend.h │ │ ├── usbdev_suspend_full_test.c │ │ ├── usbdev_suspend_resume_test.c │ │ ├── usbdev_test.c │ │ ├── usbdev_toggle_restore_test.c │ │ └── usbdev_vbus_test.c │ └── tock │ │ └── BUILD ├── doc │ └── build_software.md ├── host │ ├── BUILD │ ├── README.md │ ├── cryptotest │ │ ├── BUILD │ │ ├── cryptotest_parser.rs │ │ ├── testvectors │ │ │ ├── acvp │ │ │ │ ├── BUILD │ │ │ │ ├── hmac_sha256_expected.json │ │ │ │ └── hmac_sha256_vectors.json │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── README.md │ │ │ │ ├── cshake_nist_example_values.hjson │ │ │ │ └── schemas │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── aes_block_schema.json │ │ │ │ │ ├── aes_gcm_schema.json │ │ │ │ │ ├── aes_kw_schema.json │ │ │ │ │ ├── drbg_schema.json │ │ │ │ │ ├── ecdh_schema.json │ │ │ │ │ ├── ecdsa_schema.json │ │ │ │ │ ├── ed25519_schema.json │ │ │ │ │ ├── hash_schema.json │ │ │ │ │ ├── hmac_schema.json │ │ │ │ │ ├── kmac_schema.json │ │ │ │ │ ├── rsa_schema.json │ │ │ │ │ └── sphincsplus_schema.json │ │ │ └── parsers │ │ │ │ ├── BUILD │ │ │ │ ├── cryptotest_util.py │ │ │ │ ├── cryptotest_util_test.py │ │ │ │ ├── hjson_hash_parser.py │ │ │ │ ├── hjson_kmac_parser.py │ │ │ │ ├── hjson_rsa_parser.py │ │ │ │ ├── nist_aes_parser.py │ │ │ │ ├── nist_cavp_aes_gcm_parser.py │ │ │ │ ├── nist_cavp_aes_kw_parser.py │ │ │ │ ├── nist_cavp_drbg_parser.py │ │ │ │ ├── nist_cavp_ecdh_parser.py │ │ │ │ ├── nist_cavp_ecdsa_parser.py │ │ │ │ ├── nist_cavp_hash_parser.py │ │ │ │ ├── nist_cavp_hmac_parser.py │ │ │ │ ├── nist_cavp_rsa_parser.py │ │ │ │ ├── random_ecdsa_generator.py │ │ │ │ ├── random_hmac_generator.py │ │ │ │ ├── rsp_sphincsplus_parser.py │ │ │ │ ├── wycheproof_ecdh_parser.py │ │ │ │ ├── wycheproof_ecdsa_parser.py │ │ │ │ ├── wycheproof_ed25519_parser.py │ │ │ │ ├── wycheproof_hmac_parser.py │ │ │ │ ├── wycheproof_kmac_parser.py │ │ │ │ └── wycheproof_rsa_parser.py │ │ └── ujson_lib │ │ │ ├── BUILD │ │ │ └── src │ │ │ ├── aes_commands.rs │ │ │ ├── aes_gcm_commands.rs │ │ │ ├── commands.rs │ │ │ ├── drbg_commands.rs │ │ │ ├── ecdh_commands.rs │ │ │ ├── ecdsa_commands.rs │ │ │ ├── hash_commands.rs │ │ │ ├── hmac_commands.rs │ │ │ ├── kmac_commands.rs │ │ │ ├── lib.rs │ │ │ ├── rsa_commands.rs │ │ │ └── sphincsplus_commands.rs │ ├── hsmtool │ │ ├── BUILD │ │ ├── README.md │ │ ├── acorn │ │ │ ├── BUILD │ │ │ ├── acorn.rs │ │ │ ├── lib.rs │ │ │ ├── spx.rs │ │ │ └── vendor │ │ │ │ ├── .clang-format │ │ │ │ ├── BUILD │ │ │ │ └── acorn.h │ │ ├── doc │ │ │ └── requirements.md │ │ ├── scripts │ │ │ └── pkcs11_consts.py │ │ ├── src │ │ │ ├── commands │ │ │ │ ├── ecdsa │ │ │ │ │ ├── export.rs │ │ │ │ │ ├── generate.rs │ │ │ │ │ ├── import.rs │ │ │ │ │ ├── mod.rs │ │ │ │ │ ├── sign.rs │ │ │ │ │ └── verify.rs │ │ │ │ ├── exec.rs │ │ │ │ ├── mod.rs │ │ │ │ ├── object │ │ │ │ │ ├── destroy.rs │ │ │ │ │ ├── list.rs │ │ │ │ │ ├── mod.rs │ │ │ │ │ ├── read.rs │ │ │ │ │ ├── show.rs │ │ │ │ │ ├── update.rs │ │ │ │ │ └── write.rs │ │ │ │ ├── rsa │ │ │ │ │ ├── decrypt.rs │ │ │ │ │ ├── encrypt.rs │ │ │ │ │ ├── export.rs │ │ │ │ │ ├── generate.rs │ │ │ │ │ ├── import.rs │ │ │ │ │ ├── mod.rs │ │ │ │ │ ├── sign.rs │ │ │ │ │ └── verify.rs │ │ │ │ ├── spx │ │ │ │ │ ├── export.rs │ │ │ │ │ ├── generate.rs │ │ │ │ │ ├── import.rs │ │ │ │ │ ├── list.rs │ │ │ │ │ ├── mod.rs │ │ │ │ │ ├── sign.rs │ │ │ │ │ └── verify.rs │ │ │ │ └── token.rs │ │ │ ├── error.rs │ │ │ ├── extra │ │ │ │ ├── mod.rs │ │ │ │ ├── spxef.rs │ │ │ │ └── spxkms.rs │ │ │ ├── hsmtool.rs │ │ │ ├── lib.rs │ │ │ ├── module.rs │ │ │ ├── profile.rs │ │ │ └── util │ │ │ │ ├── attribute │ │ │ │ ├── attr.rs │ │ │ │ ├── data.rs │ │ │ │ ├── date.rs │ │ │ │ ├── error.rs │ │ │ │ └── mod.rs │ │ │ │ ├── ef.rs │ │ │ │ ├── escape.rs │ │ │ │ ├── helper.rs │ │ │ │ ├── key │ │ │ │ ├── ecdsa.rs │ │ │ │ ├── mod.rs │ │ │ │ └── rsa.rs │ │ │ │ ├── mod.rs │ │ │ │ └── signing.rs │ │ ├── testdata │ │ │ └── key │ │ │ │ ├── test1_pkcs1.der │ │ │ │ ├── test1_pkcs1.pem │ │ │ │ ├── test1_pkcs1.pub.der │ │ │ │ ├── test1_pkcs1.pub.pem │ │ │ │ ├── test1_pkcs8.der │ │ │ │ ├── test1_pkcs8.pem │ │ │ │ ├── test1_pkcs8.pub.der │ │ │ │ ├── test1_pkcs8.pub.pem │ │ │ │ ├── test2_pkcs8.der │ │ │ │ ├── test2_pkcs8.pem │ │ │ │ ├── test2_pkcs8.pub.der │ │ │ │ └── test2_pkcs8.pub.pem │ │ └── tests │ │ │ ├── BUILD │ │ │ ├── hsmtool_runner.sh │ │ │ ├── image.bin │ │ │ ├── image_digest_test.sh │ │ │ ├── ot_hsm_runner.sh │ │ │ ├── test_lib.sh │ │ │ └── tqbf.txt │ ├── opentitanlib │ │ ├── BUILD │ │ ├── README.md │ │ ├── bindgen │ │ │ ├── BUILD │ │ │ ├── lib.rs │ │ │ └── rom_error.rs │ │ ├── doc │ │ │ └── bitbanging.md │ │ ├── opentitantool_derive │ │ │ ├── BUILD │ │ │ └── src │ │ │ │ └── lib.rs │ │ ├── reexport.rs │ │ ├── src │ │ │ ├── app │ │ │ │ ├── command.rs │ │ │ │ ├── config │ │ │ │ │ ├── mod.rs │ │ │ │ │ └── structs.rs │ │ │ │ ├── gpio.rs │ │ │ │ ├── i2c.rs │ │ │ │ ├── mod.rs │ │ │ │ └── spi.rs │ │ │ ├── backend │ │ │ │ └── mod.rs │ │ │ ├── bootstrap │ │ │ │ ├── eeprom.rs │ │ │ │ ├── legacy.rs │ │ │ │ ├── legacy_rescue.rs │ │ │ │ ├── mod.rs │ │ │ │ ├── primitive.rs │ │ │ │ └── simple.bin │ │ │ ├── chip │ │ │ │ ├── boolean.rs │ │ │ │ ├── boot_log.rs │ │ │ │ ├── boot_svc.rs │ │ │ │ ├── device_id.rs │ │ │ │ ├── helper.rs │ │ │ │ ├── mod.rs │ │ │ │ └── rom_error.rs │ │ │ ├── console │ │ │ │ ├── mod.rs │ │ │ │ └── spi.rs │ │ │ ├── crypto │ │ │ │ ├── ecdsa.rs │ │ │ │ ├── mod.rs │ │ │ │ ├── rsa.rs │ │ │ │ ├── sha256.rs │ │ │ │ └── spx.rs │ │ │ ├── debug │ │ │ │ ├── dmi.rs │ │ │ │ ├── elf_debugger.rs │ │ │ │ ├── mod.rs │ │ │ │ └── openocd.rs │ │ │ ├── image │ │ │ │ ├── image.rs │ │ │ │ ├── manifest.rs │ │ │ │ ├── manifest_def.rs │ │ │ │ ├── manifest_ext.rs │ │ │ │ └── mod.rs │ │ │ ├── io │ │ │ │ ├── console.rs │ │ │ │ ├── console │ │ │ │ │ ├── broadcast.rs │ │ │ │ │ ├── buf.rs │ │ │ │ │ ├── ext.rs │ │ │ │ │ └── logged.rs │ │ │ │ ├── eeprom.rs │ │ │ │ ├── emu.rs │ │ │ │ ├── gpio.rs │ │ │ │ ├── i2c.rs │ │ │ │ ├── ioexpander.rs │ │ │ │ ├── jtag.rs │ │ │ │ ├── mod.rs │ │ │ │ ├── spi.rs │ │ │ │ └── uart │ │ │ │ │ ├── flow.rs │ │ │ │ │ ├── mod.rs │ │ │ │ │ └── serial.rs │ │ │ ├── lib.rs │ │ │ ├── otp │ │ │ │ ├── alert_handler.rs │ │ │ │ ├── alert_handler_regs.rs │ │ │ │ ├── lc_state.rs │ │ │ │ ├── mod.rs │ │ │ │ └── otp_img.rs │ │ │ ├── ownership │ │ │ │ ├── application_key.rs │ │ │ │ ├── flash.rs │ │ │ │ ├── flash_info.rs │ │ │ │ ├── misc.rs │ │ │ │ ├── mod.rs │ │ │ │ ├── owner.rs │ │ │ │ └── rescue.rs │ │ │ ├── rescue │ │ │ │ ├── mod.rs │ │ │ │ ├── serial.rs │ │ │ │ └── xmodem.rs │ │ │ ├── spiflash │ │ │ │ ├── SFDP_MX66L1G.bin │ │ │ │ ├── flash.rs │ │ │ │ ├── mod.rs │ │ │ │ └── sfdp.rs │ │ │ ├── test_utils │ │ │ │ ├── bitbanging │ │ │ │ │ ├── i2c.rs │ │ │ │ │ ├── mod.rs │ │ │ │ │ ├── pwm.rs │ │ │ │ │ ├── spi.rs │ │ │ │ │ ├── uart.rs │ │ │ │ │ └── uart_rx_sampling.rs │ │ │ │ ├── bootstrap.rs │ │ │ │ ├── crashdump.rs │ │ │ │ ├── e2e_command.rs │ │ │ │ ├── epmp.rs │ │ │ │ ├── extclk.rs │ │ │ │ ├── gpio.rs │ │ │ │ ├── gpio_monitor.rs │ │ │ │ ├── i2c_target.rs │ │ │ │ ├── init.rs │ │ │ │ ├── lc.rs │ │ │ │ ├── lc_transition.rs │ │ │ │ ├── load_bitstream.rs │ │ │ │ ├── load_sram_program.rs │ │ │ │ ├── mem.rs │ │ │ │ ├── mod.rs │ │ │ │ ├── object.rs │ │ │ │ ├── otp_ctrl.rs │ │ │ │ ├── pinmux_config.rs │ │ │ │ ├── poll.rs │ │ │ │ ├── rpc.rs │ │ │ │ ├── spi_passthru.rs │ │ │ │ ├── status.rs │ │ │ │ └── test_status.rs │ │ │ ├── tpm │ │ │ │ ├── access.rs │ │ │ │ ├── driver.rs │ │ │ │ ├── mod.rs │ │ │ │ └── status.rs │ │ │ ├── transport │ │ │ │ ├── common │ │ │ │ │ ├── fpga.rs │ │ │ │ │ └── mod.rs │ │ │ │ ├── errors.rs │ │ │ │ ├── ioexpander │ │ │ │ │ ├── mod.rs │ │ │ │ │ └── sx1503.rs │ │ │ │ └── mod.rs │ │ │ ├── uart │ │ │ │ ├── console.rs │ │ │ │ └── mod.rs │ │ │ └── util │ │ │ │ ├── bigint.rs │ │ │ │ ├── bitbang.rs │ │ │ │ ├── file.rs │ │ │ │ ├── fs.rs │ │ │ │ ├── hexdump.rs │ │ │ │ ├── mod.rs │ │ │ │ ├── num_de.rs │ │ │ │ ├── parse_int.rs │ │ │ │ ├── present.rs │ │ │ │ ├── printer.rs │ │ │ │ ├── raw_tty.rs │ │ │ │ ├── regex.rs │ │ │ │ ├── rom_detect.rs │ │ │ │ ├── runtime.rs │ │ │ │ ├── serde.rs │ │ │ │ ├── serializable_error.rs │ │ │ │ ├── status.rs │ │ │ │ ├── testing.rs │ │ │ │ ├── usb.rs │ │ │ │ ├── usr_access.rs │ │ │ │ ├── vcd.rs │ │ │ │ ├── vmem │ │ │ │ ├── mod.rs │ │ │ │ └── parser.rs │ │ │ │ └── voltage.rs │ │ └── testdata │ │ │ ├── image │ │ │ ├── hello.txt │ │ │ ├── manifest.hjson │ │ │ ├── manifest_ext.hjson │ │ │ ├── manifest_missing.hjson │ │ │ ├── test_image.bin │ │ │ └── world.txt │ │ │ └── otp │ │ │ ├── lc_ctrl_state.hjson │ │ │ ├── otp_ctrl_img_dev.hjson │ │ │ ├── otp_ctrl_mmap.hjson │ │ │ └── output.vmem │ ├── opentitansession │ │ ├── BUILD │ │ ├── README.md │ │ └── src │ │ │ └── main.rs │ ├── opentitantool │ │ ├── BUILD │ │ ├── README.md │ │ ├── src │ │ │ ├── command │ │ │ │ ├── bfv.rs │ │ │ │ ├── bootstrap.rs │ │ │ │ ├── certificate.rs │ │ │ │ ├── clear_bitstream.rs │ │ │ │ ├── console.rs │ │ │ │ ├── ecdsa.rs │ │ │ │ ├── emulator.rs │ │ │ │ ├── fpga.rs │ │ │ │ ├── gpio.rs │ │ │ │ ├── hello.rs │ │ │ │ ├── i2c.rs │ │ │ │ ├── image.rs │ │ │ │ ├── lc.rs │ │ │ │ ├── load_bitstream.rs │ │ │ │ ├── mod.rs │ │ │ │ ├── otp.rs │ │ │ │ ├── ownership.rs │ │ │ │ ├── rescue.rs │ │ │ │ ├── rsa.rs │ │ │ │ ├── sam3x.rs │ │ │ │ ├── set_pll.rs │ │ │ │ ├── spi.rs │ │ │ │ ├── spx.rs │ │ │ │ ├── status_cmd.rs │ │ │ │ ├── tpm.rs │ │ │ │ ├── transport.rs │ │ │ │ ├── uart.rs │ │ │ │ ├── update_usr_access.rs │ │ │ │ ├── version.rs │ │ │ │ └── xmodem.rs │ │ │ └── main.rs │ │ └── stamp-env.txt │ ├── ot_certs │ │ ├── BUILD │ │ ├── README.md │ │ ├── src │ │ │ ├── asn1 │ │ │ │ ├── builder.rs │ │ │ │ ├── codegen.rs │ │ │ │ ├── der.rs │ │ │ │ ├── dice_tcb.rs │ │ │ │ ├── mod.rs │ │ │ │ └── x509.rs │ │ │ ├── cbor.rs │ │ │ ├── codegen.rs │ │ │ ├── cwt.rs │ │ │ ├── lib.rs │ │ │ ├── template │ │ │ │ ├── mod.rs │ │ │ │ ├── subst.rs │ │ │ │ └── testgen.rs │ │ │ ├── x509.rs │ │ │ └── x509 │ │ │ │ └── extension.rs │ │ └── tests │ │ │ ├── dice_tcb_info.rs │ │ │ ├── example.hjson │ │ │ ├── example_data.json │ │ │ ├── generic.hjson │ │ │ ├── parse_test.rs │ │ │ └── subst_test.rs │ ├── ot_hal │ │ ├── BUILD │ │ ├── README.md │ │ ├── bindgen │ │ │ ├── BUILD │ │ │ ├── difs.h │ │ │ └── lib.rs │ │ └── src │ │ │ ├── dif │ │ │ ├── aon_timer.rs │ │ │ ├── clkmgr.rs │ │ │ ├── lc_ctrl.rs │ │ │ ├── mod.rs │ │ │ ├── otp_ctrl.rs │ │ │ ├── pinmux.rs │ │ │ ├── rstmgr.rs │ │ │ └── uart.rs │ │ │ ├── lib.rs │ │ │ ├── top │ │ │ ├── autogen │ │ │ │ ├── darjeeling.rs │ │ │ │ ├── darjeeling_soc_dbg.rs │ │ │ │ ├── darjeeling_soc_mbx.rs │ │ │ │ ├── earlgrey.rs │ │ │ │ ├── englishbreakfast.rs │ │ │ │ └── mod.rs │ │ │ └── mod.rs │ │ │ └── util │ │ │ ├── alert.rs │ │ │ ├── bitfield.rs │ │ │ ├── mod.rs │ │ │ ├── multibits.rs │ │ │ └── unknown.rs │ ├── ot_proxy │ │ ├── proto │ │ │ ├── BUILD │ │ │ └── src │ │ │ │ └── lib.rs │ │ └── server │ │ │ ├── BUILD │ │ │ └── src │ │ │ ├── handler.rs │ │ │ ├── lib.rs │ │ │ └── socket_server.rs │ ├── ot_transports │ │ ├── README.md │ │ ├── chipwhisperer │ │ │ ├── BUILD │ │ │ ├── config │ │ │ │ ├── opentitan.json5 │ │ │ │ ├── opentitan_cw310.json5 │ │ │ │ └── opentitan_cw340.json5 │ │ │ └── src │ │ │ │ ├── board.rs │ │ │ │ ├── gpio.rs │ │ │ │ ├── lib.rs │ │ │ │ ├── spi.rs │ │ │ │ └── usb.rs │ │ ├── dediprog │ │ │ ├── BUILD │ │ │ ├── config │ │ │ │ └── dediprog.json5 │ │ │ └── src │ │ │ │ ├── gpio.rs │ │ │ │ ├── lib.rs │ │ │ │ └── spi.rs │ │ ├── ftdi │ │ │ ├── BUILD │ │ │ ├── config │ │ │ │ └── opentitan_ftdi_voyager.json5 │ │ │ └── src │ │ │ │ ├── chip.rs │ │ │ │ ├── gpio.rs │ │ │ │ ├── lib.rs │ │ │ │ └── spi.rs │ │ ├── hyperdebug │ │ │ ├── BUILD │ │ │ ├── config │ │ │ │ ├── h1dx_devboard.json5 │ │ │ │ ├── h1dx_devboard_c2d2.json5 │ │ │ │ ├── hyperdebug.json5 │ │ │ │ ├── hyperdebug_chipwhisperer.json5 │ │ │ │ ├── hyperdebug_cw310.json5 │ │ │ │ ├── hyperdebug_cw340.json5 │ │ │ │ ├── hyperdebug_teacup.json5 │ │ │ │ ├── hyperdebug_teacup_default.json5 │ │ │ │ └── servo_micro.json5 │ │ │ └── src │ │ │ │ ├── c2d2.rs │ │ │ │ ├── dfu.rs │ │ │ │ ├── gpio.rs │ │ │ │ ├── i2c.rs │ │ │ │ ├── lib.rs │ │ │ │ ├── servo_micro.rs │ │ │ │ ├── spi.rs │ │ │ │ ├── ti50.rs │ │ │ │ └── uart.rs │ │ ├── proxy │ │ │ ├── BUILD │ │ │ └── src │ │ │ │ ├── emu.rs │ │ │ │ ├── gpio.rs │ │ │ │ ├── i2c.rs │ │ │ │ ├── lib.rs │ │ │ │ ├── spi.rs │ │ │ │ └── uart.rs │ │ ├── ti50emulator │ │ │ ├── BUILD │ │ │ ├── config │ │ │ │ └── ti50emulator.json5 │ │ │ └── src │ │ │ │ ├── emu.rs │ │ │ │ ├── gpio.rs │ │ │ │ ├── i2c.rs │ │ │ │ ├── lib.rs │ │ │ │ └── uart.rs │ │ └── verilator │ │ │ ├── BUILD │ │ │ ├── config │ │ │ └── opentitan_verilator.json5 │ │ │ └── src │ │ │ ├── gpio.rs │ │ │ ├── lib.rs │ │ │ ├── subprocess.rs │ │ │ └── transport.rs │ ├── penetrationtests │ │ ├── BUILD │ │ ├── python │ │ │ ├── README.md │ │ │ ├── fi │ │ │ │ ├── BUILD │ │ │ │ ├── communication │ │ │ │ │ ├── fi_alert_commands.py │ │ │ │ │ ├── fi_asym_cryptolib_commands.py │ │ │ │ │ ├── fi_crypto_commands.py │ │ │ │ │ ├── fi_ibex_commands.py │ │ │ │ │ ├── fi_otbn_commands.py │ │ │ │ │ ├── fi_otp_commands.py │ │ │ │ │ ├── fi_rng_commands.py │ │ │ │ │ ├── fi_rom_commands.py │ │ │ │ │ └── fi_sym_cryptolib_commands.py │ │ │ │ ├── gdb_testing │ │ │ │ │ ├── fi_asym_cryptolib_python_gdb_test.py │ │ │ │ │ └── fi_sym_cryptolib_python_gdb_test.py │ │ │ │ ├── gold_responses │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── fi_crypto.json │ │ │ │ │ ├── fi_ibex.json │ │ │ │ │ ├── fi_otbn.json │ │ │ │ │ ├── fi_otp.json │ │ │ │ │ ├── fi_rng.json │ │ │ │ │ └── fi_rom.json │ │ │ │ ├── host_scripts │ │ │ │ │ ├── fi_alert_functions.py │ │ │ │ │ ├── fi_asym_cryptolib_functions.py │ │ │ │ │ ├── fi_crypto_functions.py │ │ │ │ │ ├── fi_ibex_functions.py │ │ │ │ │ ├── fi_otbn_functions.py │ │ │ │ │ ├── fi_otp_functions.py │ │ │ │ │ ├── fi_rng_functions.py │ │ │ │ │ ├── fi_rom_functions.py │ │ │ │ │ └── fi_sym_cryptolib_functions.py │ │ │ │ └── test_scripts │ │ │ │ │ ├── fi_alert_python_test.py │ │ │ │ │ ├── fi_asym_cryptolib_python_test.py │ │ │ │ │ ├── fi_crypto_python_test.py │ │ │ │ │ ├── fi_ibex_python_test.py │ │ │ │ │ ├── fi_otbn_python_test.py │ │ │ │ │ ├── fi_otp_python_test.py │ │ │ │ │ ├── fi_rng_python_test.py │ │ │ │ │ ├── fi_rom_python_test.py │ │ │ │ │ └── fi_sym_cryptolib_python_test.py │ │ │ ├── sca │ │ │ │ ├── BUILD │ │ │ │ ├── communication │ │ │ │ │ ├── sca_aes_commands.py │ │ │ │ │ ├── sca_asym_cryptolib_commands.py │ │ │ │ │ ├── sca_hmac_commands.py │ │ │ │ │ ├── sca_ibex_commands.py │ │ │ │ │ ├── sca_kmac_commands.py │ │ │ │ │ ├── sca_otbn_commands.py │ │ │ │ │ ├── sca_prng_commands.py │ │ │ │ │ ├── sca_sha3_commands.py │ │ │ │ │ ├── sca_sym_cryptolib_commands.py │ │ │ │ │ └── sca_trigger_commands.py │ │ │ │ ├── host_scripts │ │ │ │ │ ├── sca_aes_functions.py │ │ │ │ │ ├── sca_asym_cryptolib_functions.py │ │ │ │ │ ├── sca_hmac_functions.py │ │ │ │ │ ├── sca_ibex_functions.py │ │ │ │ │ ├── sca_kmac_functions.py │ │ │ │ │ ├── sca_otbn_functions.py │ │ │ │ │ ├── sca_sha3_functions.py │ │ │ │ │ └── sca_sym_cryptolib_functions.py │ │ │ │ └── test_scripts │ │ │ │ │ ├── sca_aes_python_test.py │ │ │ │ │ ├── sca_asym_cryptolib_python_test.py │ │ │ │ │ ├── sca_hmac_python_test.py │ │ │ │ │ ├── sca_ibex_python_test.py │ │ │ │ │ ├── sca_kmac_python_test.py │ │ │ │ │ ├── sca_otbn_python_test.py │ │ │ │ │ ├── sca_sha3_python_test.py │ │ │ │ │ └── sca_sym_cryptolib_python_test.py │ │ │ └── util │ │ │ │ ├── BUILD │ │ │ │ ├── common_library.py │ │ │ │ ├── dis_parser.py │ │ │ │ ├── gdb_controller.py │ │ │ │ ├── hyperdebug.py │ │ │ │ ├── targets.py │ │ │ │ └── utils.py │ │ ├── testvectors │ │ │ └── data │ │ │ │ ├── BUILD │ │ │ │ ├── fi_asym_cryptolib.json │ │ │ │ ├── fi_crypto.json │ │ │ │ ├── fi_ibex.json │ │ │ │ ├── fi_lc_ctrl.json │ │ │ │ ├── fi_otbn.json │ │ │ │ ├── fi_otp.json │ │ │ │ ├── fi_rng.json │ │ │ │ ├── fi_rom.json │ │ │ │ ├── fi_sym_cryptolib.json │ │ │ │ ├── sca_aes.json │ │ │ │ ├── sca_asym_cryptolib.json │ │ │ │ ├── sca_edn.json │ │ │ │ ├── sca_hmac.json │ │ │ │ ├── sca_ibex.json │ │ │ │ ├── sca_kmac.json │ │ │ │ ├── sca_otbn.json │ │ │ │ ├── sca_sha3.json │ │ │ │ └── sca_sym_cryptolib.json │ │ └── ujson_lib │ │ │ ├── BUILD │ │ │ └── src │ │ │ ├── commands.rs │ │ │ ├── fi_asym_cryptolib_commands.rs │ │ │ ├── fi_crypto_commands.rs │ │ │ ├── fi_ibex_commands.rs │ │ │ ├── fi_lc_ctrl_commands.rs │ │ │ ├── fi_otbn_commands.rs │ │ │ ├── fi_otp_commands.rs │ │ │ ├── fi_rng_commands.rs │ │ │ ├── fi_rom_commands.rs │ │ │ ├── fi_sym_cryptolib_commands.rs │ │ │ ├── lib.rs │ │ │ ├── pentest_lib_commands.rs │ │ │ ├── sca_aes_commands.rs │ │ │ ├── sca_asym_cryptolib_commands.rs │ │ │ ├── sca_edn_commands.rs │ │ │ ├── sca_hmac_commands.rs │ │ │ ├── sca_ibex_commands.rs │ │ │ ├── sca_kmac_commands.rs │ │ │ ├── sca_otbn_commands.rs │ │ │ ├── sca_sha3_commands.rs │ │ │ └── sca_sym_cryptolib_commands.rs │ ├── provisioning │ │ ├── cert_lib │ │ │ ├── BUILD │ │ │ └── src │ │ │ │ └── lib.rs │ │ ├── cp │ │ │ ├── BUILD │ │ │ └── src │ │ │ │ └── main.rs │ │ ├── cp_lib │ │ │ ├── BUILD │ │ │ └── src │ │ │ │ ├── lc_raw_unlock_token.rs │ │ │ │ └── lib.rs │ │ ├── ft │ │ │ ├── BUILD │ │ │ └── src │ │ │ │ └── main.rs │ │ ├── ft_lib │ │ │ ├── BUILD │ │ │ └── src │ │ │ │ ├── lib.rs │ │ │ │ └── response.rs │ │ ├── orchestrator │ │ │ ├── README.md │ │ │ ├── configs │ │ │ │ └── skus │ │ │ │ │ ├── BUILD │ │ │ │ │ ├── emulation.hjson │ │ │ │ │ ├── emulation_dice_cwt.hjson │ │ │ │ │ ├── emulation_tpm.hjson │ │ │ │ │ └── sival.hjson │ │ │ ├── data │ │ │ │ ├── BUILD │ │ │ │ ├── packages │ │ │ │ │ ├── BUILD │ │ │ │ │ └── earlgrey_a1.hjson │ │ │ │ └── products.hjson │ │ │ ├── src │ │ │ │ ├── BUILD │ │ │ │ ├── ca_config.py │ │ │ │ ├── db.py │ │ │ │ ├── device_id.py │ │ │ │ ├── orchestrator.py │ │ │ │ ├── ot_dut.py │ │ │ │ ├── sku_config.py │ │ │ │ └── util.py │ │ │ └── tests │ │ │ │ ├── BUILD │ │ │ │ ├── db_test.py │ │ │ │ ├── device_id_test.py │ │ │ │ ├── e2e.sh │ │ │ │ ├── e2e_multistage.sh │ │ │ │ ├── e2e_option_flags.sh │ │ │ │ ├── transition.bzl │ │ │ │ └── util_test.py │ │ ├── perso_tlv_lib │ │ │ ├── BUILD │ │ │ └── src │ │ │ │ └── lib.rs │ │ ├── ujson_lib │ │ │ ├── BUILD │ │ │ └── src │ │ │ │ ├── lib.rs │ │ │ │ └── provisioning_data.rs │ │ └── util_lib │ │ │ ├── BUILD │ │ │ └── src │ │ │ └── lib.rs │ ├── sphincsplus │ │ ├── BUILD │ │ ├── error.rs │ │ ├── key.rs │ │ ├── lib.rs │ │ └── variants.rs │ ├── tests │ │ ├── attestation │ │ │ ├── BUILD │ │ │ └── attestation_test.rs │ │ ├── chip │ │ │ ├── example_sival │ │ │ │ ├── BUILD │ │ │ │ └── main.rs │ │ │ ├── flash_ctrl │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── gpio │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ ├── gpio_intr.rs │ │ │ │ │ ├── gpio_pinmux.rs │ │ │ │ │ ├── sleep_pin_mio_dio_val.rs │ │ │ │ │ ├── sleep_pin_retention.rs │ │ │ │ │ └── sleep_pin_wake.rs │ │ │ ├── i2c_host_override │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── i2c_target │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ ├── main.rs │ │ │ │ │ └── smbus_arp.rs │ │ │ ├── jtag │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ ├── openocd_test.rs │ │ │ │ │ └── sram_load.rs │ │ │ ├── mem │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── ottf_console_with_gpio_tx_indicator │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── pattgen │ │ │ │ ├── BUILD │ │ │ │ └── pattgen_ios.rs │ │ │ ├── power_virus │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── pwm_smoketest │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── pwrmgr │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ ├── sleep_all_resets.rs │ │ │ │ │ ├── sleep_all_wakeups.rs │ │ │ │ │ └── sleep_por.rs │ │ │ ├── rv_core_ibex_epmp │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── rv_core_ibex_isa │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── rv_dm │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ ├── access_after_hw_reset.rs │ │ │ │ │ ├── access_after_wakeup.rs │ │ │ │ │ ├── control_status.rs │ │ │ │ │ ├── csr_rw.rs │ │ │ │ │ ├── dtm.rs │ │ │ │ │ ├── jtag.rs │ │ │ │ │ ├── jtag_tap_sel.rs │ │ │ │ │ ├── lc_disabled.rs │ │ │ │ │ ├── mem_access.rs │ │ │ │ │ ├── ndm_reset_req.rs │ │ │ │ │ └── ndm_reset_req_when_cpu_halted.rs │ │ │ ├── spi_device │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ ├── spi_device_flash_smoketest.rs │ │ │ │ │ ├── spi_device_sleep_test.rs │ │ │ │ │ ├── spi_device_tpm_test.rs │ │ │ │ │ ├── spi_host_config_test.rs │ │ │ │ │ └── spi_passthru.rs │ │ │ ├── spi_device_ottf_console │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── spi_device_ujson_console_test │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── sram_ctrl │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── sram_ctrl_lc_escalation.rs │ │ │ ├── sysrst_ctrl │ │ │ │ ├── BUILD │ │ │ │ ├── mod.rs │ │ │ │ ├── sysrst_ctrl.rs │ │ │ │ ├── sysrst_ctrl_ec_rst_l.rs │ │ │ │ ├── sysrst_ctrl_in_irq.rs │ │ │ │ ├── sysrst_ctrl_inputs.rs │ │ │ │ ├── sysrst_ctrl_outputs.rs │ │ │ │ ├── sysrst_ctrl_reset.rs │ │ │ │ └── sysrst_ctrl_ulp_z3_wakeup.rs │ │ │ ├── uart │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ ├── uart_baud_rate.rs │ │ │ │ │ ├── uart_loopback.rs │ │ │ │ │ ├── uart_parity_break.rs │ │ │ │ │ └── uart_tx_rx.rs │ │ │ └── usb │ │ │ │ ├── BUILD │ │ │ │ ├── mod.rs │ │ │ │ ├── usb.rs │ │ │ │ ├── usb_harness.rs │ │ │ │ ├── usbdev_aon_wake.rs │ │ │ │ ├── usbdev_smoketest.rs │ │ │ │ └── usbdev_suspend.rs │ │ ├── crypto │ │ │ ├── BUILD │ │ │ ├── acvp │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ ├── hmac.rs │ │ │ │ │ └── main.rs │ │ │ ├── aes_gcm_nist_kat │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── aes_nist_kat │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── drbg_kat │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── ecdh_kat │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── ecdsa_kat │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── hash_kat │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── hmac_kat │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── kmac_kat │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── rsa_kat │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ └── sphincsplus_kat │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ └── main.rs │ │ ├── manuf │ │ │ ├── cp_provision_functest │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── individualize_sw_cfg_functest │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── manuf_cp_ast_test_execution │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── manuf_cp_device_info_flash_wr │ │ │ │ ├── BUILD │ │ │ │ ├── gen_test_exit_token.py │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── manuf_cp_test_lock │ │ │ │ ├── BUILD │ │ │ │ ├── gen_test_unlock_token.py │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── manuf_cp_unlock_raw │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ ├── lc_raw_unlock_token.rs │ │ │ │ │ └── main.rs │ │ │ ├── manuf_cp_volatile_unlock_raw │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ ├── lc_raw_unlock_token.rs │ │ │ │ │ └── main.rs │ │ │ ├── manuf_cp_yield_test │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── manuf_scrap │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── manuf_sram_program_crc_check │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── otp_ctrl │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ └── personalize_functest │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ ├── main.rs │ │ │ │ └── provisioning_data.rs │ │ ├── ownership │ │ │ ├── BUILD │ │ │ ├── flash_permission_test.rs │ │ │ ├── newversion_test.rs │ │ │ ├── rescue_limit_test.rs │ │ │ ├── rescue_permission_test.rs │ │ │ ├── transfer_lib.rs │ │ │ └── transfer_test.rs │ │ ├── penetrationtests │ │ │ ├── BUILD │ │ │ ├── fi_asym_cryptolib │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── fi_crypto │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── fi_ibex │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── fi_lc_ctrl │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── fi_otbn │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── fi_otp │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── fi_rng │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── fi_rom │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── fi_sym_cryptolib │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── pentest_lib │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── lib.rs │ │ │ ├── sca_aes │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── sca_asym_cryptolib │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── sca_edn │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── sca_hmac │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── sca_ibex │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── sca_kmac │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── sca_otbn │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── sca_sha3 │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ └── sca_sym_cryptolib │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ └── main.rs │ │ ├── rom │ │ │ ├── BUILD │ │ │ ├── e2e_bootstrap_disabled │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── e2e_bootstrap_entry │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── e2e_bootstrap_rma │ │ │ │ ├── BUILD │ │ │ │ ├── gen_rma_token.py │ │ │ │ └── src │ │ │ │ │ └── main.rs │ │ │ ├── e2e_chip_specific_startup │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ ├── chip_specific_startup.rs │ │ │ │ │ └── main.rs │ │ │ ├── e2e_openocd_debug_test │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ │ ├── asm_interrupt_handler.rs │ │ │ │ │ ├── asm_watchdog_bark.rs │ │ │ │ │ ├── asm_watchdog_bite.rs │ │ │ │ │ ├── debug_test.rs │ │ │ │ │ └── shutdown_execution_asm.rs │ │ │ └── sw_strap_value │ │ │ │ ├── BUILD │ │ │ │ └── src │ │ │ │ └── main.rs │ │ ├── usbdev │ │ │ └── usbdev_stream │ │ │ │ ├── BUILD │ │ │ │ ├── README.md │ │ │ │ ├── build.sh │ │ │ │ ├── build_standalone.sh │ │ │ │ ├── stream_test.cc │ │ │ │ ├── stream_test.h │ │ │ │ ├── usb_device.cc │ │ │ │ ├── usb_device.h │ │ │ │ ├── usbdev_int.cc │ │ │ │ ├── usbdev_int.h │ │ │ │ ├── usbdev_iso.cc │ │ │ │ ├── usbdev_iso.h │ │ │ │ ├── usbdev_serial.cc │ │ │ │ ├── usbdev_serial.h │ │ │ │ ├── usbdev_stream.cc │ │ │ │ ├── usbdev_stream.h │ │ │ │ ├── usbdev_utils.cc │ │ │ │ └── usbdev_utils.h │ │ └── xmodem │ │ │ ├── BUILD │ │ │ ├── lrzsz_test.rs │ │ │ └── xmodem.rs │ └── tpm2_test_server │ │ ├── BUILD │ │ ├── README.md │ │ └── src │ │ ├── interface.rs │ │ └── main.rs ├── otbn │ ├── code-snippets │ │ ├── BUILD │ │ ├── README.md │ │ ├── barrett384.s │ │ ├── calc_montgomery_consts.s │ │ ├── err_test.s │ │ ├── loop.s │ │ ├── mul256.s │ │ ├── mul384.s │ │ ├── pseudo-ops.s │ │ ├── randomness.s │ │ └── solinas384.s │ └── crypto │ │ ├── BUILD │ │ ├── LICENSE.dcrypto │ │ ├── LICENSE.tiny_sha3 │ │ ├── boot.s │ │ ├── div.s │ │ ├── ed25519.s │ │ ├── ed25519_scalar.s │ │ ├── field25519.s │ │ ├── gcd.s │ │ ├── handwritten │ │ ├── README.md │ │ └── rsa_verify_3072.s │ │ ├── lcm.s │ │ ├── modexp.s │ │ ├── montmul.s │ │ ├── mul.s │ │ ├── p256_base.s │ │ ├── p256_ecdsa_sca.s │ │ ├── p256_isoncurve.s │ │ ├── p256_isoncurve_proj.s │ │ ├── p256_key_from_seed_sca.s │ │ ├── p256_mod_inv_sca.s │ │ ├── p256_shared_key.s │ │ ├── p256_sign.s │ │ ├── p256_verify.s │ │ ├── p384_a2b.s │ │ ├── p384_b2a.s │ │ ├── p384_base.s │ │ ├── p384_base_mult.s │ │ ├── p384_curve_point_valid.s │ │ ├── p384_ecdsa_sca.s │ │ ├── p384_internal_mult.s │ │ ├── p384_isoncurve.s │ │ ├── p384_isoncurve_proj.s │ │ ├── p384_keygen.s │ │ ├── p384_keygen_from_seed.s │ │ ├── p384_mem.s │ │ ├── p384_modinv.s │ │ ├── p384_scalar_mult.s │ │ ├── p384_sign.s │ │ ├── p384_verify.s │ │ ├── rsa_key_from_cofactor.s │ │ ├── rsa_keygen.s │ │ ├── rsa_modinv_f4.s │ │ ├── rsa_primality.s │ │ ├── run_p256.s │ │ ├── run_p384.s │ │ ├── run_rsa.s │ │ ├── run_rsa_key_from_cofactor.s │ │ ├── run_rsa_key_from_cofactor_mem.s │ │ ├── run_rsa_mem.s │ │ ├── run_sha256.s │ │ ├── run_sha512.s │ │ ├── sha256.s │ │ ├── sha3_shake.s │ │ ├── sha512.s │ │ ├── sha512_compact.s │ │ ├── tests │ │ ├── BUILD │ │ ├── boot_key_endorse_valid.hjson │ │ ├── boot_key_save_valid.hjson │ │ ├── boot_keygen_valid.hjson │ │ ├── boot_mode_invalid.hjson │ │ ├── boot_sigverify_valid.hjson │ │ ├── div_large_test.exp │ │ ├── div_large_test.s │ │ ├── div_medium_test.exp │ │ ├── div_medium_test.s │ │ ├── div_small_test.exp │ │ ├── div_small_test.s │ │ ├── ed25519_ext_add_test.exp │ │ ├── ed25519_ext_add_test.s │ │ ├── ed25519_scalar_test.exp │ │ ├── ed25519_scalar_test.s │ │ ├── fake_primality.s │ │ ├── field25519_test.exp │ │ ├── field25519_test.s │ │ ├── gcd_large_test.exp │ │ ├── gcd_large_test.s │ │ ├── gcd_small_test.exp │ │ ├── gcd_small_test.s │ │ ├── generated │ │ │ ├── BUILD │ │ │ ├── mul_test.s │ │ │ ├── mul_testgen.py │ │ │ ├── sha3_py_test.s │ │ │ ├── sha3_testgen.py │ │ │ ├── shake_py_test.s │ │ │ └── shake_testgen.py │ │ ├── lcm_test.exp │ │ ├── lcm_test.s │ │ ├── mul_test.dexp │ │ ├── mul_test.s │ │ ├── p256_arithmetic_to_boolean_mod_test.hjson │ │ ├── p256_arithmetic_to_boolean_mod_test.s │ │ ├── p256_arithmetic_to_boolean_test.hjson │ │ ├── p256_arithmetic_to_boolean_test.s │ │ ├── p256_base_mult_test.exp │ │ ├── p256_base_mult_test.s │ │ ├── p256_check_public_key_not_on_curve.hjson │ │ ├── p256_check_public_key_valid.hjson │ │ ├── p256_check_public_key_x_too_large.hjson │ │ ├── p256_check_public_key_y_too_large.hjson │ │ ├── p256_ecdh_shared_key_test.exp │ │ ├── p256_ecdh_shared_key_test.s │ │ ├── p256_ecdsa_sign_test.exp │ │ ├── p256_ecdsa_sign_test.s │ │ ├── p256_ecdsa_verify_test.exp │ │ ├── p256_ecdsa_verify_test.s │ │ ├── p256_isoncurve_proj_test.exp │ │ ├── p256_isoncurve_proj_test.s │ │ ├── p256_isoncurve_test.exp │ │ ├── p256_isoncurve_test.s │ │ ├── p256_isoncurve_valid.hjson │ │ ├── p256_key_from_seed_test.exp │ │ ├── p256_key_from_seed_test.s │ │ ├── p256_keygen_valid.hjson │ │ ├── p256_mul_modp_test.exp │ │ ├── p256_mul_modp_test.s │ │ ├── p256_proj_add_test.exp │ │ ├── p256_proj_add_test.s │ │ ├── p256_proj_double_test.exp │ │ ├── p256_proj_double_test.s │ │ ├── p256_scalar_mult_test.exp │ │ ├── p256_scalar_mult_test.s │ │ ├── p256_scalar_reblind_test.exp │ │ ├── p256_scalar_reblind_test.s │ │ ├── p384_arithmetic_to_boolean_mod_test.hjson │ │ ├── p384_arithmetic_to_boolean_mod_test.s │ │ ├── p384_arithmetic_to_boolean_test.hjson │ │ ├── p384_arithmetic_to_boolean_test.s │ │ ├── p384_base_mult_test.hjson │ │ ├── p384_base_mult_test.s │ │ ├── p384_boolean_to_arithmetic_test.hjson │ │ ├── p384_boolean_to_arithmetic_test.s │ │ ├── p384_curve_point_valid_test.exp │ │ ├── p384_curve_point_valid_test.hjson │ │ ├── p384_curve_point_valid_test.s │ │ ├── p384_ecdh_shared_key_test.exp │ │ ├── p384_ecdh_shared_key_test.hjson │ │ ├── p384_ecdh_shared_key_test.s │ │ ├── p384_ecdsa_sign_test.exp │ │ ├── p384_ecdsa_sign_test.hjson │ │ ├── p384_ecdsa_sign_test.s │ │ ├── p384_ecdsa_verify_test.hjson │ │ ├── p384_ecdsa_verify_test.s │ │ ├── p384_internal_mult_test.hjson │ │ ├── p384_internal_mult_test.s │ │ ├── p384_isoncurve_proj_test.hjson │ │ ├── p384_isoncurve_proj_test.s │ │ ├── p384_isoncurve_test.hjson │ │ ├── p384_isoncurve_test.s │ │ ├── p384_keygen_from_seed_test.hjson │ │ ├── p384_keygen_from_seed_test.s │ │ ├── p384_keygen_test.hjson │ │ ├── p384_keygen_test.s │ │ ├── p384_masked_scalar_reblind_test.hjson │ │ ├── p384_mulmod448x128_test.exp │ │ ├── p384_mulmod448x128_test.s │ │ ├── p384_proj_add_test.exp │ │ ├── p384_proj_add_test.s │ │ ├── p384_scalar_mult_test.hjson │ │ ├── p384_scalar_mult_test.s │ │ ├── rsa_1024_dec_test.hjson │ │ ├── rsa_1024_dec_test.s │ │ ├── rsa_1024_enc_test.hjson │ │ ├── rsa_1024_enc_test.s │ │ ├── rsa_2048_dec_test.hjson │ │ ├── rsa_2048_dec_test.s │ │ ├── rsa_2048_enc_test.hjson │ │ ├── rsa_2048_enc_test.s │ │ ├── rsa_3072_dec_test.hjson │ │ ├── rsa_3072_dec_test.s │ │ ├── rsa_3072_enc_test.hjson │ │ ├── rsa_3072_enc_test.s │ │ ├── rsa_4096_enc_test.hjson │ │ ├── rsa_4096_enc_test.s │ │ ├── rsa_512_dec_test.hjson │ │ ├── rsa_512_dec_test.s │ │ ├── rsa_distance_negative_test.hjson │ │ ├── rsa_distance_negative_test.s │ │ ├── rsa_miller_rabin_negative_test.hjson │ │ ├── rsa_miller_rabin_negative_test.s │ │ ├── rsa_miller_rabin_test.hjson │ │ ├── rsa_miller_rabin_test.s │ │ ├── rsa_modinv_f4_test.hjson │ │ ├── rsa_modinv_f4_test.s │ │ ├── rsa_primality_negative_test.hjson │ │ ├── rsa_primality_negative_test.s │ │ ├── rsa_primality_test.hjson │ │ ├── rsa_primality_test.s │ │ ├── rsa_relprime_f4.hjson │ │ ├── rsa_relprime_f4_negative_test.hjson │ │ ├── rsa_relprime_f4_negative_test.s │ │ ├── rsa_relprime_f4_test.s │ │ ├── sha256_test.exp │ │ ├── sha256_test.s │ │ ├── sha384_test.exp │ │ ├── sha384_test.s │ │ ├── sha3_shake_test.exp │ │ ├── sha3_shake_test.s │ │ ├── sha512_compact_test.exp │ │ ├── sha512_compact_test.s │ │ ├── sha512_test.exp │ │ ├── sha512_test.s │ │ ├── x25519_test1.exp │ │ ├── x25519_test1.s │ │ ├── x25519_test2.exp │ │ └── x25519_test2.s │ │ ├── x25519.s │ │ └── x25519_sideload.s └── vendor │ ├── .clang-format │ ├── BUILD │ ├── README.md │ ├── cryptoc.lock.hjson │ ├── cryptoc.vendor.hjson │ ├── cryptoc │ ├── LICENSE │ ├── Makefile │ ├── OWNERS │ ├── README │ ├── hmac.c │ ├── include │ │ └── cryptoc │ │ │ ├── hash-internal.h │ │ │ ├── hmac.h │ │ │ ├── md5.h │ │ │ ├── p256.h │ │ │ ├── p256_ecdsa.h │ │ │ ├── p256_prng.h │ │ │ ├── sha.h │ │ │ ├── sha256.h │ │ │ ├── sha384.h │ │ │ ├── sha512.h │ │ │ └── util.h │ ├── p256.c │ ├── p256_ec.c │ ├── p256_ecdsa.c │ ├── p256_ecdsa_unittest.c │ ├── p256_prng.c │ ├── p256_prng_unittest.c │ ├── p256_unittest.c │ ├── sha.c │ ├── sha256.c │ ├── sha384.c │ ├── sha512.c │ └── util.c │ ├── eembc_coremark.lock.hjson │ ├── eembc_coremark.vendor.hjson │ ├── eembc_coremark │ ├── LICENSE.md │ ├── Makefile │ ├── README.md │ ├── barebones │ │ ├── core_portme.c │ │ ├── core_portme.h │ │ ├── core_portme.mak │ │ ├── cvt.c │ │ └── ee_printf.c │ ├── core_list_join.c │ ├── core_main.c │ ├── core_matrix.c │ ├── core_state.c │ ├── core_util.c │ ├── coremark.h │ ├── coremark.md5 │ ├── cygwin │ │ ├── core_portme.c │ │ ├── core_portme.h │ │ └── core_portme.mak │ ├── docs │ │ ├── READM.md │ │ ├── balance_O0_joined.png │ │ ├── coremark_profile_o0_joined.png │ │ └── html │ │ │ ├── files │ │ │ ├── PIC32 │ │ │ │ └── core_portme-mak.html │ │ │ ├── core_list_join-c.html │ │ │ ├── core_main-c.html │ │ │ ├── core_matrix-c.html │ │ │ ├── core_state-c.html │ │ │ ├── core_util-c.html │ │ │ ├── coremark-h.html │ │ │ ├── docs │ │ │ │ └── core_state.png │ │ │ ├── linux │ │ │ │ ├── core_portme-c.html │ │ │ │ ├── core_portme-h.html │ │ │ │ └── core_portme-mak.html │ │ │ ├── readme-txt.html │ │ │ └── release_notes-txt.html │ │ │ ├── index.html │ │ │ ├── index │ │ │ ├── BuildTargets.html │ │ │ ├── Configuration.html │ │ │ ├── Configurations.html │ │ │ ├── Files.html │ │ │ ├── Functions.html │ │ │ ├── General.html │ │ │ ├── Types.html │ │ │ └── Variables.html │ │ │ ├── javascript │ │ │ ├── main.js │ │ │ └── searchdata.js │ │ │ ├── search │ │ │ ├── BuildTargetsP.html │ │ │ ├── ConfigurationC.html │ │ │ ├── ConfigurationH.html │ │ │ ├── ConfigurationM.html │ │ │ ├── ConfigurationS.html │ │ │ ├── ConfigurationT.html │ │ │ ├── ConfigurationU.html │ │ │ ├── ConfigurationsH.html │ │ │ ├── ConfigurationsM.html │ │ │ ├── ConfigurationsS.html │ │ │ ├── ConfigurationsT.html │ │ │ ├── FilesC.html │ │ │ ├── FilesR.html │ │ │ ├── FunctionsC.html │ │ │ ├── FunctionsG.html │ │ │ ├── FunctionsI.html │ │ │ ├── FunctionsM.html │ │ │ ├── FunctionsP.html │ │ │ ├── FunctionsS.html │ │ │ ├── FunctionsT.html │ │ │ ├── GeneralB.html │ │ │ ├── GeneralC.html │ │ │ ├── GeneralD.html │ │ │ ├── GeneralF.html │ │ │ ├── GeneralG.html │ │ │ ├── GeneralH.html │ │ │ ├── GeneralI.html │ │ │ ├── GeneralL.html │ │ │ ├── GeneralM.html │ │ │ ├── GeneralO.html │ │ │ ├── GeneralP.html │ │ │ ├── GeneralR.html │ │ │ ├── GeneralS.html │ │ │ ├── GeneralT.html │ │ │ ├── GeneralU.html │ │ │ ├── GeneralV.html │ │ │ ├── GeneralW.html │ │ │ ├── NoResults.html │ │ │ ├── TypesS.html │ │ │ ├── VariablesC.html │ │ │ ├── VariablesD.html │ │ │ ├── VariablesL.html │ │ │ ├── VariablesO.html │ │ │ ├── VariablesP.html │ │ │ ├── VariablesR.html │ │ │ └── VariablesS.html │ │ │ └── styles │ │ │ ├── 1.css │ │ │ ├── 2.css │ │ │ └── main.css │ ├── linux │ │ ├── core_portme.c │ │ ├── core_portme.h │ │ └── core_portme.mak │ ├── linux64 │ │ ├── core_portme.c │ │ ├── core_portme.h │ │ └── core_portme.mak │ └── simple │ │ ├── core_portme.c │ │ ├── core_portme.h │ │ └── core_portme.mak │ ├── freertos_freertos_kernel.lock.hjson │ ├── freertos_freertos_kernel.vendor.hjson │ ├── freertos_freertos_kernel │ ├── .gitmodules │ ├── GitHub-FreeRTOS-Kernel-Home.url │ ├── History.txt │ ├── LICENSE.md │ ├── Quick_Start_Guide.url │ ├── README.md │ ├── croutine.c │ ├── event_groups.c │ ├── include │ │ ├── FreeRTOS.h │ │ ├── StackMacros.h │ │ ├── atomic.h │ │ ├── croutine.h │ │ ├── deprecated_definitions.h │ │ ├── event_groups.h │ │ ├── list.h │ │ ├── message_buffer.h │ │ ├── mpu_prototypes.h │ │ ├── mpu_wrappers.h │ │ ├── portable.h │ │ ├── projdefs.h │ │ ├── queue.h │ │ ├── semphr.h │ │ ├── stack_macros.h │ │ ├── stdint.readme │ │ ├── stream_buffer.h │ │ ├── task.h │ │ └── timers.h │ ├── list.c │ ├── portable │ │ ├── GCC │ │ │ └── RISC-V │ │ │ │ └── portmacro.h │ │ ├── MemMang │ │ │ ├── ReadMe.url │ │ │ ├── heap_1.c │ │ │ ├── heap_2.c │ │ │ ├── heap_3.c │ │ │ ├── heap_4.c │ │ │ └── heap_5.c │ │ └── readme.txt │ ├── queue.c │ ├── stream_buffer.c │ ├── tasks.c │ └── timers.c │ ├── google_wycheproof.lock.hjson │ ├── google_wycheproof.vendor.hjson │ ├── patches │ ├── cryptoc │ │ └── remove_md5.patch │ ├── eembc_coremark │ │ ├── include_adjust.patch │ │ └── use_ottf_main.patch │ ├── freertos_freertos_kernel │ │ └── libc_and_clint.patch │ └── riscv_compliance │ │ ├── 0001-Add-configurable-trap-alignment-and-entry-point-to-p.patch │ │ ├── 0002-Add-OpenTitan-target.patch │ │ ├── 0003-Remove-tests-that-do-not-pass-on-OpenTitan.patch │ │ ├── 0004-otp-img-Add-OTP-image-preload-switch-to-RUN_TARGET.patch │ │ └── 0005-verilator-Rename-top_-chip_.patch │ ├── secure-foundations_veri-titan.lock.hjson │ ├── secure-foundations_veri-titan.vendor.hjson │ └── veri-titan │ └── gen │ ├── otbn_modexp.s │ └── riscv_modexp.s ├── third_party ├── BUILD ├── README.md ├── cc │ └── patches │ │ ├── BUILD │ │ └── remove_gold.patch ├── coremark │ ├── BUILD │ ├── BUILD.coremark.bazel │ ├── README.md │ ├── extensions.bzl │ ├── patches │ │ ├── BUILD │ │ ├── print_coremark_per_mhz.patch │ │ └── use_ottf_main.patch │ └── top_earlgrey │ │ ├── .clang-format │ │ ├── BUILD │ │ ├── core_portme.c │ │ ├── core_portme.h │ │ └── ee_printf.c ├── doxygen │ ├── BUILD.bazel │ ├── BUILD.doxygen.bazel │ └── extensions.bzl ├── foreign_cc │ ├── BUILD │ └── patches │ │ ├── BUILD │ │ └── rules_foreign_cc.remove_log_output.patch ├── freertos │ ├── BUILD │ ├── BUILD.freertos.bazel │ ├── extensions.bzl │ └── patches │ │ ├── 0001-Remove-mtime-address-macros.patch │ │ ├── 0002-Remove-references-to-stdlib.h.patch │ │ ├── 0003-Replace-string.h-with-references-to-OT-memory.h.patch │ │ └── BUILD ├── github │ ├── BUILD.bazel │ ├── BUILD.gh.bazel │ ├── extensions.bzl │ ├── release.template.bash │ └── rules.bzl ├── hsm │ ├── BUILD │ ├── BUILD.cloud_kms_hsm.bazel │ ├── BUILD.opensc.bazel │ ├── BUILD.sc_hsm.bazel │ ├── BUILD.softhsm2.bazel │ ├── extensions.bzl │ └── patches │ │ ├── 0001-Disable-filename-logging.patch │ │ └── BUILD ├── hyperdebug │ ├── BUILD │ └── extensions.bzl ├── llvm_compiler_rt │ ├── BUILD │ ├── BUILD.llvm_compiler_rt.bazel │ ├── extensions.bzl │ └── patches │ │ ├── 0001-Headers.patch │ │ ├── 0002-invalid-data.patch │ │ └── BUILD ├── lowrisc │ ├── BUILD │ ├── BUILD.lowrisc_rv32imcb_toolchain.bazel │ └── extensions.bzl ├── lychee │ ├── BUILD │ └── extensions.bzl ├── mdbook │ ├── BUILD │ ├── Cargo.lock │ ├── Cargo.toml │ ├── empty_file_to_appease_cargo.rs │ └── patches │ │ ├── BUILD │ │ └── mdbook-mdignore.patch ├── nist_cavp_testvectors │ ├── BUILD │ ├── BUILD.nist_cavp_common.bazel │ └── extensions.bzl ├── open-dice │ ├── BUILD │ ├── BUILD.open-dice.bazel │ ├── extensions.bzl │ └── patches │ │ ├── Add-a-local-strlen-implementation.patch │ │ └── BUILD ├── openocd │ ├── BUILD │ ├── BUILD.openocd.bazel │ ├── extensions.bzl │ └── patches │ │ ├── BUILD │ │ ├── calloc_transpose.patch │ │ ├── reset_on_dmi_op_error.patch │ │ └── string_truncate_build_error.patch ├── python │ └── BUILD ├── qemu │ ├── BUILD │ ├── BUILD.qemu_opentitan.bazel │ ├── README.md │ ├── build_qemu.sh │ └── extensions.bzl ├── riscv-compliance │ ├── BUILD │ ├── BUILD.riscv-compliance.bazel │ ├── compliance_main.S │ ├── compliance_main.c │ ├── defs.bzl │ ├── extensions.bzl │ └── patches │ │ ├── 0001-Add-configurable-trap-alignment-and-entry-point-to-p.patch │ │ └── BUILD ├── rust │ ├── .cargo │ │ └── audit.toml │ ├── BUILD │ ├── Cargo.lock │ ├── Cargo.toml │ ├── empty_file_to_appease_cargo.rs │ ├── extensions.bzl │ └── patches │ │ ├── BUILD │ │ ├── cryptoki-profile.patch │ │ ├── cryptoki-vendor-defined-mechanism-type.patch │ │ ├── libudev-sys-0.1.4.patch │ │ ├── rules_rust.bindgen_static_lib.patch │ │ └── rules_rust.extra_rustc_toolchain_dirs.patch ├── shellcheck │ ├── BUILD │ └── extensions.bzl ├── sphincsplus │ ├── BUILD │ ├── BUILD.sphincsplus.bazel │ ├── BUILD.sphincsplus_common.bazel │ ├── extensions.bzl │ └── patches │ │ ├── BUILD │ │ └── sphincsplus-namespace.patch ├── tock │ ├── BUILD │ ├── BUILD.elf2tab.bazel │ ├── Cargo.lock │ ├── Cargo.toml │ ├── empty_file_to_appease_cargo.rs │ └── extensions.bzl ├── wycheproof │ ├── BUILD │ ├── BUILD.wycheproof_common.bazel │ └── extensions.bzl └── xkcp │ ├── BUILD │ ├── BUILD.xkcp.bazel │ ├── extensions.bzl │ └── patches │ ├── BUILD │ ├── add_config_header.patch │ └── add_main_license.patch ├── toolchain ├── BUILD └── README.md ├── util ├── BUILD ├── README.md ├── autogen_banner.py ├── autogen_dif.py ├── autogen_testutils │ ├── BUILD │ ├── __init__.py │ ├── gen.py │ └── templates │ │ ├── isr_testutils.c.tpl │ │ └── isr_testutils.h.tpl ├── basegen │ ├── BUILD │ ├── __init__.py │ ├── lib.py │ └── typing.py ├── bfv_decoder.c ├── build_consts.sh ├── check-blockfile.sh ├── cmdgen.py ├── container │ ├── Dockerfile │ ├── README.md │ ├── start.sh │ └── sudoconf ├── coverage │ ├── BUILD │ ├── combined_report.py │ ├── common.py │ ├── common_test.py │ ├── coverage.py │ ├── coverage_test.py │ ├── device_profile_data.py │ ├── device_profile_data_test.py │ ├── functest_coverage.py │ ├── functest_coverage_test.py │ ├── unittest_coverage.py │ └── unittest_coverage_test.py ├── dashboard │ ├── __init__.py │ ├── dashboard_validate.py │ └── gen_dashboard_entry.py ├── design │ ├── BUILD │ ├── README.md │ ├── check-netlist.py │ ├── data │ │ ├── BUILD │ │ ├── multibits.h.tpl │ │ ├── multibits_asm.h.tpl │ │ ├── otp_ctrl_img.c.tpl │ │ ├── prim_mubi.core.tpl │ │ ├── prim_mubi_dec.sv.tpl │ │ ├── prim_mubi_pkg.core.tpl │ │ ├── prim_mubi_pkg.sv.tpl │ │ ├── prim_mubi_sender.sv.tpl │ │ ├── prim_mubi_sync.sv.tpl │ │ └── secded_cfg.hjson │ ├── gen-flash-img.py │ ├── gen-lc-state-enc.py │ ├── gen-lfsr-seed.py │ ├── gen-mubi.py │ ├── gen-otp-img.py │ ├── gen-otp-immutable-rom-ext-json.py │ ├── gen-otp-mmap.py │ ├── gen-otp-rot-auth-json.py │ ├── gen-rng-health-thresholds.py │ ├── gen-top-docs.py │ ├── get-lfsr-coeffs.py │ ├── keccak_rc.py │ ├── lib │ │ ├── BUILD │ │ ├── ImmutableSectionProcessor.py │ │ ├── LcStEnc.py │ │ ├── OtpMemImg.py │ │ ├── OtpMemMap.py │ │ ├── Present.py │ │ ├── __init__.py │ │ ├── common.py │ │ └── common_test.py │ ├── mubi │ │ ├── BUILD │ │ ├── __init__.py │ │ └── prim_mubi.py │ ├── prince.py │ ├── secded_gen.py │ ├── sparse-fsm-encode-test.py │ └── sparse-fsm-encode.py ├── device_sw_utils │ ├── BUILD │ ├── __init__.py │ └── extract_sw_logs.py ├── diff_generated_util_output.py ├── doc │ └── vendor.md ├── dtgen │ ├── BUILD │ ├── README.md │ ├── __init__.py │ ├── dt_api.c.tpl │ ├── dt_api.h.tpl │ ├── dt_ip.c.tpl │ ├── dt_ip.h.tpl │ ├── helper.py │ └── ipgen_ext.py ├── dttool.py ├── dvsim │ ├── BUILD │ ├── CdcCfg.py │ ├── CfgFactory.py │ ├── CfgJson.py │ ├── Deploy.py │ ├── FlowCfg.py │ ├── FormalCfg.py │ ├── JobTime.py │ ├── Launcher.py │ ├── LauncherFactory.py │ ├── LintCfg.py │ ├── LintParser.py │ ├── LocalLauncher.py │ ├── LsfLauncher.py │ ├── Makefile │ ├── MsgBucket.py │ ├── MsgBuckets.py │ ├── NcLauncher.py │ ├── OneShotCfg.py │ ├── README.md │ ├── RdcCfg.py │ ├── Regression.py │ ├── SGE.py │ ├── Scheduler.py │ ├── SgeLauncher.py │ ├── SimCfg.py │ ├── SimResults.py │ ├── SlurmLauncher.py │ ├── StatusPrinter.py │ ├── SynCfg.py │ ├── Test.py │ ├── Testplan.py │ ├── Timer.py │ ├── __init__.py │ ├── ascentlint-report-parser.py │ ├── doc │ │ ├── architecture.png │ │ ├── design_doc.md │ │ ├── glossary.md │ │ └── testplanner.md │ ├── dvsim.py │ ├── examples │ │ └── testplanner │ │ │ ├── common_testplan.hjson │ │ │ ├── foo_dv_doc.md │ │ │ ├── foo_sim_results.hjson │ │ │ └── foo_testplan.hjson │ ├── meridianrdc-report-parser.py │ ├── modes.py │ ├── qsubopts.py │ ├── results_server.py │ ├── sim_utils.py │ ├── style.css │ ├── testplanner.py │ ├── utils.py │ ├── utils_test.py │ ├── veriblelint-report-parser.py │ └── verilator-report-parser.py ├── dvsim_test_runner.sh ├── example │ └── tlgen │ │ ├── xbar_2x2.hjson │ │ └── xbar_main.hjson ├── fix_include_guard.py ├── fix_trailing_whitespace.py ├── fpga │ ├── BUILD │ ├── bitstream_bisect.py │ ├── bitstream_bisect_test.py │ └── splice_rom.sh ├── fpvgen.py ├── fpvgen │ ├── BUILD │ ├── README.md │ ├── __init__.py │ ├── assert_fpv.sv.tpl │ ├── bind_fpv.sv.tpl │ ├── fusesoc.core.tpl │ ├── sv_parse.py │ └── tb.sv.tpl ├── fusesoc_build.py ├── gen_doc_hw_summary_table.py ├── gen_stamped_tarball.py ├── gen_testutils.py ├── get-toolchain.py ├── get_workspace_status.sh ├── git │ └── hooks │ │ └── post-checkout ├── i2csvg.py ├── i2csvg │ ├── BUILD │ ├── README.md │ ├── __init__.py │ ├── convert.py │ ├── examples │ │ ├── SMBusCommands.txt │ │ └── traceout.txt │ ├── i2csvg_data.py │ └── smbus │ │ ├── .gitignore │ │ ├── 01-Quick.txt │ │ ├── 02-SendByte.txt │ │ ├── 03-ReceiveByte.txt │ │ ├── 04-WriteByte.txt │ │ ├── 04-WriteWord.txt │ │ ├── 05-ReadByte.txt │ │ ├── 05-ReadWord.txt │ │ ├── 06-ProcessCall.txt │ │ ├── 07-BlockRead.txt │ │ ├── 07-BlockWrite.txt │ │ ├── 08-BlockWrRdPCall.txt │ │ ├── 09-HostNotify.txt │ │ ├── 10-Write32.txt │ │ ├── 11-Read32.txt │ │ ├── 12-Write64.txt │ │ ├── 13-Read64.txt │ │ └── SMBus.md ├── ipgen.py ├── ipgen │ ├── BUILD │ ├── README.md │ ├── __init__.py │ ├── clkmgr_gen.py │ ├── lib.py │ ├── renderer.py │ └── tests │ │ └── test_render.py ├── lint_commits.py ├── lintpy.py ├── lowrisc_misc-linters.lock.hjson ├── lowrisc_misc-linters.vendor.hjson ├── make_new_dif.py ├── make_new_dif │ ├── BUILD │ ├── __init__.py │ ├── ip.py │ └── templates │ │ ├── dif_autogen.c.tpl │ │ ├── dif_autogen.h.tpl │ │ ├── dif_autogen_unittest.cc.tpl │ │ └── dif_template.h.tpl ├── mdbook │ ├── __init__.py │ ├── difgen.py │ ├── move_md.py │ └── utils.py ├── mdbook_code_snippet.py ├── mdbook_dashboard.py ├── mdbook_doxygen.py ├── mdbook_otbn.py ├── mdbook_readme2index.py ├── mdbook_reggen.py ├── mdbook_testplan.py ├── mdbook_toolversion.py ├── openocd │ ├── board │ │ ├── BUILD │ │ ├── cw340_ftdi.cfg │ │ └── lowrisc-earlgrey-verilator.cfg │ ├── interface │ │ └── sim-jtagdpi.cfg │ └── target │ │ ├── BUILD │ │ ├── lowrisc-earlgrey-lc.cfg │ │ ├── lowrisc-earlgrey-z1-silicon.cfg │ │ └── lowrisc-earlgrey.cfg ├── opentitan_functest_runner.sh ├── otbn_build.py ├── prep-bazel-airgapped-build.sh ├── py │ ├── BUILD │ ├── __init__.py │ ├── data │ │ └── gh_issue_template.hjson │ ├── packages │ │ ├── BUILD │ │ ├── __init__.py │ │ ├── impl │ │ │ ├── BUILD │ │ │ ├── __init__.py │ │ │ └── object_size │ │ │ │ ├── BUILD │ │ │ │ ├── __init__.py │ │ │ │ ├── elf.py │ │ │ │ ├── memory.py │ │ │ │ ├── report.py │ │ │ │ └── types.py │ │ └── lib │ │ │ ├── BUILD │ │ │ ├── __init__.py │ │ │ ├── bazel.py │ │ │ ├── bazel_test.py │ │ │ ├── ot_logging.py │ │ │ ├── ot_logging_test.py │ │ │ ├── register_usage_report.py │ │ │ ├── register_usage_report_test.py │ │ │ ├── run.py │ │ │ ├── run_test.py │ │ │ ├── wrapper.py │ │ │ └── wrapper_test.py │ └── scripts │ │ ├── BUILD │ │ ├── __init__.py │ │ ├── audit_sec_mmio_calls.py │ │ ├── bazel_aspect_tool_audit_sec_mmio_calls.py │ │ ├── bitstream_cache_create.py │ │ ├── bitstreams_fragment_from_manifest.py │ │ ├── create_gh_issues.py │ │ ├── get_bitstream_build_id.py │ │ ├── gh_testplan.py │ │ ├── mapfile_to_json.py │ │ └── object_size.py ├── raclgen.py ├── raclgen │ ├── __init__.py │ └── lib.py ├── reggen │ ├── BUILD │ ├── Makefile │ ├── README.md │ ├── __init__.py │ ├── access.py │ ├── alert.py │ ├── bits.py │ ├── bus_interfaces.py │ ├── clocking.py │ ├── countermeasure.py │ ├── doc │ │ ├── reg_top.svg │ │ ├── setup_and_use.md │ │ ├── subreg_ext.svg │ │ ├── subreg_rw.svg │ │ ├── subreg_rw0c.svg │ │ ├── subreg_rw1c.svg │ │ ├── subreg_rw1s.svg │ │ └── subreg_shadow.svg │ ├── enum_entry.py │ ├── exporter.py │ ├── feature.py │ ├── field.py │ ├── fpv_csr.sv.tpl │ ├── gen_cfg_html.py │ ├── gen_cfg_md.py │ ├── gen_cheader.py │ ├── gen_dv.py │ ├── gen_fpv.py │ ├── gen_html.py │ ├── gen_json.py │ ├── gen_md.py │ ├── gen_rtl.py │ ├── gen_rust.py │ ├── gen_sec_cm_testplan.py │ ├── gen_selfdoc.py │ ├── gen_tock.py │ ├── html_helpers.py │ ├── inter_signal.py │ ├── interrupt.py │ ├── ip_block.py │ ├── lib.py │ ├── md_helpers.py │ ├── memory.py │ ├── multi_register.py │ ├── params.py │ ├── reg_base.py │ ├── reg_block.py │ ├── reg_html.css │ ├── reg_pkg.sv.tpl │ ├── reg_top.sv.tpl │ ├── register.py │ ├── sec_cm_testplan.hjson.tpl │ ├── signal.py │ ├── systemrdl │ │ ├── BUILD │ │ ├── udp.py │ │ └── udp.rdl │ ├── systemrdl_exporter.py │ ├── uvm_reg.sv.tpl │ ├── uvm_reg_base.sv.tpl │ ├── validate.py │ ├── version.py │ └── window.py ├── regtool.py ├── repo_top.py ├── rom_chip_info.py ├── rom_chip_info_test.py ├── run_manual_tests.py ├── selfdoc.py ├── serialize │ ├── BUILD │ ├── __init__.py │ └── parse_helpers.py ├── sh │ ├── lib │ │ ├── banners.sh │ │ ├── called_from.sh │ │ ├── debug.sh │ │ ├── error.sh │ │ ├── log.sh │ │ ├── strict.sh │ │ └── traps.sh │ └── scripts │ │ ├── BUILD │ │ ├── bin2c.sh │ │ ├── c.hexdump │ │ ├── coverage_test.sh │ │ ├── gen-python-requirements.sh │ │ └── run-shellcheck.sh ├── site │ ├── blocks.json │ ├── build-docs.sh │ ├── deploy.sh │ ├── fetch_block_stats.py │ └── post-build.sh ├── syn_yosys.sh ├── test_reggen │ ├── __init__.py │ └── test_rtl.py ├── testplantool │ ├── BUILD │ ├── README.md │ ├── cli.py │ ├── pyproject.toml │ ├── testplanlib │ │ ├── __init__.py │ │ ├── lib.py │ │ └── pyproject.toml │ └── testplantool.py ├── tlgen.py ├── tlgen │ ├── BUILD │ ├── README.md │ ├── __init__.py │ ├── doc.py │ ├── doc │ │ ├── crossbar_example_1.svg │ │ ├── crossbar_example_2.svg │ │ ├── crossbar_example_3.svg │ │ ├── crossbar_example_4.svg │ │ └── crossbar_example_5.svg │ ├── elaborate.py │ ├── generate.py │ ├── generate_tb.py │ ├── item.py │ ├── lib.py │ ├── tb__xbar_connect.sv.tpl │ ├── validate.py │ ├── xbar.bind.core.tpl │ ├── xbar.bind.sv.tpl │ ├── xbar.core.tpl │ ├── xbar.dv.sv.tpl │ ├── xbar.hjson.tpl │ ├── xbar.pkg.sv.tpl │ ├── xbar.py │ ├── xbar.rtl.sv.tpl │ ├── xbar.sim.core.tpl │ ├── xbar.sim_cfg.hjson.tpl │ ├── xbar_cov_excl.el.tpl │ ├── xbar_cover.cfg.tpl │ └── xbar_env_pkg__params.sv.tpl ├── topgen.py ├── topgen │ ├── BUILD │ ├── README.md │ ├── __init__.py │ ├── c.py │ ├── c_test.py │ ├── clocks.py │ ├── gen_dv.py │ ├── gen_top_docs.py │ ├── intermodule.py │ ├── lib.py │ ├── merge.py │ ├── resets.py │ ├── rust.py │ ├── secure_prng.py │ ├── secure_prng_test.py │ ├── templates │ │ ├── BUILD.tpl │ │ ├── README.md │ │ ├── alert_test.c.tpl │ │ ├── chip_env_pkg__params.sv.tpl │ │ ├── clang-format │ │ ├── core_file.core.tpl │ │ ├── data_BUILD.tpl │ │ ├── data_defs.bzl.tpl │ │ ├── host_toplevel.rs.tpl │ │ ├── memory_map.md.tpl │ │ ├── outgoing_alerts.hjson.tpl │ │ ├── outgoing_interrupts.hjson.tpl │ │ ├── plic_all_irqs_test.c.tpl │ │ ├── rstmgr_tgl_excl.cfg.tpl │ │ ├── tb__alert_handler_connect.sv.tpl │ │ ├── tb__xbar_connect.sv.tpl │ │ ├── top_racl_pkg.sv.tpl │ │ ├── toplevel.c.tpl │ │ ├── toplevel.h.tpl │ │ ├── toplevel.rs.tpl │ │ ├── toplevel_BUILD.tpl │ │ ├── toplevel_interrupt_assignments.tpl │ │ ├── toplevel_interrupts.tpl │ │ ├── toplevel_memory.h.tpl │ │ ├── toplevel_memory.ld.tpl │ │ ├── toplevel_mod.rs.tpl │ │ ├── toplevel_pkg.sv.tpl │ │ ├── toplevel_racl_parameters.tpl │ │ ├── toplevel_racl_pkg.sv.tpl │ │ ├── toplevel_racl_pkg_parameters.tpl │ │ ├── toplevel_racl_signals.tpl │ │ ├── toplevel_rnd_cnst_pkg.sv.tpl │ │ ├── xbar_env_pkg__params.sv.tpl │ │ └── xbar_tgl_excl.cfg.tpl │ ├── top.py │ ├── top_uvm_reg.sv.tpl │ ├── typing.py │ └── validate.py ├── uvmdvgen.py ├── uvmdvgen │ ├── BUILD │ ├── README.md │ ├── README.md.tpl │ ├── __init__.py │ ├── agent.core.tpl │ ├── agent.sv.tpl │ ├── agent_cfg.sv.tpl │ ├── agent_cov.sv.tpl │ ├── agent_pkg.sv.tpl │ ├── base_seq.sv.tpl │ ├── base_test.sv.tpl │ ├── base_vseq.sv.tpl │ ├── bind.sv.tpl │ ├── checklist.md.tpl │ ├── common_vseq.sv.tpl │ ├── cov_excl.el.tpl │ ├── device_driver.sv.tpl │ ├── driver.sv.tpl │ ├── env.core.tpl │ ├── env.sv.tpl │ ├── env_cfg.sv.tpl │ ├── env_cov.sv.tpl │ ├── env_pkg.sv.tpl │ ├── gen_agent.py │ ├── gen_env.py │ ├── host_driver.sv.tpl │ ├── if.sv.tpl │ ├── index.md.tpl │ ├── item.sv.tpl │ ├── monitor.sv.tpl │ ├── scoreboard.sv.tpl │ ├── seq_list.sv.tpl │ ├── sim.core.tpl │ ├── sim_cfg.hjson.tpl │ ├── smoke_vseq.sv.tpl │ ├── sva.core.tpl │ ├── tb.sv.tpl │ ├── test.core.tpl │ ├── test_pkg.sv.tpl │ ├── testplan.hjson.tpl │ ├── virtual_sequencer.sv.tpl │ └── vseq_list.sv.tpl ├── validate_testplans.py ├── vendor.py ├── verible-format-allowlist.txt ├── verible-format.py └── version_file.py └── yum-requirements.txt /.bazelignore: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/.bazelignore -------------------------------------------------------------------------------- /.bazelrc: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/.bazelrc -------------------------------------------------------------------------------- /.bazelversion: -------------------------------------------------------------------------------- 1 | 8.0.1 2 | -------------------------------------------------------------------------------- /.clang-format: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/.clang-format -------------------------------------------------------------------------------- /.dockerignore: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/.dockerignore -------------------------------------------------------------------------------- /.flake8: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/.flake8 -------------------------------------------------------------------------------- /.gitattributes: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/.gitattributes -------------------------------------------------------------------------------- /.github/CODEOWNERS: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/.github/CODEOWNERS -------------------------------------------------------------------------------- /.github/dependabot.yml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/.github/dependabot.yml -------------------------------------------------------------------------------- /.github/workflows/ci.yml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/.github/workflows/ci.yml -------------------------------------------------------------------------------- /.github/workflows/fpga.yml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/.github/workflows/fpga.yml -------------------------------------------------------------------------------- /.github/workflows/rerun.yml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/.github/workflows/rerun.yml -------------------------------------------------------------------------------- /.gitignore: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/.gitignore -------------------------------------------------------------------------------- /.mdbookignore: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/.mdbookignore -------------------------------------------------------------------------------- /.style.yapf: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/.style.yapf -------------------------------------------------------------------------------- /.svlint.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/.svlint.toml -------------------------------------------------------------------------------- /.svls.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/.svls.toml -------------------------------------------------------------------------------- /BLOCKFILE: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/BLOCKFILE -------------------------------------------------------------------------------- /BUILD.bazel: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/BUILD.bazel -------------------------------------------------------------------------------- /CLA: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/CLA -------------------------------------------------------------------------------- /COMMITTERS: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/COMMITTERS -------------------------------------------------------------------------------- /CONTRIBUTING.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/CONTRIBUTING.md -------------------------------------------------------------------------------- /LICENSE: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/LICENSE -------------------------------------------------------------------------------- /MODULE.bazel: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/MODULE.bazel -------------------------------------------------------------------------------- /MODULE.bazel.lock: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/MODULE.bazel.lock -------------------------------------------------------------------------------- /NOTICE: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/NOTICE -------------------------------------------------------------------------------- /README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/README.md -------------------------------------------------------------------------------- /SECURITY.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/SECURITY.md -------------------------------------------------------------------------------- /SUMMARY.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/SUMMARY.md -------------------------------------------------------------------------------- /apt-requirements.txt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/apt-requirements.txt -------------------------------------------------------------------------------- /bazelisk.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/bazelisk.sh -------------------------------------------------------------------------------- /book.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/book.toml -------------------------------------------------------------------------------- /ci/.bazelrc: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/.bazelrc -------------------------------------------------------------------------------- /ci/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/BUILD -------------------------------------------------------------------------------- /ci/jobs/quick-lint.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/jobs/quick-lint.sh -------------------------------------------------------------------------------- /ci/jobs/slow-lint.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/jobs/slow-lint.sh -------------------------------------------------------------------------------- /ci/scripts/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/scripts/BUILD -------------------------------------------------------------------------------- /ci/scripts/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/scripts/README.md -------------------------------------------------------------------------------- /ci/scripts/build-docs.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/scripts/build-docs.sh -------------------------------------------------------------------------------- /ci/scripts/check-ascii.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/scripts/check-ascii.sh -------------------------------------------------------------------------------- /ci/scripts/check-cmdgen.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/scripts/check-cmdgen.sh -------------------------------------------------------------------------------- /ci/scripts/check-links.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/scripts/check-links.sh -------------------------------------------------------------------------------- /ci/scripts/clang-format.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/scripts/clang-format.sh -------------------------------------------------------------------------------- /ci/scripts/exec-check.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/scripts/exec-check.sh -------------------------------------------------------------------------------- /ci/scripts/include-guard.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/scripts/include-guard.sh -------------------------------------------------------------------------------- /ci/scripts/lib/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/scripts/lib/BUILD -------------------------------------------------------------------------------- /ci/scripts/lint-commits.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/scripts/lint-commits.sh -------------------------------------------------------------------------------- /ci/scripts/mypy.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/scripts/mypy.sh -------------------------------------------------------------------------------- /ci/scripts/python-lint.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/scripts/python-lint.sh -------------------------------------------------------------------------------- /ci/scripts/run_test.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/scripts/run_test.sh -------------------------------------------------------------------------------- /ci/scripts/rust-format.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/scripts/rust-format.sh -------------------------------------------------------------------------------- /ci/scripts/show-env.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/scripts/show-env.sh -------------------------------------------------------------------------------- /ci/scripts/utils.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/scripts/utils.sh -------------------------------------------------------------------------------- /ci/scripts/verible-lint.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/scripts/verible-lint.sh -------------------------------------------------------------------------------- /ci/scripts/whitespace.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/ci/scripts/whitespace.sh -------------------------------------------------------------------------------- /compile_flags.txt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/compile_flags.txt -------------------------------------------------------------------------------- /doc/BUILD.bazel: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/doc/BUILD.bazel -------------------------------------------------------------------------------- /doc/contributing/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/doc/contributing/README.md -------------------------------------------------------------------------------- /doc/glossary.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/doc/glossary.md -------------------------------------------------------------------------------- /doc/images/otboot.jpg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/doc/images/otboot.jpg -------------------------------------------------------------------------------- /doc/images/otbot.png: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/doc/images/otbot.png -------------------------------------------------------------------------------- /doc/images/otlogo.png: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/doc/images/otlogo.png -------------------------------------------------------------------------------- /doc/images/ottop.png: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/doc/images/ottop.png -------------------------------------------------------------------------------- /doc/opentitan-logo.png: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/doc/opentitan-logo.png -------------------------------------------------------------------------------- /doc/productarchitecture.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/doc/productarchitecture.md -------------------------------------------------------------------------------- /doc/project_governance/checklist/hw_checklist.md.tpl: -------------------------------------------------------------------------------- 1 | ../../../util/uvmdvgen/checklist.md.tpl -------------------------------------------------------------------------------- /doc/rust_for_c_devs.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/doc/rust_for_c_devs.md -------------------------------------------------------------------------------- /doc/sections/contributor.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/doc/sections/contributor.md -------------------------------------------------------------------------------- /doc/sections/governance.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/doc/sections/governance.md -------------------------------------------------------------------------------- /doc/sections/opentitan.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/doc/sections/opentitan.md -------------------------------------------------------------------------------- /doc/sections/security.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/doc/sections/security.md -------------------------------------------------------------------------------- /doc/sections/software.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/doc/sections/software.md -------------------------------------------------------------------------------- /doc/sections/usecases.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/doc/sections/usecases.md -------------------------------------------------------------------------------- /doc/security/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/doc/security/README.md -------------------------------------------------------------------------------- /doc/use_cases/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/doc/use_cases/README.md -------------------------------------------------------------------------------- /doc/use_cases/tpm/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/doc/use_cases/tpm/README.md -------------------------------------------------------------------------------- /doc/use_cases/u2f/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/doc/use_cases/u2f/README.md -------------------------------------------------------------------------------- /hw/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/BUILD -------------------------------------------------------------------------------- /hw/Makefile: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/Makefile -------------------------------------------------------------------------------- /hw/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/README.md -------------------------------------------------------------------------------- /hw/bitstream/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/bitstream/BUILD -------------------------------------------------------------------------------- /hw/bitstream/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/bitstream/README.md -------------------------------------------------------------------------------- /hw/bitstream/cw340/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/bitstream/cw340/BUILD -------------------------------------------------------------------------------- /hw/bitstream/vivado/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/bitstream/vivado/BUILD -------------------------------------------------------------------------------- /hw/cdc/tools/dvsim/cdc.mk: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/cdc/tools/dvsim/cdc.mk -------------------------------------------------------------------------------- /hw/doc/cores.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/doc/cores.md -------------------------------------------------------------------------------- /hw/dv/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/BUILD -------------------------------------------------------------------------------- /hw/dv/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/README.md -------------------------------------------------------------------------------- /hw/dv/dpi/dmidpi/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/dpi/dmidpi/README.md -------------------------------------------------------------------------------- /hw/dv/dpi/dmidpi/dmidpi.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/dpi/dmidpi/dmidpi.c -------------------------------------------------------------------------------- /hw/dv/dpi/dmidpi/dmidpi.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/dpi/dmidpi/dmidpi.h -------------------------------------------------------------------------------- /hw/dv/dpi/dmidpi/dmidpi.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/dpi/dmidpi/dmidpi.sv -------------------------------------------------------------------------------- /hw/dv/dpi/dpi_sim_cfg.hjson: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/dpi/dpi_sim_cfg.hjson -------------------------------------------------------------------------------- /hw/dv/dpi/gpiodpi/gpiodpi.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/dpi/gpiodpi/gpiodpi.c -------------------------------------------------------------------------------- /hw/dv/dpi/gpiodpi/gpiodpi.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/dpi/gpiodpi/gpiodpi.h -------------------------------------------------------------------------------- /hw/dv/dpi/jtagdpi/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/dpi/jtagdpi/README.md -------------------------------------------------------------------------------- /hw/dv/dpi/jtagdpi/jtagdpi.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/dpi/jtagdpi/jtagdpi.c -------------------------------------------------------------------------------- /hw/dv/dpi/jtagdpi/jtagdpi.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/dpi/jtagdpi/jtagdpi.h -------------------------------------------------------------------------------- /hw/dv/dpi/spidpi/spidpi.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/dpi/spidpi/spidpi.c -------------------------------------------------------------------------------- /hw/dv/dpi/spidpi/spidpi.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/dpi/spidpi/spidpi.h -------------------------------------------------------------------------------- /hw/dv/dpi/spidpi/spidpi.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/dpi/spidpi/spidpi.sv -------------------------------------------------------------------------------- /hw/dv/dpi/uartdpi/uartdpi.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/dpi/uartdpi/uartdpi.c -------------------------------------------------------------------------------- /hw/dv/dpi/uartdpi/uartdpi.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/dpi/uartdpi/uartdpi.h -------------------------------------------------------------------------------- /hw/dv/dpi/usbdpi/test_crc.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/dpi/usbdpi/test_crc.c -------------------------------------------------------------------------------- /hw/dv/dpi/usbdpi/usb_crc.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/dpi/usbdpi/usb_crc.c -------------------------------------------------------------------------------- /hw/dv/dpi/usbdpi/usbdpi.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/dpi/usbdpi/usbdpi.c -------------------------------------------------------------------------------- /hw/dv/dpi/usbdpi/usbdpi.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/dpi/usbdpi/usbdpi.h -------------------------------------------------------------------------------- /hw/dv/dpi/usbdpi/usbdpi.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/dpi/usbdpi/usbdpi.sv -------------------------------------------------------------------------------- /hw/dv/sv/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/sv/BUILD -------------------------------------------------------------------------------- /hw/dv/sv/README.md: -------------------------------------------------------------------------------- 1 | # Common SystemVerilog and UVM Components 2 | -------------------------------------------------------------------------------- /hw/dv/sv/cip_lib/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/sv/cip_lib/README.md -------------------------------------------------------------------------------- /hw/dv/sv/cip_lib/doc/tb.svg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/sv/cip_lib/doc/tb.svg -------------------------------------------------------------------------------- /hw/dv/sv/dv_lib/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/sv/dv_lib/README.md -------------------------------------------------------------------------------- /hw/dv/sv/dv_lib/dv_lib.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/sv/dv_lib/dv_lib.core -------------------------------------------------------------------------------- /hw/dv/sv/dv_utils/README.md: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /hw/dv/sv/scoreboard/README.md: -------------------------------------------------------------------------------- 1 | # Scoreboard 2 | 3 | **TODO** 4 | -------------------------------------------------------------------------------- /hw/dv/sv/sec_cm/sec_cm.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/sv/sec_cm/sec_cm.core -------------------------------------------------------------------------------- /hw/dv/sv/sim_sram/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/sv/sim_sram/README.md -------------------------------------------------------------------------------- /hw/dv/sv/tl_agent/README.md: -------------------------------------------------------------------------------- 1 | # TileLink UVM Agent 2 | 3 | **TODO** 4 | -------------------------------------------------------------------------------- /hw/dv/sv/tl_agent/tl_if.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/sv/tl_agent/tl_if.sv -------------------------------------------------------------------------------- /hw/dv/sv/uart_agent/README.md: -------------------------------------------------------------------------------- 1 | # UART Agent 2 | 3 | **TODO** 4 | -------------------------------------------------------------------------------- /hw/dv/tools/README.md: -------------------------------------------------------------------------------- 1 | # Tools 2 | -------------------------------------------------------------------------------- /hw/dv/tools/common.tcl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/tools/common.tcl -------------------------------------------------------------------------------- /hw/dv/tools/dvsim/sim.mk: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/tools/dvsim/sim.mk -------------------------------------------------------------------------------- /hw/dv/tools/dvsim/vcs.hjson: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/tools/dvsim/vcs.hjson -------------------------------------------------------------------------------- /hw/dv/tools/questa/sim.tcl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/tools/questa/sim.tcl -------------------------------------------------------------------------------- /hw/dv/tools/sim.tcl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/tools/sim.tcl -------------------------------------------------------------------------------- /hw/dv/tools/vcs/cover.cfg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/tools/vcs/cover.cfg -------------------------------------------------------------------------------- /hw/dv/tools/vcs/unr.cfg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/tools/vcs/unr.cfg -------------------------------------------------------------------------------- /hw/dv/tools/vcs/xprop.cfg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/tools/vcs/xprop.cfg -------------------------------------------------------------------------------- /hw/dv/tools/waves.tcl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/tools/waves.tcl -------------------------------------------------------------------------------- /hw/dv/tools/xcelium/unr.cfg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/tools/xcelium/unr.cfg -------------------------------------------------------------------------------- /hw/dv/verilator/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/dv/verilator/README.md -------------------------------------------------------------------------------- /hw/formal/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/formal/README.md -------------------------------------------------------------------------------- /hw/formal/lec_sv2v.do: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/formal/lec_sv2v.do -------------------------------------------------------------------------------- /hw/formal/rtl_diff: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/formal/rtl_diff -------------------------------------------------------------------------------- /hw/formal/rtl_diff.do: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/formal/rtl_diff.do -------------------------------------------------------------------------------- /hw/formal/rtl_diff_all: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/formal/rtl_diff_all -------------------------------------------------------------------------------- /hw/ip/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/BUILD -------------------------------------------------------------------------------- /hw/ip/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/README.md -------------------------------------------------------------------------------- /hw/ip/adc_ctrl/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/adc_ctrl/BUILD -------------------------------------------------------------------------------- /hw/ip/adc_ctrl/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/adc_ctrl/README.md -------------------------------------------------------------------------------- /hw/ip/adc_ctrl/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/adc_ctrl/data/BUILD -------------------------------------------------------------------------------- /hw/ip/adc_ctrl/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/adc_ctrl/defs.bzl -------------------------------------------------------------------------------- /hw/ip/adc_ctrl/dv/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/adc_ctrl/dv/README.md -------------------------------------------------------------------------------- /hw/ip/adc_ctrl/dv/tb.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/adc_ctrl/dv/tb.sv -------------------------------------------------------------------------------- /hw/ip/aes/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/BUILD -------------------------------------------------------------------------------- /hw/ip/aes/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/README.md -------------------------------------------------------------------------------- /hw/ip/aes/aes.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/aes.core -------------------------------------------------------------------------------- /hw/ip/aes/aes_wrap.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/aes_wrap.core -------------------------------------------------------------------------------- /hw/ip/aes/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/data/BUILD -------------------------------------------------------------------------------- /hw/ip/aes/data/aes.hjson: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/data/aes.hjson -------------------------------------------------------------------------------- /hw/ip/aes/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/defs.bzl -------------------------------------------------------------------------------- /hw/ip/aes/doc/checklist.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/doc/checklist.md -------------------------------------------------------------------------------- /hw/ip/aes/doc/interfaces.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/doc/interfaces.md -------------------------------------------------------------------------------- /hw/ip/aes/doc/registers.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/doc/registers.md -------------------------------------------------------------------------------- /hw/ip/aes/dv/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/dv/README.md -------------------------------------------------------------------------------- /hw/ip/aes/dv/aes_sim.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/dv/aes_sim.core -------------------------------------------------------------------------------- /hw/ip/aes/dv/doc/aes_tb.svg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/dv/doc/aes_tb.svg -------------------------------------------------------------------------------- /hw/ip/aes/dv/env/aes_env.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/dv/env/aes_env.sv -------------------------------------------------------------------------------- /hw/ip/aes/dv/tb/tb.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/dv/tb/tb.sv -------------------------------------------------------------------------------- /hw/ip/aes/lint/aes.vlt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/lint/aes.vlt -------------------------------------------------------------------------------- /hw/ip/aes/lint/aes.waiver: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/lint/aes.waiver -------------------------------------------------------------------------------- /hw/ip/aes/model/.gitignore: -------------------------------------------------------------------------------- 1 | aes_example 2 | aes_modes 3 | -------------------------------------------------------------------------------- /hw/ip/aes/model/Makefile: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/model/Makefile -------------------------------------------------------------------------------- /hw/ip/aes/model/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/model/README.md -------------------------------------------------------------------------------- /hw/ip/aes/model/aes.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/model/aes.c -------------------------------------------------------------------------------- /hw/ip/aes/model/aes.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/model/aes.h -------------------------------------------------------------------------------- /hw/ip/aes/model/aes_modes.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/model/aes_modes.c -------------------------------------------------------------------------------- /hw/ip/aes/model/aes_modes.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/model/aes_modes.h -------------------------------------------------------------------------------- /hw/ip/aes/model/crypto.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/model/crypto.c -------------------------------------------------------------------------------- /hw/ip/aes/model/crypto.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/model/crypto.h -------------------------------------------------------------------------------- /hw/ip/aes/pre_dv/aes_sbox_lec/.gitignore: -------------------------------------------------------------------------------- 1 | scratch 2 | -------------------------------------------------------------------------------- /hw/ip/aes/pre_syn/.gitignore: -------------------------------------------------------------------------------- 1 | syn_out 2 | syn_setup.sh 3 | -------------------------------------------------------------------------------- /hw/ip/aes/pre_syn/README.md: -------------------------------------------------------------------------------- 1 | ../../../../hw/vendor/lowrisc_ibex/syn/README.md -------------------------------------------------------------------------------- /hw/ip/aes/pre_syn/aes.nangate.sdc: -------------------------------------------------------------------------------- 1 | ../../../../hw/vendor/lowrisc_ibex/syn/ibex_top.nangate.sdc -------------------------------------------------------------------------------- /hw/ip/aes/pre_syn/aes_abc.nangate.sdc: -------------------------------------------------------------------------------- 1 | ../../../../hw/vendor/lowrisc_ibex/syn/ibex_top_abc.nangate.sdc -------------------------------------------------------------------------------- /hw/ip/aes/pre_syn/python: -------------------------------------------------------------------------------- 1 | ../../../../hw/vendor/lowrisc_ibex/syn/python -------------------------------------------------------------------------------- /hw/ip/aes/pre_syn/tcl/flow_utils.tcl: -------------------------------------------------------------------------------- 1 | ../../../../../hw/vendor/lowrisc_ibex/syn/tcl/flow_utils.tcl -------------------------------------------------------------------------------- /hw/ip/aes/pre_syn/tcl/sta_common.tcl: -------------------------------------------------------------------------------- 1 | ../../../../../hw/vendor/lowrisc_ibex/syn/tcl/sta_common.tcl -------------------------------------------------------------------------------- /hw/ip/aes/pre_syn/tcl/sta_open_design.tcl: -------------------------------------------------------------------------------- 1 | ../../../../../hw/vendor/lowrisc_ibex/syn/tcl/sta_open_design.tcl -------------------------------------------------------------------------------- /hw/ip/aes/pre_syn/tcl/sta_run_reports.tcl: -------------------------------------------------------------------------------- 1 | ../../../../../hw/vendor/lowrisc_ibex/syn/tcl/sta_run_reports.tcl -------------------------------------------------------------------------------- /hw/ip/aes/pre_syn/tcl/sta_utils.tcl: -------------------------------------------------------------------------------- 1 | ../../../../../hw/vendor/lowrisc_ibex/syn/tcl/sta_utils.tcl -------------------------------------------------------------------------------- /hw/ip/aes/pre_syn/tcl/yosys_common.tcl: -------------------------------------------------------------------------------- 1 | ../../../../../hw/vendor/lowrisc_ibex/syn/tcl/yosys_common.tcl -------------------------------------------------------------------------------- /hw/ip/aes/pre_syn/tcl/yosys_post_synth.tcl: -------------------------------------------------------------------------------- 1 | ../../../../../hw/vendor/lowrisc_ibex/syn/tcl/yosys_post_synth.tcl -------------------------------------------------------------------------------- /hw/ip/aes/pre_syn/tcl/yosys_pre_map.tcl: -------------------------------------------------------------------------------- 1 | ../../../../../hw/vendor/lowrisc_ibex/syn/tcl/yosys_pre_map.tcl -------------------------------------------------------------------------------- /hw/ip/aes/rtl/aes.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/rtl/aes.sv -------------------------------------------------------------------------------- /hw/ip/aes/rtl/aes_core.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/rtl/aes_core.sv -------------------------------------------------------------------------------- /hw/ip/aes/rtl/aes_ctr.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/rtl/aes_ctr.sv -------------------------------------------------------------------------------- /hw/ip/aes/rtl/aes_pkg.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/rtl/aes_pkg.sv -------------------------------------------------------------------------------- /hw/ip/aes/rtl/aes_sbox.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/rtl/aes_sbox.sv -------------------------------------------------------------------------------- /hw/ip/aes/rtl/aes_wrap.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aes/rtl/aes_wrap.sv -------------------------------------------------------------------------------- /hw/ip/aon_timer/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aon_timer/BUILD -------------------------------------------------------------------------------- /hw/ip/aon_timer/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aon_timer/README.md -------------------------------------------------------------------------------- /hw/ip/aon_timer/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aon_timer/data/BUILD -------------------------------------------------------------------------------- /hw/ip/aon_timer/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aon_timer/defs.bzl -------------------------------------------------------------------------------- /hw/ip/aon_timer/dv/tb.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/aon_timer/dv/tb.sv -------------------------------------------------------------------------------- /hw/ip/ascon/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/ascon/BUILD -------------------------------------------------------------------------------- /hw/ip/ascon/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/ascon/README.md -------------------------------------------------------------------------------- /hw/ip/ascon/ascon.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/ascon/ascon.core -------------------------------------------------------------------------------- /hw/ip/ascon/doc/aead.svg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/ascon/doc/aead.svg -------------------------------------------------------------------------------- /hw/ip/ascon/doc/duplex.svg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/ascon/doc/duplex.svg -------------------------------------------------------------------------------- /hw/ip/ascon/doc/fsm.svg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/ascon/doc/fsm.svg -------------------------------------------------------------------------------- /hw/ip/ascon/doc/sbox.svg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/ascon/doc/sbox.svg -------------------------------------------------------------------------------- /hw/ip/ascon/dv/README.md: -------------------------------------------------------------------------------- 1 | # Ascon DV document 2 | -------------------------------------------------------------------------------- /hw/ip/ascon/lint/ascon.vlt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/ascon/lint/ascon.vlt -------------------------------------------------------------------------------- /hw/ip/ascon/rtl/ascon.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/ascon/rtl/ascon.sv -------------------------------------------------------------------------------- /hw/ip/csrng/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/csrng/BUILD -------------------------------------------------------------------------------- /hw/ip/csrng/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/csrng/README.md -------------------------------------------------------------------------------- /hw/ip/csrng/csrng.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/csrng/csrng.core -------------------------------------------------------------------------------- /hw/ip/csrng/csrng_pkg.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/csrng/csrng_pkg.core -------------------------------------------------------------------------------- /hw/ip/csrng/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/csrng/data/BUILD -------------------------------------------------------------------------------- /hw/ip/csrng/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/csrng/defs.bzl -------------------------------------------------------------------------------- /hw/ip/csrng/dv/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/csrng/dv/README.md -------------------------------------------------------------------------------- /hw/ip/csrng/dv/tb.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/csrng/dv/tb.sv -------------------------------------------------------------------------------- /hw/ip/csrng/lint/csrng.vlt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/csrng/lint/csrng.vlt -------------------------------------------------------------------------------- /hw/ip/csrng/rtl/csrng.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/csrng/rtl/csrng.sv -------------------------------------------------------------------------------- /hw/ip/dma/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/dma/BUILD -------------------------------------------------------------------------------- /hw/ip/dma/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/dma/README.md -------------------------------------------------------------------------------- /hw/ip/dma/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/dma/data/BUILD -------------------------------------------------------------------------------- /hw/ip/dma/data/dma.hjson: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/dma/data/dma.hjson -------------------------------------------------------------------------------- /hw/ip/dma/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/dma/defs.bzl -------------------------------------------------------------------------------- /hw/ip/dma/dma.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/dma/dma.core -------------------------------------------------------------------------------- /hw/ip/dma/dma_pkg.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/dma/dma_pkg.core -------------------------------------------------------------------------------- /hw/ip/dma/doc/checklist.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/dma/doc/checklist.md -------------------------------------------------------------------------------- /hw/ip/dma/dv/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/dma/dv/README.md -------------------------------------------------------------------------------- /hw/ip/dma/dv/dma_sim.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/dma/dv/dma_sim.core -------------------------------------------------------------------------------- /hw/ip/dma/dv/doc/tb.svg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/dma/dv/doc/tb.svg -------------------------------------------------------------------------------- /hw/ip/dma/dv/tb/tb.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/dma/dv/tb/tb.sv -------------------------------------------------------------------------------- /hw/ip/dma/lint/dma.vlt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/dma/lint/dma.vlt -------------------------------------------------------------------------------- /hw/ip/dma/lint/dma.waiver: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/dma/lint/dma.waiver -------------------------------------------------------------------------------- /hw/ip/dma/rtl/dma.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/dma/rtl/dma.sv -------------------------------------------------------------------------------- /hw/ip/dma/rtl/dma_pkg.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/dma/rtl/dma_pkg.sv -------------------------------------------------------------------------------- /hw/ip/edn/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/edn/BUILD -------------------------------------------------------------------------------- /hw/ip/edn/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/edn/README.md -------------------------------------------------------------------------------- /hw/ip/edn/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/edn/data/BUILD -------------------------------------------------------------------------------- /hw/ip/edn/data/edn.hjson: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/edn/data/edn.hjson -------------------------------------------------------------------------------- /hw/ip/edn/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/edn/defs.bzl -------------------------------------------------------------------------------- /hw/ip/edn/dv/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/edn/dv/README.md -------------------------------------------------------------------------------- /hw/ip/edn/dv/edn_sim.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/edn/dv/edn_sim.core -------------------------------------------------------------------------------- /hw/ip/edn/dv/tb.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/edn/dv/tb.sv -------------------------------------------------------------------------------- /hw/ip/edn/edn.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/edn/edn.core -------------------------------------------------------------------------------- /hw/ip/edn/edn_pkg.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/edn/edn_pkg.core -------------------------------------------------------------------------------- /hw/ip/edn/lint/edn.vlt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/edn/lint/edn.vlt -------------------------------------------------------------------------------- /hw/ip/edn/lint/edn.waiver: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/edn/lint/edn.waiver -------------------------------------------------------------------------------- /hw/ip/edn/rtl/edn.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/edn/rtl/edn.sv -------------------------------------------------------------------------------- /hw/ip/edn/rtl/edn_core.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/edn/rtl/edn_core.sv -------------------------------------------------------------------------------- /hw/ip/edn/rtl/edn_pkg.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/edn/rtl/edn_pkg.sv -------------------------------------------------------------------------------- /hw/ip/entropy_src/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/entropy_src/BUILD -------------------------------------------------------------------------------- /hw/ip/hmac/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/hmac/BUILD -------------------------------------------------------------------------------- /hw/ip/hmac/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/hmac/README.md -------------------------------------------------------------------------------- /hw/ip/hmac/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/hmac/data/BUILD -------------------------------------------------------------------------------- /hw/ip/hmac/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/hmac/defs.bzl -------------------------------------------------------------------------------- /hw/ip/hmac/dv/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/hmac/dv/README.md -------------------------------------------------------------------------------- /hw/ip/hmac/dv/doc/tb.svg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/hmac/dv/doc/tb.svg -------------------------------------------------------------------------------- /hw/ip/hmac/dv/tb/tb.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/hmac/dv/tb/tb.sv -------------------------------------------------------------------------------- /hw/ip/hmac/hmac.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/hmac/hmac.core -------------------------------------------------------------------------------- /hw/ip/hmac/lint/hmac.vlt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/hmac/lint/hmac.vlt -------------------------------------------------------------------------------- /hw/ip/hmac/model/message.dat: -------------------------------------------------------------------------------- 1 | This is test message for SHA256 and HMAC. 2 | -------------------------------------------------------------------------------- /hw/ip/hmac/rtl/hmac.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/hmac/rtl/hmac.sv -------------------------------------------------------------------------------- /hw/ip/i2c/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/i2c/BUILD -------------------------------------------------------------------------------- /hw/ip/i2c/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/i2c/README.md -------------------------------------------------------------------------------- /hw/ip/i2c/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/i2c/data/BUILD -------------------------------------------------------------------------------- /hw/ip/i2c/data/i2c.hjson: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/i2c/data/i2c.hjson -------------------------------------------------------------------------------- /hw/ip/i2c/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/i2c/defs.bzl -------------------------------------------------------------------------------- /hw/ip/i2c/dv/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/i2c/dv/README.md -------------------------------------------------------------------------------- /hw/ip/i2c/dv/doc/tb.svg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/i2c/dv/doc/tb.svg -------------------------------------------------------------------------------- /hw/ip/i2c/dv/i2c_sim.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/i2c/dv/i2c_sim.core -------------------------------------------------------------------------------- /hw/ip/i2c/dv/tb/tb.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/i2c/dv/tb/tb.sv -------------------------------------------------------------------------------- /hw/ip/i2c/i2c.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/i2c/i2c.core -------------------------------------------------------------------------------- /hw/ip/i2c/i2c_pkg.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/i2c/i2c_pkg.core -------------------------------------------------------------------------------- /hw/ip/i2c/lint/i2c.vlt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/i2c/lint/i2c.vlt -------------------------------------------------------------------------------- /hw/ip/i2c/lint/i2c.waiver: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/i2c/lint/i2c.waiver -------------------------------------------------------------------------------- /hw/ip/i2c/rtl/i2c.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/i2c/rtl/i2c.sv -------------------------------------------------------------------------------- /hw/ip/i2c/rtl/i2c_core.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/i2c/rtl/i2c_core.sv -------------------------------------------------------------------------------- /hw/ip/i2c/rtl/i2c_pkg.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/i2c/rtl/i2c_pkg.sv -------------------------------------------------------------------------------- /hw/ip/keymgr/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/keymgr/BUILD -------------------------------------------------------------------------------- /hw/ip/keymgr/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/keymgr/README.md -------------------------------------------------------------------------------- /hw/ip/keymgr/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/keymgr/data/BUILD -------------------------------------------------------------------------------- /hw/ip/keymgr/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/keymgr/defs.bzl -------------------------------------------------------------------------------- /hw/ip/keymgr/dv/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/keymgr/dv/README.md -------------------------------------------------------------------------------- /hw/ip/keymgr/dv/tb.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/keymgr/dv/tb.sv -------------------------------------------------------------------------------- /hw/ip/keymgr/keymgr.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/keymgr/keymgr.core -------------------------------------------------------------------------------- /hw/ip/keymgr_dpe/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/keymgr_dpe/BUILD -------------------------------------------------------------------------------- /hw/ip/keymgr_dpe/README.md: -------------------------------------------------------------------------------- 1 | # Key Manager DPE 2 | -------------------------------------------------------------------------------- /hw/ip/keymgr_dpe/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/keymgr_dpe/defs.bzl -------------------------------------------------------------------------------- /hw/ip/keymgr_dpe/dv/tb.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/keymgr_dpe/dv/tb.sv -------------------------------------------------------------------------------- /hw/ip/kmac/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/kmac/BUILD -------------------------------------------------------------------------------- /hw/ip/kmac/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/kmac/README.md -------------------------------------------------------------------------------- /hw/ip/kmac/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/kmac/data/BUILD -------------------------------------------------------------------------------- /hw/ip/kmac/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/kmac/defs.bzl -------------------------------------------------------------------------------- /hw/ip/kmac/dv/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/kmac/dv/README.md -------------------------------------------------------------------------------- /hw/ip/kmac/dv/doc/tb.svg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/kmac/dv/doc/tb.svg -------------------------------------------------------------------------------- /hw/ip/kmac/dv/tb.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/kmac/dv/tb.sv -------------------------------------------------------------------------------- /hw/ip/kmac/kmac.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/kmac/kmac.core -------------------------------------------------------------------------------- /hw/ip/kmac/kmac_pkg.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/kmac/kmac_pkg.core -------------------------------------------------------------------------------- /hw/ip/kmac/lint/kmac.vlt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/kmac/lint/kmac.vlt -------------------------------------------------------------------------------- /hw/ip/kmac/lint/sha3.vlt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/kmac/lint/sha3.vlt -------------------------------------------------------------------------------- /hw/ip/kmac/pre_sca/alma/cpp/testbench.h: -------------------------------------------------------------------------------- 1 | ../../../../aes/pre_sca/alma/cpp/testbench.h -------------------------------------------------------------------------------- /hw/ip/kmac/pre_sca/prolead/library.lib: -------------------------------------------------------------------------------- 1 | ../../../aes/pre_sca/prolead/library.lib -------------------------------------------------------------------------------- /hw/ip/kmac/pre_syn/.gitignore: -------------------------------------------------------------------------------- 1 | syn_out 2 | syn_setup.sh 3 | -------------------------------------------------------------------------------- /hw/ip/kmac/pre_syn/README.md: -------------------------------------------------------------------------------- 1 | ../../../../hw/vendor/lowrisc_ibex/syn/README.md -------------------------------------------------------------------------------- /hw/ip/kmac/pre_syn/kmac.nangate.sdc: -------------------------------------------------------------------------------- 1 | ../../../../hw/vendor/lowrisc_ibex/syn/ibex_top.nangate.sdc -------------------------------------------------------------------------------- /hw/ip/kmac/pre_syn/kmac_abc.nangate.sdc: -------------------------------------------------------------------------------- 1 | ../../../../hw/vendor/lowrisc_ibex/syn/ibex_top_abc.nangate.sdc -------------------------------------------------------------------------------- /hw/ip/kmac/pre_syn/python: -------------------------------------------------------------------------------- 1 | ../../../../hw/vendor/lowrisc_ibex/syn/python -------------------------------------------------------------------------------- /hw/ip/kmac/pre_syn/tcl/flow_utils.tcl: -------------------------------------------------------------------------------- 1 | ../../../../../hw/vendor/lowrisc_ibex/syn/tcl/flow_utils.tcl -------------------------------------------------------------------------------- /hw/ip/kmac/pre_syn/tcl/sta_common.tcl: -------------------------------------------------------------------------------- 1 | ../../../../../hw/vendor/lowrisc_ibex/syn/tcl/sta_common.tcl -------------------------------------------------------------------------------- /hw/ip/kmac/pre_syn/tcl/sta_utils.tcl: -------------------------------------------------------------------------------- 1 | ../../../../../hw/vendor/lowrisc_ibex/syn/tcl/sta_utils.tcl -------------------------------------------------------------------------------- /hw/ip/kmac/pre_syn/tcl/yosys_common.tcl: -------------------------------------------------------------------------------- 1 | ../../../../../hw/vendor/lowrisc_ibex/syn/tcl/yosys_common.tcl -------------------------------------------------------------------------------- /hw/ip/kmac/pre_syn/tcl/yosys_pre_map.tcl: -------------------------------------------------------------------------------- 1 | ../../../../../hw/vendor/lowrisc_ibex/syn/tcl/yosys_pre_map.tcl -------------------------------------------------------------------------------- /hw/ip/kmac/pre_syn/translate_timing_rpts.sh: -------------------------------------------------------------------------------- 1 | ../../aes/pre_syn/translate_timing_rpts.sh -------------------------------------------------------------------------------- /hw/ip/kmac/rtl/kmac.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/kmac/rtl/kmac.sv -------------------------------------------------------------------------------- /hw/ip/kmac/rtl/sha3.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/kmac/rtl/sha3.sv -------------------------------------------------------------------------------- /hw/ip/kmac/rtl/sha3pad.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/kmac/rtl/sha3pad.sv -------------------------------------------------------------------------------- /hw/ip/kmac/sha3.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/kmac/sha3.core -------------------------------------------------------------------------------- /hw/ip/lc_ctrl/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/lc_ctrl/BUILD -------------------------------------------------------------------------------- /hw/ip/lc_ctrl/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/lc_ctrl/README.md -------------------------------------------------------------------------------- /hw/ip/lc_ctrl/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/lc_ctrl/data/BUILD -------------------------------------------------------------------------------- /hw/ip/lc_ctrl/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/lc_ctrl/defs.bzl -------------------------------------------------------------------------------- /hw/ip/lc_ctrl/dv/tb.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/lc_ctrl/dv/tb.sv -------------------------------------------------------------------------------- /hw/ip/mbx/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/mbx/BUILD -------------------------------------------------------------------------------- /hw/ip/mbx/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/mbx/README.md -------------------------------------------------------------------------------- /hw/ip/mbx/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/mbx/data/BUILD -------------------------------------------------------------------------------- /hw/ip/mbx/data/mbx.hjson: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/mbx/data/mbx.hjson -------------------------------------------------------------------------------- /hw/ip/mbx/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/mbx/defs.bzl -------------------------------------------------------------------------------- /hw/ip/mbx/doc/DOE.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/mbx/doc/DOE.md -------------------------------------------------------------------------------- /hw/ip/mbx/dv/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/mbx/dv/README.md -------------------------------------------------------------------------------- /hw/ip/mbx/dv/mbx_sim.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/mbx/dv/mbx_sim.core -------------------------------------------------------------------------------- /hw/ip/mbx/dv/tb.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/mbx/dv/tb.sv -------------------------------------------------------------------------------- /hw/ip/mbx/lint/mbx.vlt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/mbx/lint/mbx.vlt -------------------------------------------------------------------------------- /hw/ip/mbx/lint/mbx.waiver: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/mbx/lint/mbx.waiver -------------------------------------------------------------------------------- /hw/ip/mbx/mbx.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/mbx/mbx.core -------------------------------------------------------------------------------- /hw/ip/mbx/rtl/mbx.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/mbx/rtl/mbx.sv -------------------------------------------------------------------------------- /hw/ip/mbx/rtl/mbx_fsm.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/mbx/rtl/mbx_fsm.sv -------------------------------------------------------------------------------- /hw/ip/mbx/rtl/mbx_imbx.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/mbx/rtl/mbx_imbx.sv -------------------------------------------------------------------------------- /hw/ip/mbx/rtl/mbx_ombx.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/mbx/rtl/mbx_ombx.sv -------------------------------------------------------------------------------- /hw/ip/otbn/.flake8: -------------------------------------------------------------------------------- 1 | [flake8] 2 | max-line-length = 79 3 | -------------------------------------------------------------------------------- /hw/ip/otbn/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/BUILD -------------------------------------------------------------------------------- /hw/ip/otbn/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/README.md -------------------------------------------------------------------------------- /hw/ip/otbn/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/data/BUILD -------------------------------------------------------------------------------- /hw/ip/otbn/data/csr.yml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/data/csr.yml -------------------------------------------------------------------------------- /hw/ip/otbn/data/insns.yml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/data/insns.yml -------------------------------------------------------------------------------- /hw/ip/otbn/data/wsr.yml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/data/wsr.yml -------------------------------------------------------------------------------- /hw/ip/otbn/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/defs.bzl -------------------------------------------------------------------------------- /hw/ip/otbn/doc/isa.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/doc/isa.md -------------------------------------------------------------------------------- /hw/ip/otbn/doc/rshi.svg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/doc/rshi.svg -------------------------------------------------------------------------------- /hw/ip/otbn/dv/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/dv/README.md -------------------------------------------------------------------------------- /hw/ip/otbn/dv/doc/fcov.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/dv/doc/fcov.md -------------------------------------------------------------------------------- /hw/ip/otbn/dv/doc/tb.svg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/dv/doc/tb.svg -------------------------------------------------------------------------------- /hw/ip/otbn/dv/rig/rig/__init__.py: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /hw/ip/otbn/dv/rig/rig/gens/__init__.py: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /hw/ip/otbn/dv/smoke/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/dv/smoke/BUILD -------------------------------------------------------------------------------- /hw/ip/otbn/dv/uvm/tb.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/dv/uvm/tb.sv -------------------------------------------------------------------------------- /hw/ip/otbn/lint/otbn.vlt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/lint/otbn.vlt -------------------------------------------------------------------------------- /hw/ip/otbn/otbn.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/otbn.core -------------------------------------------------------------------------------- /hw/ip/otbn/otbn_pkg.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/otbn_pkg.core -------------------------------------------------------------------------------- /hw/ip/otbn/pre_syn/.gitignore: -------------------------------------------------------------------------------- 1 | syn_out 2 | syn_setup.sh 3 | -------------------------------------------------------------------------------- /hw/ip/otbn/pre_syn/README.md: -------------------------------------------------------------------------------- 1 | ../../../../hw/vendor/lowrisc_ibex/syn/README.md -------------------------------------------------------------------------------- /hw/ip/otbn/pre_syn/otbn.nangate.sdc: -------------------------------------------------------------------------------- 1 | ../../../../hw/vendor/lowrisc_ibex/syn/ibex_top.nangate.sdc -------------------------------------------------------------------------------- /hw/ip/otbn/pre_syn/otbn_abc.nangate.sdc: -------------------------------------------------------------------------------- 1 | ../../../../hw/vendor/lowrisc_ibex/syn/ibex_top_abc.nangate.sdc -------------------------------------------------------------------------------- /hw/ip/otbn/pre_syn/python: -------------------------------------------------------------------------------- 1 | ../../../../hw/vendor/lowrisc_ibex/syn/python -------------------------------------------------------------------------------- /hw/ip/otbn/pre_syn/tcl/flow_utils.tcl: -------------------------------------------------------------------------------- 1 | ../../../../../hw/vendor/lowrisc_ibex/syn/tcl/flow_utils.tcl -------------------------------------------------------------------------------- /hw/ip/otbn/pre_syn/tcl/sta_common.tcl: -------------------------------------------------------------------------------- 1 | ../../../../../hw/vendor/lowrisc_ibex/syn/tcl/sta_common.tcl -------------------------------------------------------------------------------- /hw/ip/otbn/pre_syn/tcl/sta_utils.tcl: -------------------------------------------------------------------------------- 1 | ../../../../../hw/vendor/lowrisc_ibex/syn/tcl/sta_utils.tcl -------------------------------------------------------------------------------- /hw/ip/otbn/pre_syn/tcl/yosys_common.tcl: -------------------------------------------------------------------------------- 1 | ../../../../../hw/vendor/lowrisc_ibex/syn/tcl/yosys_common.tcl -------------------------------------------------------------------------------- /hw/ip/otbn/pre_syn/tcl/yosys_pre_map.tcl: -------------------------------------------------------------------------------- 1 | ../../../../../hw/vendor/lowrisc_ibex/syn/tcl/yosys_pre_map.tcl -------------------------------------------------------------------------------- /hw/ip/otbn/pre_syn/translate_timing_rpts.sh: -------------------------------------------------------------------------------- 1 | ../../aes/pre_syn/translate_timing_rpts.sh -------------------------------------------------------------------------------- /hw/ip/otbn/rtl/otbn.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/rtl/otbn.sv -------------------------------------------------------------------------------- /hw/ip/otbn/util/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/util/BUILD -------------------------------------------------------------------------------- /hw/ip/otbn/util/Makefile: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/util/Makefile -------------------------------------------------------------------------------- /hw/ip/otbn/util/docs/__init__.py: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /hw/ip/otbn/util/mypy.ini: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otbn/util/mypy.ini -------------------------------------------------------------------------------- /hw/ip/otp_ctrl/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otp_ctrl/BUILD -------------------------------------------------------------------------------- /hw/ip/otp_macro/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otp_macro/BUILD -------------------------------------------------------------------------------- /hw/ip/otp_macro/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otp_macro/README.md -------------------------------------------------------------------------------- /hw/ip/otp_macro/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/otp_macro/defs.bzl -------------------------------------------------------------------------------- /hw/ip/pattgen/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/pattgen/BUILD -------------------------------------------------------------------------------- /hw/ip/pattgen/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/pattgen/README.md -------------------------------------------------------------------------------- /hw/ip/pattgen/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/pattgen/data/BUILD -------------------------------------------------------------------------------- /hw/ip/pattgen/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/pattgen/defs.bzl -------------------------------------------------------------------------------- /hw/ip/pattgen/dv/tb.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/pattgen/dv/tb.sv -------------------------------------------------------------------------------- /hw/ip/prim/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/prim/BUILD -------------------------------------------------------------------------------- /hw/ip/prim/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/prim/README.md -------------------------------------------------------------------------------- /hw/ip/prim/lint/prim.vlt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/prim/lint/prim.vlt -------------------------------------------------------------------------------- /hw/ip/prim/prim.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/prim/prim.core -------------------------------------------------------------------------------- /hw/ip/prim/prim_esc.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/prim/prim_esc.core -------------------------------------------------------------------------------- /hw/ip/prim/prim_fifo.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/prim/prim_fifo.core -------------------------------------------------------------------------------- /hw/ip/prim/prim_lfsr.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/prim/prim_lfsr.core -------------------------------------------------------------------------------- /hw/ip/prim/prim_mubi.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/prim/prim_mubi.core -------------------------------------------------------------------------------- /hw/ip/prim/prim_sha2.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/prim/prim_sha2.core -------------------------------------------------------------------------------- /hw/ip/prim/prim_util.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/prim/prim_util.core -------------------------------------------------------------------------------- /hw/ip/prim_asap7/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/prim_asap7/BUILD -------------------------------------------------------------------------------- /hw/ip/prim_generic/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/prim_generic/BUILD -------------------------------------------------------------------------------- /hw/ip/prim_xilinx/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/prim_xilinx/BUILD -------------------------------------------------------------------------------- /hw/ip/rom_ctrl/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/rom_ctrl/BUILD -------------------------------------------------------------------------------- /hw/ip/rom_ctrl/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/rom_ctrl/README.md -------------------------------------------------------------------------------- /hw/ip/rom_ctrl/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/rom_ctrl/data/BUILD -------------------------------------------------------------------------------- /hw/ip/rom_ctrl/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/rom_ctrl/defs.bzl -------------------------------------------------------------------------------- /hw/ip/rom_ctrl/util/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/rom_ctrl/util/BUILD -------------------------------------------------------------------------------- /hw/ip/rv_dm/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/rv_dm/BUILD -------------------------------------------------------------------------------- /hw/ip/rv_dm/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/rv_dm/README.md -------------------------------------------------------------------------------- /hw/ip/rv_dm/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/rv_dm/data/BUILD -------------------------------------------------------------------------------- /hw/ip/rv_dm/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/rv_dm/defs.bzl -------------------------------------------------------------------------------- /hw/ip/rv_dm/doc/programmers_guide.md: -------------------------------------------------------------------------------- 1 | # Programmer's Guide 2 | -------------------------------------------------------------------------------- /hw/ip/rv_dm/dv/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/rv_dm/dv/README.md -------------------------------------------------------------------------------- /hw/ip/rv_dm/dv/doc/tb.svg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/rv_dm/dv/doc/tb.svg -------------------------------------------------------------------------------- /hw/ip/rv_dm/dv/tb.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/rv_dm/dv/tb.sv -------------------------------------------------------------------------------- /hw/ip/rv_dm/jtag_pkg.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/rv_dm/jtag_pkg.core -------------------------------------------------------------------------------- /hw/ip/rv_dm/rtl/rv_dm.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/rv_dm/rtl/rv_dm.sv -------------------------------------------------------------------------------- /hw/ip/rv_dm/rv_dm.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/rv_dm/rv_dm.core -------------------------------------------------------------------------------- /hw/ip/rv_timer/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/rv_timer/BUILD -------------------------------------------------------------------------------- /hw/ip/rv_timer/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/rv_timer/README.md -------------------------------------------------------------------------------- /hw/ip/rv_timer/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/rv_timer/data/BUILD -------------------------------------------------------------------------------- /hw/ip/rv_timer/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/rv_timer/defs.bzl -------------------------------------------------------------------------------- /hw/ip/soc_dbg_ctrl/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/soc_dbg_ctrl/BUILD -------------------------------------------------------------------------------- /hw/ip/soc_dbg_ctrl/doc/programmers_guide.md: -------------------------------------------------------------------------------- 1 | # Programmer's Guide 2 | 3 | TODO (#26949) 4 | -------------------------------------------------------------------------------- /hw/ip/soc_dbg_ctrl/doc/theory_of_operation.md: -------------------------------------------------------------------------------- 1 | # Theory of Operation 2 | 3 | TODO (#26949) 4 | -------------------------------------------------------------------------------- /hw/ip/spi_device/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/spi_device/BUILD -------------------------------------------------------------------------------- /hw/ip/spi_device/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/spi_device/defs.bzl -------------------------------------------------------------------------------- /hw/ip/spi_host/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/spi_host/BUILD -------------------------------------------------------------------------------- /hw/ip/spi_host/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/spi_host/README.md -------------------------------------------------------------------------------- /hw/ip/spi_host/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/spi_host/data/BUILD -------------------------------------------------------------------------------- /hw/ip/spi_host/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/spi_host/defs.bzl -------------------------------------------------------------------------------- /hw/ip/spi_host/dv/tb.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/spi_host/dv/tb.sv -------------------------------------------------------------------------------- /hw/ip/sram_ctrl/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/sram_ctrl/BUILD -------------------------------------------------------------------------------- /hw/ip/sram_ctrl/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/sram_ctrl/README.md -------------------------------------------------------------------------------- /hw/ip/sram_ctrl/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/sram_ctrl/defs.bzl -------------------------------------------------------------------------------- /hw/ip/sram_ctrl/dv/tb.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/sram_ctrl/dv/tb.sv -------------------------------------------------------------------------------- /hw/ip/sysrst_ctrl/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/sysrst_ctrl/BUILD -------------------------------------------------------------------------------- /hw/ip/tlul/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/tlul/BUILD -------------------------------------------------------------------------------- /hw/ip/tlul/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/tlul/README.md -------------------------------------------------------------------------------- /hw/ip/tlul/common.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/tlul/common.core -------------------------------------------------------------------------------- /hw/ip/tlul/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/tlul/data/BUILD -------------------------------------------------------------------------------- /hw/ip/tlul/doc/dv/tb.svg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/tlul/doc/dv/tb.svg -------------------------------------------------------------------------------- /hw/ip/tlul/headers.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/tlul/headers.core -------------------------------------------------------------------------------- /hw/ip/tlul/jtag_dtm.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/tlul/jtag_dtm.core -------------------------------------------------------------------------------- /hw/ip/tlul/socket_1n.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/tlul/socket_1n.core -------------------------------------------------------------------------------- /hw/ip/tlul/socket_m1.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/tlul/socket_m1.core -------------------------------------------------------------------------------- /hw/ip/tlul/sram2tlul.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/tlul/sram2tlul.core -------------------------------------------------------------------------------- /hw/ip/tlul/tlul.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/tlul/tlul.core -------------------------------------------------------------------------------- /hw/ip/uart/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/uart/BUILD -------------------------------------------------------------------------------- /hw/ip/uart/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/uart/README.md -------------------------------------------------------------------------------- /hw/ip/uart/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/uart/data/BUILD -------------------------------------------------------------------------------- /hw/ip/uart/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/uart/defs.bzl -------------------------------------------------------------------------------- /hw/ip/uart/dv/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/uart/dv/README.md -------------------------------------------------------------------------------- /hw/ip/uart/dv/doc/tb.svg: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/uart/dv/doc/tb.svg -------------------------------------------------------------------------------- /hw/ip/uart/dv/tb/tb.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/uart/dv/tb/tb.sv -------------------------------------------------------------------------------- /hw/ip/uart/lint/uart.vlt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/uart/lint/uart.vlt -------------------------------------------------------------------------------- /hw/ip/uart/rtl/uart.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/uart/rtl/uart.sv -------------------------------------------------------------------------------- /hw/ip/uart/rtl/uart_rx.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/uart/rtl/uart_rx.sv -------------------------------------------------------------------------------- /hw/ip/uart/rtl/uart_tx.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/uart/rtl/uart_tx.sv -------------------------------------------------------------------------------- /hw/ip/uart/uart.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/uart/uart.core -------------------------------------------------------------------------------- /hw/ip/usbdev/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/usbdev/BUILD -------------------------------------------------------------------------------- /hw/ip/usbdev/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/usbdev/README.md -------------------------------------------------------------------------------- /hw/ip/usbdev/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/usbdev/data/BUILD -------------------------------------------------------------------------------- /hw/ip/usbdev/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/usbdev/defs.bzl -------------------------------------------------------------------------------- /hw/ip/usbdev/dv/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/usbdev/dv/README.md -------------------------------------------------------------------------------- /hw/ip/usbdev/dv/tb/tb.sv: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/usbdev/dv/tb/tb.sv -------------------------------------------------------------------------------- /hw/ip/usbdev/usbdev.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip/usbdev/usbdev.core -------------------------------------------------------------------------------- /hw/ip_templates/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/ip_templates/BUILD -------------------------------------------------------------------------------- /hw/ip_templates/FUSESOC_IGNORE: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /hw/ip_templates/flash_ctrl/dv/tools/xcelium/xfile: -------------------------------------------------------------------------------- 1 | SCOPE tb.dut F 2 | -------------------------------------------------------------------------------- /hw/lint/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/lint/README.md -------------------------------------------------------------------------------- /hw/lint/common.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/lint/common.core -------------------------------------------------------------------------------- /hw/lint/comportable.core: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/lint/comportable.core -------------------------------------------------------------------------------- /hw/rdc/tools/dvsim/rdc.mk: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/rdc/tools/dvsim/rdc.mk -------------------------------------------------------------------------------- /hw/syn/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/syn/README.md -------------------------------------------------------------------------------- /hw/syn/tools/dc/sweep.tcl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/syn/tools/dc/sweep.tcl -------------------------------------------------------------------------------- /hw/syn/tools/dvsim/syn.mk: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/syn/tools/dvsim/syn.mk -------------------------------------------------------------------------------- /hw/tool_requirements.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/tool_requirements.py -------------------------------------------------------------------------------- /hw/top/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/top/BUILD -------------------------------------------------------------------------------- /hw/top/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/top/README.md -------------------------------------------------------------------------------- /hw/top/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/top/defs.bzl -------------------------------------------------------------------------------- /hw/top/doc/create_top.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/top/doc/create_top.md -------------------------------------------------------------------------------- /hw/top/doc/top_desc.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/top/doc/top_desc.md -------------------------------------------------------------------------------- /hw/top/dt/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/top/dt/BUILD -------------------------------------------------------------------------------- /hw/top/extensions.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/top/extensions.bzl -------------------------------------------------------------------------------- /hw/top_darjeeling/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/top_darjeeling/BUILD -------------------------------------------------------------------------------- /hw/top_earlgrey/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/top_earlgrey/BUILD -------------------------------------------------------------------------------- /hw/top_earlgrey/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/top_earlgrey/README.md -------------------------------------------------------------------------------- /hw/top_earlgrey/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/top_earlgrey/defs.bzl -------------------------------------------------------------------------------- /hw/top_earlgrey/dv/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/top_earlgrey/dv/BUILD -------------------------------------------------------------------------------- /hw/top_earlgrey/ip/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/top_earlgrey/ip/BUILD -------------------------------------------------------------------------------- /hw/top_earlgrey/ip_autogen/flash_ctrl/dv/tools/xcelium/xfile: -------------------------------------------------------------------------------- 1 | SCOPE tb.dut F 2 | -------------------------------------------------------------------------------- /hw/top_earlgrey/sw/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/top_earlgrey/sw/BUILD -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/README.md: -------------------------------------------------------------------------------- 1 | ../../../top_earlgrey/ip/ast/README.md -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/ast_regs.html: -------------------------------------------------------------------------------- 1 | ../../../top_earlgrey/ip/ast/ast_regs.html -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/data: -------------------------------------------------------------------------------- 1 | ../../../top_earlgrey/ip/ast/data -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/defs.bzl: -------------------------------------------------------------------------------- 1 | ../../../top_earlgrey/ip/ast/defs.bzl -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/doc: -------------------------------------------------------------------------------- 1 | ../../../top_earlgrey/ip/ast/doc -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/adc.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/adc.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/adc_ana.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/adc_ana.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/aon_clk.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/aon_clk.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/aon_osc.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/aon_osc.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/ast.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/ast.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/ast_alert.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/ast_alert.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/ast_bhv_pkg.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/ast_bhv_pkg.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/ast_clks_byp.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/ast_clks_byp.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/ast_dft.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/ast_dft.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/ast_entropy.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/ast_entropy.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/ast_pkg.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/ast_pkg.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/dev_entropy.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/dev_entropy.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/gfr_clk_mux2.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/gfr_clk_mux2.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/io_clk.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/io_clk.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/io_osc.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/io_osc.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/rng.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/rng.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/sys_clk.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/sys_clk.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/sys_osc.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/sys_osc.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/usb_clk.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/usb_clk.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/usb_osc.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/usb_osc.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/vcaon_pgd.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/vcaon_pgd.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/vcc_pgd.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/vcc_pgd.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/vcmain_pgd.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/vcmain_pgd.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/ast/rtl/vio_pgd.sv: -------------------------------------------------------------------------------- 1 | ../../../../top_earlgrey/ip/ast/rtl/vio_pgd.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/sensor_ctrl/README.md: -------------------------------------------------------------------------------- 1 | ../../../top_earlgrey/ip/sensor_ctrl/README.md -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/sensor_ctrl/data: -------------------------------------------------------------------------------- 1 | ../../../top_earlgrey/ip/sensor_ctrl/data -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip/sensor_ctrl/doc: -------------------------------------------------------------------------------- 1 | ../../../top_earlgrey/ip/sensor_ctrl/doc -------------------------------------------------------------------------------- /hw/top_englishbreakfast/ip_autogen/flash_ctrl/dv/tools/xcelium/xfile: -------------------------------------------------------------------------------- 1 | SCOPE tb.dut F 2 | -------------------------------------------------------------------------------- /hw/top_englishbreakfast/lint/padring.waiver: -------------------------------------------------------------------------------- 1 | ../../top_earlgrey/lint/padring.waiver -------------------------------------------------------------------------------- /hw/top_englishbreakfast/rtl/usr_access_xil7series.sv: -------------------------------------------------------------------------------- 1 | ../../top_earlgrey/rtl/usr_access_xil7series.sv -------------------------------------------------------------------------------- /hw/top_englishbreakfast/templates/chiplevel.sv.tpl: -------------------------------------------------------------------------------- 1 | ../../top_earlgrey/templates/chiplevel.sv.tpl -------------------------------------------------------------------------------- /hw/top_englishbreakfast/templates/toplevel.sv.tpl: -------------------------------------------------------------------------------- 1 | ../../top_earlgrey/templates/toplevel.sv.tpl -------------------------------------------------------------------------------- /hw/top_englishbreakfast/util/vivado_setup_hooks.tcl: -------------------------------------------------------------------------------- 1 | ../../top_earlgrey/util/vivado_setup_hooks.tcl -------------------------------------------------------------------------------- /hw/vendor/.clang-format: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/vendor/.clang-format -------------------------------------------------------------------------------- /hw/vendor/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/hw/vendor/README.md -------------------------------------------------------------------------------- /hw/vendor/lowrisc_ibex/doc/.gitignore: -------------------------------------------------------------------------------- 1 | *~ 2 | /venv 3 | /_build 4 | -------------------------------------------------------------------------------- /hw/vendor/lowrisc_ibex/dv/uvm/core_ibex/__init__.py: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /hw/vendor/lowrisc_ibex/dv/uvm/core_ibex/scripts/__init__.py: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /hw/vendor/lowrisc_ibex/dv/uvm/core_ibex/scripts/report_lib/__init__.py: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /hw/vendor/lowrisc_ibex/util/__init__.py: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /hw/vendor/lowrisc_ibex/vendor/google_riscv-dv/riviera_sim.tcl: -------------------------------------------------------------------------------- 1 | run -all; endsim; quit -force 2 | -------------------------------------------------------------------------------- /hw/vendor/pulp_riscv_dbg/debug_rom/.gitignore: -------------------------------------------------------------------------------- 1 | *.bin 2 | *.elf 3 | debug_rom.img 4 | -------------------------------------------------------------------------------- /hw/vendor/pulp_riscv_dbg/tb/jtag_dmi/.gitignore: -------------------------------------------------------------------------------- 1 | compile.tcl 2 | wlf* 3 | work/ 4 | -------------------------------------------------------------------------------- /hw/vendor/pulp_riscv_dbg/tb/remote_bitbang/.gitignore: -------------------------------------------------------------------------------- 1 | *.o 2 | *.d 3 | *.so -------------------------------------------------------------------------------- /mypy.ini: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/mypy.ini -------------------------------------------------------------------------------- /pyproject.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/pyproject.toml -------------------------------------------------------------------------------- /python-requirements.txt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/python-requirements.txt -------------------------------------------------------------------------------- /quality/BUILD.bazel: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/quality/BUILD.bazel -------------------------------------------------------------------------------- /release/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/release/BUILD -------------------------------------------------------------------------------- /rules/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/BUILD -------------------------------------------------------------------------------- /rules/actions.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/actions.bzl -------------------------------------------------------------------------------- /rules/autogen.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/autogen.bzl -------------------------------------------------------------------------------- /rules/bitstreams.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/bitstreams.bzl -------------------------------------------------------------------------------- /rules/certificates.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/certificates.bzl -------------------------------------------------------------------------------- /rules/const.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/const.bzl -------------------------------------------------------------------------------- /rules/coverage/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/coverage/BUILD -------------------------------------------------------------------------------- /rules/cross_platform.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/cross_platform.bzl -------------------------------------------------------------------------------- /rules/doxygen.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/doxygen.bzl -------------------------------------------------------------------------------- /rules/extensions.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/extensions.bzl -------------------------------------------------------------------------------- /rules/files.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/files.bzl -------------------------------------------------------------------------------- /rules/fusesoc.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/fusesoc.bzl -------------------------------------------------------------------------------- /rules/host.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/host.bzl -------------------------------------------------------------------------------- /rules/lc.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/lc.bzl -------------------------------------------------------------------------------- /rules/linker.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/linker.bzl -------------------------------------------------------------------------------- /rules/manifest.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/manifest.bzl -------------------------------------------------------------------------------- /rules/nonhermetic.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/nonhermetic.bzl -------------------------------------------------------------------------------- /rules/opentitan/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/opentitan/BUILD -------------------------------------------------------------------------------- /rules/opentitan/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/opentitan/README.md -------------------------------------------------------------------------------- /rules/opentitan/cc.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/opentitan/cc.bzl -------------------------------------------------------------------------------- /rules/opentitan/ci.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/opentitan/ci.bzl -------------------------------------------------------------------------------- /rules/opentitan/defs.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/opentitan/defs.bzl -------------------------------------------------------------------------------- /rules/opentitan/fpga.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/opentitan/fpga.bzl -------------------------------------------------------------------------------- /rules/opentitan/hw.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/opentitan/hw.bzl -------------------------------------------------------------------------------- /rules/opentitan/qemu.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/opentitan/qemu.bzl -------------------------------------------------------------------------------- /rules/opentitan/util.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/opentitan/util.bzl -------------------------------------------------------------------------------- /rules/otbn.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/otbn.bzl -------------------------------------------------------------------------------- /rules/otp.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/otp.bzl -------------------------------------------------------------------------------- /rules/quality.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/quality.bzl -------------------------------------------------------------------------------- /rules/repo.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/repo.bzl -------------------------------------------------------------------------------- /rules/rom_e2e.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/rom_e2e.bzl -------------------------------------------------------------------------------- /rules/rust.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/rust.bzl -------------------------------------------------------------------------------- /rules/rv.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/rv.bzl -------------------------------------------------------------------------------- /rules/scripts/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/scripts/BUILD -------------------------------------------------------------------------------- /rules/signing.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/signing.bzl -------------------------------------------------------------------------------- /rules/stamp.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/stamp.bzl -------------------------------------------------------------------------------- /rules/tests/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/tests/BUILD -------------------------------------------------------------------------------- /rules/tock.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/tock.bzl -------------------------------------------------------------------------------- /rules/ujson.bzl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/rules/ujson.bzl -------------------------------------------------------------------------------- /signing/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/signing/BUILD -------------------------------------------------------------------------------- /signing/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/signing/README.md -------------------------------------------------------------------------------- /signing/examples/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/signing/examples/BUILD -------------------------------------------------------------------------------- /signing/logs/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/signing/logs/README.md -------------------------------------------------------------------------------- /signing/skip.bit: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/signing/skip.bit -------------------------------------------------------------------------------- /signing/softhsm/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/signing/softhsm/BUILD -------------------------------------------------------------------------------- /signing/softhsm/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/signing/softhsm/README.md -------------------------------------------------------------------------------- /signing/softhsm/tokens/1fb9bf0b-6f47-74b5-05b9-e1ccf1488ff0/71c8ac67-2b1f-7107-25d9-b3e9e4f1db9e.lock: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /signing/softhsm/tokens/1fb9bf0b-6f47-74b5-05b9-e1ccf1488ff0/73153cc5-c025-2ee0-c7f7-24ba6ba1361a.lock: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /signing/softhsm/tokens/1fb9bf0b-6f47-74b5-05b9-e1ccf1488ff0/ef3261cb-77ce-b359-0c9f-43fa2d34f8d3.lock: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /signing/softhsm/tokens/1fb9bf0b-6f47-74b5-05b9-e1ccf1488ff0/generation: -------------------------------------------------------------------------------- 1 | c`F -------------------------------------------------------------------------------- /signing/softhsm/tokens/1fb9bf0b-6f47-74b5-05b9-e1ccf1488ff0/token.lock: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /signing/tokens/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/signing/tokens/BUILD -------------------------------------------------------------------------------- /site/book-theme/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/site/book-theme/BUILD -------------------------------------------------------------------------------- /site/book-theme/index.hbs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/site/book-theme/index.hbs -------------------------------------------------------------------------------- /site/doxygen/BUILD.bazel: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/site/doxygen/BUILD.bazel -------------------------------------------------------------------------------- /site/doxygen/Doxyfile: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/site/doxygen/Doxyfile -------------------------------------------------------------------------------- /site/doxygen/footer.html: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/site/doxygen/footer.html -------------------------------------------------------------------------------- /site/doxygen/header.html: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/site/doxygen/header.html -------------------------------------------------------------------------------- /site/doxygen/layout.xml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/site/doxygen/layout.xml -------------------------------------------------------------------------------- /site/doxygen/main_page.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/site/doxygen/main_page.md -------------------------------------------------------------------------------- /sw/.gitignore: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/.gitignore -------------------------------------------------------------------------------- /sw/.rustfmt.toml: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/.rustfmt.toml -------------------------------------------------------------------------------- /sw/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/BUILD -------------------------------------------------------------------------------- /sw/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/README.md -------------------------------------------------------------------------------- /sw/device/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/BUILD -------------------------------------------------------------------------------- /sw/device/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/README.md -------------------------------------------------------------------------------- /sw/device/examples/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/examples/BUILD -------------------------------------------------------------------------------- /sw/device/lib/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/lib/BUILD -------------------------------------------------------------------------------- /sw/device/lib/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/lib/README.md -------------------------------------------------------------------------------- /sw/device/lib/arch/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/lib/arch/BUILD -------------------------------------------------------------------------------- /sw/device/lib/arch/stub.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/lib/arch/stub.c -------------------------------------------------------------------------------- /sw/device/lib/arch/uart.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/lib/arch/uart.c -------------------------------------------------------------------------------- /sw/device/lib/base/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/lib/base/BUILD -------------------------------------------------------------------------------- /sw/device/lib/base/csr.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/lib/base/csr.h -------------------------------------------------------------------------------- /sw/device/lib/base/math.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/lib/base/math.c -------------------------------------------------------------------------------- /sw/device/lib/base/math.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/lib/base/math.h -------------------------------------------------------------------------------- /sw/device/lib/base/mmio.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/lib/base/mmio.c -------------------------------------------------------------------------------- /sw/device/lib/base/mmio.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/lib/base/mmio.h -------------------------------------------------------------------------------- /sw/device/lib/crt/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/lib/crt/BUILD -------------------------------------------------------------------------------- /sw/device/lib/crt/crt.S: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/lib/crt/crt.S -------------------------------------------------------------------------------- /sw/device/lib/dif/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/lib/dif/BUILD -------------------------------------------------------------------------------- /sw/device/lib/ujson/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/lib/ujson/BUILD -------------------------------------------------------------------------------- /sw/device/sca/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/sca/BUILD -------------------------------------------------------------------------------- /sw/device/sca/lib/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/sca/lib/BUILD -------------------------------------------------------------------------------- /sw/device/sca/lib/aes.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/sca/lib/aes.c -------------------------------------------------------------------------------- /sw/device/sca/lib/aes.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/sca/lib/aes.h -------------------------------------------------------------------------------- /sw/device/sca/lib/prng.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/sca/lib/prng.c -------------------------------------------------------------------------------- /sw/device/sca/lib/prng.h: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/sca/lib/prng.h -------------------------------------------------------------------------------- /sw/device/silicon_creator/README.md: -------------------------------------------------------------------------------- 1 | # Silicon Creator Software 2 | -------------------------------------------------------------------------------- /sw/device/tests/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/tests/BUILD -------------------------------------------------------------------------------- /sw/device/tests/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/tests/README.md -------------------------------------------------------------------------------- /sw/device/tests/edn_kat.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/tests/edn_kat.c -------------------------------------------------------------------------------- /sw/device/tock/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/device/tock/BUILD -------------------------------------------------------------------------------- /sw/doc/build_software.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/doc/build_software.md -------------------------------------------------------------------------------- /sw/host/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/host/BUILD -------------------------------------------------------------------------------- /sw/host/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/host/README.md -------------------------------------------------------------------------------- /sw/host/cryptotest/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/host/cryptotest/BUILD -------------------------------------------------------------------------------- /sw/host/hsmtool/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/host/hsmtool/BUILD -------------------------------------------------------------------------------- /sw/host/hsmtool/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/host/hsmtool/README.md -------------------------------------------------------------------------------- /sw/host/hsmtool/tests/tqbf.txt: -------------------------------------------------------------------------------- 1 | The quick brown fox jumps over the lazy dog. 2 | -------------------------------------------------------------------------------- /sw/host/opentitanlib/testdata/image/hello.txt: -------------------------------------------------------------------------------- 1 | Hello -------------------------------------------------------------------------------- /sw/host/opentitanlib/testdata/image/world.txt: -------------------------------------------------------------------------------- 1 | World -------------------------------------------------------------------------------- /sw/host/ot_certs/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/host/ot_certs/BUILD -------------------------------------------------------------------------------- /sw/host/ot_hal/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/host/ot_hal/BUILD -------------------------------------------------------------------------------- /sw/host/ot_hal/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/host/ot_hal/README.md -------------------------------------------------------------------------------- /sw/host/ot_hal/src/lib.rs: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/host/ot_hal/src/lib.rs -------------------------------------------------------------------------------- /sw/host/sphincsplus/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/host/sphincsplus/BUILD -------------------------------------------------------------------------------- /sw/host/tests/rom/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/host/tests/rom/BUILD -------------------------------------------------------------------------------- /sw/otbn/crypto/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/otbn/crypto/BUILD -------------------------------------------------------------------------------- /sw/otbn/crypto/boot.s: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/otbn/crypto/boot.s -------------------------------------------------------------------------------- /sw/otbn/crypto/div.s: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/otbn/crypto/div.s -------------------------------------------------------------------------------- /sw/otbn/crypto/ed25519.s: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/otbn/crypto/ed25519.s -------------------------------------------------------------------------------- /sw/otbn/crypto/gcd.s: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/otbn/crypto/gcd.s -------------------------------------------------------------------------------- /sw/otbn/crypto/lcm.s: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/otbn/crypto/lcm.s -------------------------------------------------------------------------------- /sw/otbn/crypto/modexp.s: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/otbn/crypto/modexp.s -------------------------------------------------------------------------------- /sw/otbn/crypto/montmul.s: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/otbn/crypto/montmul.s -------------------------------------------------------------------------------- /sw/otbn/crypto/mul.s: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/otbn/crypto/mul.s -------------------------------------------------------------------------------- /sw/otbn/crypto/p384_a2b.s: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/otbn/crypto/p384_a2b.s -------------------------------------------------------------------------------- /sw/otbn/crypto/p384_b2a.s: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/otbn/crypto/p384_b2a.s -------------------------------------------------------------------------------- /sw/otbn/crypto/p384_mem.s: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/otbn/crypto/p384_mem.s -------------------------------------------------------------------------------- /sw/otbn/crypto/run_p256.s: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/otbn/crypto/run_p256.s -------------------------------------------------------------------------------- /sw/otbn/crypto/run_p384.s: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/otbn/crypto/run_p384.s -------------------------------------------------------------------------------- /sw/otbn/crypto/run_rsa.s: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/otbn/crypto/run_rsa.s -------------------------------------------------------------------------------- /sw/otbn/crypto/sha256.s: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/otbn/crypto/sha256.s -------------------------------------------------------------------------------- /sw/otbn/crypto/sha512.s: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/otbn/crypto/sha512.s -------------------------------------------------------------------------------- /sw/otbn/crypto/tests/ed25519_ext_add_test.exp: -------------------------------------------------------------------------------- 1 | # Test failure counter in w0 is 0. 2 | w0 = 0x0 3 | -------------------------------------------------------------------------------- /sw/otbn/crypto/tests/ed25519_scalar_test.exp: -------------------------------------------------------------------------------- 1 | # Test failure counter in w0 is 0. 2 | w0 = 0x0 3 | -------------------------------------------------------------------------------- /sw/otbn/crypto/tests/field25519_test.exp: -------------------------------------------------------------------------------- 1 | # Test failure counter in w0 is 0. 2 | w0 = 0x0 3 | -------------------------------------------------------------------------------- /sw/otbn/crypto/x25519.s: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/otbn/crypto/x25519.s -------------------------------------------------------------------------------- /sw/vendor/.clang-format: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/vendor/.clang-format -------------------------------------------------------------------------------- /sw/vendor/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/vendor/BUILD -------------------------------------------------------------------------------- /sw/vendor/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/vendor/README.md -------------------------------------------------------------------------------- /sw/vendor/cryptoc/LICENSE: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/vendor/cryptoc/LICENSE -------------------------------------------------------------------------------- /sw/vendor/cryptoc/OWNERS: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/vendor/cryptoc/OWNERS -------------------------------------------------------------------------------- /sw/vendor/cryptoc/README: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/vendor/cryptoc/README -------------------------------------------------------------------------------- /sw/vendor/cryptoc/hmac.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/vendor/cryptoc/hmac.c -------------------------------------------------------------------------------- /sw/vendor/cryptoc/p256.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/vendor/cryptoc/p256.c -------------------------------------------------------------------------------- /sw/vendor/cryptoc/sha.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/vendor/cryptoc/sha.c -------------------------------------------------------------------------------- /sw/vendor/cryptoc/util.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/sw/vendor/cryptoc/util.c -------------------------------------------------------------------------------- /third_party/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/third_party/BUILD -------------------------------------------------------------------------------- /third_party/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/third_party/README.md -------------------------------------------------------------------------------- /third_party/hsm/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/third_party/hsm/BUILD -------------------------------------------------------------------------------- /third_party/lowrisc/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/third_party/lowrisc/BUILD -------------------------------------------------------------------------------- /third_party/lychee/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/third_party/lychee/BUILD -------------------------------------------------------------------------------- /third_party/mdbook/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/third_party/mdbook/BUILD -------------------------------------------------------------------------------- /third_party/openocd/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/third_party/openocd/BUILD -------------------------------------------------------------------------------- /third_party/python/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/third_party/python/BUILD -------------------------------------------------------------------------------- /third_party/qemu/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/third_party/qemu/BUILD -------------------------------------------------------------------------------- /third_party/rust/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/third_party/rust/BUILD -------------------------------------------------------------------------------- /third_party/tock/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/third_party/tock/BUILD -------------------------------------------------------------------------------- /third_party/xkcp/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/third_party/xkcp/BUILD -------------------------------------------------------------------------------- /toolchain/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/toolchain/BUILD -------------------------------------------------------------------------------- /toolchain/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/toolchain/README.md -------------------------------------------------------------------------------- /util/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/BUILD -------------------------------------------------------------------------------- /util/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/README.md -------------------------------------------------------------------------------- /util/autogen_banner.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/autogen_banner.py -------------------------------------------------------------------------------- /util/autogen_dif.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/autogen_dif.py -------------------------------------------------------------------------------- /util/autogen_testutils/__init__.py: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /util/basegen/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/basegen/BUILD -------------------------------------------------------------------------------- /util/basegen/__init__.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/basegen/__init__.py -------------------------------------------------------------------------------- /util/basegen/lib.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/basegen/lib.py -------------------------------------------------------------------------------- /util/basegen/typing.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/basegen/typing.py -------------------------------------------------------------------------------- /util/bfv_decoder.c: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/bfv_decoder.c -------------------------------------------------------------------------------- /util/build_consts.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/build_consts.sh -------------------------------------------------------------------------------- /util/check-blockfile.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/check-blockfile.sh -------------------------------------------------------------------------------- /util/cmdgen.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/cmdgen.py -------------------------------------------------------------------------------- /util/container/Dockerfile: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/container/Dockerfile -------------------------------------------------------------------------------- /util/container/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/container/README.md -------------------------------------------------------------------------------- /util/container/start.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/container/start.sh -------------------------------------------------------------------------------- /util/container/sudoconf: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/container/sudoconf -------------------------------------------------------------------------------- /util/coverage/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/coverage/BUILD -------------------------------------------------------------------------------- /util/coverage/common.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/coverage/common.py -------------------------------------------------------------------------------- /util/coverage/coverage.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/coverage/coverage.py -------------------------------------------------------------------------------- /util/dashboard/__init__.py: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /util/design/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/design/BUILD -------------------------------------------------------------------------------- /util/design/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/design/README.md -------------------------------------------------------------------------------- /util/design/data/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/design/data/BUILD -------------------------------------------------------------------------------- /util/design/gen-mubi.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/design/gen-mubi.py -------------------------------------------------------------------------------- /util/design/keccak_rc.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/design/keccak_rc.py -------------------------------------------------------------------------------- /util/design/lib/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/design/lib/BUILD -------------------------------------------------------------------------------- /util/design/lib/common.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/design/lib/common.py -------------------------------------------------------------------------------- /util/design/mubi/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/design/mubi/BUILD -------------------------------------------------------------------------------- /util/design/prince.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/design/prince.py -------------------------------------------------------------------------------- /util/design/secded_gen.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/design/secded_gen.py -------------------------------------------------------------------------------- /util/device_sw_utils/__init__.py: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /util/doc/vendor.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/doc/vendor.md -------------------------------------------------------------------------------- /util/dtgen/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dtgen/BUILD -------------------------------------------------------------------------------- /util/dtgen/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dtgen/README.md -------------------------------------------------------------------------------- /util/dtgen/__init__.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dtgen/__init__.py -------------------------------------------------------------------------------- /util/dtgen/dt_api.c.tpl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dtgen/dt_api.c.tpl -------------------------------------------------------------------------------- /util/dtgen/dt_api.h.tpl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dtgen/dt_api.h.tpl -------------------------------------------------------------------------------- /util/dtgen/dt_ip.c.tpl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dtgen/dt_ip.c.tpl -------------------------------------------------------------------------------- /util/dtgen/dt_ip.h.tpl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dtgen/dt_ip.h.tpl -------------------------------------------------------------------------------- /util/dtgen/helper.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dtgen/helper.py -------------------------------------------------------------------------------- /util/dtgen/ipgen_ext.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dtgen/ipgen_ext.py -------------------------------------------------------------------------------- /util/dttool.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dttool.py -------------------------------------------------------------------------------- /util/dvsim/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/BUILD -------------------------------------------------------------------------------- /util/dvsim/CdcCfg.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/CdcCfg.py -------------------------------------------------------------------------------- /util/dvsim/CfgFactory.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/CfgFactory.py -------------------------------------------------------------------------------- /util/dvsim/CfgJson.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/CfgJson.py -------------------------------------------------------------------------------- /util/dvsim/Deploy.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/Deploy.py -------------------------------------------------------------------------------- /util/dvsim/FlowCfg.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/FlowCfg.py -------------------------------------------------------------------------------- /util/dvsim/FormalCfg.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/FormalCfg.py -------------------------------------------------------------------------------- /util/dvsim/JobTime.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/JobTime.py -------------------------------------------------------------------------------- /util/dvsim/Launcher.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/Launcher.py -------------------------------------------------------------------------------- /util/dvsim/LintCfg.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/LintCfg.py -------------------------------------------------------------------------------- /util/dvsim/LintParser.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/LintParser.py -------------------------------------------------------------------------------- /util/dvsim/LsfLauncher.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/LsfLauncher.py -------------------------------------------------------------------------------- /util/dvsim/Makefile: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/Makefile -------------------------------------------------------------------------------- /util/dvsim/MsgBucket.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/MsgBucket.py -------------------------------------------------------------------------------- /util/dvsim/MsgBuckets.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/MsgBuckets.py -------------------------------------------------------------------------------- /util/dvsim/NcLauncher.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/NcLauncher.py -------------------------------------------------------------------------------- /util/dvsim/OneShotCfg.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/OneShotCfg.py -------------------------------------------------------------------------------- /util/dvsim/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/README.md -------------------------------------------------------------------------------- /util/dvsim/RdcCfg.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/RdcCfg.py -------------------------------------------------------------------------------- /util/dvsim/Regression.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/Regression.py -------------------------------------------------------------------------------- /util/dvsim/SGE.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/SGE.py -------------------------------------------------------------------------------- /util/dvsim/Scheduler.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/Scheduler.py -------------------------------------------------------------------------------- /util/dvsim/SgeLauncher.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/SgeLauncher.py -------------------------------------------------------------------------------- /util/dvsim/SimCfg.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/SimCfg.py -------------------------------------------------------------------------------- /util/dvsim/SimResults.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/SimResults.py -------------------------------------------------------------------------------- /util/dvsim/SynCfg.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/SynCfg.py -------------------------------------------------------------------------------- /util/dvsim/Test.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/Test.py -------------------------------------------------------------------------------- /util/dvsim/Testplan.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/Testplan.py -------------------------------------------------------------------------------- /util/dvsim/Timer.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/Timer.py -------------------------------------------------------------------------------- /util/dvsim/__init__.py: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /util/dvsim/dvsim.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/dvsim.py -------------------------------------------------------------------------------- /util/dvsim/modes.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/modes.py -------------------------------------------------------------------------------- /util/dvsim/qsubopts.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/qsubopts.py -------------------------------------------------------------------------------- /util/dvsim/sim_utils.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/sim_utils.py -------------------------------------------------------------------------------- /util/dvsim/style.css: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/style.css -------------------------------------------------------------------------------- /util/dvsim/testplanner.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/testplanner.py -------------------------------------------------------------------------------- /util/dvsim/utils.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/utils.py -------------------------------------------------------------------------------- /util/dvsim/utils_test.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim/utils_test.py -------------------------------------------------------------------------------- /util/dvsim_test_runner.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/dvsim_test_runner.sh -------------------------------------------------------------------------------- /util/fix_include_guard.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/fix_include_guard.py -------------------------------------------------------------------------------- /util/fpga/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/fpga/BUILD -------------------------------------------------------------------------------- /util/fpga/splice_rom.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/fpga/splice_rom.sh -------------------------------------------------------------------------------- /util/fpvgen.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/fpvgen.py -------------------------------------------------------------------------------- /util/fpvgen/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/fpvgen/BUILD -------------------------------------------------------------------------------- /util/fpvgen/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/fpvgen/README.md -------------------------------------------------------------------------------- /util/fpvgen/__init__.py: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /util/fpvgen/sv_parse.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/fpvgen/sv_parse.py -------------------------------------------------------------------------------- /util/fpvgen/tb.sv.tpl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/fpvgen/tb.sv.tpl -------------------------------------------------------------------------------- /util/fusesoc_build.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/fusesoc_build.py -------------------------------------------------------------------------------- /util/gen_testutils.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/gen_testutils.py -------------------------------------------------------------------------------- /util/get-toolchain.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/get-toolchain.py -------------------------------------------------------------------------------- /util/i2csvg.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/i2csvg.py -------------------------------------------------------------------------------- /util/i2csvg/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/i2csvg/BUILD -------------------------------------------------------------------------------- /util/i2csvg/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/i2csvg/README.md -------------------------------------------------------------------------------- /util/i2csvg/__init__.py: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /util/i2csvg/convert.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/i2csvg/convert.py -------------------------------------------------------------------------------- /util/i2csvg/smbus/.gitignore: -------------------------------------------------------------------------------- 1 | *.svg 2 | -------------------------------------------------------------------------------- /util/i2csvg/smbus/01-Quick.txt: -------------------------------------------------------------------------------- 1 | T 6.5.1 Quick Command 2 | SPA2 3 | -------------------------------------------------------------------------------- /util/i2csvg/smbus/02-SendByte.txt: -------------------------------------------------------------------------------- 1 | T 6.5.2 Send Byte 2 | SA0 3 | P'Data' 4 | -------------------------------------------------------------------------------- /util/i2csvg/smbus/03-ReceiveByte.txt: -------------------------------------------------------------------------------- 1 | T 6.5.3 Receive Byte 2 | SA1 3 | RP1 4 | -------------------------------------------------------------------------------- /util/i2csvg/smbus/04-WriteByte.txt: -------------------------------------------------------------------------------- 1 | T 6.5.4 Write Byte 2 | SA0 3 | 'Cmd' 4 | P'Data' 5 | 6 | -------------------------------------------------------------------------------- /util/i2csvg/smbus/05-ReadByte.txt: -------------------------------------------------------------------------------- 1 | T 6.5.5 Read Byte 2 | SA0 3 | 'Cmd' 4 | SA1 5 | RP1 6 | -------------------------------------------------------------------------------- /util/i2csvg/smbus/05-ReadWord.txt: -------------------------------------------------------------------------------- 1 | T 6.5.5 Read Word 2 | SA0 3 | 'Cmd' 4 | SA1 5 | RP2 6 | -------------------------------------------------------------------------------- /util/i2csvg/smbus/07-BlockRead.txt: -------------------------------------------------------------------------------- 1 | T 6.5.7 Block Read 2 | SA0 3 | 'Cmd' 4 | SA1 5 | RC'N' 6 | PRM 7 | -------------------------------------------------------------------------------- /util/i2csvg/smbus/07-BlockWrite.txt: -------------------------------------------------------------------------------- 1 | T 6.5.7 Block Write 2 | SA0 3 | 'Cmd' 4 | 'N' 5 | PM 6 | -------------------------------------------------------------------------------- /util/i2csvg/smbus/09-HostNotify.txt: -------------------------------------------------------------------------------- 1 | T 6.5.9 Host Notify 2 | SA0 3 | A2 4 | 'Dlow' 5 | P'Dhigh' 6 | -------------------------------------------------------------------------------- /util/i2csvg/smbus/11-Read32.txt: -------------------------------------------------------------------------------- 1 | T 6.5.11 Read32 2 | SA0 3 | 'Cmd' 4 | SA1 5 | PR 4 6 | -------------------------------------------------------------------------------- /util/i2csvg/smbus/13-Read64.txt: -------------------------------------------------------------------------------- 1 | T 6.5.13 Read64 2 | SA0 3 | 'Cmd' 4 | SA1 5 | PR 8 6 | -------------------------------------------------------------------------------- /util/ipgen.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/ipgen.py -------------------------------------------------------------------------------- /util/ipgen/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/ipgen/BUILD -------------------------------------------------------------------------------- /util/ipgen/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/ipgen/README.md -------------------------------------------------------------------------------- /util/ipgen/__init__.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/ipgen/__init__.py -------------------------------------------------------------------------------- /util/ipgen/clkmgr_gen.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/ipgen/clkmgr_gen.py -------------------------------------------------------------------------------- /util/ipgen/lib.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/ipgen/lib.py -------------------------------------------------------------------------------- /util/ipgen/renderer.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/ipgen/renderer.py -------------------------------------------------------------------------------- /util/lint_commits.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/lint_commits.py -------------------------------------------------------------------------------- /util/lintpy.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/lintpy.py -------------------------------------------------------------------------------- /util/make_new_dif.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/make_new_dif.py -------------------------------------------------------------------------------- /util/make_new_dif/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/make_new_dif/BUILD -------------------------------------------------------------------------------- /util/make_new_dif/__init__.py: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /util/make_new_dif/ip.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/make_new_dif/ip.py -------------------------------------------------------------------------------- /util/mdbook/__init__.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/mdbook/__init__.py -------------------------------------------------------------------------------- /util/mdbook/difgen.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/mdbook/difgen.py -------------------------------------------------------------------------------- /util/mdbook/move_md.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/mdbook/move_md.py -------------------------------------------------------------------------------- /util/mdbook/utils.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/mdbook/utils.py -------------------------------------------------------------------------------- /util/mdbook_dashboard.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/mdbook_dashboard.py -------------------------------------------------------------------------------- /util/mdbook_doxygen.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/mdbook_doxygen.py -------------------------------------------------------------------------------- /util/mdbook_otbn.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/mdbook_otbn.py -------------------------------------------------------------------------------- /util/mdbook_reggen.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/mdbook_reggen.py -------------------------------------------------------------------------------- /util/mdbook_testplan.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/mdbook_testplan.py -------------------------------------------------------------------------------- /util/openocd/board/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/openocd/board/BUILD -------------------------------------------------------------------------------- /util/openocd/target/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/openocd/target/BUILD -------------------------------------------------------------------------------- /util/otbn_build.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/otbn_build.py -------------------------------------------------------------------------------- /util/py/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/py/BUILD -------------------------------------------------------------------------------- /util/py/__init__.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/py/__init__.py -------------------------------------------------------------------------------- /util/py/packages/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/py/packages/BUILD -------------------------------------------------------------------------------- /util/py/scripts/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/py/scripts/BUILD -------------------------------------------------------------------------------- /util/raclgen.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/raclgen.py -------------------------------------------------------------------------------- /util/raclgen/__init__.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/raclgen/__init__.py -------------------------------------------------------------------------------- /util/raclgen/lib.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/raclgen/lib.py -------------------------------------------------------------------------------- /util/reggen/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/BUILD -------------------------------------------------------------------------------- /util/reggen/Makefile: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/Makefile -------------------------------------------------------------------------------- /util/reggen/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/README.md -------------------------------------------------------------------------------- /util/reggen/__init__.py: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /util/reggen/access.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/access.py -------------------------------------------------------------------------------- /util/reggen/alert.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/alert.py -------------------------------------------------------------------------------- /util/reggen/bits.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/bits.py -------------------------------------------------------------------------------- /util/reggen/clocking.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/clocking.py -------------------------------------------------------------------------------- /util/reggen/enum_entry.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/enum_entry.py -------------------------------------------------------------------------------- /util/reggen/exporter.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/exporter.py -------------------------------------------------------------------------------- /util/reggen/feature.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/feature.py -------------------------------------------------------------------------------- /util/reggen/field.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/field.py -------------------------------------------------------------------------------- /util/reggen/gen_cfg_md.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/gen_cfg_md.py -------------------------------------------------------------------------------- /util/reggen/gen_dv.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/gen_dv.py -------------------------------------------------------------------------------- /util/reggen/gen_fpv.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/gen_fpv.py -------------------------------------------------------------------------------- /util/reggen/gen_html.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/gen_html.py -------------------------------------------------------------------------------- /util/reggen/gen_json.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/gen_json.py -------------------------------------------------------------------------------- /util/reggen/gen_md.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/gen_md.py -------------------------------------------------------------------------------- /util/reggen/gen_rtl.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/gen_rtl.py -------------------------------------------------------------------------------- /util/reggen/gen_rust.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/gen_rust.py -------------------------------------------------------------------------------- /util/reggen/gen_tock.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/gen_tock.py -------------------------------------------------------------------------------- /util/reggen/interrupt.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/interrupt.py -------------------------------------------------------------------------------- /util/reggen/ip_block.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/ip_block.py -------------------------------------------------------------------------------- /util/reggen/lib.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/lib.py -------------------------------------------------------------------------------- /util/reggen/md_helpers.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/md_helpers.py -------------------------------------------------------------------------------- /util/reggen/memory.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/memory.py -------------------------------------------------------------------------------- /util/reggen/params.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/params.py -------------------------------------------------------------------------------- /util/reggen/reg_base.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/reg_base.py -------------------------------------------------------------------------------- /util/reggen/reg_block.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/reg_block.py -------------------------------------------------------------------------------- /util/reggen/reg_html.css: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/reg_html.css -------------------------------------------------------------------------------- /util/reggen/register.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/register.py -------------------------------------------------------------------------------- /util/reggen/signal.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/signal.py -------------------------------------------------------------------------------- /util/reggen/validate.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/validate.py -------------------------------------------------------------------------------- /util/reggen/version.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/version.py -------------------------------------------------------------------------------- /util/reggen/window.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/reggen/window.py -------------------------------------------------------------------------------- /util/regtool.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/regtool.py -------------------------------------------------------------------------------- /util/repo_top.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/repo_top.py -------------------------------------------------------------------------------- /util/rom_chip_info.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/rom_chip_info.py -------------------------------------------------------------------------------- /util/run_manual_tests.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/run_manual_tests.py -------------------------------------------------------------------------------- /util/selfdoc.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/selfdoc.py -------------------------------------------------------------------------------- /util/serialize/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/serialize/BUILD -------------------------------------------------------------------------------- /util/serialize/__init__.py: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /util/sh/lib/banners.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/sh/lib/banners.sh -------------------------------------------------------------------------------- /util/sh/lib/debug.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/sh/lib/debug.sh -------------------------------------------------------------------------------- /util/sh/lib/error.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/sh/lib/error.sh -------------------------------------------------------------------------------- /util/sh/lib/log.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/sh/lib/log.sh -------------------------------------------------------------------------------- /util/sh/lib/strict.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/sh/lib/strict.sh -------------------------------------------------------------------------------- /util/sh/lib/traps.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/sh/lib/traps.sh -------------------------------------------------------------------------------- /util/sh/scripts/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/sh/scripts/BUILD -------------------------------------------------------------------------------- /util/sh/scripts/bin2c.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/sh/scripts/bin2c.sh -------------------------------------------------------------------------------- /util/sh/scripts/c.hexdump: -------------------------------------------------------------------------------- 1 | 16/1 "0x%02x," 2 | " // %08_ax " "%_p" 3 | "\n" 4 | -------------------------------------------------------------------------------- /util/site/blocks.json: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/site/blocks.json -------------------------------------------------------------------------------- /util/site/build-docs.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/site/build-docs.sh -------------------------------------------------------------------------------- /util/site/deploy.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/site/deploy.sh -------------------------------------------------------------------------------- /util/site/post-build.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/site/post-build.sh -------------------------------------------------------------------------------- /util/syn_yosys.sh: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/syn_yosys.sh -------------------------------------------------------------------------------- /util/test_reggen/__init__.py: -------------------------------------------------------------------------------- 1 | -------------------------------------------------------------------------------- /util/testplantool/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/testplantool/BUILD -------------------------------------------------------------------------------- /util/testplantool/cli.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/testplantool/cli.py -------------------------------------------------------------------------------- /util/tlgen.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/tlgen.py -------------------------------------------------------------------------------- /util/tlgen/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/tlgen/BUILD -------------------------------------------------------------------------------- /util/tlgen/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/tlgen/README.md -------------------------------------------------------------------------------- /util/tlgen/__init__.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/tlgen/__init__.py -------------------------------------------------------------------------------- /util/tlgen/doc.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/tlgen/doc.py -------------------------------------------------------------------------------- /util/tlgen/elaborate.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/tlgen/elaborate.py -------------------------------------------------------------------------------- /util/tlgen/generate.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/tlgen/generate.py -------------------------------------------------------------------------------- /util/tlgen/generate_tb.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/tlgen/generate_tb.py -------------------------------------------------------------------------------- /util/tlgen/item.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/tlgen/item.py -------------------------------------------------------------------------------- /util/tlgen/lib.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/tlgen/lib.py -------------------------------------------------------------------------------- /util/tlgen/validate.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/tlgen/validate.py -------------------------------------------------------------------------------- /util/tlgen/xbar.core.tpl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/tlgen/xbar.core.tpl -------------------------------------------------------------------------------- /util/tlgen/xbar.dv.sv.tpl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/tlgen/xbar.dv.sv.tpl -------------------------------------------------------------------------------- /util/tlgen/xbar.hjson.tpl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/tlgen/xbar.hjson.tpl -------------------------------------------------------------------------------- /util/tlgen/xbar.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/tlgen/xbar.py -------------------------------------------------------------------------------- /util/topgen.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/topgen.py -------------------------------------------------------------------------------- /util/topgen/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/topgen/BUILD -------------------------------------------------------------------------------- /util/topgen/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/topgen/README.md -------------------------------------------------------------------------------- /util/topgen/__init__.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/topgen/__init__.py -------------------------------------------------------------------------------- /util/topgen/c.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/topgen/c.py -------------------------------------------------------------------------------- /util/topgen/c_test.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/topgen/c_test.py -------------------------------------------------------------------------------- /util/topgen/clocks.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/topgen/clocks.py -------------------------------------------------------------------------------- /util/topgen/gen_dv.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/topgen/gen_dv.py -------------------------------------------------------------------------------- /util/topgen/lib.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/topgen/lib.py -------------------------------------------------------------------------------- /util/topgen/merge.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/topgen/merge.py -------------------------------------------------------------------------------- /util/topgen/resets.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/topgen/resets.py -------------------------------------------------------------------------------- /util/topgen/rust.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/topgen/rust.py -------------------------------------------------------------------------------- /util/topgen/top.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/topgen/top.py -------------------------------------------------------------------------------- /util/topgen/typing.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/topgen/typing.py -------------------------------------------------------------------------------- /util/topgen/validate.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/topgen/validate.py -------------------------------------------------------------------------------- /util/uvmdvgen.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/uvmdvgen.py -------------------------------------------------------------------------------- /util/uvmdvgen/BUILD: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/uvmdvgen/BUILD -------------------------------------------------------------------------------- /util/uvmdvgen/README.md: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/uvmdvgen/README.md -------------------------------------------------------------------------------- /util/uvmdvgen/__init__.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/uvmdvgen/__init__.py -------------------------------------------------------------------------------- /util/uvmdvgen/bind.sv.tpl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/uvmdvgen/bind.sv.tpl -------------------------------------------------------------------------------- /util/uvmdvgen/env.sv.tpl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/uvmdvgen/env.sv.tpl -------------------------------------------------------------------------------- /util/uvmdvgen/gen_env.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/uvmdvgen/gen_env.py -------------------------------------------------------------------------------- /util/uvmdvgen/if.sv.tpl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/uvmdvgen/if.sv.tpl -------------------------------------------------------------------------------- /util/uvmdvgen/item.sv.tpl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/uvmdvgen/item.sv.tpl -------------------------------------------------------------------------------- /util/uvmdvgen/tb.sv.tpl: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/uvmdvgen/tb.sv.tpl -------------------------------------------------------------------------------- /util/vendor.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/vendor.py -------------------------------------------------------------------------------- /util/verible-format.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/verible-format.py -------------------------------------------------------------------------------- /util/version_file.py: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/util/version_file.py -------------------------------------------------------------------------------- /yum-requirements.txt: -------------------------------------------------------------------------------- https://raw.githubusercontent.com/lowRISC/opentitan/HEAD/yum-requirements.txt --------------------------------------------------------------------------------